JPH07120666B2 - Manufacturing method of bipolar transistor - Google Patents
Manufacturing method of bipolar transistorInfo
- Publication number
- JPH07120666B2 JPH07120666B2 JP10197388A JP10197388A JPH07120666B2 JP H07120666 B2 JPH07120666 B2 JP H07120666B2 JP 10197388 A JP10197388 A JP 10197388A JP 10197388 A JP10197388 A JP 10197388A JP H07120666 B2 JPH07120666 B2 JP H07120666B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- semiconductor
- type
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
Description
本発明は、半導体基板上に、ｎ型を有し且つエミッタ層
（またはコレクタ層）として作用する第１の半導体層
と、ｐ型を有し且つベース層として作用する第２の半導
体層と、ｎ型を有し且つコレクタ層（またはエミッタ
層）として作用するメサ状の第３の半導体層とがそれら
の順に積層されている積層体が形成され、またその積層
体内に、その上方から、第１の半導体層に達する深さを
有するとともにｐ型を有し且つベース電極付用層として
作用する半導体領域が、第３の半導体層のメサ部を取囲
むように形成されている、という構成を有するバイポー
ラトランジスタの製法に関する。The present invention includes, on a semiconductor substrate, a first semiconductor layer having an n-type and acting as an emitter layer (or a collector layer), and a second semiconductor layer having a p-type and acting as a base layer, A laminated body in which a third semiconductor layer having an n-type and acting as a collector layer (or an emitter layer) and a mesa-shaped third semiconductor layer are laminated in that order is formed. A semiconductor region having a depth reaching the first semiconductor layer and having a p-type and acting as a layer for attaching a base electrode is formed so as to surround the mesa portion of the third semiconductor layer. The present invention relates to a manufacturing method of a bipolar transistor having the same.
従来、第６図を伴って次に述べるバイポーラトランジス
タの製法が提案されている。 すなわち、例えば半絶縁性GaAsでなる半導体基板１を予
め用意する（第６図Ａ）。 そして、その半導体基板１上に、n+型を有し且つ例えば
GaAsでなる半導体層２′と、ｎ型を有し且つ例えばAlGa
As系（例えばAl0.3Ga0.7As）でなる半導体層３′と、ｐ
型を有し且つ例えばGaAsでなる半導体層４′と、ｎ型を
有し且つ例えばGaAsでなる半導体層５′と、n+型を有し
且つ例えばGaAsでなる半導体層６′とがそれらの順に積
層されている積層体７′を、例えばエピタキシャル成長
法によって形成する（第６図Ｂ）。 次に、上述した半導体層２′、３′、４′、５′、及び
６′からなる積層体７′上に、例えばフォトレジストで
なるマスク層31を所要のパターンにアイランド状に形成
する（第６図Ｃ）。 次に、積層体７′に対し、上述したマスク層31をマスク
とするエッチング処理を、選択的に、半導体層５′に達
する深さまで行うことによって、半導体層５′からメサ
状の半導体層５″を形成するとともに、半導体層６′か
ら、半導体層５″のメサ部5a上の半導体層６を形成し、
次に、またはその前に、積層体７′に対し、マスク層31
をマスクとするII族元素としての例えばBeでなるｐ型を
与える不純物イオンの打込処理を、半導体層３′に達す
る深さまで行うことによって、積層体７′内に、その上
方から半導体層３′に達する深さを有する不純物イオン
打込領域８′を、マスク層31下の領域を取囲むように形
成する（第６図Ｄ）。 次に、図示しないが、積層体７′に対する加熱処理（ア
ニール処理）を行うことによって、不純物イオン打込領
域８′を活性化し、よって、不純物イオン打込領域８′
から爾后半導体領域８になる半導体領域８″を形成す
る。 次に、マスク層31を積層体７′上から除去して後、積層
体７′上に、半導体層６及び半導体層５″のメサ部5aを
覆い且つ例えばフォトレジストでなるマスク層33を所要
のパターンに形成する（第６図Ｅ）。 次に、積層体７′に対し、上方から、上述したマスク層
33をマスクとするエッチング処理を行うことによって、
半導体層２′から半導体基板１上に積層されたメサ状の
半導体層２を形成し且つ、半導体層３′及び４′から半
導体層２のメサ部2a上に順次積層された半導体層３及び
４を形成するとともに、半導体層５″から半導体層４上
に積層されたメサ状の半導体層５を形成し、よって、上
述した半導体層２、３、４、５及び６からなる積層体７
を形成し、また、半導体領域８″から、積層体７内に半
導体層５のメサ部5aを取囲むように形成されている半導
体領域８を形成する（第６図Ｆ）。 次に、積層体７の外表面上に、例えばSi3N4でなる絶縁
層９を形成する（第６図Ｇ）。 次に、その絶縁層９に、半導体領域８を外部に臨ませる
窓9bを形成し、次で、絶縁層９上に窓9bを通じて半導体
領域８にオーミックに連結している電極層81を形成する
（第６図Ｈ）。 次に、またはその前に、絶縁層９に、半導体層２及び６
をそれぞれ外部に臨ませる窓9a及び9cを形成し、次で、
絶縁層９上に窓9a及び9cをそれぞれ通じて半導体層２及
び６にそれぞれオーミックに連結している電極層21及び
61を形成する（第６図Ｉ）。 以上が、従来、提案されているバイポーラトランジスタ
の製法である。 このような製法によって製造されるバイポーラトランジ
スタによれば、半導体層３、４及び５がそれぞれエミッ
タ層、ベース層及びコレクタ層として作用し、また、半
導体層２及び６がそれぞれエミッタ電極付用層及びコレ
クタ電極付用層として作用し、さらに、半導体領域８が
ベース電極付用領域として作用し、さらに、電極層21、
81及び61がそれぞれエミッタ電極層、ベース電極層及び
コレクタ電極層として作用して、バイポーラトランジス
タとしての機能が得られる。 また、第６図に示す従来のバイポーラトランジスタの製
法によれば、積層体７内にベース層として作用する半導
体層４に連接している半導体領域８を形成するので、ベ
ース層として作用する半導体層４に対するベース電極層
として作用する電極層81を、半導体領域８上に形成すれ
ばよいので、容易にバイポーラトランジスタを製造する
ことができる。Conventionally, a method of manufacturing a bipolar transistor, which will be described below with reference to FIG. 6, has been proposed. That is, for example, a semiconductor substrate 1 made of semi-insulating GaAs is prepared in advance (FIG. 6A). Then, on the semiconductor substrate 1, there is an n + type and, for example,
A semiconductor layer 2'made of GaAs and having an n-type and, for example, AlGa
A semiconductor layer 3 ′ made of an As system (for example, Al 0.3 Ga 0.7 As), and p
A semiconductor layer 4'having a type and made of, for example, GaAs, a semiconductor layer 5'having an n-type and made of, for example, GaAs, and a semiconductor layer 6'having an n + type and made of, for example, GaAs. A laminated body 7'which is sequentially laminated is formed by, for example, an epitaxial growth method (FIG. 6B). Next, a mask layer 31 made of, for example, a photoresist is formed in an island shape in a required pattern on the stacked body 7'consisting of the above-described semiconductor layers 2 ', 3', 4 ', 5'and 6' ( FIG. 6C). Next, the stacked body 7 ′ is selectively subjected to an etching process using the above-mentioned mask layer 31 as a mask to a depth reaching the semiconductor layer 5 ′, so that the semiconductor layer 5 ′ and the mesa-shaped semiconductor layer 5 are removed. ″ Is formed and the semiconductor layer 6 is formed from the semiconductor layer 6 ′ on the mesa portion 5 a of the semiconductor layer 5 ″,
Next or before that, the mask layer 31 is applied to the laminate 7 '.
Implantation of impurity ions of p-type, such as Be, as a group II element using the mask as a mask is performed to a depth reaching the semiconductor layer 3 ', so that the semiconductor layer 3 is formed in the stacked body 7'from above. An impurity ion-implanted region 8'having a depth reaching 'is formed so as to surround the region under the mask layer 31 (FIG. 6D). Next, although not shown, by performing heat treatment (annealing treatment) on the stacked body 7 ', the impurity ion-implanted region 8'is activated, and thus, the impurity ion-implanted region 8'.
Then, the semiconductor region 8 ″ which will become the semiconductor region 8 is formed. Then, after the mask layer 31 is removed from the stacked body 7 ′, the semiconductor layer 6 and the semiconductor layer 5 ″ are formed on the stacked body 7 ′. A mask layer 33 that covers the mesa portion 5a and is made of, for example, a photoresist is formed in a desired pattern (FIG. 6E). Next, with respect to the laminated body 7 ', from above, the mask layer
By performing an etching process using 33 as a mask,
A semiconductor layer 2'is formed on the semiconductor substrate 1 to form a mesa-shaped semiconductor layer 2, and the semiconductor layers 3'and 4'are sequentially stacked on the mesa portion 2a of the semiconductor layer 2. And the mesa-shaped semiconductor layer 5 stacked on the semiconductor layer 4 from the semiconductor layer 5 ″, and thus the stacked body 7 including the semiconductor layers 2, 3, 4, 5 and 6 described above.
And the semiconductor region 8 ″ is formed from the semiconductor region 8 ″ so as to surround the mesa portion 5a of the semiconductor layer 5 in the stacked body 7 (FIG. 6F). An insulating layer 9 made of, for example, Si 3 N 4 is formed on the outer surface of the body 7 (FIG. 6G) Next, a window 9b for exposing the semiconductor region 8 to the outside is formed in the insulating layer 9. Then, an electrode layer 81 which is ohmic-connected to the semiconductor region 8 through the window 9b is formed on the insulating layer 9 (FIG. 6H). 2 and 6
To form windows 9a and 9c, respectively, and then,
An electrode layer 21 which is ohmicly connected to the semiconductor layers 2 and 6 through the windows 9a and 9c, respectively, on the insulating layer 9 and
61 is formed (FIG. 6I). The above is the conventionally proposed method for manufacturing the bipolar transistor. According to the bipolar transistor manufactured by such a manufacturing method, the semiconductor layers 3, 4 and 5 act as an emitter layer, a base layer and a collector layer, respectively, and the semiconductor layers 2 and 6 are respectively a layer for attaching an emitter electrode and a layer. It acts as a collector electrode-attached layer, the semiconductor region 8 acts as a base electrode-attached region, and the electrode layer 21,
81 and 61 act as an emitter electrode layer, a base electrode layer, and a collector electrode layer, respectively, and a function as a bipolar transistor is obtained. Further, according to the conventional bipolar transistor manufacturing method shown in FIG. 6, since the semiconductor region 8 connected to the semiconductor layer 4 acting as the base layer is formed in the stacked body 7, the semiconductor layer acting as the base layer is formed. Since the electrode layer 81 acting as the base electrode layer for 4 may be formed on the semiconductor region 8, the bipolar transistor can be easily manufactured.
第６図に示す従来のバイポーラトランジスタの製法の場
合、ベース層として作用する半導体層４とそれに対する
ベース電極層として作用する電極層81との間の半導体領
域８が、ｐ型不純物イオンの打込処理によって形成され
た不純物イオン打込領域８′から加熱処理（アニール処
理）によって形成されるが、加熱処理時、不純物イオン
打込領域８′に含まれているｐ型不純物が縦方向及び横
方向に拡がる。そして、そのような拡がりが、不純物イ
オン打込領域８′がｐ型不純物を高濃度に含んでいる場
合、顕著であり、また、不純物イオン打込領域８′にｐ
型不純物イオンを高濃度に打込めば、半導体領域８が、
加熱処理によって、不純物イオン打込領域８′から得ら
れるとしても、その半導体領域８が、イオンによって損
傷を受けているものとして形成される。 従って、第６図に示す従来のバイポーラトランジスタの
製法によれば、バイポーラトランジスタを高精度に、所
期の特性を有するものとして、容易に製造することがで
きない、という欠点を有していた。 よって、本発明は、上述した欠点のない、新規なバイポ
ーラトランジスタの製法を提案せんとするものである。In the case of the conventional bipolar transistor manufacturing method shown in FIG. 6, the semiconductor region 8 between the semiconductor layer 4 acting as a base layer and the electrode layer 81 acting as a base electrode layer therefor is implanted with p-type impurity ions. The impurity ion-implanted region 8'formed by the heat treatment is formed by a heat treatment (annealing treatment). During the heat treatment, the p-type impurity contained in the impurity ion-implanted region 8'is longitudinally and laterally. Spread to. Then, such a spread is remarkable when the impurity ion-implanted region 8 ′ contains a high concentration of p-type impurities, and the impurity ion-implanted region 8 ′ has a p-type impurity.
If the high-concentration type impurity ions are implanted, the semiconductor region 8 becomes
Even if it is obtained from the impurity ion-implanted region 8'by the heat treatment, the semiconductor region 8 is formed as being damaged by the ions. Therefore, the conventional bipolar transistor manufacturing method shown in FIG. 6 has a drawback that the bipolar transistor cannot be easily manufactured with high precision and desired characteristics. Therefore, the present invention proposes a novel method for manufacturing a bipolar transistor without the above-mentioned drawbacks.
本発明によるバイポーラトランジスタは、第６図で上述
した従来のバイポーラトランジスタの製法の場合と同様
に、（１）半導体基板上に、ｎ型を有する第１の半導体
層と、ｐ型を有する第２の半導体層と、ｎ型を有する第
３の半導体層とがそれらの順に積層されている積層体を
形成する工程と、（２）上記積層体上に第１のマスク層
をアイランド状に形成する工程と、（３）上記積層体に
対し、上記第１のマスク層をマスクとする第１のエッチ
ング処理を、上記第２の半導体層に達しない深さまで行
うことによって、上記第３の半導体層からメサ状の第４
の半導体層を形成する工程と、（４）上記積層体に対
し、上記第４の半導体層を形成する工程の後またはその
前に、上記第１のマスク層をマスクとするｐ型を与える
不純物イオンの打込処理を、上記第１の半導体層に達す
る深さまで行うことによって、上記積層体に、その上方
から、上記第１の半導体層に達する深さを有する不純物
イオン打込領域を、上記第１のマスク層下の領域を取囲
むように形成する工程とを有する。 しかしながら、本発明によるバイポーラトランジスタの
製法は、このようなバイポーラトランジスタの製法にお
いて、（５）上記第４の半導体層及び上記不純物イオン
打込領域を形成する工程後、上記第１のマスク層を除去
して後、上記積層体の外表面上に、上記不純物イオン打
込領域を外部に臨ませる窓を有する第２のマスク層を形
成する工程と、（６）上記第２のマスク層を形成する工
程後、上記積層体を加熱させている状態で、上記不純物
イオン打込領域内に、上記第２のマスク層の窓を利用し
て、ｐ型を与える不純物を拡散によって導入させる処理
を行うことによって、上記不純物イオン打込領域から、
その活性化されたｐ型を有する第１の半導体領域を形成
すると同時に、上記第１の半導体領域の表面側に、上記
第２のマスク層の窓に臨む領域において、ｐ型を有し且
つ上記第１の半導体領域に比し十分低い比抵抗を有する
第２の半導体領域を形成する工程とを有し、そして、
（７）上記不純物イオン打込領域を形成する工程におい
て、II族元素イオンをｐ型を与える不純物イオンとする
打込処理を行うとともに、その打込処理と前後してまた
は同時に、窒素イオンの打込処理を行う。The bipolar transistor according to the present invention includes (1) a first semiconductor layer having n-type conductivity and a second semiconductor layer having p-type conductivity on a semiconductor substrate, as in the case of the conventional bipolar transistor manufacturing method described above with reference to FIG. Forming a laminated body in which the semiconductor layer of 1) and a third semiconductor layer having n-type are laminated in that order; and (2) forming a first mask layer in an island shape on the laminated body. And (3) the third semiconductor layer is obtained by performing a first etching process on the stacked body using the first mask layer as a mask to a depth that does not reach the second semiconductor layer. Mesa-shaped fourth
Forming a semiconductor layer, and (4) after the step of forming the fourth semiconductor layer or before the step of forming the fourth semiconductor layer, an impurity imparting p-type with the first mask layer as a mask. By performing the ion implantation process up to the depth reaching the first semiconductor layer, an impurity ion implantation region having a depth reaching the first semiconductor layer is formed in the stack from above. Forming a region surrounding the first mask layer. However, the manufacturing method of the bipolar transistor according to the present invention is such that, in the manufacturing method of such a bipolar transistor, the first mask layer is removed after the step (5) of forming the fourth semiconductor layer and the impurity ion implantation region. Then, a step of forming a second mask layer having a window for exposing the impurity ion implantation region to the outside on the outer surface of the laminate, and (6) forming the second mask layer. After the step, a process of introducing an impurity imparting p-type by diffusion into the impurity ion-implanted region using the window of the second mask layer is performed while the stacked body is heated. From the impurity ion implantation region,
The first semiconductor region having the activated p-type is formed, and at the same time, in the region facing the window of the second mask layer on the surface side of the first semiconductor region, the first semiconductor region having the p-type is formed. Forming a second semiconductor region having a resistivity sufficiently lower than that of the first semiconductor region, and
(7) In the step of forming the impurity ion-implanted region, an implantation process is performed in which the group II element ions are impurity ions that give p-type conductivity, and nitrogen ions are implanted before or after the implantation process. Include processing.
本発明によるバイポーラトランジスタの製法によって製
造されるバイポーラトランジスタは、第１、第２及び第
３の半導体層が、第６図で上述した従来のバイポーラト
ランジスタの製法によって製造されるバイポーラトラン
ジスタに準じて、それぞれエミッタ層（またはコレクタ
層）、ベース層及びコレクタ層（またはエミッタ層）と
して作用し、且つ第１及び第２の半導体領域が、ベース
電極付用層として作用して、バイポーラトランジスタと
しての機能を呈する。 本発明によるバイポーラトランジスタの製法によれば、
加熱している状態で、不純物イオン打込領域からｐ型の
第１の半導体領域を形成すると同時に、その第１の半導
体領域の表面側に、ｐ型を有し且つ第１の半導体領域に
比し低い比抵抗を有する第２の半導体領域を形成するの
で、バイポーラトランジスタを、第６図で上述した従来
のバイポーラトランジスタの製法によって製造されるバ
イポーラトランジスタの場合に比し低いベース抵抗を有
するものとして製造することができる。 また、本発明によるバイポーラトランジスタの製法によ
れば、上述したように、加熱している状態で、不純物イ
オン打込領域から第１の半導体領域を形成すると同時
に、その第１の半導体領域内に、それに比し低い比抵抗
を有する第２の半導体領域を形成することで、バイポー
ラトランジスタを、第６図で上述した従来のバイポーラ
トランジスタの製法によって製造されるバイポーラトラ
ンジスタの場合に比し低いベース抵抗を有するものとし
て製造することができるので、ｐ型を与える不純物イオ
ンの打込処理によって形成される第１の半導体領域にな
る不純物イオン打込領域を、ｐ型を与える不純物の高い
濃度に形成する必要がない。このため、第１の半導体領
域を、不純物イオン打込領域に比し、縦及び横方向に不
必要に拡がっていないものとして形成することができる
とともに、第１の半導体領域と、その第１の半導体領域
内に形成されている第２の半導体領域とを、不純物イオ
ンの打込処理にもとずく損傷を大きく受けていないもの
として、容易に、形成することができる。 さらに、本発明よるバイポーラトランジスタの製法によ
れば、不純物イオン打込領域を形成する工程において、
II族元素イオンをｐ型を与える不純物イオンとする打込
処理と、窒素イオンの打込処理とを行っているので、不
純物イオン打込領域を形成する工程において、その不純
物イオン打込領域を、II族元素イオンをｐ型を与える不
純物イオンとする打込処理は行うが窒素イオンの打込処
理を行わない、という場合に比し、ｐ型を与える不純物
の高い濃度に形成することができ、よって、第１の半導
体領域を高い正孔濃度に形成することができ、また、第
２の半導体領域を高い正孔濃度に形成することができる
ので、よりベース抵抗の低いバイポーラトランジスタ
を、容易に、製造することができる。The bipolar transistor manufactured by the manufacturing method of the bipolar transistor according to the present invention has the first, second and third semiconductor layers according to the bipolar transistor manufactured by the conventional manufacturing method of the bipolar transistor described above with reference to FIG. They function as an emitter layer (or collector layer), a base layer and a collector layer (or an emitter layer), respectively, and the first and second semiconductor regions act as a layer for attaching a base electrode to function as a bipolar transistor. Present. According to the manufacturing method of the bipolar transistor of the present invention,
In the heated state, a p-type first semiconductor region is formed from the impurity ion-implanted region, and at the same time, the p-type first semiconductor region is formed on the surface side of the first semiconductor region and Since the second semiconductor region having a low specific resistance is formed, it is assumed that the bipolar transistor has a lower base resistance than that of the bipolar transistor manufactured by the conventional bipolar transistor manufacturing method described above with reference to FIG. It can be manufactured. Further, according to the method for manufacturing the bipolar transistor of the present invention, as described above, the first semiconductor region is formed from the impurity ion-implanted region in the heated state, and at the same time, in the first semiconductor region, By forming the second semiconductor region having a resistivity lower than that, a base resistance lower than that of the bipolar transistor manufactured by the conventional bipolar transistor manufacturing method described above with reference to FIG. 6 is obtained. Since it can be manufactured as having the above, it is necessary to form the impurity ion-implanted region, which becomes the first semiconductor region formed by the implantation process of the impurity ion imparting p-type, in a high concentration of the impurity imparting p-type. There is no. Therefore, the first semiconductor region can be formed so as not to unnecessarily extend in the vertical and horizontal directions as compared with the impurity ion implantation region, and the first semiconductor region and the first semiconductor region can be formed. The second semiconductor region formed in the semiconductor region can be easily formed as if the second semiconductor region was not significantly damaged due to the impurity ion implantation process. Furthermore, according to the method for manufacturing the bipolar transistor of the present invention, in the step of forming the impurity ion-implanted region,
Since the implantation process for making the group II element ions into the impurity ions giving the p-type and the implantation process for the nitrogen ions are performed, in the step of forming the impurity ion implantation region, the impurity ion implantation region is As compared with the case where the implantation process using the group II element ions as the impurity ions giving the p-type is carried out but the implantation process with the nitrogen ions is not carried out, it is possible to form a higher concentration of the impurities giving the p-type, Therefore, the first semiconductor region can be formed to have a high hole concentration and the second semiconductor region can be formed to have a high hole concentration, so that a bipolar transistor having a lower base resistance can be easily formed. , Can be manufactured.
【実施例１】 次に、第１図を伴って、本発明によるバイポーラトラン
ジスタの実施例を述べよう。 第１図において、第６図との対応部分には同一符号を付
して示す。 第１図に示す本発明によるバイポーラトランジスタは、
第１図Ａ〜Ｇに示すように、第６図Ａ〜Ｇで上述した従
来のバイポーラトランジスタの製法と同様の工程をと
る。 ただし、第１図Ｄに示す不純物イオン打込領域８′を形
成する工程後、第１図Ｆに示す積層体７を形成する工程
前において、熱処理を行わない。 また、第１図Ｄに示す不純物イオン打込領域８′を形成
する工程において、II族イオンとしてのBeイオンをｐ型
を与える不純物イオンとする打込処理を行うとともに、
その打込処理と前後してまたは同時に、窒素イオンの打
込処理を行う。 次に、絶縁層９上に、不純物イオン打込領域８′を絶縁
層９を介して外部に臨ませる窓41を有する例えばフォト
レジストでなるマスク層42を形成する（第１図Ｈ）。 次に、絶縁層９に対し、マスク層42をマスクとするエッ
チング処理を行うことによって、絶縁層９に、不純物イ
オン打込領域８′を外部に臨ませる窓9bを形成する（第
１図Ｉ）。なお、この絶縁層９はマスクとしても作用す
るので、マスク層と称し得る。 次に、マスク層42の外表面上及び絶縁層９の窓9bを通じ
た不純物イオン打込領域８′上に連続して延長してい
る、ｐ型を与える例えばZnによるII族元素でなる不純物
の層51を、例えば蒸着によって形成する（第１図Ｊ）。 次に、リフトオフ法によってマスク層54を除去するとと
もに、層51の窓9bを通じて不純物イオン打込領域８′に
延長している領域による層52を形成する（第１図Ｋ）。 次に、積層体７を加熱している状態で、層52から、不純
物イオン打込領域８′内にII族元素を拡散導入させ、よ
って、不純物イオン打込領域８′から、その活性化され
たｐ型を有する半導体領域８を形成すると同時に、半導
体領域８内に、窓9bを臨む領域において、ｐ型を有し且
つ半導体領域８に比し十分低い比抵抗を有する半導体領
域53を形成する（第１図Ｌ）。 次に、絶縁層９上に、窓9bを通じて半導体領域53にオー
ミックに連結している電極層81を形成し（第１図Ｍ）、
次に、またその前に絶縁層９に半導体層２及び６を外部
に臨ませる窓9a及び9cを形成し、次で絶縁層９上に窓9a
及び9cを通じて半導体層２及び６にそれぞれ連結してい
る電極層21及び61を形成する（第１図Ｎ）。 以上が、本発明によるバイポーラトランジスタの製法の
第１の実施例である。Embodiment 1 Next, an embodiment of a bipolar transistor according to the present invention will be described with reference to FIG. In FIG. 1, parts corresponding to those in FIG. 6 are designated by the same reference numerals. The bipolar transistor according to the present invention shown in FIG.
As shown in FIGS. 1A to 1G, steps similar to those of the conventional bipolar transistor manufacturing method described above with reference to FIGS. However, after the step of forming the impurity ion-implanted region 8'shown in FIG. 1D and before the step of forming the stacked body 7 shown in FIG. 1F, heat treatment is not performed. Further, in the step of forming the impurity ion-implanted region 8'shown in FIG. 1D, an implantation process is performed in which Be ions as group II ions are made to be impurity ions giving p-type, and
A nitrogen ion implantation process is performed before, after, or simultaneously with the implantation process. Next, a mask layer 42 made of, for example, a photoresist having a window 41 for exposing the impurity ion-implanted region 8'to the outside through the insulating layer 9 is formed on the insulating layer 9 (FIG. 1H). Next, the insulating layer 9 is subjected to an etching process using the mask layer 42 as a mask to form a window 9b in the insulating layer 9 that exposes the impurity ion-implanted region 8 '(I in FIG. 1). ). Since this insulating layer 9 also functions as a mask, it can be called a mask layer. Then, a p-type impurity such as a Group II element by Zn is continuously extended on the outer surface of the mask layer 42 and the impurity ion-implanted region 8'through the window 9b of the insulating layer 9. The layer 51 is formed, for example, by vapor deposition (Fig. 1J). Next, the mask layer 54 is removed by the lift-off method, and the layer 52 is formed by the region extending to the impurity ion implantation region 8'through the window 9b of the layer 51 (FIG. 1K). Next, while the laminated body 7 is being heated, the group II element is diffused and introduced from the layer 52 into the impurity ion-implanted region 8 ', so that the impurity ion-implanted region 8'is activated. At the same time as forming the p-type semiconductor region 8, in the semiconductor region 8, in the region facing the window 9b, the p-type semiconductor region 53 having a sufficiently lower specific resistance than the semiconductor region 8 is formed. (Fig. 1L). Next, an electrode layer 81 ohmic-connected to the semiconductor region 53 through the window 9b is formed on the insulating layer 9 (FIG. 1M),
Next, before that, windows 9a and 9c for exposing the semiconductor layers 2 and 6 to the outside are formed in the insulating layer 9, and then the windows 9a are formed on the insulating layer 9.
And electrode layers 21 and 61 connected to the semiconductor layers 2 and 6 through 9c, respectively (FIG. 1N). The above is the first embodiment of the method for manufacturing a bipolar transistor according to the present invention.
【実施例２】 次に、第４図を伴って、本発明によるバイポーラトラン
ジスタの製法の第２の実施例を述べよう。 第４図において、第１図との対応部分に同一符号を付し
て示す。 第４図に示す本発明によるバイポーラトランジスタは、
第１図Ａ〜Ｉで上述した工程をとって後、マスク層42を
除去し（第４図Ａ）、次に、例えば、ZnによるII族元素
でなる不純物の層91を表面に形成している基板92を、積
層体７上に、不純物の層91を積層体７側にして絶縁層９
の窓9bと対向させて配置し、その状態で、半導体基板１
及び基板92を加熱させることによって、不純物イオン打
込領域８′内に、絶縁層９の窓9bを通じてII族元素を拡
散導入させ、第１図Ｌで上述した工程と同様に、活性化
されたｐ型の半導体領域８と、その半導体領域８内に形
成されたp+型の半導体領域53とを形成し（第４図Ｂ）、
次に、第１図Ｍ及びＮで上述したと同様の工程をとっ
て、同様の電極層21、61及び81を形成する。Second Embodiment Next, a second embodiment of the method for manufacturing a bipolar transistor according to the present invention will be described with reference to FIG. In FIG. 4, parts corresponding to those in FIG. 1 are designated by the same reference numerals. The bipolar transistor according to the present invention shown in FIG.
After performing the steps described above with reference to FIGS. 1A to 1I, the mask layer 42 is removed (FIG. 4A), and then a layer 91 of an impurity made of a Group II element such as Zn is formed on the surface. Insulating layer 9 with substrate 92 on top of layer 7 with impurity layer 91 on the side of layer 7
The semiconductor substrate 1 is arranged so as to face the window 9b of the
By heating the substrate 92 and the substrate 92, the group II element is diffused and introduced into the impurity ion-implanted region 8'through the window 9b of the insulating layer 9 and activated in the same manner as the step described above with reference to FIG. 1L. forming a p-type semiconductor region 8 and ap + -type semiconductor region 53 formed in the semiconductor region 8 (FIG. 4B),
Next, similar electrode layers 21, 61 and 81 are formed by taking steps similar to those described above with reference to FIGS.
【実施例３】 次に、第５図を伴って本発明によるバイポーラトランジ
スタの第３の実施例を述べよう。 第５図に示す本発明によるバイポーラトランジスタの実
施例は、第１図Ａ〜Ｉで上述した工程をとり、次に、第
４図Ａで上述した工程をとって後、半導体基板１をタン
グステンランプのような加熱源101を有する真空容器100
内にホルタ102を介して配し、そして、その容器100内
に、ジメチル亜鉛、ジメチルマグネシウム、ジメチルカ
ドミウムなどのII族元素を有している有機化合物ガス
を、窒素ガスN2とともに、容器100内を、加熱源101によ
って加熱した状態で通し、半導体基板１の加熱状態で、
ガスの分解によって得られるII族元素を、不純物イオン
打込領域８′内に不純物として、絶縁層９の窓9bを通じ
て拡散により導入させ、よって、第４図Ｂで上述した場
合と同様に、ｐ型の半導体領域８と、その内に形成され
たp+型の半導体領域53とを形成し、次に、第１図Ｍ及び
Ｎで上述した工程をとって、電極層21、61及び81を形成
する。Third Embodiment Next, a third embodiment of the bipolar transistor according to the present invention will be described with reference to FIG. The embodiment of the bipolar transistor according to the present invention shown in FIG. 5 includes the steps described above with reference to FIGS. 1A to 1I, and then the steps described above with reference to FIG. A vacuum container 100 having a heating source 101 such as
Placed in the container 100 via Holter 102, and in the container 100, an organic compound gas having a group II element such as dimethylzinc, dimethylmagnesium, and dimethylcadmium, together with nitrogen gas N 2 , in the container 100. While being heated by the heating source 101, while the semiconductor substrate 1 is being heated,
The group II element obtained by the decomposition of the gas is introduced as an impurity into the impurity ion-implanted region 8'through the window 9b of the insulating layer 9 by diffusion. Therefore, as in the case described above with reference to FIG. Type semiconductor region 8 and the p + type semiconductor region 53 formed therein are formed, and then the electrode layers 21, 61 and 81 are formed by the steps described above with reference to FIGS. Form.
上述した本発明によるバイポーラトランジスタの製法の
第１、第２及び第３の実施例によれば、According to the first, second and third embodiments of the method for manufacturing the bipolar transistor according to the present invention described above,
【作用・効果】
の項で述べた製法上の優れた作用効果が得られる。 すなわち、本発明によるバイポーラトランジスタの製法
の第１、第２及び第３の実施例によって製造されるバイ
ポーラトランジスタは、半導体層３、４及び５が、第６
図で上述した従来のバイポーラトランジスタの製法によ
って製造されるバイポーラトランジスタに準じて、それ
ぞれエミッタ層、ベース層及びコレクタ層として作用
し、且つ半導体領域８が、ベース電極付用層として作用
して、バイポーラトランジスタとしての機能を呈する。 しかしながら、本発明によるバイポーラトランジスタの
製法の第１、第２及び第３の実施例によれば、加熱して
いる状態で、不純物イオン打込領域８′からｐ型の半導
体領域８を形成すると同時に、その半導体領域８内に、
ｐ型を有し且つ半導体領域８に比し低い比抵抗を有する
半導体領域53を形成するので、バイポーラトランジスタ
を、第６図で上述した従来のバイポーラトランジスタの
製法によって製造されるバイポーラトランジスタの場合
に比し低いベース抵抗を有するものとして製造すること
ができる。 また、本発明によるバイポーラトランジスタの製法の第
１、第２及び第３の実施例によれば、上述したように、
加熱している状態で、不純物イオン打込領域８′からｐ
型の半導体領域８を形成すると同時に、その半導体領域
８の表面側に、ｐ型を有し且つ半導体領域８に比し低い
比抵抗を有する半導体領域53を形成することで、バイポ
ーラトランジスタを、第６図で上述した従来のバイポー
ラトランジスタの製法によって製造されるバイポーラト
ランジスタの場合に比し低いベース抵抗を有するものと
して製造することができるので、ｐ型を与える不純物イ
オンの打込処理によって形成される半導体領域８になる
不純物イオン打込領域８′を、ｐ型を与える不純物の高
い濃度に形成する必要がない。このため、半導体領域８
を、不純物イオン打込領域８′に比し、縦及び横方向に
不必要に拡がっていないものとして形成することができ
るとともに、半導体領域８と、その半導体領域８内に形
成されている半導体領域53とを、不純物イオンの打込処
理にもとずく損傷を大きく受けていないものとして、容
易に、形成することができる。 さらに、本発明よるバイポーラトランジスタの製法の第
１、第２及び第３の実施例によれば、不純物イオン打込
領域８′を形成する工程において、II族元素イオン（Be
イオン）をｐ型を与える不純物イオンとする打込処理
と、窒素イオンの打込処理とを行っているので、不純物
イオン打込領域８′を形成する工程において、その不純
物イオン打込領域８′を、II族元素イオン（Beイオン）
をｐ型を与える不純物イオンとする打込処理は行うが窒
素イオンの打込処理を行わない、という場合に比し、ｐ
型を与える不純物の高い濃度に形成することができ、よ
って、半導体領域８を、第３図に示す、本発明者などの
実験によって形成した正孔濃度分布図からも明らかなよ
うに、高い正孔濃度に形成することができ、また、半導
体領域53を、第２図に示す本発明者などの実験によって
作成した正孔濃度分布図からも明らかなように、高い正
孔濃度に形成することができるので、よりベース抵抗の
低いバイポーラトランジスタを、容易に、製造すること
ができる。 なお、上述においては、本発明によるバイポーラトラン
ジスタの製法のわずかな実施例を述べたに過ぎず、GaAs
でなる半導体基板及び半導体層をInPまたはSiでなる半
導体基板及び半導体層とし、これに応じてAlGaAs系でな
る半導体層をInGaAsPまたはSiCでなる半導体層とするこ
ともでき、さらに、上述したバイポーラトランジスタを
半導体層３、４及び５がそれぞれコレクタ層、ベース層
及びエミッタ層として作用するバイポーラトランジスタ
とみることもでき、その他、本発明の精神を脱すること
なしに、種々の変型、変更をなし得るであろう。[Action / effect]
The excellent operation and effect in the manufacturing method described in the section 1) can be obtained. That is, in the bipolar transistor manufactured by the first, second and third embodiments of the bipolar transistor manufacturing method according to the present invention, the semiconductor layers 3, 4 and 5 are the sixth
In accordance with the bipolar transistor manufactured by the conventional bipolar transistor manufacturing method described above in the drawing, the semiconductor region 8 functions as an emitter layer, a base layer, and a collector layer, and the semiconductor region 8 functions as a base electrode-attached layer. It functions as a transistor. However, according to the first, second and third embodiments of the method for manufacturing the bipolar transistor according to the present invention, the p-type semiconductor region 8 is formed from the impurity ion-implanted region 8'while being heated. , Within the semiconductor region 8,
Since the p-type semiconductor region 53 having a lower specific resistance than that of the semiconductor region 8 is formed, the bipolar transistor can be manufactured by the conventional bipolar transistor manufacturing method described above with reference to FIG. It can be manufactured as having a relatively low base resistance. Further, according to the first, second and third embodiments of the method for manufacturing the bipolar transistor according to the present invention, as described above,
From the impurity ion implantation region 8 ', p
Forming a semiconductor region 8 of a p-type and simultaneously forming a semiconductor region 53 having a p-type and a resistivity lower than that of the semiconductor region 8 on the surface side of the semiconductor region 8 to form a bipolar transistor Since it can be manufactured as one having a lower base resistance than the case of the bipolar transistor manufactured by the conventional bipolar transistor manufacturing method described above with reference to FIG. 6, it is formed by the implantation process of the impurity ion giving the p-type. It is not necessary to form the impurity ion-implanted region 8 ′ that will become the semiconductor region 8 in a high concentration of impurities that give p-type. Therefore, the semiconductor region 8
Can be formed so as not to unnecessarily extend in the vertical and horizontal directions as compared with the impurity ion-implanted region 8 ', and the semiconductor region 8 and the semiconductor region formed in the semiconductor region 8 can be formed. 53 can be easily formed as if they were not significantly damaged by the implantation process of the impurity ions. Further, according to the first, second and third embodiments of the method for manufacturing the bipolar transistor according to the present invention, in the step of forming the impurity ion implantation region 8 ', the group II element ion (Be
(Ion) as an impurity ion giving a p-type and a nitrogen ion implantation process are performed. Therefore, in the step of forming the impurity ion implantation region 8 ', the impurity ion implantation region 8'is formed. Group II element ion (Be ion)
P is used as an impurity ion giving a p-type, but compared with the case where the nitrogen ion is not implanted, p
It is possible to form the semiconductor region 8 with a high concentration of the impurities that give the mold, and therefore, as is clear from the hole concentration distribution diagram formed by the experiment of the present inventors shown in FIG. It is possible to form a high hole concentration, and it is also possible to form the semiconductor region 53 to a high hole concentration, as is clear from the hole concentration distribution diagram created by the experiment of the present inventors shown in FIG. Therefore, a bipolar transistor having a lower base resistance can be easily manufactured. In the above description, only a few examples of the method of manufacturing the bipolar transistor according to the present invention are described.
The semiconductor substrate and the semiconductor layer made of InP or Si can be used as the semiconductor substrate and the semiconductor layer made of InP or Si, and accordingly, the semiconductor layer made of the AlGaAs system can be made as the semiconductor layer made of InGaAsP or SiC. Can be regarded as a bipolar transistor in which the semiconductor layers 3, 4 and 5 act as a collector layer, a base layer and an emitter layer, respectively, and various modifications and changes can be made without departing from the spirit of the present invention. Will.
第１図は、本発明によるバイポーラトランジスタの製法
の第１の実施例を示す順次の工程における略線的断面図
である。 第２図及び第３図は、その説明に供する正孔濃度分布を
示す図である。 第４図及び第５図は、それぞれ本発明によるバイポーラ
トランジスタの第２及び第３の実施例を示す順次の工程
における略線的断面図である。 第６図は、従来のバイポーラトランジスタの製法を示す
順次の工程における略線的断面図である。 １……半導体基板 ２、３、４、５、６……半導体層 ７、７′……積層体 ８′……不純物イオン打込領域 ８、53……半導体領域 ９……マスク層 9a、9b、9c……窓FIG. 1 is a schematic cross sectional view in a sequential process showing a first embodiment of a method for manufacturing a bipolar transistor according to the present invention. 2 and 3 are diagrams showing the hole concentration distribution used for the explanation. 4 and 5 are schematic cross-sectional views in sequential steps showing the second and third embodiments of the bipolar transistor according to the present invention, respectively. FIG. 6 is a schematic cross-sectional view in sequential steps showing a method for manufacturing a conventional bipolar transistor. 1 ... Semiconductor substrate 2, 3, 4, 5, 6 ... Semiconductor layer 7, 7 '... Laminated body 8' ... Impurity ion implantation region 8, 53 ... Semiconductor region 9 ... Mask layer 9a, 9b , 9c …… window
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/73 Ｈ０１Ｌ 29/163 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI Technical indication H01L 29/73 H01L 29/163
Claims (1)
体層と、ｐ型を有する第２の半導体層と、ｎ型を有する
第３の半導体層とがそれらの順に積層されている積層体
を形成する工程と、 上記積層体上に第１のマスク層をアイランド状に形成す
る工程と、 上記積層体に対し、上記第１のマスク層をマスクとする
第１のエッチング処理を、上記第２の半導体層に達しな
い深さまで行うことによって、上記第３の半導体層から
メサ状の第４の半導体層を形成する工程と、 上記積層体に対し、上記第４の半導体層を形成する工程
の後またはその前に、上記第１のマスク層をマスクとす
るｐ型を与える不純物イオンの打込処理を、上記第１の
半導体層に達する深さまで行うことによって、上記積層
体内に、その上方から、上記第１の半導体層に達する深
さを有する不純物イオン打込領域を、上記第１のマスク
層下の領域を取囲むように形成する工程とを有するバイ
ポーラトランジスタの製法において、 上記第４の半導体層及び上記不純物イオン打込領域を形
成する工程後、上記第１のマスク層を除去して後、上記
積層体の外表面上に、上記不純物イオン打込領域を外部
に臨ませる窓を有する第２のマスク層を形成する工程
と、 上記第２のマスク層を形成する工程後、上記積層体を加
熱させている状態で、上記不純物イオン打込領域内に、
上記第２のマスク層の窓を利用して、ｐ型を与える不純
物を拡散によって導入させる処理を行うことによって、
上記不純物イオン打込領域から、その活性化されたｐ型
を有する第１の半導体領域を形成すると同時に、上記第
１の半導体領域の表面側に、上記第２のマスク層の窓に
臨む領域において、ｐ型を有し且つ上記第１の半導体領
域に比し十分低い比抵抗を有する第２の半導体領域を形
成する工程とを有し、 上記不純物イオン打込領域を形成する工程において、II
族元素イオンをｐ型を与える不純物イオンとする打込処
理を行うとともに、その打込処理と前後してまたは同時
に、窒素イオンの打込処理を行うことを特徴とするバイ
ポーラトランジスタの製法。1. A first semiconductor layer having an n-type, a second semiconductor layer having a p-type, and a third semiconductor layer having an n-type are laminated in this order on a semiconductor substrate. A step of forming a laminated body, a step of forming a first mask layer in an island shape on the laminated body, and a first etching process for the laminated body using the first mask layer as a mask, Forming the mesa-shaped fourth semiconductor layer from the third semiconductor layer by performing a depth not reaching the second semiconductor layer; and forming the fourth semiconductor layer on the stack. After or before the step of performing the step of implanting impurity ions for imparting p-type with the first mask layer as a mask to a depth reaching the first semiconductor layer, Reaching the first semiconductor layer from above A step of forming an impurity ion-implanted region having a depth so as to surround the region below the first mask layer, wherein the fourth semiconductor layer and the impurity ion-implanted region are formed. After removing the first mask layer, and then forming a second mask layer having a window on the outer surface of the laminate, the window exposing the impurity ion implantation region to the outside. And after the step of forming the second mask layer, in the state where the laminated body is heated, in the impurity ion-implanted region,
By using the window of the second mask layer and performing a process of introducing an impurity imparting p-type by diffusion,
In the region facing the window of the second mask layer, on the surface side of the first semiconductor region, at the same time as forming the activated p-type first semiconductor region from the impurity ion implantation region. Forming a second semiconductor region having a p-type and a resistivity sufficiently lower than that of the first semiconductor region, the step of forming the impurity ion implantation region, II.
A method for producing a bipolar transistor, which comprises performing a implantation process using a group element ion as an impurity ion that imparts p-type conductivity, and performing a implantation process of nitrogen ions before, after, or simultaneously with the implantation process.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10197388A JPH07120666B2 (en) | 1988-04-25 | 1988-04-25 | Manufacturing method of bipolar transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10197388A JPH07120666B2 (en) | 1988-04-25 | 1988-04-25 | Manufacturing method of bipolar transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01273354A JPH01273354A (en) | 1989-11-01 |
| JPH07120666B2 true JPH07120666B2 (en) | 1995-12-20 |
Family
ID=14314811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10197388A Expired - Fee Related JPH07120666B2 (en) | 1988-04-25 | 1988-04-25 | Manufacturing method of bipolar transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07120666B2 (en) |
-
1988
- 1988-04-25 JP JP10197388A patent/JPH07120666B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01273354A (en) | 1989-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4896203A (en) | Heterojunction bipolar transistor | |
| US4283236A (en) | Method of fabricating lateral PNP transistors utilizing selective diffusion and counter doping | |
| EP0184016A1 (en) | Heterojunction bipolar transistor | |
| US4191595A (en) | Method of manufacturing PN junctions in a semiconductor region to reach an isolation layer without exposing the semiconductor region surface | |
| EP0051534A2 (en) | A method of fabricating a self-aligned integrated circuit structure using differential oxide growth | |
| JPS63292674A (en) | Vertical bipolar transistor and manufacture of the same | |
| EP0153686B1 (en) | Method for making transistor | |
| US3951693A (en) | Ion-implanted self-aligned transistor device including the fabrication method therefor | |
| US3730786A (en) | Performance matched complementary pair transistors | |
| JPH07120666B2 (en) | Manufacturing method of bipolar transistor | |
| US3841918A (en) | Method of integrated circuit fabrication | |
| JP2683552B2 (en) | Manufacturing method of bipolar transistor | |
| JPS60164358A (en) | Manufacture of semiconductor device | |
| JPS63248168A (en) | Hetero-junction bipolar transistor and manufacture thereof | |
| JPS6354767A (en) | Bipolar transistor and manufacture thereof | |
| JPS6353971A (en) | Bipolar transistor and manufacture thereof | |
| JP2570770B2 (en) | Bipolar transistor | |
| JP2504767B2 (en) | Method of manufacturing heterojunction bipolar transistor | |
| JPS63108780A (en) | Gallium arsenide varactor and manufacture thereof | |
| JPS63252475A (en) | Hetero junction bipolar transistor | |
| JPS61123175A (en) | Manufacture of hetero-junction bipolar transistor | |
| JPS6378571A (en) | Manufacture of bipolar transistor | |
| JP2978499B2 (en) | Manufacturing method of varicap diode | |
| JPS62221151A (en) | Hetero junction bipolar transistor and manufacture thereof | |
| JPH04287978A (en) | Varactor diode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |