JP2978499B2 - Manufacturing method of varicap diode - Google Patents
Manufacturing method of varicap diodeInfo
- Publication number
- JP2978499B2 JP2978499B2 JP63308173A JP30817388A JP2978499B2 JP 2978499 B2 JP2978499 B2 JP 2978499B2 JP 63308173 A JP63308173 A JP 63308173A JP 30817388 A JP30817388 A JP 30817388A JP 2978499 B2 JP2978499 B2 JP 2978499B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- impurity
- concentration
- varicap diode
- semiconductor region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Integrated Circuits (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 以下の順序に従って本発明を説明する。DETAILED DESCRIPTION OF THE INVENTION The present invention will be described in the following order.
A.産業上の利用分野 B.発明の概要 C.従来技術［第４図］ D.発明が解決しようとする問題点［第５図］ E.問題点を解決するための手段 F.作用 G.実施例［第１図乃至第３図］ H.発明の効果 （A.産業上の利用分野） 本発明は電圧・容量特性等の特性のバラツキを小さく
することのできる新規なバリキャップダイオードの製造
方法に関する。A. Industrial application fields B. Summary of the invention C. Prior art [Fig. 4] D. Problems to be solved by the invention [Fig. 5] E. Means for solving problems F. Action G Embodiments (FIGS. 1 to 3) H. Effects of the Invention (A. Industrial Application Field) The present invention relates to a novel varicap diode capable of reducing variation in characteristics such as voltage and capacitance characteristics. It relates to a manufacturing method.
（B.発明の概要） 本発明は、バリキャップダイオードの製造方法におい
て、 電圧・容量特性等の特性のバラツキを小さくするた
め、 高濃度半導体基体上に低濃度半導体層を形成した後、
該半導体層の表面からエネルギー及びドーズ量の異なる
何回かのイオン注入をして所定の濃度分布を有する半導
体領域を形成する工程と、該領域と導電型の異なる不純
物をイオン注入することにより該領域とでpn接合を構成
する半導体領域を形成する工程があることを特徴とす
る。(B. Summary of the Invention) The present invention relates to a method for manufacturing a varicap diode, comprising: forming a low-concentration semiconductor layer on a high-concentration semiconductor substrate in order to reduce variations in characteristics such as voltage and capacitance characteristics;
A step of forming a semiconductor region having a predetermined concentration distribution by performing several times ion implantation with different energy and dose from the surface of the semiconductor layer, and ion-implanting impurities different in conductivity type from the region. A step of forming a semiconductor region forming a pn junction with the region.
（C.従来技術）［第４図］ 半導体の表面部にpn接合を形成したバリキャップダイ
オードは例えばテレビジョン受像機、ビデオテープレコ
ーダ等のチューナ等に用いられ非常に重要な役割を果
し、特性の良好なことが要求される。そして、かかるバ
リキャップダイオードは例えば特公昭63−27867号公報
に紹介されているように高濃度半導体基体上にエピタキ
シャル成長層を形成し、該エピタキシャル成長層の表面
から熱拡散又はイオン注入により不純物をドープして所
定と不純物濃度プロファイルを得るようにするという方
法で製造されるのが普通である。第４図は得ようとする
不純物濃度プロファイルの一例を示すものである。(C. Prior Art) [FIG. 4] A varicap diode in which a pn junction is formed on the surface of a semiconductor is used, for example, in a tuner of a television receiver, a video tape recorder, etc., and plays a very important role. Good characteristics are required. Such a varicap diode is formed, for example, by forming an epitaxial growth layer on a high-concentration semiconductor substrate and introducing impurities from the surface of the epitaxial growth layer by thermal diffusion or ion implantation as disclosed in Japanese Patent Publication No. 63-27867. Usually, it is manufactured by a method of obtaining a predetermined impurity concentration profile. FIG. 4 shows an example of an impurity concentration profile to be obtained.
（D.発明が解決しようとする問題点）［第５図］ ところで、上述した従来のバリキャップダイオードの
製造方法によれば、バリキャップダイオードの特性、例
えば電圧・容量特性が例えば第５図に示すように大きく
バラつくという問題があった。この問題についてより具
体的に説明すると、製造を一応終えたバリキャップダイ
オードは特性測定後特性が少しずつ異なった組に分類さ
れ、組単位でその後の処理（例えば品名品種の印刷等）
が行われ、使用に供されるが、１枚のウエハから出来る
バリキャップダイオードは何千もの組に分類しまう程度
にバラついてしまいバリキャップダイオードの数が数個
というような組がたくさん存在するということが起きて
いる。そのため、生産性が悪く、生産管理コストがかか
る等の不都合が生じることになる。(D. Problems to be Solved by the Invention) [FIG. 5] According to the above-described conventional method for manufacturing a varicap diode, the characteristics of the varicap diode, for example, the voltage / capacity characteristics are, for example, as shown in FIG. As shown, there was a problem of large variations. To explain this problem in more detail, the varicap diodes that have been manufactured for a while are classified into sets with slightly different characteristics after characteristic measurement, and the subsequent processing (for example, printing of the product name and the like) is performed in units of sets.
Is performed, and the varicap diodes made from a single wafer vary to such an extent that they can be classified into thousands of sets, and there are many sets with only a few varicap diodes. Things are happening. For this reason, inconveniences such as low productivity and high production management cost occur.
そこで、その原因について研究したところ、エピタキ
シャル成長の際に生じた不純物濃度、厚さのバラツキ、
エピタキシャル成長層表面からの不純物のドープにより
生じた厚さ、濃度のバラツキがそのままバリキャップダ
イオードの電圧・容量特性のバラツキをもたらす要因と
なり、バラツキを大きなものとしていた。即ち、エピタ
キシャル成長と、該エピタキシャル成長により形成さた
層の表面部への不純物領域を形成するための不純物ドー
プはそれぞれ独立した工程であり、その各工程で独立し
てバラツキが生じるので、不純物濃度プロファイルのコ
ントロールが難しかったのである。ちなみに、トランジ
スタの場合は半導体基体の表面から非常に浅いところに
あるエミッタ、ベースによって重要な特性が決まる。し
かし、バリキャップダイオードの場合は第４図のＡに示
す部分のようにエピタキシャル成長層と半導体領域との
境界部及びその近傍という非常に深い部分における不純
物プロファイルが特性を左右するので、エピタキシャル
成長層の厚さのバラツキも無視できないし、エピタキシ
ャル成長層の深いところまでドープされた不純物によっ
て形成された半導体領域（N+）の深さ、濃度のバラツキ
も無視できなくなるのである。Therefore, when the cause was studied, the impurity concentration and thickness variation generated during epitaxial growth,
Variations in thickness and concentration caused by doping of impurities from the surface of the epitaxial growth layer directly cause variations in voltage / capacity characteristics of the varicap diode, and have caused large variations. That is, the epitaxial growth and the impurity doping for forming the impurity region on the surface of the layer formed by the epitaxial growth are independent processes, and variations occur independently in each process. It was difficult to control. Incidentally, in the case of a transistor, important characteristics are determined by an emitter and a base which are very shallow from the surface of the semiconductor substrate. However, in the case of a varicap diode, as shown in FIG. 4A, the impurity profile at a very deep portion such as the boundary between the epitaxial growth layer and the semiconductor region and the vicinity thereof affects the characteristics. The variation in the depth and the concentration of the semiconductor region (N + ) formed by the impurity doped to the deep portion of the epitaxial growth layer cannot be ignored.
そこで、本発明は電圧・容量特性等の特性のバラツキ
を小さくすることのできる新規なバリキャップダイオー
ドの製造方法を提供することを目的とする。Accordingly, it is an object of the present invention to provide a novel method for manufacturing a varicap diode that can reduce variations in characteristics such as voltage and capacitance characteristics.
（E.問題点を解決するための手段） 本発明バリキャップダイオードの製造方法は、上記問
題点を解決するため、高濃度の第１導電型不純物を含む
半導体基体上に該半導体基体より不純物濃度が低い第１
導電型の半導体層をエピタキシャル成長法により形成す
る工程と、上記半導体層の表面層から第１導電型の不純
物をエネルギーとドーズ量の異なり上記半導体基体と上
記半導体層との境界にまたがる不純物濃度プロファイル
になるイオン注入を少なくとも１回含んだ複数回のイオ
ン注入によりドープして半導体領域を形成することによ
って上記半導体層の深さ方向の全体に渡って不純物濃度
を高くする工程と、第２導電型の不純物をイオン注入す
ることにより上記半導体領域とでpn接合を構成する半導
体領域を形成する工程と、を有することを特徴とする。(E. Means for Solving the Problems) In order to solve the above problems, the method for manufacturing a varicap diode according to the present invention has an impurity concentration higher than that of a semiconductor substrate containing high-concentration first conductivity type impurities. Low first
A step of forming a semiconductor layer of a conductivity type by an epitaxial growth method, and a step of forming an impurity of a first conductivity type from a surface layer of the semiconductor layer into an impurity concentration profile having a difference in energy and a dose amount and extending over a boundary between the semiconductor substrate and the semiconductor layer. Forming a semiconductor region by doping by a plurality of ion implantations including at least one ion implantation to increase the impurity concentration over the entire depth of the semiconductor layer; Forming a semiconductor region forming a pn junction with the semiconductor region by ion-implanting an impurity.
（F.作用） 本発明バリキャップダイオードの製造方法によれば、
高濃度半導体基体上の半導体層を低濃度にするので、該
半導体層の不純物濃度はダイオードの特性にほとんど影
響せず、特性バラツキの因子ではなくなり、バリキャッ
プダイオードの特性は半導体層表面からの不純物のイオ
ン注入により形成された半導体領域の濃度及び深さによ
り決まる不純物濃度プロファイルにより概ね決定される
ようになる。(F. Action) According to the method for manufacturing a varicap diode of the present invention,
Since the semiconductor layer on the high-concentration semiconductor substrate has a low concentration, the impurity concentration of the semiconductor layer hardly affects the characteristics of the diode, and is not a factor of the characteristic variation. Is generally determined by an impurity concentration profile determined by the concentration and the depth of the semiconductor region formed by the ion implantation.
そして、半導体領域の濃度はイオン注入の際の不純物
の注入量により、延いてはイオン電流により高精度に制
御できるし、半導体領域の深さはイオン注入の際のエネ
ルギーによって高精度に制御できる。従って、不純物濃
度プロファイルのバラツキを小さくし、延いてはバリキ
ャップダイオードの特性、例えば電圧・容量特性のバラ
ツキを小さくすることができるのである。The concentration of the semiconductor region can be controlled with high accuracy by the amount of impurities to be implanted at the time of ion implantation, and hence by the ion current, and the depth of the semiconductor region can be controlled with high accuracy by the energy at the time of ion implantation. Therefore, it is possible to reduce the variation in the impurity concentration profile, and further reduce the variation in the characteristics of the varicap diode, for example, the voltage and capacitance characteristics.
（G.実施例）［第１図乃至第３図］ 以下、本発明バリキャップダイオードの製造方法を図
示実施例に従って詳細に説明する。(G. Example) [FIGS. 1 to 3] Hereinafter, a method for manufacturing a varicap diode according to the present invention will be described in detail with reference to illustrated examples.
第１図（Ａ）乃至（Ｄ）は本発明バリキャップダイオ
ードの製造方法の一つの実施例を工程順に示す断面図で
ある。1A to 1D are cross-sectional views showing one embodiment of a method for manufacturing a varicap diode according to the present invention in the order of steps.
（Ａ）同図（Ａ）に示すようにn++型の半導体基体（濃
度例えば1020/cm3）１の表面上にn-型のエピタキシャル
成長層２を形成する。このエピタキシャル成長層２はダ
イオードの最終的濃度よりも相当に低濃度に形成する。
また、エピタキシャル成長層２は後で形成されるpn接合
の接合深さよりも相当に厚く形成する必要がある。(A) As shown in FIG. 1A, an n − -type epitaxial growth layer 2 is formed on the surface of an n ++ -type semiconductor substrate (concentration, for example, 10 20 / cm 3 ) 1. This epitaxial growth layer 2 is formed at a considerably lower concentration than the final concentration of the diode.
Further, the epitaxial growth layer 2 needs to be formed to be considerably thicker than the junction depth of the pn junction formed later.
尚、第１図において、ａ−ａ′線はエピタキシャル成
長層２と半導体基体１との境界を示す。In FIG. 1, the line aa ′ indicates the boundary between the epitaxial growth layer 2 and the semiconductor substrate 1.
（Ｂ）次に、同図（Ｂ）に示すように、エピタキシャル
成長層２の表面側からｎ型不純物をイオン注入（エネル
ギーが例えば3MeV、不純物濃度が例えば1014/cm2）する
ことによりn++型の層状の半導体領域３をエピタキシャ
ル成長層２の表面よりも稍深いところから半導体基体１
とエピタキシャル成長層２との境界よりも稍深いところ
に至る深さのところを占有するようにn++半導体領域３
を形成する。即ち、数MeVという高エネルギーイオン注
入技術を駆使してエピタキシャル成長層２表面からかな
り深いところに高濃度のｎ型半導体領域３を形成するの
である。(B) Next, as shown in FIG. 3B, an n-type impurity is ion-implanted (energy is, for example, 3 MeV and impurity concentration is, for example, 10 14 / cm 2 ) from the surface side of the epitaxial growth layer 2 to obtain n +. The + type layered semiconductor region 3 is formed at a position slightly deeper than the surface of the epitaxial growth layer 2 from the semiconductor substrate 1.
N ++ semiconductor region 3 so as to occupy a depth slightly deeper than the boundary between
To form That is, the high-concentration n-type semiconductor region 3 is formed considerably deep from the surface of the epitaxial growth layer 2 by utilizing the high energy ion implantation technique of several MeV.
（Ｃ）次に、エピタキシャル成長層２表面を選択的にマ
スクしてｎ型不純物をイオン注入することにより第１図
（Ｃ）に示すようにエピタキシャル成長層２表面部に選
択的にn+型半導体領域４を形成する。この半導体領域４
はエネルギー及び不純物濃度を異ならせた複数回、例え
ば３回のイオン注入を連続して行うことにより超段階接
合が得られるように形成する。具体的には、先ずエネル
ギーが1MeV、不純物濃度が５×1012/cm2のイオン注入を
行い、次にエネルギーが600KeV、不純物濃度が1013/cm2
のイオン注入を行い、その後エネルギーが400KeV、不純
物濃度が２×1013/cm2のイオン注入を行う。(C) Next, by selectively masking the surface of the epitaxial growth layer 2 and ion-implanting n-type impurities, an n + -type semiconductor region is selectively formed on the surface of the epitaxial growth layer 2 as shown in FIG. 4 is formed. This semiconductor region 4
Is formed so as to obtain a super-stage junction by continuously performing ion implantation a plurality of times with different energies and impurity concentrations, for example, three times. Specifically, first, ion implantation is performed with an energy of 1 MeV and an impurity concentration of 5 × 10 12 / cm 2 , and then an energy of 600 KeV and an impurity concentration of 10 13 / cm 2
Then, ion implantation is performed with an energy of 400 KeV and an impurity concentration of 2 × 10 13 / cm 2 .
これでpn接合のｎ側の形成は終了する。尚、５は絶縁
膜である。This completes the formation of the n-side of the pn junction. Reference numeral 5 denotes an insulating film.
（Ｄ）その後、第１図（Ｄ）に示すようにＰ型不純物を
イオン注入（濃度が例えば1015/cm2、エネルギー50Ke
V）することによりエピタキシャル成長層２表面部にP++
型半導体領域６を形成する。該領域６は半導体領域４よ
りも浅く且つ半導体領域４から周辺部が食み出すように
広く形成する。(D) Thereafter, as shown in FIG. 1D, a P-type impurity is ion-implanted (at a concentration of, for example, 10 15 / cm 2 and an energy of 50 Ke).
V) to form P ++ on the surface of the epitaxial growth layer 2
A type semiconductor region 6 is formed. The region 6 is formed shallower than the semiconductor region 4 and wide so that the peripheral portion protrudes from the semiconductor region 4.
第２図は製造されたバリキャップダイオードの不純物
濃度プロファイルの一例を示すものである。FIG. 2 shows an example of the impurity concentration profile of the manufactured varicap diode.
このようなバリキャップダイオードの製造方法によれ
ば、半導体基体１上のエピタキシャル成長層２が低濃度
であり、しかもpn接合の深さよりも相当に厚く形成され
ているので、エピタキシャル成長層２の厚さ、不純物濃
度はダイオードの電圧・容量特性等重要な特性にほとん
ど影響を与えない。従って、エピタキシャル成長層２の
厚さ、不純物濃度にバラツキがあっても特性のバラツキ
は生じない。そして、バリキャップダイオードの特性を
決定するのは主として半導体領域３、４そしてP++型半
導体領域６の深さ、不純物濃度となるが、これ等半導体
領域３、４、５はいずれもエピタキシャル成長層２の表
面からの不純物のイオン注入により形成されるので、深
さはイオン注入の際のエネルギーによって、不純物濃度
は不純物のイオン注入量、延いてはイオン電流によって
それぞれ高精度にコントロールすることができる。した
がって、バリキャップダイオードの特性の均一性を顕著
に高めることができ、バラツキを非常に軽減することが
できる。According to the method of manufacturing such a varicap diode, the epitaxial growth layer 2 on the semiconductor substrate 1 has a low concentration and is formed to be considerably thicker than the depth of the pn junction. The impurity concentration hardly affects important characteristics such as voltage and capacitance characteristics of the diode. Therefore, even if the thickness and the impurity concentration of the epitaxial growth layer 2 vary, the characteristics do not vary. The characteristics of the varicap diode are mainly determined by the depths and impurity concentrations of the semiconductor regions 3 and 4 and the P ++ type semiconductor region 6, and these semiconductor regions 3, 4 and 5 are all epitaxially grown layers. 2, the depth can be controlled with high accuracy by the energy at the time of ion implantation, and the impurity concentration can be controlled with high accuracy by the ion implantation amount of the impurity, and furthermore, by the ion current. . Therefore, the uniformity of the characteristics of the varicap diode can be significantly improved, and the variation can be greatly reduced.
第３図は本発明バリキャップダイオードの製造方法の
別の実施例によるバリキャップダイオードの不純物濃度
プロファイル図である。これは半導体基体側がＰ型のも
のである。FIG. 3 is an impurity concentration profile diagram of a varicap diode according to another embodiment of the method for manufacturing a varicap diode of the present invention. This is a P-type semiconductor substrate.
このように、本発明バリキャップダイオードの製造方
法には種々の実施態様が考えられ、エピタキシャル成長
層２の表面側が超段階接合になっているようにしても良
いし、基体側が超段階接合になっているようにしても良
い。また、第１図に示した実施例におけるｎ型領域４の
形成工程と、ｐ型領域６の形成工程との順序を反対にす
ることも考えられる。As described above, various embodiments are conceivable for the method of manufacturing the varicap diode of the present invention. The surface side of the epitaxial growth layer 2 may have a super-stage junction, or the substrate side may have a super-stage junction. You may be. It is also conceivable to reverse the order of the step of forming the n-type region 4 and the step of forming the p-type region 6 in the embodiment shown in FIG.
更にまた、バリキャップダイオードとして機能する領
域を平面的に限定するためにトレンチを形成するように
しても良い。Furthermore, a trench may be formed in order to planarly limit a region functioning as a varicap diode.
（H.発明の効果） 以上に述べたように、本発明バリキャップダイオード
の製造方法は、高濃度の第１導電型不純物を含む半導体
基体上に該半導体基体より不純物濃度が低い第１導電型
の半導体層をエピタキシャル成長法により形成する工程
と、上記半導体層の表面側から第１導電型の不純物をエ
ネルギーとドーズ量の異なり上記半導体基体と上記半導
体層との境界にまたがる不純物濃度プロファイルになる
イオン注入を少なくとも１回含んだ複数回のイオン注入
によりドープして半導体領域を形成することによって上
記半導体層の深さ方向の全体に渡って不純物濃度を高く
する工程と、第２導電型の不純物をイオン注入すること
により上記半導体領域とでpn接合を構成する半導体領域
を形成する工程と、を有することを特徴とする。(H. Effects of the Invention) As described above, the method of manufacturing a varicap diode according to the present invention provides a method of manufacturing a varicap diode having a first conductivity type having a lower impurity concentration than a semiconductor substrate containing a high concentration of the first conductivity type impurity. Forming a semiconductor layer by an epitaxial growth method, and ion-implanting impurities of the first conductivity type from the surface side of the semiconductor layer with different energy and dose so as to have an impurity concentration profile spanning a boundary between the semiconductor substrate and the semiconductor layer. A step of increasing the impurity concentration over the whole depth direction of the semiconductor layer by forming a semiconductor region by doping by a plurality of times of ion implantation including at least one implantation; Forming a semiconductor region forming a pn junction with the semiconductor region by ion implantation.
従って、本発明バリキャップダイオードの製造方法に
よれば、高濃度半導体基体上の半導体層を低濃度にする
ので、該半導体層の不純物濃度はバリキャップダイオー
ドの特性にほとんど影響せず、特性バラツキの因子では
なくなり、ダイオードの特性は半導体層表面からの不純
物のイオン注入により形成された半導体領域の濃度及び
深さにより決まる不純物濃度プロファイルにより概ね決
定されるようになる。Therefore, according to the method for manufacturing a varicap diode of the present invention, the concentration of the semiconductor layer on the high-concentration semiconductor substrate is made low, so that the impurity concentration of the semiconductor layer hardly affects the characteristics of the varicap diode, and the characteristics of the varicap diode vary. It is no longer a factor, and the characteristics of the diode are generally determined by the impurity concentration profile determined by the concentration and depth of the semiconductor region formed by ion implantation of impurities from the surface of the semiconductor layer.
そして、半導体領域の濃度はイオン注入の際の不純物
の注入量により、延いてはイオン電流により高精度に制
御できるし、半導体領域の深さはイオン注入の際のエネ
ルギーによって高精度に制御できる。従って、不純物濃
度プロファイルのバラツキを小さくし、延いてはバリキ
ャップダイオードの特性、例えば電圧・容量特性のバラ
ツキを小さくすることができる。The concentration of the semiconductor region can be controlled with high accuracy by the amount of impurities to be implanted at the time of ion implantation, and hence by the ion current, and the depth of the semiconductor region can be controlled with high accuracy by the energy at the time of ion implantation. Accordingly, it is possible to reduce the variation in the impurity concentration profile, and further reduce the variation in the characteristics of the varicap diode, for example, the voltage / capacity characteristics.
第１図（Ａ）乃至（Ｄ）は本発明バリキャップダイオー
ドの製造方法の一つの実施例を工程順に示す断面図、第
２図は第１図に示した実施例により製造したバリキャッ
プダイオードの不純物濃度プロファイル図、第３図は別
の実施例の不純物濃度プロファイル図、第４図は従来技
術を示す不純物濃度プロファイル図、第５図は発明が解
決しようとする問題点を示す電圧・容量特性図である。 符号の説明 １……高濃度半導体基体、２……低濃度半導体層、 ３、４……第１導電型半導体領域、６……第２導電型半
導体領域。1 (A) to 1 (D) are sectional views showing one embodiment of a method for manufacturing a varicap diode according to the present invention in the order of steps, and FIG. 2 is a sectional view of a varicap diode manufactured according to the embodiment shown in FIG. FIG. 3 is an impurity concentration profile diagram of another embodiment, FIG. 4 is an impurity concentration profile diagram showing the prior art, and FIG. 5 is a voltage / capacity characteristic showing a problem to be solved by the invention. FIG. DESCRIPTION OF SYMBOLS 1 ... high-concentration semiconductor substrate, 2 ... low-concentration semiconductor layer, 3, 4 ... first conductivity type semiconductor region, 6 ... second conductivity type semiconductor region.
Claims (1)
体上に該半導体基体より不純物濃度が低い第１導電型の
半導体層をエピタキシャル成長法により形成する工程
と、 上記半導体層の表面側から第１導電型の不純物をエネル
ギーとドーズ量の異なり上記半導体基体と上記半導体層
との境界にまたがる不純物濃度プロファイルになるイオ
ン注入を少なくとも１回含んだ複数回のイオン注入によ
りドープして半導体領域を形成することによって上記半
導体層の深さ方向の全体に渡って不純物濃度を高くする
工程と、 第２導電型の不純物をイオン注入することにより上記半
導体領域とでpn接合を構成する半導体領域を形成する工
程と、 を有することを特徴とするバリキャップダイオードの製
造方法A step of forming a first conductivity type semiconductor layer having a lower impurity concentration than the semiconductor substrate on a semiconductor substrate containing a high concentration of the first conductivity type impurity by an epitaxial growth method; The semiconductor region is doped by doping the impurity of the first conductivity type by a plurality of times of ion implantation including at least one ion implantation having an impurity concentration profile which is different in energy and dose and extends over the boundary between the semiconductor substrate and the semiconductor layer. Forming a semiconductor region that forms a pn junction with the semiconductor region by ion-implanting an impurity of a second conductivity type by forming the impurity concentration over the entire depth direction of the semiconductor layer by forming the semiconductor region; And a method for manufacturing a varicap diode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63308173A JP2978499B2 (en) | 1988-12-06 | 1988-12-06 | Manufacturing method of varicap diode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63308173A JP2978499B2 (en) | 1988-12-06 | 1988-12-06 | Manufacturing method of varicap diode |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02154474A JPH02154474A (en) | 1990-06-13 |
| JP2978499B2 true JP2978499B2 (en) | 1999-11-15 |
Family
ID=17977783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63308173A Expired - Fee Related JP2978499B2 (en) | 1988-12-06 | 1988-12-06 | Manufacturing method of varicap diode |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2978499B2 (en) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS518869A (en) * | 1974-07-09 | 1976-01-24 | Mitsubishi Electric Corp | HANDOTAIEPITAKI SHARUEHANO SEIZOHOHO |
| JPS60133763A (en) * | 1983-12-22 | 1985-07-16 | Toshiba Corp | Variable capacitance diode and manufacture thereof |
-
1988
- 1988-12-06 JP JP63308173A patent/JP2978499B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02154474A (en) | 1990-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6271070B2 (en) | Method of manufacturing semiconductor device | |
| US4729964A (en) | Method of forming twin doped regions of the same depth by high energy implant | |
| US4379726A (en) | Method of manufacturing semiconductor device utilizing outdiffusion and epitaxial deposition | |
| KR19980702309A (en) | A semiconductor field effect device comprising a SiGe layer | |
| US4412376A (en) | Fabrication method for vertical PNP structure with Schottky barrier diode emitter utilizing ion implantation | |
| EP0386413A2 (en) | Complementary transistor structure and method for manufacture | |
| US4178190A (en) | Method of making a bipolar transistor with high-low emitter impurity concentration | |
| US6362025B1 (en) | Method of manufacturing a vertical-channel MOSFET | |
| US4983534A (en) | Semiconductor device and method of manufacturing the same | |
| JP2978499B2 (en) | Manufacturing method of varicap diode | |
| US6642096B2 (en) | Bipolar transistor manufacturing | |
| US4136353A (en) | Bipolar transistor with high-low emitter impurity concentration | |
| JP2000058665A (en) | Semiconductor device and its manufacture | |
| KR940001257B1 (en) | Method of making semiconductor device | |
| KR100305674B1 (en) | Variable capacitance diode and method for fabricating the same | |
| JP3231284B2 (en) | Method for manufacturing semiconductor device | |
| KR100293978B1 (en) | Bipolar transistor and method for manufacturing the same | |
| JPH05275637A (en) | Method of manufacturing complementary semiconductor device | |
| JPH0414815A (en) | Manufacture of semiconductor device | |
| KR0129194B1 (en) | Fabrication method of bipolar junction transistor | |
| JP3135615B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR930004722B1 (en) | Manufacturing method of semiconductor element | |
| US7465638B2 (en) | Bipolar transistor and fabricating method thereof | |
| JPS6321355B2 (en) | ||
| JP2573303B2 (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |