JPH0696149A - Cad device for designing electric circuit - Google Patents

Abstract

PURPOSE:To reduce the input work of an electric circuit designer concerning the generation of a block symbol in the case of hierarchically designing the electric circuit. CONSTITUTION:An element selective input means 12 is used for selecting a circuit element in an already inputted user circuit while visually observing the display of a graphic display device 10. A block circuit deciding means 14 extracts a circuit to be made into a block and extracts the wiring names of respective parts in the circuit to be made into a block according to the input from the element-selective input means 12. A terminal name generating means 16 generates the input/output terminal name of the block circuit by using the wiring name extracted by the block circuit deciding means 14. Even in the time when designing the user's electric circuit, the circuit to be made into the block can be easily selected, and the work for block symbol generation can be easily performed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、電気回路図を表示する
グラフィック表示装置を備え、設計中の電気回路の少な
くとも一部の表示を確認しながら、又、登録されている
ブロックシンボルを用いながら諸入力を行い、電気回路
を階層設計する電気回路設計用ＣＡＤ（computer aided
design ）装置に係り、特に、電気回路の階層設計の際
のシンボル生成に関する電気回路設計者（ＣＡＤ装置利
用者）の入力作業を軽減し、電気回路設計能率の向上を
図ることが可能な、電気回路設計用ＣＡＤ装置に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention comprises a graphic display device for displaying an electric circuit diagram, and while confirming the display of at least a part of an electric circuit under design and using a registered block symbol. A CAD (computer aided) for electrical circuit design that inputs various inputs and hierarchically designs electrical circuits
design) device, especially the electric circuit designer (CAD device user) can reduce the input work related to the symbol generation at the time of hierarchical design of the electric circuit, and can improve the electric circuit design efficiency. The present invention relates to a CAD device for circuit design.

【０００２】[0002]

【従来の技術】通信装置などのアナログ回路や、コンピ
ュータ装置やその周辺機器などのデジタル回路、又、送
配電などの強電回路においては、従来から非常に複雑な
ものがある。例えば、半導体集積回路に組み込まれるデ
ジタル回路（論理回路）等にも、より複雑なものがあ
る。又、近年、ますます半導体集積回路の集積度が高く
なるに連れ、半導体集積回路の設計作業量も増加し、要
求されている仕様を実現するための半導体集積回路の設
計作業内容も複雑になっている。2. Description of the Related Art Conventionally, analog circuits such as communication devices, digital circuits such as computer devices and peripheral equipment thereof, and high-power circuits such as power transmission and distribution have been extremely complicated. For example, some digital circuits (logic circuits) incorporated in semiconductor integrated circuits are more complicated. Further, in recent years, as the degree of integration of semiconductor integrated circuits has become higher and higher, the amount of semiconductor integrated circuit design work has also increased, and the content of semiconductor integrated circuit design work for achieving the required specifications has become complicated. ing.

【０００３】半導体集積回路に組み込む論理回路などの
電気回路設計方法として、従来から様々な手法が提案さ
れている。例えば、予め決定されている機能や性能や論
理などから、細部の構成や論理回路を順次設計していく
というトップダウン手法といわれるものがある。又、既
に実績のある論理ブロックを組み合わせながら、次第に
大規模な構成へと設計していくというボトムアップ手法
と呼ばれるものがある。又、これらトップダウン手法や
ボトムアップ手法において、細部の構成や論理回路を順
次設計していく際の各段階をより明確にしていくとい
う、いわゆる階層設計手法がある。Various methods have been conventionally proposed as a method for designing an electric circuit such as a logic circuit incorporated in a semiconductor integrated circuit. For example, there is a so-called top-down method in which detailed configurations and logic circuits are sequentially designed based on predetermined functions, performance, and logic. Further, there is a so-called bottom-up method of gradually designing into a large-scale configuration while combining already proven logic blocks. Further, in these top-down method and bottom-up method, there is a so-called hierarchical design method in which each step in sequentially designing a detailed configuration and a logic circuit is made clearer.

【０００４】一方、ＬＳＩ（large scale integrated c
ircuit）の設計技術や製造技術など、様々なデジタル技
術の進歩には目覚ましいものがある。例えば、近年にお
いては、非常に高性能なＣＰＵ（central processing u
nit ）がワンチップ化されている。又、半導体記憶装置
の記憶容量の増加にも目覚ましいものがあり、様々な面
でデジタル技術が急速に進歩している。又、例えばマン
マシンインタフェイスに関するソフトウェア技術など、
様々なソフトウェア技術も急速に進歩している。On the other hand, LSI (large scale integrated c
There are remarkable advances in various digital technologies such as design technology and manufacturing technology. For example, in recent years, a very high performance CPU (central processing u
nit) is one chip. Further, there is a remarkable increase in the storage capacity of the semiconductor memory device, and digital technology is rapidly advancing in various aspects. Also, for example, software technology related to man-machine interface,
Various software technologies are also advancing rapidly.

【０００５】このようなデジタル技術やソフトウェア技
術の進歩により、例えばＥＷＳ（engineering workstat
ion ）などのコンピュータ装置を用いたＣＡＤ装置が、
電気回路設計などの様々な設計分野において広く用いら
れるようになっている。電気回路設計用ＣＡＤ装置、例
えば半導体集積回路に組み込む論理回路を設計するため
に用いられるＣＡＤ装置においては、前述のような階層
設計の考え方が基幹となっている。例えば、隣接する回
路素子の集合によってブロックを定義し、該ブロックに
対応するブロックシンボルを用いながら順次設計すると
いうことが電気回路設計用ＣＡＤ装置においても配慮さ
れている。Due to such advances in digital technology and software technology, for example, EWS (engineering workstat)
CAD device using a computer device such as
It has been widely used in various design fields such as electric circuit design. In a CAD device for electric circuit design, for example, a CAD device used for designing a logic circuit to be incorporated in a semiconductor integrated circuit, the concept of hierarchical design as described above is the basis. For example, a CAD device for electric circuit design also considers that a block is defined by a set of adjacent circuit elements and sequentially designed using block symbols corresponding to the block.

【０００６】特開平２−２５９８０では、登録されてい
るブロックシンボルを用いながら諸入力を行い、電気回
路を階層設計するという電気回路設計用ＣＡＤ装置にお
いて、ブロックシンボル生成に関する電気回路設計者の
能率向上を図るための技術が開示されている。該特開平
２−２５９８０は、まず、回路情報から下位回路の外部
入出力端子に関する名称及び入出力属性などのデータを
収集し、入出力属性に対応して左右に区分した端子数に
応じてブロックシンボルの形状を決定すると共に、各外
部端子名に対応するピン名を昇順にソートして、該シン
ボル上に配置することによって該下位回路を示すブロッ
クシンボルを作成するという階層シンボル自動作成処理
手段を備えている。又、該特開平２−２５９８０は、該
作成されたブロックシンボル又は既に作成された回路に
おけるブロックシンボルを、外部入力に応じて修正する
シンボル編集処理手段を備えている。該特開平２−２５
９８０は、このような構成によって、下位回路を入力
し、又は修正した際に自動的にブロックシンボルを作成
することによって、ブロックシンボル作成の煩わしさと
入力ミスをなくすることができ、又、既に作成された回
路を修正した場合にもブロックシンボルへのフィードバ
ックが自動的に行われるようにすることができ、電気回
路設計者の能率向上を図ることが可能である。[0006] In Japanese Patent Laid-Open No. 25980/1990, in a CAD device for electric circuit design, in which various inputs are made using registered block symbols and an electric circuit is hierarchically designed, the efficiency of an electric circuit designer with respect to block symbol generation is improved. A technique for achieving the above is disclosed. The Japanese Patent Laid-Open No. 25980/1989 first collects data such as names and input / output attributes relating to external input / output terminals of lower circuits from circuit information, and blocks according to the number of terminals divided into right and left corresponding to the input / output attributes. A hierarchical symbol automatic creation processing unit that determines the shape of the symbol, sorts the pin names corresponding to the external terminal names in ascending order, and arranges the pin names on the symbol to create a block symbol indicating the lower circuit. I have it. Further, the Japanese Patent Laid-Open No. 25980/1990 includes a symbol edit processing means for correcting the created block symbol or the block symbol in the already created circuit according to an external input. JP-A 2-25
With such a configuration, the 980 can eliminate the inconvenience of creating a block symbol and an input error by automatically creating a block symbol when a lower circuit is input or modified. The feedback to the block symbol can be automatically performed even when the modified circuit is modified, and the efficiency of the electric circuit designer can be improved.

【０００７】[0007]

【発明が達成しようとする課題】しかしながら、前記特
開平２−２５９８０など、従来の、登録されているブロ
ックシンボルを用いながら設計する電気回路設計用ＣＡ
Ｄ装置は、実際の設計者の電気回路設計の際、入力作業
が煩雑であるという問題があった。電気回路の設計の際
には、非常に多くの回路素子を順次入力しなければなら
ない。又、電気回路を階層設計する際、隣接する回路を
ブロック化したり、ブロック化されたもののブロックシ
ンボルを生成するという一連の作業も頻繁に行わなけれ
ばならない。しかしながら、従来の階層設計を行う電気
回路設計用ＣＡＤ装置においては、このようなブロック
シンボルに関する作業が煩雑であるという問題があっ
た。However, a conventional CA for electric circuit design, which uses a registered block symbol, such as the one disclosed in Japanese Patent Laid-Open No. 25980/1990.
The D device has a problem that the input work is complicated when an actual designer designs an electric circuit. When designing an electric circuit, a large number of circuit elements must be sequentially input. In addition, when hierarchically designing an electric circuit, it is necessary to frequently perform a series of operations of forming adjacent circuits into blocks and generating block symbols of the blocks. However, in the conventional CAD device for electric circuit design which performs hierarchical design, there is a problem that the work related to such a block symbol is complicated.

【０００８】本発明は、前記従来の問題点を解決するべ
く成されたもので、電気回路の階層設計の際のブロック
シンボル生成に関する電気回路設計者（ＣＡＤ装置利用
者）の入力作業を軽減し、電気回路設計能率の向上を図
ることが可能な電気回路設計用ＣＡＤ装置を提供するこ
とを目的とする。The present invention has been made to solve the above-mentioned conventional problems, and reduces the input work of an electric circuit designer (a user of a CAD device) regarding the block symbol generation in the hierarchical design of an electric circuit. It is an object of the present invention to provide a CAD device for electric circuit design, which can improve the efficiency of electric circuit design.

【０００９】[0009]

【課題を達成するための手段】本発明は、電気回路図を
表示するグラフィック表示装置を備え、設計中の電気回
路の少なくとも一部の表示を確認しながら、又、登録さ
れているブロックシンボルを用いながら諸入力を行い、
電気回路を階層設計する電気回路設計用ＣＡＤ装置にお
いて、前記グラフィック表示装置の表示を目視しなが
ら、既に入力されているユーザ回路中の回路素子の選択
を入力する素子選択入力手段と、該素子選択入力手段か
らの入力に従って、ブロック化する回路を抽出し、又、
該ブロック化する回路の各部の配線名称を抽出するブロ
ック回路決定手段と、抽出された前記配線名称を用い
て、前記ブロック回路の入出力端子名称を生成する端子
名生成手段とを備えたことにより、前記課題を達成した
ものである。The present invention comprises a graphic display device for displaying an electric circuit diagram, and while confirming the display of at least a part of the electric circuit being designed, the registered block symbol is displayed. Make various inputs while using
In a CAD device for designing an electric circuit for hierarchically designing an electric circuit, an element selection input means for inputting a selection of a circuit element in a user circuit which has already been input while visually observing the display of the graphic display device, and the element selection. Extract the circuit to be blocked according to the input from the input means, or
By providing the block circuit determining means for extracting the wiring name of each part of the circuit to be made into a block and the terminal name generating means for generating the input / output terminal name of the block circuit by using the extracted wiring name. The above problems have been achieved.

【００１０】[0010]

【作用】本発明は、登録されているブロックシンボルを
用いながら電気回路を階層設計する、従来の電気回路設
計用ＣＡＤ装置を用いた電気回路設計者の、作業内容を
分析して成されたものである。特に、電気回路の階層設
計の際のブロックシンボル生成に関する作業内容を分析
して成されたものである。The present invention is made by analyzing the work content of an electric circuit designer who uses a conventional CAD device for electric circuit design, which hierarchically designs an electric circuit using registered block symbols. Is. In particular, this is done by analyzing the work contents related to the block symbol generation in the hierarchical design of the electric circuit.

【００１１】従来のこのような電気回路設計用ＣＡＤ装
置においては、電気回路設計者の設計中の（設計対象と
なる）電気回路（以降、ユーザ回路、又は、ユーザ電気
回路と称する）を実際に設計するときと、電気回路設計
者が電気回路の階層設計の際のブロックシンボル生成を
行うときとでは、当該電気回路設計用ＣＡＤ装置での操
作モードが異なっているものであった。あるいは、例え
ば該電気回路設計用ＣＡＤ装置がマルチウィンドウを利
用するものでは、前記ユーザ電気回路の設計時と前記ブ
ロックシンボル生成時とでは、用いるシート（ウィンド
ウ）が異なっているものであった。このため、電気回路
設計者がユーザ電気回路設計時に、頻繁にブロックシン
ボル生成を行おうとした場合、頻繁に操作モードを切り
換えたり、頻繁に利用するシートやウィンドウを切り換
えなければならなかった。In such a conventional CAD device for designing an electric circuit, an electric circuit under design by an electric circuit designer (designed hereinafter) (hereinafter referred to as a user circuit or a user electric circuit) is actually used. The operation mode in the CAD device for electric circuit design is different between the time of designing and the time when the electric circuit designer performs block symbol generation at the time of hierarchical design of an electric circuit. Alternatively, for example, when the CAD device for electric circuit design uses a multi-window, a sheet (window) to be used is different between when the user electric circuit is designed and when the block symbol is generated. For this reason, if the electric circuit designer tries to frequently generate block symbols at the time of designing a user electric circuit, it is necessary to frequently switch the operation mode and frequently switch sheets or windows.

【００１２】又、その時点で入力したユーザ電気回路を
ブロックシンボル生成に利用する際、ブロックシンボル
生成される回路がそのままユーザ電気回路中にあるにも
拘らず、操作モードやシートやウィンドウなどをブロッ
クシンボル生成用に切り換えた後、これらを新たに入力
し直さなければならなかった。あるいは、その時点まで
に入力されているユーザ電気回路全てをブロックシンボ
ル生成用にコピーし、ブロックシンボル生成に用いない
ほとんど大部分の回路部分を削除するという手間のかか
る作業が必要であった。When the user electric circuit input at that time is used for generating the block symbol, the operation mode, the sheet, the window, etc. are blocked even though the circuit for generating the block symbol is still in the user electric circuit. After switching to symbol generation, these had to be re-entered. Alternatively, it requires a laborious work of copying all the user electric circuits input up to that point for generating the block symbols and deleting most of the circuit portions not used for generating the block symbols.

【００１３】発明者は、このようなブロックシンボル生
成時の作業内容の分析に基づいて、ブロックシンボル生
成に用いる既に入力されているユーザ電気回路中の回路
素子を電気回路設計者が比較的簡単に選択し、これに基
づいてブロックシンボル生成を自動的、あるいはほぼ自
動的に行うことができる構成を見出して成されたもので
ある。The inventor has made it relatively easy for an electric circuit designer to design a circuit element in a user electric circuit which has already been input and which is used for the block symbol generation, based on the analysis of the work contents at the time of generating the block symbol. This is done by finding a configuration that can be selected and block symbol generation can be performed automatically or almost automatically based on this selection.

【００１４】図１は、本発明の要旨を示すブロック図で
ある。FIG. 1 is a block diagram showing the gist of the present invention.

【００１５】この図１においては、本発明の電気回路設
計用ＣＡＤ装置は、素子選択入力手段１２と、ブロック
回路決定手段１４と、端子名生成手段１６とを備えてい
る。又、本発明が対象とするＣＡＤ装置の本体３０は、
例えば、表示制御装置３２と、図面データ記憶装置３４
と、シンボルデータ記憶装置３６とを備える。又、該Ｃ
ＡＤ装置本体３０には、グラフィック表示装置１０が接
続されている。In FIG. 1, the CAD device for electric circuit design of the present invention comprises an element selection input means 12, a block circuit determination means 14, and a terminal name generation means 16. Further, the main body 30 of the CAD device targeted by the present invention is
For example, the display control device 32 and the drawing data storage device 34
And a symbol data storage device 36. Also, the C
The graphic display device 10 is connected to the AD device body 30.

【００１６】前記グラフィック表示装置１０は、例え
ば、ＣＲＴ（cathode ray tude）表示装置やプラズマデ
ィスプレイ表示装置や液晶表示装置などである。該グラ
フィック表示装置１０及び前記表示制御装置３２は、電
気回路設計者が設計中の電気回路を確認するために、設
計されている電気回路の少なくとも一部をグラフィック
に表示することができるものである。The graphic display device 10 is, for example, a CRT (cathode ray tude) display device, a plasma display display device, a liquid crystal display device, or the like. The graphic display device 10 and the display control device 32 are capable of graphically displaying at least a part of the designed electric circuit so that the electric circuit designer can confirm the electric circuit being designed. .

【００１７】前記図面データ記憶装置３４は、順次入力
されていく設計中の電気回路図を表わすデータを記憶し
ている。前記シンボルデータ記憶装置３６は、階層設計
の際のブロックシンボルに関するデータ、例えばブロッ
ク化された回路の回路内容や、該回路の各部の配線名称
や、該回路の入出力端子名称などのデータや、該ブロッ
クシンボルの作図用シンボルの形状などに関するデータ
である。前記図面データ記憶装置３４及び前記シンボル
データ記憶装置３６には、例えば、ＲＡＭ（random acc
ess memory）などを用いた主記憶装置や、一般的なハー
ドディスク装置などを用いることができる。The drawing data storage device 34 stores data representing an electric circuit diagram under design which is sequentially input. The symbol data storage device 36 stores data relating to block symbols in hierarchical design, for example, circuit contents of a blocked circuit, wiring names of each part of the circuit, input / output terminal names of the circuit, and the like. It is data regarding the shape of the drawing symbol of the block symbol and the like. The drawing data storage device 34 and the symbol data storage device 36 are, for example, RAM (random acc
You can use a main memory device such as ess memory) or a general hard disk device.

【００１８】なお、本発明は、このようなＣＡＤ装置本
体３０の具体的な構成や、前記グラフィック表示装置１
０について具体的に限定するものではない。本発明にお
いて用いられる前記ＣＡＤ装置本体３０及び前記グラフ
ィック表示装置１０は、少なくとも、設計中の電気回路
の少なくとも一部の表示を確認しながら、又、登録され
ているブロックシンボルを用いながら諸入力を行い、電
気回路を階層設計するものであればよい。例えば、前記
図面データや前記シンボルデータは、前記ＣＡＤ装置本
体３０とは別置のハードウェアにて記憶されるものであ
ってもよい。In the present invention, the specific structure of the CAD device body 30 and the graphic display device 1 are described.
There is no specific limitation on 0. The CAD device main body 30 and the graphic display device 10 used in the present invention input various inputs while confirming at least a display of at least a part of an electric circuit being designed and using a registered block symbol. It may be performed as long as the electric circuit is hierarchically designed. For example, the drawing data and the symbol data may be stored in hardware separate from the CAD device body 30.

【００１９】前記素子選択入力手段１２は、ブロックシ
ンボル生成にあたって、前記グラフィック表示装置１０
の表示を目視しながら、既に入力されているユーザ回路
中の回路素子のブロック化されるものの選択を、電気回
路設計者が入力するためのものである。該素子選択入力
手段１２は、例えば、デジタイザやライトペンやマウス
などの座標入力手段であって、前記グラフィック表示装
置１０における表示を参照しながら、電気回路設計者が
回路素子の選択を入力するものであってもよい。あるい
は、該素子選択入力手段１２は、一般的なフルキーボー
ドやテンキーなどであってもよく、これによって、前記
グラフィック表示装置１０に表示された回路素子及び該
回路素子に合せて表示された、例えば素子番号を参照し
ながら、該素子番号をキー入力するものであってもよ
い。The element selection input means 12 is used for generating the block symbol, and the graphic display device 10 is used.
This is for the electric circuit designer to input the selection of the circuit elements in the user circuit, which have already been input, to be blocked while visually observing the display. The element selection input means 12 is, for example, a coordinate input means such as a digitizer, a light pen, or a mouse, and an electric circuit designer inputs a selection of a circuit element while referring to the display on the graphic display device 10. May be Alternatively, the element selection input means 12 may be a general full keyboard, a numeric keypad, or the like, whereby the circuit elements displayed on the graphic display device 10 and displayed in accordance with the circuit elements, for example, The element number may be keyed in while referring to the element number.

【００２０】前記ブロック回路決定手段１４は、前記素
子選択入力手段１２からの入力に従って、ブロックシン
ボル生成に伴ってブロック化する回路をユーザ電気回路
から抽出するものである。又、該ブロック回路決定手段
１４は、該ブロック化する回路について、その各部の配
線名称などを前記ユーザ電気回路から抽出するものであ
る。例えば、該ブロック回路決定手段１４は、前記素子
選択入力手段１２にて入力された複数の回路素子、又、
該回路素子間を接続する配線とから、ブロック化する回
路を確定するものであってもよく、この際、この確定さ
れた回路の各部の配線名称についてもユーザ電気回路か
ら抽出するものであってもよい。あるいは、該ブロック
回路決定手段１４は、前記素子選択入力手段１２にて複
数の回路素子を選択すると、選択された複数の回路素子
及び電気回路の接続としてこれらによって取り囲まれる
回路素子を抽出し、更に、これら抽出された回路素子を
接続する配線をも抽出するものであってもよい。この
際、同様に、ユーザ電気回路から配線名称などを抽出す
るようにしてもよい。The block circuit determining means 14 extracts, from the user electric circuit, a circuit to be blocked in accordance with the block symbol generation in accordance with the input from the element selection input means 12. Further, the block circuit determining means 14 extracts the wiring name of each part of the circuit to be blocked from the user electric circuit. For example, the block circuit determining means 14 includes a plurality of circuit elements input by the element selection input means 12, or
The circuit to be blocked may be determined from the wiring connecting the circuit elements, and at this time, the wiring names of the respective parts of the determined circuit are also extracted from the user electric circuit. Good. Alternatively, the block circuit determining means 14 selects a plurality of circuit elements by the element selecting and inputting means 12 and extracts circuit elements surrounded by the selected plurality of circuit elements and electrical circuits as connections. The wirings connecting these extracted circuit elements may also be extracted. At this time, similarly, the wiring name and the like may be extracted from the user electric circuit.

【００２１】前記端子名生成手段１６は、前記ブロック
回路決定手段１４にて確定されたブロック化する回路に
ついて、該ブロック回路のその外部への入出力端子につ
いてそれぞれの名称を生成する。該入出力端子名称の生
成は、例えば、そのブロック回路の入出力端子に接続さ
れる該ブロック回路内での配線の名称、例えば該配線の
名称となる、抽出元である前記ユーザ電気回路における
対応する配線の名称を流用するものであってもよい。即
ち、対応する前記ユーザ電気回路中での配線名称を、ブ
ロックシンボル生成されたものの入出力端子名称とする
というものである。The terminal name generation means 16 generates the respective names of the input / output terminals of the block circuit determined by the block circuit determination means 14 to the outside of the block circuit. The generation of the input / output terminal name corresponds to, for example, the name of the wiring in the block circuit connected to the input / output terminal of the block circuit, for example, the name of the wiring in the user electric circuit that is the extraction source. The name of the wiring to be used may be used. That is, the corresponding wiring name in the user electric circuit is used as the input / output terminal name of the block symbol generated.

【００２２】なお、本発明はこれに限定されるものでは
ないが、前記素子選択入力手段１２、前記ブロック回路
決定手段１４及び前記端子名生成手段１６に加え、更
に、作図シンボル生成手段２０をも備えるようにしても
よい。該作図シンボル生成手段２０は、ブロック化され
た回路の作図の際に用いる作図シンボルを生成するもの
である。該作図シンボル生成手段２０は、生成されたブ
ロックシンボルに対応する作図シンボルの、形状や大き
さを決定するものである。例えば、該作図シンボル生成
手段２０は、生成されたブロックシンボルに対して、一
律に矩形の形状の作図シンボルを生成するものであっ
て、その大きさ、即ち幅や高さを、該当するブロックシ
ンボルの入出力端子数や、該作図シンボル中に書き込ま
れる文字数、例えば該作図シンボル中に表示されるシン
ボル名称やシンボル番号の文字数、あるいは入出力端子
名称の文字数などによって自動的に生成するものであっ
てもよい。 以上説明したような本発明の構成によれ
ば、ユーザ電気回路の設計を行うための操作モードやシ
ートやウィンドウのままで、ブロック化する回路を選択
し、ブロックシンボル生成することも可能であり、電気
回路設計者の入力作業を軽減し、電気回路設計能率の向
上を図ることができる。Although the present invention is not limited to this, in addition to the element selection input means 12, the block circuit determination means 14 and the terminal name generation means 16, a drawing symbol generation means 20 is also provided. It may be provided. The drawing symbol generation means 20 is for generating a drawing symbol to be used in drawing a block circuit. The drawing symbol generation means 20 determines the shape and size of the drawing symbol corresponding to the generated block symbol. For example, the drawing symbol generation means 20 uniformly generates a drawing symbol having a rectangular shape with respect to the generated block symbol, and the size, that is, the width or the height, of the corresponding block symbol. The number of input / output terminals and the number of characters written in the drawing symbol, for example, the number of characters of the symbol name and symbol number displayed in the drawing symbol, or the number of characters of the input / output terminal name are automatically generated. May be. According to the configuration of the present invention as described above, it is also possible to select a circuit to be blocked and generate a block symbol in the operation mode for designing a user electric circuit, a sheet, or a window. It is possible to reduce the input work of the electric circuit designer and improve the electric circuit design efficiency.

【００２３】[0023]

【実施例】以下、図を用いて本発明の実施例を詳細に説
明する。Embodiments of the present invention will be described in detail below with reference to the drawings.

【００２４】図２は、本発明が適用された電気回路設計
用ＣＡＤ装置の実施例に用いられるハードウェア構成を
示すブロック図である。FIG. 2 is a block diagram showing a hardware configuration used in an embodiment of a CAD device for electric circuit design to which the present invention is applied.

【００２５】前記実施例においては、この図２に示され
るようなハードウェアにおいて、前記図１に示されるよ
うな電気回路設計用ＣＡＤ装置が実現されている。該電
気回路設計用ＣＡＤ装置のハードウェアは、この図２に
示される如く、主として、ＣＰＵ（central processing
unit ）５０と、主記憶装置５２と、ハードディスク装
置５４と、光ディスク装置５６と、フロッピディスク装
置５８と、入出力装置６０と、キーボード６２と、ＣＲ
Ｔ制御装置６４a と、ＣＲＴ６４b と、システムバス７
０とにより構成されている。前記入出力装置６０には、
デジタイザ６６が接続されている。In the above-described embodiment, the CAD device for electric circuit design as shown in FIG. 1 is realized by the hardware as shown in FIG. As shown in FIG. 2, the hardware of the CAD device for electric circuit design mainly includes a CPU (central processing).
unit) 50, main storage device 52, hard disk device 54, optical disk device 56, floppy disk device 58, input / output device 60, keyboard 62, and CR.
T control device 64a, CRT 64b, and system bus 7
It is composed of 0 and. The input / output device 60 includes
The digitizer 66 is connected.

【００２６】前記ＣＰＵ５０は、前記ハードディスク装
置５４から読み込まれた、前記主記憶装置５２上の本実
施例に係るプログラムモジュールなどを実行する。前記
ハードディスク装置５４には、本実施例に係るプログラ
ムモジュールや、ユーザ電気回路などの電気回路図の図
面データや、階層設計の際生成されたり用いられるブロ
ックシンボルに関するデータなどが記憶されており、必
要に応じて前記主記憶装置５２へと読み出されるように
なっている。前記光ディスク装置５６は、前記ハードデ
ィスク装置５４に記憶されているプログラムモジュール
やデータなどのバックアップに用いられている。又、前
記フロッピディスク装置５８は、種々のプログラムモジ
ュールやデータの、他のコンピュータシステムなどとの
受け渡しに用いられている。The CPU 50 executes the program modules and the like according to the present embodiment, which are read from the hard disk device 54 and are stored in the main storage device 52. The hard disk device 54 stores the program module according to the present embodiment, drawing data of an electric circuit diagram such as a user electric circuit, data regarding a block symbol generated or used in hierarchical design, and the like. According to the above, the data is read out to the main storage device 52. The optical disk device 56 is used for backing up program modules and data stored in the hard disk device 54. The floppy disk device 58 is used to transfer various program modules and data to and from other computer systems.

【００２７】前記入出力装置６０は、種々の周辺機器、
例えば前記デジタイザ６６などが接続されている。該デ
ジタイザ６６は、電気回路設計者が２次元の座標を入力
するために用いられる。該デジタイザ６６は、例えば、
シンボルブロック生成にあたって、前記ＣＲＴ６４b に
表示される電気回路図を確認しながら、ユーザ回路中の
ブロック化する回路素子の、電気回路設計者の選択を入
力するために用いられる。前記キーボード６２は、当該
電気回路設計用ＣＡＤ装置を操作したり、種々のデータ
設定などを行うために用いられる。前記ＣＲＴ制御装置
６４a 及び該ＣＲＴ制御装置６４a にて制御されるＣＲ
Ｔ６４b は、ビットマップ表示装置であり、数字などの
文字だけでなく、設計中の電気回路図などの図形やグラ
フや画像なども表示することができる。The input / output device 60 includes various peripheral devices,
For example, the digitizer 66 or the like is connected. The digitizer 66 is used by an electric circuit designer to input two-dimensional coordinates. The digitizer 66 is, for example,
In generating the symbol block, it is used for inputting the selection by the electric circuit designer of the circuit element to be blocked in the user circuit while checking the electric circuit diagram displayed on the CRT 64b. The keyboard 62 is used to operate the CAD device for electric circuit design and to set various data. The CRT control device 64a and the CR controlled by the CRT control device 64a
The T64b is a bitmap display device and can display not only characters such as numbers but also figures such as electric circuit diagrams being designed, graphs and images.

【００２８】なお、前記システムバス７０は、前記ＣＰ
Ｕ５０、前記主記憶装置５２、前記ハードディスク装置
５４、前記光ディスク装置５６、前記フロッピディスク
装置５８、前記入出力装置６０、前記キーボード６２及
び前記ＣＲＴ制御装置６４aの間での、データなどの受
け渡しの際に用いられる。又、該電気回路設計用ＣＡＤ
装置においては、マルチウィンドウシステムが用いられ
ており、例えば複数のウィンドウ（シート）を開くこと
によって、電気回路設計者は複数の作業をほぼ並行して
行うことも可能である。The system bus 70 is connected to the CP.
U50, the main storage device 52, the hard disk device 54, the optical disk device 56, the floppy disk device 58, the input / output device 60, the keyboard 62 and the CRT control device 64a when transferring data or the like. Used for. Further, the CAD for designing the electric circuit
In the apparatus, a multi-window system is used, and by opening a plurality of windows (sheets), for example, an electric circuit designer can also perform a plurality of operations in parallel.

【００２９】図３は、前記実施例で設計されるユーザ電
気回路の一例を示す論理回路図である。FIG. 3 is a logic circuit diagram showing an example of a user electric circuit designed in the above embodiment.

【００３０】この図３に示される論理回路においては、
シンボルＳＹ１と、合計４個の論理ゲートＧ１〜Ｇ４が
示されている。前記シンボルＳＹ１は、合計２個の入力
端子Ｂ及びＣと、合計３個の出力端子Ｄ、ＮＥＴ１及び
ＮＥＴ２とを有している。又、前記論理ゲートＧ１はバ
ッファゲートであり、前記論理ゲートＧ２はＯＲゲート
であり、前記論理ゲートＧ３はインバータゲートであ
り、前記論理ゲートＧ４はＡＮＤゲートである。又、各
部の配線として、配線Ａ〜Ｅ及び配線ＮＥＴ１〜ＮＥＴ
５がある。In the logic circuit shown in FIG. 3,
Symbol SY1 and a total of four logic gates G1 to G4 are shown. The symbol SY1 has a total of two input terminals B and C and a total of three output terminals D, NET1 and NET2. The logic gate G1 is a buffer gate, the logic gate G2 is an OR gate, the logic gate G3 is an inverter gate, and the logic gate G4 is an AND gate. Also, as the wiring of each part, wirings A to E and wirings NET1 to NET
There is 5.

【００３１】以下、前記図３に示されるユーザ論理回路
を用いて、本実施例におけるブロックシンボル生成手順
について説明する。The block symbol generation procedure in this embodiment will be described below using the user logic circuit shown in FIG.

【００３２】図４は、前記実施例における電気回路設計
者（ＣＡＤ装置利用者）の作業内容を示すフローチャー
トである。FIG. 4 is a flow chart showing the work contents of the electric circuit designer (CAD device user) in the above embodiment.

【００３３】なお、この図４を用いて説明するにあたっ
て、ブロックシンボル自体、あるいは、ブロックシンボ
ルの回路内容の各論理ゲートのシンボルと区別するため
に、ユーザ論理回路中に展開されている論理ゲートやブ
ロックシンボルを、それぞれ、以降、インスタンスと称
する。In the description with reference to FIG. 4, in order to distinguish from the block symbol itself or the symbol of each logic gate of the circuit content of the block symbol, a logic gate expanded in the user logic circuit or Each block symbol is hereinafter referred to as an instance.

【００３４】この図４に示されるフローチャートにおい
て、まずステップ１１０では、ブロックシンボル生成対
象となるユーザ回路中の回路素子の選択を電気回路設計
者が行う。即ち、該ステップ１１０では、既に入力され
ているユーザ回路中のシンボル化しようとするインスタ
ンスを指定する。例えば、該ステップ１１０にて、前記
図３に示されるユーザ論理回路中の合計３個の論理ゲー
トＧ１〜Ｇ３のそれぞれのインスタンスを選択する。In the flowchart shown in FIG. 4, first, in step 110, the electric circuit designer selects a circuit element in the user circuit to be a block symbol generation target. That is, in step 110, the instance to be symbolized in the already input user circuit is designated. For example, in step 110, each instance of a total of three logic gates G1 to G3 in the user logic circuit shown in FIG. 3 is selected.

【００３５】続いてステップ１１４では、前記ステップ
１１０にて選択入力されたインスタンスに基づいて、ブ
ロックシンボル生成対象となる回路を抽出する。例え
ば、前記ステップ１１０での論理ゲートＧ１〜Ｇ３のイ
ンスタンスの選択入力では、該論理ゲートＧ１〜Ｇ３及
び配線ＮＥＴ１〜ＮＥＴ５及び配線Ａを含む回路が抽出
される。Then, at step 114, a circuit to be a block symbol generation target is extracted based on the instance selected and input at step 110. For example, in the selection input of the instances of the logic gates G1 to G3 in step 110, the circuit including the logic gates G1 to G3, the wirings NET1 to NET5, and the wiring A is extracted.

【００３６】続くステップ１１８では、前記ステップ１
１４で抽出されたブロック化する回路中の各部の配線の
名称を抽出する。例えば、前記ステップ１１０にて前記
論理ゲートＧ１〜Ｇ３のインスタンスを指定した場合に
は、該ステップ１１８では、前記配線ＮＥＴ１〜ＮＥＴ
５及び配線Ａに対応する、「ＮＥＴ１」〜「ＮＥＴ５」
及び「Ａ」の配線名称が抽出される。In the following step 118, the above step 1
The name of the wiring of each part in the circuit to be blocked extracted in 14 is extracted. For example, when the instances of the logic gates G1 to G3 are specified in the step 110, the wirings NET1 to NET are processed in the step 118.
5 and wiring A, corresponding to "NET1" to "NET5"
And the wiring name “A” is extracted.

【００３７】続くステップ１２０では、更に、ブロック
化される回路の入出力端子名称を生成する。該入出力端
子名称は、本実施例では、それぞれの入出力端子につい
ての、抽出元であるユーザ論理回路での配線名称を用い
るようにしている。例えば、前記ステップ１１０におい
て前記論理ゲートＧ１〜Ｇ３のインスタンスを指定した
場合には、入力端子名称として、「ＮＥＴ１」、「ＮＥ
Ｔ２」及び「Ａ」が生成され、出力端子名称として、
「ＮＥＴ３」と「ＮＥＴ５」とが生成される。In the following step 120, the input / output terminal name of the circuit to be blocked is further generated. In this embodiment, as the input / output terminal name, the wiring name in the user logic circuit which is the extraction source for each input / output terminal is used. For example, when the instances of the logic gates G1 to G3 are designated in step 110, the input terminal names are "NET1" and "NE".
"T2" and "A" are generated, and as output terminal names,
"NET3" and "NET5" are generated.

【００３８】なお、図５は、前記ステップ１１０にて前
記図３に示される前記論理ゲートＧ１〜Ｇ３のインスタ
ンスを指定し、前記ステップ１１４、１１８及び１２０
にて、それぞれ抽出や生成を行った結果のブロック化さ
れる回路の回路内容である。In FIG. 5, the instances of the logic gates G1 to G3 shown in FIG. 3 are designated in step 110, and the steps 114, 118 and 120 are performed.
The circuit contents of the circuit to be blocked are the results of extraction and generation.

【００３９】続いてステップ１２４では、ブロック化す
るブロックシンボルの作図シンボルを生成する。本実施
例での作図シンボルは、図６に示されるように、全て矩
形の形状である。又、該矩形形状において、ブロックシ
ンボルの入力端子は左辺に作図され、該ブロックシンボ
ルの出力端子は右辺に作図される。なお、回路動作によ
って入力にもなり出力にもなる入出力端子については、
前記矩形の左辺又は右辺のいずれか一方に適宜決められ
る。又、前記図６に示される作図シンボルの高さＬy
は、ブロックシンボルの前記入力端子数と前記出力端子
数との多い方に依存して決まる。即ち、入力端子数や出
力端子数が多くなれば、該高さＬy は長くなる。又、前
記図６に示される作図シンボルの幅Ｌx は、その作図シ
ンボル中に書き込まれるシンボル名や入出力端子名の文
字数によって決定される。例えば、前記図６に示され
る、「ＳＹ２」などのシンボル名称や、「ＮＥＴ１」〜
「ＮＥＴ５」や「Ａ」などの入出力端子名称の文字数に
よって決定される。即ち、これらシンボル名称や入出力
端子名称が長くなると、前記作図シンボルの幅Ｌx は広
くなる。Subsequently, in step 124, a drawing symbol of a block symbol to be blocked is generated. The drawing symbols in this embodiment are all rectangular in shape, as shown in FIG. In the rectangular shape, the input terminal of the block symbol is drawn on the left side, and the output terminal of the block symbol is drawn on the right side. In addition, regarding the input / output terminals that are both input and output depending on the circuit operation,
It is appropriately set to either the left side or the right side of the rectangle. Further, the height Ly of the drawing symbol shown in FIG.
Is determined depending on the larger of the number of input terminals and the number of output terminals of the block symbol. That is, as the number of input terminals and the number of output terminals increase, the height Ly increases. The width Lx of the drawing symbol shown in FIG. 6 is determined by the number of characters of the symbol name and the input / output terminal name written in the drawing symbol. For example, as shown in FIG. 6, symbol names such as “SY2” and “NET1” to
It is determined by the number of characters of the input / output terminal name such as “NET5” or “A”. That is, as the symbol name and the input / output terminal name become longer, the width Lx of the drawing symbol becomes wider.

【００４０】このようにブロック化する回路やこれに関
する諸名称などが確定し、作図シンボルも生成される
と、続くステップ１２８では、これらをシンボルデータ
としてセーブする。例えば、前記ハードディスク装置５
４中の所定ファイルの該当アドレスに書き込まれる。When the circuit to be made into a block and various names relating to the circuit are fixed and the drawing symbols are also generated, these are saved as symbol data in the following step 128. For example, the hard disk device 5
It is written in the corresponding address of the predetermined file in 4.

【００４１】次に、ステップ１３０では、今回生成され
たブロックシンボルにて、該ブロックシンボル生成に用
いられていた個所の置き換えを行うか否か判定する。電
気回路設計者にて予めシンボル置換有りが選択されてい
ると、続くステップ１３４にてユーザ回路図の今回作成
されたブロックシンボルによる置き換えを行う。Next, at step 130, it is judged whether or not the block symbol generated this time is to be replaced with the portion used for generating the block symbol. If the electric circuit designer has previously selected the symbol replacement, the user circuit diagram is replaced with the block symbol created this time in the following step 134.

【００４２】図７は、前記図３のユーザ論理回路にて論
理ゲートＧ１〜Ｇ３のインスタンスを指定してブロック
シンボルを生成すると共に、該生成されたブロックシン
ボルにて置き換えを行った後のユーザ論理回路の回路図
である。この図７においては、前記論理ゲートＧ１〜Ｇ
３のインスタンスが、今回ブロックシンボル生成された
シンボルＳＹ２のインスタンスに置き換えられている。FIG. 7 shows that the user logic circuit of FIG. 3 specifies the instances of the logic gates G1 to G3 to generate a block symbol, and replaces the generated block symbol with the user logic. It is a circuit diagram of a circuit. In FIG. 7, the logic gates G1 to G
The instance of No. 3 is replaced with the instance of the symbol SY2 which is the block symbol generated this time.

【００４３】以上説明した通り、本実施例によれば、ユ
ーザ論理回路の設計中の同一のウィンドウ（シート）に
て、即ちウィンドウやシートの切替え等を行わずに、ブ
ロックシンボル生成の電気回路設計者による入力作業を
行うことができる。又、この際、ブロック化する論理回
路も容易に指定することができ、設計者の入力作業を軽
減することができる。As described above, according to the present embodiment, an electric circuit design for block symbol generation is performed in the same window (sheet) during the design of the user logic circuit, that is, without switching windows and sheets. The input work by the person can be performed. Further, at this time, the logic circuit to be made into a block can be easily designated, and the input work of the designer can be reduced.

【００４４】[0044]

【発明の効果】以上説明した通り、本発明によれば、電
気回路の階層設計の際のブロックシンボル生成に関する
電気回路設計者（ＣＡＤ装置利用者）の入力作業を軽減
し、電気回路設計能率の向上を図ることができるという
優れた効果を得ることができる。As described above, according to the present invention, the input work of the electric circuit designer (CAD device user) regarding the block symbol generation in the hierarchical design of the electric circuit can be reduced, and the electric circuit design efficiency can be improved. It is possible to obtain an excellent effect that the improvement can be achieved.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の要旨を示すブロック図FIG. 1 is a block diagram showing the gist of the present invention.

【図２】本発明が適用された実施例の電気回路設計用Ｃ
ＡＤ装置を実現するために用いられるハードウェア構成
を示すブロック図FIG. 2 is an electrical circuit design C of an embodiment to which the present invention is applied.
Block diagram showing a hardware configuration used to realize an AD device

【図３】前記実施例の設計対象となるユーザ論理回路の
一例を示す論理回路図FIG. 3 is a logic circuit diagram showing an example of a user logic circuit which is a design target of the embodiment.

【図４】前記実施例の設計作業内容を示すフローチャー
トFIG. 4 is a flowchart showing the design work contents of the embodiment.

【図５】前記実施例で生成されるブロックシンボルの回
路内容の一例を示す論理回路図FIG. 5 is a logic circuit diagram showing an example of circuit contents of a block symbol generated in the embodiment.

【図６】前記実施例で生成される作図シンボルの一例を
示す線図FIG. 6 is a diagram showing an example of a drawing symbol generated in the embodiment.

【図７】前記実施例にて生成されたブロックシンボルに
よる置き換えを行ったユーザ論理回路の一例を示す論理
回路図FIG. 7 is a logic circuit diagram showing an example of a user logic circuit that has been replaced by the block symbol generated in the embodiment.

【符号の説明】[Explanation of symbols]

１０…グラフィック表示装置 １２…素子選択入力手段 １４…ブロック回路決定手段 １６…端子名生成手段 ２０…作図シンボル生成手段 ３０…ＣＡＤ装置本体 ３２…表示制御装置 ３４…図面データ記憶装置 ３６…シンボルデータ記憶装置 Ｇ１〜Ｇ４…論理ゲート（インスタンス） Ｇ１a 〜Ｇ３a …論理ゲート（ブロックシンボル化され
たものの回路内容中のもの） ＳＹ１、ＳＹ２…ブロックシンボル Ａ〜Ｅ、ＮＥＴ１〜ＮＥＴ５…配線10 ... Graphic display device 12 ... Element selection input means 14 ... Block circuit determination means 16 ... Terminal name generation means 20 ... Drawing symbol generation means 30 ... CAD device main body 32 ... Display control device 34 ... Drawing data storage device 36 ... Symbol data storage Devices G1 to G4 ... Logic gates (instances) G1a to G3a ... Logic gates (in circuit contents of block symbolized) SY1, SY2 ... Block symbols A to E, NET1 to NET5 ... Wiring

Claims (1)

【特許請求の範囲】[Claims] 【請求項１】電気回路図を表示するグラフィック表示装
置を備え、設計中の電気回路の少なくとも一部の表示を
確認しながら、又、登録されているブロックシンボルを
用いながら諸入力を行い、電気回路を階層設計する電気
回路設計用ＣＡＤ装置において、 前記グラフィック表示装置の表示を目視しながら、既に
入力されているユーザ回路中の回路素子の選択を入力す
る素子選択入力手段と、 該素子選択入力手段からの入力に従って、ブロック化す
る回路を抽出し、又、該ブロック化する回路の各部の配
線名称を抽出するブロック回路決定手段と、 抽出された前記配線名称を用いて、前記ブロック回路の
入出力端子名称を生成する端子名生成手段とを備えたこ
とを特徴とする電気回路設計用ＣＡＤ装置。1. A graphic display device for displaying an electric circuit diagram is provided, wherein various inputs are performed while confirming the display of at least a part of an electric circuit under design and using registered block symbols. In a CAD device for electrical circuit design for hierarchically designing a circuit, element selection input means for inputting selection of a circuit element in a user circuit that has already been input while visually observing the display of the graphic display device, and the element selection input Block circuit determining means for extracting a circuit to be blocked according to an input from the means, and extracting a wiring name of each part of the circuit to be blocked, and inputting the block circuit by using the extracted wiring name. A CAD device for electric circuit design, comprising: a terminal name generating means for generating an output terminal name.