JPH07334532A - Wiring capacitance value extraction device - Google Patents
Wiring capacitance value extraction deviceInfo
- Publication number
- JPH07334532A JPH07334532A JP6122578A JP12257894A JPH07334532A JP H07334532 A JPH07334532 A JP H07334532A JP 6122578 A JP6122578 A JP 6122578A JP 12257894 A JP12257894 A JP 12257894A JP H07334532 A JPH07334532 A JP H07334532A
- Authority
- JP
- Japan
- Prior art keywords
- wiring capacitance
- macro cell
- capacitance value
- data
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、回路設計時等に用い
られる配線容量値ファイルを作成する配線容量値抽出装
置に関し、特に、特定のマクロセルを１プリミティブに
した場合の配線容量値ファイルを生成するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring capacitance value extraction device for creating a wiring capacitance value file used at the time of circuit designing, and in particular, for generating a wiring capacitance value file when a specific macro cell is used as one primitive. To do.
【０００２】[0002]
【従来の技術】図６は集積回路図例の一部であり、図に
おいて１は標準ロジック、２はＲＡＭ等のメモリセル、
３は標準ロジック１とメモリセル２を内部にもつマクロ
セルのシンボルである。また、図７は従来の配線容量値
抽出装置の機能ブロック図である。図において、４はレ
イアウトデータ５から配線容量を抽出する配線容量抽出
部である。また、６はスケマティックデータ７から接続
情報を作成する接続情報作成部である。８は、接続情報
作成部６で作成された接続情報と配線容量抽出部４で抽
出された配線容量とを入力して階層展開および配線容量
合わせ込みを行い、回路全体の配線容量値ファイル９を
生成する配線容量値ファイル作成部である。また、１０
は予め保持しているマクロセルごとの配線容量データで
ある。2. Description of the Related Art FIG. 6 is a part of an example of an integrated circuit diagram, in which 1 is a standard logic, 2 is a memory cell such as a RAM,
Reference numeral 3 is a symbol of a macro cell having a standard logic 1 and a memory cell 2 therein. FIG. 7 is a functional block diagram of a conventional wiring capacitance value extraction device. In the figure, reference numeral 4 is a wiring capacitance extraction unit that extracts wiring capacitance from the layout data 5. Reference numeral 6 is a connection information creation unit that creates connection information from the schematic data 7. 8 receives the connection information created by the connection information creation unit 6 and the wiring capacitance extracted by the wiring capacitance extraction unit 4 to perform hierarchical expansion and wiring capacitance matching, and to generate a wiring capacitance value file 9 for the entire circuit. It is a wiring capacitance value file creation unit to be created. Also, 10
Is wiring capacity data that is held in advance for each macro cell.
【０００３】このような従来の配線容量値抽出装置にお
いて作成された回路全体の配線容量値ファイル９は、マ
クロセルの内部にまで展開しているので、シミュレーシ
ョンを行う際には、マクロセルの内部に存在するすべて
の配線容量データが考慮されることになる。したがっ
て、シミュレーションの内容によっては、特定のマクロ
セルを１プリミティブにした（１プリミティブにすると
は、内部の接続関係を意識せず特定の機能にのみ着目す
ることをいう）方が、より良い結果が得られる場合があ
る。また、上記配線容量値ファイル９を複数の異なるＣ
ＡＤシステムで使用する場合、マクロセルの内部にまで
展開した配線容量値ファイル９のままでは使用できない
場合があり、特定のマクロセルを１プリミティブにする
必要がある。その場合、該マクロセルの配線容量データ
１０のうち内部の階層部分のデータを、回路全体の配線
容量値ファイル９から見つけ出し、手作業で削除する。
それによって、該マクロセルの外部の配線容量データ
（該マクロセルと外部のロジックとの接続において存在
する配線容量データ）、１プリミティブにしないマクロ
セルの配線容量データ、および外部の標準ロジックの配
線容量データを含んだ配線容量値ファイルに修正する。Since the wiring capacitance value file 9 for the entire circuit created in such a conventional wiring capacitance value extracting device is expanded even inside the macro cell, it exists inside the macro cell when performing a simulation. All wiring capacitance data to be considered will be considered. Therefore, depending on the contents of the simulation, it is better to use a specific macro cell as one primitive (making one primitive means paying attention only to a specific function without paying attention to the internal connection relation). May be In addition, the wiring capacitance value file 9 is stored in a plurality of different C
When it is used in the AD system, it may not be possible to use it as it is as the wiring capacitance value file 9 expanded even inside the macro cell, and it is necessary to make a specific macro cell one primitive. In that case, the data of the internal layer portion of the wiring capacitance data 10 of the macro cell is found from the wiring capacitance value file 9 of the entire circuit and manually deleted.
Thereby, the wiring capacity data outside the macro cell (the wiring capacity data existing in the connection between the macro cell and the external logic), the wiring capacity data of the macro cell which is not made into a primitive, and the wiring capacity data of the external standard logic are included. Modify the wiring capacitance value file.
【０００４】[0004]
【発明が解決しようとする課題】上記のような従来の配
線容量値抽出装置では、シミュレーションの内容によっ
て特定のマクロセルを１プリミティブにしたり、複数の
異なるＣＡＤシステムで使用可能な配線容量値ファイル
を作成するためには、その都度、１プリミティブにする
マクロセルの内部の配線容量データを回路全体の複雑か
つ膨大な配線容量値ファイルから手作業で削除すること
が必要で、その作業を誤って正確な配線容量値が得られ
なかったり、その作業に時間がかかる等の問題点があっ
た。In the conventional wiring capacitance value extraction device as described above, a specific macro cell is made into one primitive or a wiring capacitance value file usable in a plurality of different CAD systems is created depending on the contents of the simulation. In order to do so, it is necessary to manually delete the wiring capacitance data inside the macro cell, which is set as one primitive, from the complicated and enormous wiring capacitance value file of the entire circuit. There were problems that the capacity value could not be obtained and that the work took time.
【０００５】この発明は、上述のような課題を解決する
ためになされたもので、第１の目的は、回路内のマクロ
セルを１プリミティブにするか否かをそれぞれのマクロ
セルで任意に選択でき、その選択結果に応じた配線容量
値ファイルを自動的に作成する配線容量値抽出装置を得
るものである。The present invention has been made to solve the above problems, and a first object is to arbitrarily select whether or not to make one macro cell in a circuit a primitive. A wiring capacitance value extraction device for automatically creating a wiring capacitance value file according to the selection result is obtained.
【０００６】また、第２の目的は、正確かつ迅速に配線
容量値ファイルを作成できる配線容量値抽出装置を得る
ものである。A second object is to obtain a wiring capacitance value extracting device which can accurately and quickly create a wiring capacitance value file.
【０００７】[0007]
【課題を解決するための手段】この発明に係る配線容量
値抽出装置においては、回路を構成している複数のマク
ロセルから１プリミティブにするマクロセルを選択する
手段、および、選択されたマクロセルの内部の配線容量
データを、回路全体の配線容量値ファイルから削除する
手段を備えたものである。In the wiring capacitance value extracting device according to the present invention, a means for selecting a macro cell to be one primitive from a plurality of macro cells forming a circuit, and an inside of the selected macro cell A means for deleting the wiring capacitance data from the wiring capacitance value file of the entire circuit is provided.
【０００８】また、マクロセルごとの配線容量データを
保持し、選択されたマクロセルの配線容量データから、
該マクロセルの外部との接続において存在する配線容量
データを削除することによって該マクロセルの内部に存
在する配線容量データを抽出する手段、抽出された該マ
クロセルの内部に存在する配線容量データと配線容量値
ファイルとを比較する手段、および上記比較により一致
するデータを上記配線容量値ファイルから削除する手段
を備えたものである。Further, the wiring capacitance data for each macro cell is held, and from the wiring capacitance data of the selected macro cell,
Means for extracting the wiring capacitance data existing inside the macro cell by deleting the wiring capacitance data existing in the connection with the outside of the macro cell, the wiring capacitance data and the wiring capacitance value existing inside the extracted macro cell It is provided with a means for comparing with the file and a means for deleting the matching data by the comparison from the wiring capacitance value file.
【０００９】[0009]
【作用】上記のように構成された配線容量値抽出装置に
おいては、選択された１プリミティブにするマクロセル
の内部の配線容量データが、回路全体の配線容量値ファ
イルから自動的に削除される。In the wiring capacitance value extraction device configured as described above, the wiring capacitance data inside the macrocell which is to be selected as one primitive is automatically deleted from the wiring capacitance value file of the entire circuit.
【００１０】また、選択されたマクロセルの配線容量デ
ータのうち該マクロセルの内部のみの配線容量データと
配線容量値ファイルとを比較し、一致したものを配線容
量値ファイルから削除する。Further, among the wiring capacitance data of the selected macro cell, the wiring capacitance data only inside the macro cell is compared with the wiring capacitance value file, and the matched one is deleted from the wiring capacitance value file.
【００１１】[0011]
実施例１．図１はこの発明の一実施例である配線容量値
抽出装置を示す機能ブロック図で、図中、４〜１０は従
来装置のものと同一または相当部分である。１１は各マ
クロセルに対して１プリミティブにするか否かを選択す
る選択部、１２は１プリミティブにするマクロセルの内
部の配線容量データを回路全体の配線容量値ファイル９
から削除して、配線容量値ファイル（修正）１３を生成
する修正部である。Example 1. FIG. 1 is a functional block diagram showing a wiring capacitance value extracting device according to an embodiment of the present invention. In the figure, 4 to 10 are the same as or equivalent to those of the conventional device. Reference numeral 11 is a selection unit for selecting whether or not to make one primitive for each macro cell, and 12 is wiring capacity value file 9 for the wiring capacity data of the entire circuit for the wiring capacity data inside the macro cell to be one primitive.
It is a correction unit that deletes from the above and generates a wiring capacitance value file (correction) 13.
【００１２】このように構成された配線容量値抽出装置
において、あるマクロセルを１プリミティブにする場合
の配線容量値ファイル作成の動作について説明する。ま
ず、選択部１１において、各マクロセルに対して１プリ
ミティブにするか否かを選択する。１プリミティブにし
ないマクロセルに対しては、予め保持している配線容量
データの修正は行わない。１プリミティブにするマクロ
セルに対して、その内部の配線容量データを回路全体の
配線容量値ファイル９から削除する。この削除の動作に
ついては、図２〜図５を用いて説明する。図２はすべて
のマクロセルが１プリミティブにしていない場合の回路
全体の配線容量値ファイル９を示す図で、すべてのマク
ロセルの下の階層まで展開された配線容量値が格納され
ている。例えば、”Ｉ1−Ｉ4−Ｙ”はＩ1で示されるマ
クロセルの内部にＩ4で示されるマクロセル（マクロセ
ルＡとする）が存在する階層を表し、Ｉ1−Ｉ4−Ｙ（”
−Ｙ”はＩ4で示されるマクロセルＡから外部のロジッ
クへの接続を示している）の接続には、０．７１３２
（ＰＦ）の配線容量が存在することを示している。ま
た、”Ｉ1−Ｉ4−ＩO−ＩX−Ｙ”では、Ｉ4で示される
マクロセルＡの内部にＩOで示されるマクロセルが、ま
たその内部にＩXで示されるマクロセルが存在すること
を示している。また、図３はＩ4で示されるマクロセル
Ａの配線容量データ１０を示す図である。In the wiring capacitance value extraction device configured as described above, an operation of creating a wiring capacitance value file when a certain macro cell is made into one primitive will be described. First, the selection unit 11 selects whether or not to make one primitive for each macro cell. The wiring capacitance data held in advance is not corrected for the macro cell which is not made into one primitive. For the macro cell that is to be one primitive, the wiring capacitance data inside the macro cell is deleted from the wiring capacitance value file 9 of the entire circuit. The deleting operation will be described with reference to FIGS. FIG. 2 is a diagram showing the wiring capacitance value file 9 of the entire circuit when not all the macro cells have one primitive, and the wiring capacitance values expanded to the hierarchy below all the macro cells are stored. For example, "I 1 -I 4 -Y" represents the hierarchy exists macrocell (a macro cell A) represented by I 4 inside the macrocell represented by I 1, I 1 -I 4 -Y ( "
-Y "indicates the connection from the macro cell A indicated by I 4 to the external logic) and 0.7132
It shows that there is a wiring capacitance of (PF). Further, the "I 1 -I 4 -I O -I X -Y", the macro cell shown internally I O macrocells A represented by I 4 is also there is a macro cell represented by I X therein It is shown that. Further, FIG. 3 is a diagram showing the wiring capacitance data 10 of the macro cell A indicated by I 4 .
【００１３】例えば、マクロセルＡを１プリミティブに
すると選択された場合、まず、図３に示したマクロセル
Ａの配線容量データから、マクロセルＡと外部との接続
における配線容量データを削除する。つまり、図３にお
いて、”Ｉ4−Ｙ”のデータが削除されることとなる。
これにより、マクロセルＡの配線容量データ１０には、
マクロセルＡの内部の配線容量データだけが残ることに
なる。このように、マクロセルＡの内部の配線容量デー
タの抽出を、マクロセルＡの外部の配線容量データの削
除によって行うのは、マクロセル内部の配線容量データ
の量がマクロセルＡの外部の配線容量データの量に比べ
て格段に多いからである。次に、図４に示すように、図
２に示した回路全体の配線容量値ファイルと上記の処理
で作成されたマクロセルＡの内部の配線容量データとを
照合し、回路全体の配線容量ファイルに存在するマクロ
セルＡの内部の配線容量データを削除する。いうまでも
なく、マクロセルＡ内部に存在するマクロセル（例えば
図２においてＩOで示されたマクロセル）の配線容量デ
ータも削除されることになる。これにより、１プリミテ
ィブにするマクロセルの外部の配線容量データ、１プリ
ミティブにしないマクロセルの配線容量データ、および
その他の標準ロジックの配線容量データが含まれた配線
容量値ファィル（修正）１３が作成される。その結果を
図５に示す。以上により、特定のマクロセルを１プリミ
ティブにする場合に、正確な配線容量値ファイルを迅速
に自動作成することができる。For example, when the macro cell A is selected as one primitive, the wiring capacitance data of the connection between the macro cell A and the outside is deleted from the wiring capacitance data of the macro cell A shown in FIG. That is, in FIG. 3, the data of "I 4 -Y" is deleted.
As a result, the wiring capacitance data 10 of the macro cell A includes
Only the wiring capacitance data inside the macro cell A remains. Thus, the extraction of the wiring capacitance data inside the macro cell A is performed by deleting the wiring capacitance data outside the macro cell A because the amount of the wiring capacitance data inside the macro cell is the amount of the wiring capacitance data outside the macro cell A. This is because it is much larger than Next, as shown in FIG. 4, the wiring capacitance value file of the entire circuit shown in FIG. 2 is compared with the wiring capacitance data inside the macro cell A created by the above processing, and the wiring capacitance file of the entire circuit is obtained. The wiring capacitance data inside the existing macro cell A is deleted. Needless to say, also to be removed wiring capacitance data of the macro cell (macro cell indicated by I O in FIG. 2, for example) that is present inside the macrocell A. As a result, the wiring capacitance value file (correction) 13 including the wiring capacitance data outside the macro cell which is made into one primitive, the wiring capacitance data of the macro cell which is not made into one primitive, and the wiring capacitance data of other standard logic is created. . The result is shown in FIG. As described above, an accurate wiring capacitance value file can be quickly and automatically created when a specific macro cell is used as one primitive.
【００１４】[0014]
【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に示すような効果を奏する。Since the present invention is constructed as described above, it has the following effects.
【００１５】１プリミティブにするマクロセルを選択
し、その選択されたマクロセルの内部の配線容量データ
を回路全体の配線容量値ファイルから自動的に削除する
ようにしたので、シミュレーションが効率よく行え、ま
た、複数のＣＡＤシステムで共通に利用できる配線容量
値ファイルが作成できる。Since the macro cell to be one primitive is selected and the wiring capacitance data inside the selected macro cell is automatically deleted from the wiring capacitance value file of the entire circuit, the simulation can be performed efficiently, and It is possible to create a wiring capacitance value file that can be commonly used by multiple CAD systems.
【００１６】また、選択されたマクロセルの配線容量デ
ータから、該マクロセルの外部の配線容量データを削除
することによって抽出された該マクロセル内部の配線容
量データを回路全体の配線容量値ファィルと照合して削
除するようにしたので、正確かつ迅速に配線容量値ファ
イルを作成することができる。Further, the wiring capacitance data inside the macro cell extracted by deleting the wiring capacitance data outside the macro cell from the wiring capacitance data of the selected macro cell is collated with the wiring capacitance value file of the entire circuit. Since it is deleted, the wiring capacitance value file can be created accurately and quickly.
【図１】 この発明の一実施例である配線容量値抽出装
置を示す機能ブロック図である。FIG. 1 is a functional block diagram showing a wiring capacitance value extraction device according to an embodiment of the present invention.
【図２】 回路全体の配線容量値ファイルの一例を示す
図である。FIG. 2 is a diagram showing an example of a wiring capacitance value file of the entire circuit.
【図３】 マクロセルごとの配線容量データを示す図で
ある。FIG. 3 is a diagram showing wiring capacitance data for each macro cell.
【図４】 配線容量値ファイルと特定のマクロセルの内
部の配線容量データとの照合を示す図である。FIG. 4 is a diagram showing matching between a wiring capacitance value file and wiring capacitance data inside a specific macro cell.
【図５】 修正された配線容量値ファイルを示す図であ
る。FIG. 5 is a diagram showing a modified wiring capacitance value file.
【図６】 集積回路図の一例を示す図である。FIG. 6 illustrates an example of an integrated circuit diagram.
【図７】 従来の配線容量値抽出装置を示す機能ブロッ
ク図である。FIG. 7 is a functional block diagram showing a conventional wiring capacitance value extraction device.
３ マクロセル、４ 配線容量抽出部、５ レイアウト
データ、６ 接続情報作成部、７ スケマティックデー
タ、９ 配線容量値ファイル、１０ マクロセルごとの
配線容量データ、１１ 選択部、１２ 修正部、１３
配線容量値ファイル（修正）。3 macro cells, 4 wiring capacity extraction section, 5 layout data, 6 connection information creation section, 7 schematic data, 9 wiring capacity value file, 10 wiring capacity data for each macro cell, 11 selection section, 12 correction section, 13
Wiring capacitance value file (modified).
Claims (2)
の機能を実行するマクロセルを複数備えた回路に対し
て、回路図データから作成された接続情報およびレイア
ウトデータから抽出された配線容量をもとに、上記回路
全体に対応する配線容量値ファイルを抽出する配線容量
値抽出装置において、 上記複数のマクロセルから、１プリミティブにする（内
部の接続関係を意識せず上記特定の機能にのみ着目する
ことをいう）マクロセルを選択する手段、および、上記
選択されたマクロセルの内部に存在する配線容量データ
を、上記配線容量値ファイルから削除する手段を備えた
ことを特徴とする配線容量値抽出装置。1. For a circuit having a plurality of macro cells having a series of connection relations of elements and executing a specific function inside, connection information created from circuit diagram data and wiring capacitance extracted from layout data are provided. Based on the above, in the wiring capacitance value extraction device for extracting the wiring capacitance value file corresponding to the entire circuit, the plurality of macro cells are made into one primitive (focusing on only the specific function without paying attention to internal connection relations). A wiring capacitance value extracting device comprising means for selecting a macro cell, and means for deleting wiring capacitance data existing inside the selected macro cell from the wiring capacitance value file. .
し、選択されたマクロセルの上記配線容量データから、
該マクロセルの外部との接続において存在する配線容量
データを削除することによって該マクロセルの内部に存
在する配線容量データを抽出する手段、抽出された該マ
クロセルの内部に存在する配線容量データと配線容量値
ファイルとを比較する手段、および上記比較により一致
するデータを上記配線容量値ファイルから削除する手段
を備え、配線容量値ファイルから該マクロセルの内部に
存在する配線容量データを削除することを特徴とする請
求項１記載の配線容量値抽出装置。2. The wiring capacitance data for each macro cell is held, and from the wiring capacitance data of the selected macro cell,
Means for extracting the wiring capacitance data existing inside the macro cell by deleting the wiring capacitance data existing in the connection with the outside of the macro cell, the wiring capacitance data and the wiring capacitance value existing inside the extracted macro cell A means for comparing with a file, and a means for deleting the matching data from the comparison from the wiring capacitance value file, wherein the wiring capacitance data existing inside the macro cell is deleted from the wiring capacitance value file. The wiring capacitance value extraction device according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6122578A JPH07334532A (en) | 1994-06-03 | 1994-06-03 | Wiring capacitance value extraction device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6122578A JPH07334532A (en) | 1994-06-03 | 1994-06-03 | Wiring capacitance value extraction device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07334532A true JPH07334532A (en) | 1995-12-22 |
Family
ID=14839384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6122578A Pending JPH07334532A (en) | 1994-06-03 | 1994-06-03 | Wiring capacitance value extraction device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07334532A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2405504A (en) * | 2003-08-25 | 2005-03-02 | Hewlett Packard Development Co | Determining wire capacitance for a VLSI circuit |
| US7032206B2 (en) | 2003-08-25 | 2006-04-18 | Hewlett-Packard Development Company, L.P. | System and method for iteratively traversing a hierarchical circuit design |
| US7058908B2 (en) | 2003-08-25 | 2006-06-06 | Hewlett-Packard Development Company, L.P. | Systems and methods utilizing fast analysis information during detailed analysis of a circuit design |
| US7062727B2 (en) | 2003-08-25 | 2006-06-13 | Hewlett-Packard Development Company, L.P. | Computer aided design systems and methods with reduced memory utilization |
| US7073152B2 (en) | 2003-08-25 | 2006-07-04 | Hewlett-Packard Development Company, L.P. | System and method for determining a highest level signal name in a hierarchical VLSI design |
| US7076752B2 (en) | 2003-08-25 | 2006-07-11 | Hewlett-Packard Development Company, L.P. | System and method for determining unmatched design elements in a computer-automated design |
| US7086019B2 (en) | 2003-08-25 | 2006-08-01 | Hewlett-Packard Development Company, L.P. | Systems and methods for determining activity factors of a circuit design |
-
1994
- 1994-06-03 JP JP6122578A patent/JPH07334532A/en active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2405504A (en) * | 2003-08-25 | 2005-03-02 | Hewlett Packard Development Co | Determining wire capacitance for a VLSI circuit |
| US7032206B2 (en) | 2003-08-25 | 2006-04-18 | Hewlett-Packard Development Company, L.P. | System and method for iteratively traversing a hierarchical circuit design |
| US7047507B2 (en) | 2003-08-25 | 2006-05-16 | Hewlett-Packard Development Company, L.P. | System and method for determining wire capacitance for a VLSI circuit |
| US7058908B2 (en) | 2003-08-25 | 2006-06-06 | Hewlett-Packard Development Company, L.P. | Systems and methods utilizing fast analysis information during detailed analysis of a circuit design |
| US7062727B2 (en) | 2003-08-25 | 2006-06-13 | Hewlett-Packard Development Company, L.P. | Computer aided design systems and methods with reduced memory utilization |
| US7073152B2 (en) | 2003-08-25 | 2006-07-04 | Hewlett-Packard Development Company, L.P. | System and method for determining a highest level signal name in a hierarchical VLSI design |
| US7076752B2 (en) | 2003-08-25 | 2006-07-11 | Hewlett-Packard Development Company, L.P. | System and method for determining unmatched design elements in a computer-automated design |
| US7086019B2 (en) | 2003-08-25 | 2006-08-01 | Hewlett-Packard Development Company, L.P. | Systems and methods for determining activity factors of a circuit design |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3022315B2 (en) | Circuit extraction method | |
| JP3005538B1 (en) | LSI design system by model creation of functional block and LSI design method | |
| US11403448B1 (en) | Apparatus and method for mapping foundational components during design porting from one process technology to another process technology | |
| EP0847022A3 (en) | Method for designing an architectural system | |
| US8312405B1 (en) | Method of placing input/output blocks on an integrated circuit device | |
| JPH07334532A (en) | Wiring capacitance value extraction device | |
| US7000206B2 (en) | Timing path detailer | |
| JP2000057176A (en) | Technology mapping method and storage medium | |
| KR100576987B1 (en) | A method for manufacturing and designing an electronic device and electronic apparatus | |
| JP2006209432A (en) | Cell instance generation method | |
| JP3471237B2 (en) | Data processing method and apparatus, pattern forming method and apparatus, information storage medium | |
| US20040123263A1 (en) | Extendable method for revising patterned microelectronic conductor layer layouts | |
| JP2930087B2 (en) | Logic design support system | |
| JP3293640B2 (en) | Circuit data connection tracking system | |
| JP2705549B2 (en) | Integrated circuit design data conversion apparatus and hierarchical data expansion method | |
| JP2002032427A (en) | Device and method for connection verification of lsi and medium with connection verifying program recorded thereon | |
| Tien et al. | GALA-an automatic layout system for high density CMOS gate arrays | |
| JP3057786B2 (en) | Layout verification system | |
| JP2924486B2 (en) | Hierarchical structure expansion method for design data of integrated circuits. | |
| JPH07121594A (en) | Method for sampling hierarchical circuit connection data | |
| JP3129297B2 (en) | Semiconductor device circuit design method and storage medium storing program thereof | |
| US20050050492A1 (en) | Systems and methods for performing circuit analysis on a circuit design | |
| JPH0328971A (en) | Verifying method for cell library mask pattern | |
| JP2003044533A (en) | Apparatus, method and program for design of integrated circuit | |
| JPS61144648A (en) | Hierarchical element discrimination system |