JPH069519Y2 - 高周波回路の実装構造 - Google Patents
高周波回路の実装構造Info
- Publication number
- JPH069519Y2 JPH069519Y2 JP15064387U JP15064387U JPH069519Y2 JP H069519 Y2 JPH069519 Y2 JP H069519Y2 JP 15064387 U JP15064387 U JP 15064387U JP 15064387 U JP15064387 U JP 15064387U JP H069519 Y2 JPH069519 Y2 JP H069519Y2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- integrated circuit
- mounting structure
- soldered
- high frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
Landscapes
- Waveguide Connection Structure (AREA)
- Waveguides (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 この考案は高周波集積回路素子と電子回路素子を気密封
止用ケース内に実装される高周波回路の実装構造に関す
るものである。
止用ケース内に実装される高周波回路の実装構造に関す
るものである。
第２図は従来の高周波回路の実装構造を示す図であり，
図において(1a)〜(1c)は誘電体基板上に高周波回路が形
成された高周波集積回路素子，(2)はコンデンサ素子，
(3)は誘電体基板(1a)〜(1c)と同等の線膨張率を有する
金属でできた気密封止用ケース，(4a)は気密封止用ケー
ス(3)に具備された高周波信号用の入出力端子，(4b)は
バイアス線路用の接続端子，(5)は高周波集積回路素子
(1a)〜(1c)やコンデンサ素子(2)等の回路素子間を接続
するワイヤ，(6)は気密封止用ケースのカバーである。
図において(1a)〜(1c)は誘電体基板上に高周波回路が形
成された高周波集積回路素子，(2)はコンデンサ素子，
(3)は誘電体基板(1a)〜(1c)と同等の線膨張率を有する
金属でできた気密封止用ケース，(4a)は気密封止用ケー
ス(3)に具備された高周波信号用の入出力端子，(4b)は
バイアス線路用の接続端子，(5)は高周波集積回路素子
(1a)〜(1c)やコンデンサ素子(2)等の回路素子間を接続
するワイヤ，(6)は気密封止用ケースのカバーである。
従来の高周波回路の実装構造は上記のように構成され，
高周波集積回路素子(1a)〜(1c)は気密封止用ケース(3)
内に半田付けされコンデンサ素子(2)は高周波集積回路
素子(1a)〜(1c)の近くに半田付けされる。高周波集積回
路素子(1a)〜(1c)やコンデンサ素子(2)また接続端子(4
a)(4b)間の接続はワイヤ(5)によって行なわれる。
高周波集積回路素子(1a)〜(1c)は気密封止用ケース(3)
内に半田付けされコンデンサ素子(2)は高周波集積回路
素子(1a)〜(1c)の近くに半田付けされる。高周波集積回
路素子(1a)〜(1c)やコンデンサ素子(2)また接続端子(4
a)(4b)間の接続はワイヤ(5)によって行なわれる。
各バイアス線路は高周波信号がバイアス線路を通って外
部または他の高周波回路に漏れ出ないようにコンデンサ
素子(2)を介してバイアス線路用接続端子(4b)から高周
波集積回路素子(1a)〜(1c)に接続されている。
部または他の高周波回路に漏れ出ないようにコンデンサ
素子(2)を介してバイアス線路用接続端子(4b)から高周
波集積回路素子(1a)〜(1c)に接続されている。
コンデンサ素子(2)は上下の面が電極となっており，上
面にバイアス線路のワイヤ(5)がボンディングされ，下
面は気密封止用ケース(3)に半田付けされ，バイアス線
路の高周波フィルタの役割をはたしている。
面にバイアス線路のワイヤ(5)がボンディングされ，下
面は気密封止用ケース(3)に半田付けされ，バイアス線
路の高周波フィルタの役割をはたしている。
気密封止用ケース(3)にカバー(6)を被せ，接合面を半田
付けまたは溶接によって気密封止される。
付けまたは溶接によって気密封止される。
上記のような従来の高周波回路の実装構造では高周波集
積回路素子(1a)〜(1c)の半田付けの際に半田層内に止じ
込められた空気を除去するためのすり合わせをする周囲
のすき間が必要であり，コンデンサ素子(2)は高周波集
積回路素子(1a)〜(1c)の半田付後その周囲に半田付けさ
れる。そのため高周波集積回路素子(1a)〜(1c)は数多く
のコンデンサ素子(2)の半田付け時にも長時間加熱され
るため，高周波集積回路素子(1a)〜(1c)内の半導体部の
損傷や品質劣化を招くおそれがあり，高周波集積回路素
子(1a)〜(1c)への加熱時間を短縮する必要があった。
積回路素子(1a)〜(1c)の半田付けの際に半田層内に止じ
込められた空気を除去するためのすり合わせをする周囲
のすき間が必要であり，コンデンサ素子(2)は高周波集
積回路素子(1a)〜(1c)の半田付後その周囲に半田付けさ
れる。そのため高周波集積回路素子(1a)〜(1c)は数多く
のコンデンサ素子(2)の半田付け時にも長時間加熱され
るため，高周波集積回路素子(1a)〜(1c)内の半導体部の
損傷や品質劣化を招くおそれがあり，高周波集積回路素
子(1a)〜(1c)への加熱時間を短縮する必要があった。
また，高周波回路素子の厚みがコンデンサ素子等の厚み
より大きい場合には，素子間に段差が生じるため高周波
回路素子とコンデンサ素子等間を結線するためのワイヤ
ボンディング時の作業性が悪くなる。更に，素子間の段
差に伴い，ボンデイングワイヤ長が増大しそのインダク
タンス成分が高周波回路素子の特性に影響するなどの問
題があった。
より大きい場合には，素子間に段差が生じるため高周波
回路素子とコンデンサ素子等間を結線するためのワイヤ
ボンディング時の作業性が悪くなる。更に，素子間の段
差に伴い，ボンデイングワイヤ長が増大しそのインダク
タンス成分が高周波回路素子の特性に影響するなどの問
題があった。
この考案は上記のような問題点を解消するためになされ
たもので数多くのコンデンサ素子等を高周波集積回路素
子の近傍に短時間で半田付けができる高周波回路の実装
構造を得ることを目的とする。
たもので数多くのコンデンサ素子等を高周波集積回路素
子の近傍に短時間で半田付けができる高周波回路の実装
構造を得ることを目的とする。
この考案における高周波回路の実装構造は複数のコンデ
ンサ素子等を導体片上に半田付けしたのち，この導体片
を気密封止用ケース上の高周波集積回路素子の近傍に半
田付けしたものである。
ンサ素子等を導体片上に半田付けしたのち，この導体片
を気密封止用ケース上の高周波集積回路素子の近傍に半
田付けしたものである。
この考案においては，複数のコンデンサ素子等を気密封
止用ケースとは独立した導体片に予め半田付けしそれを
気密封止用ケースに半田付けするため高周波集積回路素
子が取付けられた気密封止用ケースをコンデンサ素子等
の半田付けのために加熱する時間が大巾に短縮され高周
波集積回路素子に与える影響を緩和する。
止用ケースとは独立した導体片に予め半田付けしそれを
気密封止用ケースに半田付けするため高周波集積回路素
子が取付けられた気密封止用ケースをコンデンサ素子等
の半田付けのために加熱する時間が大巾に短縮され高周
波集積回路素子に与える影響を緩和する。
また，高周波回路素子とコンデンサ素子等の厚みが異な
る場合でも，前記導体片の厚みを変えることによって各
素子の高さをほぼ同じにでき，ワイヤボンディング時の
作業性が向上する。更に，ボンディングワイヤ長の増大
をもたらすことなく，高周波特性に優れた高周波回路素
子の実装構造を提供できる。
る場合でも，前記導体片の厚みを変えることによって各
素子の高さをほぼ同じにでき，ワイヤボンディング時の
作業性が向上する。更に，ボンディングワイヤ長の増大
をもたらすことなく，高周波特性に優れた高周波回路素
子の実装構造を提供できる。
第１図はこの考案の一実施例を示す図であり，(1)〜(6)
は上記従来装置と全く同一のものである。(7)は複数の
コンデンサ素子(2)を上面に半田付けするための導体片
でありコンデンサ素子(2)を半田付けした後，気密封止
用ケース(1)内に半田付けされる。
は上記従来装置と全く同一のものである。(7)は複数の
コンデンサ素子(2)を上面に半田付けするための導体片
でありコンデンサ素子(2)を半田付けした後，気密封止
用ケース(1)内に半田付けされる。
上記のように構成された高周波回路の実装構造において
は複数のコンデンサ素子(2)が予め半田付けされた導体
片(7)を，気密封止用ケース(3)に半田付けするため気密
封止用ケース(3)を加熱する時間が大巾に短縮されるの
で高周波集積回路素子に与える影響を緩和することにな
る。
は複数のコンデンサ素子(2)が予め半田付けされた導体
片(7)を，気密封止用ケース(3)に半田付けするため気密
封止用ケース(3)を加熱する時間が大巾に短縮されるの
で高周波集積回路素子に与える影響を緩和することにな
る。
この考案は以上説明したとおり，導体片に複数のコンデ
ンサ素子を半田付けし，それを気密封止用ケースに取付
けるという簡単な構造により，コンデンサ素子を直接気
密封止用ケースに半田付けするよりも気密封止用ケース
を加熱時間が大巾に短縮され，気密封止用ケース内の高
周波集積回路素子の加熱による損傷や品質の劣化を防止
できる効果がある。
ンサ素子を半田付けし，それを気密封止用ケースに取付
けるという簡単な構造により，コンデンサ素子を直接気
密封止用ケースに半田付けするよりも気密封止用ケース
を加熱時間が大巾に短縮され，気密封止用ケース内の高
周波集積回路素子の加熱による損傷や品質の劣化を防止
できる効果がある。
また、高周波回路素子とコンデンサ素子等の厚みが異な
る場合でも，前記導体片の厚みを変えることによって各
素子の高さをほぼ同じにでき，ワイヤボンディング時の
作業性が向上する。更に，ボンディングワイヤ長の増大
をもたらすことなく，高周波特性に優れた高周波回路素
子の実装構造を提供できる等の多大なる効果がある。
る場合でも，前記導体片の厚みを変えることによって各
素子の高さをほぼ同じにでき，ワイヤボンディング時の
作業性が向上する。更に，ボンディングワイヤ長の増大
をもたらすことなく，高周波特性に優れた高周波回路素
子の実装構造を提供できる等の多大なる効果がある。
本実施例においては，コンデンサ素子等を導体片に取り
つける際半田付けによって説明したが，半田より高い温
度で溶融するＡｕＳｎ等の共晶合金を用いる場合には，
半田付けによる場合より本考案の効果はより大となるこ
とは言うまでもない。
つける際半田付けによって説明したが，半田より高い温
度で溶融するＡｕＳｎ等の共晶合金を用いる場合には，
半田付けによる場合より本考案の効果はより大となるこ
とは言うまでもない。
第１図はこの考案の一実施例の高周波回路の実装構造を
示す図，第２図は従来の高周波回路の実装構造を示す図
である。 図において(1a)〜(1c)は高周波集積回路素子，(2)はコ
ンデンサ素子，(3)は気密封止用ケース，(4a)は高周波
信号用接続端子，(4b)はバイアス線路用端子，(5)はワ
イヤ，(6)はカバー，(7)は導体片である。 なお，各図中同一符号は同一または相当部分を示す。
示す図，第２図は従来の高周波回路の実装構造を示す図
である。 図において(1a)〜(1c)は高周波集積回路素子，(2)はコ
ンデンサ素子，(3)は気密封止用ケース，(4a)は高周波
信号用接続端子，(4b)はバイアス線路用端子，(5)はワ
イヤ，(6)はカバー，(7)は導体片である。 なお，各図中同一符号は同一または相当部分を示す。
───────────────────────────────────────────────────── フロントページの続き (72)考案者 原田 洋 神奈川県鎌倉市上町屋325番地 三菱電機 株式会社鎌倉製作所内 (56)参考文献 特公 昭60−43018（ＪＰ，Ｂ２)
Claims (1)
- 【請求項１】誘電体基板に高周波回路が形成されている
高周波集積回路素子と，上記高周波集積回路素子を収納
する気密封止用ケースと，高周波回路用バイアス線路へ
の高周波信号の漏れを阻止するコンデンサ素子等とを具
備し，上記高周波集積回路素子と上記コンデンサ素子等
をワイヤボンディングで接続した高周波回路の実装構造
において，複数の上記コンデンサ素子を予め半田付けし
た導体片を上記気密封止用ケース内に半田付けしたこと
を特徴とする高周波回路の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15064387U JPH069519Y2 (ja) | 1987-10-01 | 1987-10-01 | 高周波回路の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15064387U JPH069519Y2 (ja) | 1987-10-01 | 1987-10-01 | 高周波回路の実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6457657U JPS6457657U (ja) | 1989-04-10 |
| JPH069519Y2 true JPH069519Y2 (ja) | 1994-03-09 |
Family
ID=31423970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15064387U Expired - Lifetime JPH069519Y2 (ja) | 1987-10-01 | 1987-10-01 | 高周波回路の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH069519Y2 (ja) |
-
1987
- 1987-10-01 JP JP15064387U patent/JPH069519Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6457657U (ja) | 1989-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001196488A (ja) | 電子部品装置及びその製造方法 | |
| JPH03225854A (ja) | 半導体デバイス及びその製造方法 | |
| CN110140205B (zh) | 半导体装置 | |
| JP3201681B2 (ja) | 表面実装型混成集積回路装置 | |
| JP3816821B2 (ja) | 高周波用パワーモジュール基板及びその製造方法 | |
| JP2861956B2 (ja) | 高周波デバイスパッケージ及びその製造方法 | |
| US5243496A (en) | Molded case integrated circuit with a dynamic impedance reducing device | |
| JPH05343878A (ja) | 高密度回路モジュールの製造方法 | |
| JPH069519Y2 (ja) | 高周波回路の実装構造 | |
| JPS6348901A (ja) | マイクロ波デバイス | |
| JP2534881B2 (ja) | 気密封止回路装置 | |
| JP2792377B2 (ja) | 半導体装置 | |
| JP3445761B2 (ja) | 電子デバイス用セラミックパッケージ | |
| JPH0794619A (ja) | 混成集積回路装置 | |
| JPH01213018A (ja) | 弾性表面波ディバイスの構造 | |
| JP3191413B2 (ja) | 固体電解コンデンサ | |
| JPS61198656A (ja) | 半導体装置 | |
| JP2533997B2 (ja) | 半導体装置用ケ―ス | |
| JP2879503B2 (ja) | 面実装型電子回路装置 | |
| JPH0457357A (ja) | 集積回路装置 | |
| JPH0247109B2 (ja) | Jushifushigatamojuuru | |
| JP3051225B2 (ja) | 集積回路用パッケージ | |
| JP2975783B2 (ja) | リードフレームおよび半導体装置 | |
| JPH1041416A (ja) | 電子部品 | |
| JPH03263897A (ja) | 混成集積回路の実装方法 |