JPH03225854A - 半導体デバイス及びその製造方法 - Google Patents
半導体デバイス及びその製造方法Info
- Publication number
- JPH03225854A JPH03225854A JP2292206A JP29220690A JPH03225854A JP H03225854 A JPH03225854 A JP H03225854A JP 2292206 A JP2292206 A JP 2292206A JP 29220690 A JP29220690 A JP 29220690A JP H03225854 A JPH03225854 A JP H03225854A
- Authority
- JP
- Japan
- Prior art keywords
- gold
- semiconductor device
- plated
- protective cap
- nickel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims 5
- 230000004888 barrier function Effects 0.000 claims abstract description 22
- 229910000480 nickel oxide Inorganic materials 0.000 claims abstract description 20
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 claims abstract description 20
- 230000001681 protective effect Effects 0.000 claims abstract description 19
- 239000004593 Epoxy Substances 0.000 claims abstract description 12
- 238000005476 soldering Methods 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims abstract description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 22
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 16
- 239000010931 gold Substances 0.000 claims description 15
- 229910052737 gold Inorganic materials 0.000 claims description 15
- FRWYFWZENXDZMU-UHFFFAOYSA-N 2-iodoquinoline Chemical group C1=CC=CC2=NC(I)=CC=C21 FRWYFWZENXDZMU-UHFFFAOYSA-N 0.000 claims description 13
- LTPBRCUWZOMYOC-UHFFFAOYSA-N beryllium oxide Inorganic materials O=[Be] LTPBRCUWZOMYOC-UHFFFAOYSA-N 0.000 claims description 13
- 229910052759 nickel Inorganic materials 0.000 claims description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 7
- 239000010949 copper Substances 0.000 claims description 7
- 238000007747 plating Methods 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims description 2
- 239000000919 ceramic Substances 0.000 claims description 2
- 229910000833 kovar Inorganic materials 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 claims 2
- 239000012212 insulator Substances 0.000 claims 1
- 239000003990 capacitor Substances 0.000 abstract description 9
- 229910000679 solder Inorganic materials 0.000 abstract description 6
- 230000000149 penetrating effect Effects 0.000 abstract description 3
- 239000012530 fluid Substances 0.000 abstract 2
- 229910052790 beryllium Inorganic materials 0.000 abstract 1
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 abstract 1
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 239000012808 vapor phase Substances 0.000 description 3
- 239000010953 base metal Substances 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 1
- SKYGTJFKXUWZMD-UHFFFAOYSA-N ac1l2n4h Chemical compound [Co].[Co] SKYGTJFKXUWZMD-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6644—Packaging aspects of high-frequency amplifiers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
- H01L2924/30111—Impedance matching
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Die Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野コ
この発明は、流動及び気相はんだ付けに対する安定性を
向上させた高周波トランジスタ用バッゲージなとの半導
体デバイスに関するものである。
向上させた高周波トランジスタ用バッゲージなとの半導
体デバイスに関するものである。
[従来の技術]
ハイブリッド高周波パワー半導体デバイスく即ちパッケ
ージ)は、技術的によく知られているものである。特に
、そのような半導体デバイスは、トランジスタ及び入力
コンデンサを有している。
ージ)は、技術的によく知られているものである。特に
、そのような半導体デバイスは、トランジスタ及び入力
コンデンサを有している。
トランジスタ及び入力コンデンサは、リード・フレーム
体を有する酸化ベリリウム基板の適切にメタライズされ
た表面上に設けられている。リードフレーム体は、入力
部、出力部及び接地部(又は部材)を有するメタライズ
部分に接着されている。
体を有する酸化ベリリウム基板の適切にメタライズされ
た表面上に設けられている。リードフレーム体は、入力
部、出力部及び接地部(又は部材)を有するメタライズ
部分に接着されている。
トランジスタ及びコンデンサの能動領域から各リード部
まで、適当なワイヤ・ボンドが延びているのは、周知の
ことである。このようなハイブリッド デバイスは、入
力回路と、出力回路と、共通リート・インダクタンスを
持つ共通回路とを持つことが特徴て゛ある。
まで、適当なワイヤ・ボンドが延びているのは、周知の
ことである。このようなハイブリッド デバイスは、入
力回路と、出力回路と、共通リート・インダクタンスを
持つ共通回路とを持つことが特徴て゛ある。
酸化ベリリウム基板は、電気的には絶縁体であるが、熱
伝導率が高く、また通常は適当な重さの金属製のヒート
シンク上に設けられている。適当な接地線が、接地され
たヒートシンクに接続されている。さらに、入力回路及
び出力回路は、通常、絶縁基板上に設けられた金属導体
を有するマイクロストリップ導体を備えている。また、
絶縁基板のインピーダンスは、トランジスタの入力回路
及び出力回路のインピーダンスに整合されている。
伝導率が高く、また通常は適当な重さの金属製のヒート
シンク上に設けられている。適当な接地線が、接地され
たヒートシンクに接続されている。さらに、入力回路及
び出力回路は、通常、絶縁基板上に設けられた金属導体
を有するマイクロストリップ導体を備えている。また、
絶縁基板のインピーダンスは、トランジスタの入力回路
及び出力回路のインピーダンスに整合されている。
加えて、マイクロストリップ回路デバイスも、例えば金
属で被覆することにより、金属製のヒートシンクに接地
されている。
属で被覆することにより、金属製のヒートシンクに接地
されている。
高周波トランジスタ用パッケージなどの半導体デバイス
は、活性シリコン・デバイス上にエポキシにより密着(
シール)された保護キャップを有している。例えば流動
はんだ付けや気相はんだ付けなど、自動化された半導体
デバイスの組立技術は、エポキシの破壊、及び能動領域
へのはんだの侵入を起こすような温度・条件下で行われ
る。加えて、金めっきリード上にはんだ付けを行う際、
はんだ及びフラックスが分離して金に沿ってエボキシの
下に移動することがある。このため、他の総ての部品を
自動的に挿入し、はんだ付けした後に、半導体デバイス
だけは、基板に対して人手によりはんだ付けせざるを得
ない。
は、活性シリコン・デバイス上にエポキシにより密着(
シール)された保護キャップを有している。例えば流動
はんだ付けや気相はんだ付けなど、自動化された半導体
デバイスの組立技術は、エポキシの破壊、及び能動領域
へのはんだの侵入を起こすような温度・条件下で行われ
る。加えて、金めっきリード上にはんだ付けを行う際、
はんだ及びフラックスが分離して金に沿ってエボキシの
下に移動することがある。このため、他の総ての部品を
自動的に挿入し、はんだ付けした後に、半導体デバイス
だけは、基板に対して人手によりはんだ付けせざるを得
ない。
このため、組立工程を全自動化させる改良された半導体
デバイスが求められている。
デバイスが求められている。
[発明の概要]
この発明は、流動及び気相はんだ付けに対して優れた安
定性を示す半導体デバイスを得ることを目的とする。改
良された半導体デバイスでは、能動領域の近傍に能動領
域を囲んで設けられた酸化・ニッケル バリア・ストリ
ップにより、エポキシキャップ間の境界を越えてはんだ
が浸透するのが防止されている。このバリアは、ホトし
シスト材[)ト金めつき前にニッケル・リード又はニッ
ケル被覆リード上に配置することにより形成されている
。即ち、金めつきが施されていないニッケルの狭いリン
グ(又は環状)領域が、能動領域を囲む。
定性を示す半導体デバイスを得ることを目的とする。改
良された半導体デバイスでは、能動領域の近傍に能動領
域を囲んで設けられた酸化・ニッケル バリア・ストリ
ップにより、エポキシキャップ間の境界を越えてはんだ
が浸透するのが防止されている。このバリアは、ホトし
シスト材[)ト金めつき前にニッケル・リード又はニッ
ケル被覆リード上に配置することにより形成されている
。即ち、金めつきが施されていないニッケルの狭いリン
グ(又は環状)領域が、能動領域を囲む。
この非めっき領域は、半導体デバイスの組立中に酸化さ
れ、これにより酸化ニッケル バリア ストリップが形
成される。そして、保護キャップがエポキシによりリン
グ領域に取り付けられる。酸化ニッケル・バリア・スト
リップは、はんだの移動を抑え、これによりパッケージ
を完全(正常)な状態に保つ。
れ、これにより酸化ニッケル バリア ストリップが形
成される。そして、保護キャップがエポキシによりリン
グ領域に取り付けられる。酸化ニッケル・バリア・スト
リップは、はんだの移動を抑え、これによりパッケージ
を完全(正常)な状態に保つ。
[実施例]
第1図はこの発明の半導体デバイスのキャップを取り除
いた状態を示す平面図である。ベース部材である銅フラ
ンジ(10)と金めっきリード(12)とは、通常の取
付及び接続機能を果たしている。
いた状態を示す平面図である。ベース部材である銅フラ
ンジ(10)と金めっきリード(12)とは、通常の取
付及び接続機能を果たしている。
能動領域(14)は、トランシタ・チップ(16)及び
コンデンサ・チップ(18)、並びにコネクタ付きの金
めっきリード(12)を包含している。トランシタ チ
ンプ(16)とコンデンサ・チップ(18)は、通常金
線である適当なコオ・シタ(19)により、互いに接続
され、かつ金めっきリード(12)に接続されている。
コンデンサ・チップ(18)、並びにコネクタ付きの金
めっきリード(12)を包含している。トランシタ チ
ンプ(16)とコンデンサ・チップ(18)は、通常金
線である適当なコオ・シタ(19)により、互いに接続
され、かつ金めっきリード(12)に接続されている。
金めっきリード(12)上の酸化ニッケル・バリア・ス
トリップ(20)は、能動領域(14)を取り巻いてい
るリングのセグメントを形成するもの(図中ハツチング
部分)として示されている。そのリングのハツチングの
ない領域は、保護キャップ装着前にエポキシて覆われる
酸化ベノリウ11体(22)である。
トリップ(20)は、能動領域(14)を取り巻いてい
るリングのセグメントを形成するもの(図中ハツチング
部分)として示されている。そのリングのハツチングの
ない領域は、保護キャップ装着前にエポキシて覆われる
酸化ベノリウ11体(22)である。
第2図はこの発明による代表的なパッケージの外観を一
部断面で示す側面図である。銅フランジ(10)は、取
付用フし−ムとしてだけでなく、組み立てられた半導体
デバイスのヒートシンクとしても働く。ここて′、ベー
ス部材に適用される熱伝導性及び電気伝導性の材料であ
れば、鋼材の代用とすることができる。銅フランジ(1
0)上には、支持部材である酸化ベリリウム体(22)
が設けらtしている。酸化ベリリウム体く22)は、ト
ランジスタ・千lブ(16)、コンデンサ・チップ(1
8)及びコネクタク19)が設けられている金めつきリ
ード(リード フレーム)(12)と能動領域(14)
とを支持する支持部材として働く。酸化ベリリウム体(
22)は、−aに熱伝導性を有する電気絶縁tオからな
る支持部材であり、その下面にベース部1イか接合され
、その上面に薄い導電被覆が施され通常、金めつきリー
ド(12)は、コバール(kovar;商標名)(鉄/
コバルト)又はアロイ42(alloy42) にッ
ケル/鉄)を機械加工して形成される。金めっきリード
(12)のベース金属には、まずニッケル層が被覆され
、その上から金層が被覆されている。特に、その被覆層
の厚さは、約130〜300マイクロインチ(約3 X
10−3〜8X1(L3in+)程度である。金めつ
きり−ド(12)は、酸化ベリリウム体(22)上に設
けられ、トランジスタ チップ(16)に電気的に接続
されている。
部断面で示す側面図である。銅フランジ(10)は、取
付用フし−ムとしてだけでなく、組み立てられた半導体
デバイスのヒートシンクとしても働く。ここて′、ベー
ス部材に適用される熱伝導性及び電気伝導性の材料であ
れば、鋼材の代用とすることができる。銅フランジ(1
0)上には、支持部材である酸化ベリリウム体(22)
が設けらtしている。酸化ベリリウム体く22)は、ト
ランジスタ・千lブ(16)、コンデンサ・チップ(1
8)及びコネクタク19)が設けられている金めつきリ
ード(リード フレーム)(12)と能動領域(14)
とを支持する支持部材として働く。酸化ベリリウム体(
22)は、−aに熱伝導性を有する電気絶縁tオからな
る支持部材であり、その下面にベース部1イか接合され
、その上面に薄い導電被覆が施され通常、金めつきリー
ド(12)は、コバール(kovar;商標名)(鉄/
コバルト)又はアロイ42(alloy42) にッ
ケル/鉄)を機械加工して形成される。金めっきリード
(12)のベース金属には、まずニッケル層が被覆され
、その上から金層が被覆されている。特に、その被覆層
の厚さは、約130〜300マイクロインチ(約3 X
10−3〜8X1(L3in+)程度である。金めつ
きり−ド(12)は、酸化ベリリウム体(22)上に設
けられ、トランジスタ チップ(16)に電気的に接続
されている。
また、金めつきり−ド(12)は、酸化ベリリウム体(
22)上に設けられたコンデンサのような他の電子デバ
イスにも、電気的に接続されている。
22)上に設けられたコンデンサのような他の電子デバ
イスにも、電気的に接続されている。
能動領域(14)は、セラミック製の保護キャップ(2
4)により覆われている。この保護キャップ(24)は
、第2図の円(26)内に示すように、酸化ベリリウム
体く22)及び金めつきリード(12)に接着されてい
る。酸化ニッケル・バリア、ストリップ(20)上には
、エポキシ・プレフォーム(28)が置かれている。こ
の酸化ニッケル バリア・ストリップ(20)は、各金
めつきリード(12)上に設けられ、がつ流動はんだ付
けの際に保護キャップ(24)の下へのはんだの侵入を
防ぐためのバリアとして働く。
4)により覆われている。この保護キャップ(24)は
、第2図の円(26)内に示すように、酸化ベリリウム
体く22)及び金めつきリード(12)に接着されてい
る。酸化ニッケル・バリア、ストリップ(20)上には
、エポキシ・プレフォーム(28)が置かれている。こ
の酸化ニッケル バリア・ストリップ(20)は、各金
めつきリード(12)上に設けられ、がつ流動はんだ付
けの際に保護キャップ(24)の下へのはんだの侵入を
防ぐためのバリアとして働く。
第3図は第2図の円(26)の範囲の破断図てあり、保
護キャップ(24)はエポキシ・プレフォーム(28)
上に設けられている。このエポキシ・プレフォーム(2
8)は、金めっきり−ド(12〉上の酸化ニッケル バ
リア・ストリップ(20)上に設けられている。
護キャップ(24)はエポキシ・プレフォーム(28)
上に設けられている。このエポキシ・プレフォーム(2
8)は、金めっきり−ド(12〉上の酸化ニッケル バ
リア・ストリップ(20)上に設けられている。
この発明では、金めっきリードは、全体が企て覆われて
いるのではなく、半導体チップ側の端部近傍に狭いめっ
きされない領域を有している。この領域は、ニッケルの
一部がめっきされずに残るように、金めつきの際に金め
つきリードのベース金属にマスキングをすることにより
作られている。
いるのではなく、半導体チップ側の端部近傍に狭いめっ
きされない領域を有している。この領域は、ニッケルの
一部がめっきされずに残るように、金めつきの際に金め
つきリードのベース金属にマスキングをすることにより
作られている。
これにより露出したニッケルは、保護キャップの端部を
取り付けるのに十分な広さのものである。
取り付けるのに十分な広さのものである。
支持部材への半導体チップの取付時に、ニッケルの露出
した部分は急速に酸化される。この後、保護キャップは
酸化ニッケル・バリア・ストリップの上からエポキシ樹
脂により接着される。
した部分は急速に酸化される。この後、保護キャップは
酸化ニッケル・バリア・ストリップの上からエポキシ樹
脂により接着される。
この発明において金めっきリードを形成する際には、酸
化ニッケル・バリア ストリップを設けるのに十分な広
さの領域を、金めっきしないようにすることだけが必要
である。これは、透明フィールド・マスクを持つネガ・
レジスト、又は不透明フィールド、マスクを持っポジ・
レジストにより達成される。金めつきは、周知の方法に
より支持部材にはんだ付けされた状態のリードに対して
施すのが好ましい。
化ニッケル・バリア ストリップを設けるのに十分な広
さの領域を、金めっきしないようにすることだけが必要
である。これは、透明フィールド・マスクを持つネガ・
レジスト、又は不透明フィールド、マスクを持っポジ・
レジストにより達成される。金めつきは、周知の方法に
より支持部材にはんだ付けされた状態のリードに対して
施すのが好ましい。
なお、上記実施例及び添付図面ではこの発明の一実施例
を示したが、特許請求の範囲に示された範囲内及び半導
体デバイスの設計技術内で、種々の変更が可能であるの
は言うまでもない。
を示したが、特許請求の範囲に示された範囲内及び半導
体デバイスの設計技術内で、種々の変更が可能であるの
は言うまでもない。
第1図はこの発明の一実施例によるパッケージを示す平
面図、第2図は第1図のパッケージを示す側面図、第3
図は第2図に示すキャップからリード接続部の破断図で
ある。 図において、(10)は銅フランジ(ベース部材)、(
12)は金めつきリード、(16)はトランジスタ・チ
ップ(半導体チップ)、(18)はコンデンサ・チップ
(半導体チップ)、(20)は酸化ニッケル バリア・
ストリップ、(22)は酸化ベリリウム体く支持部材)
、(24)は保護キャップである。 なお、各図中、同一符号は同−又は相当部分を示す。 手続補正書(方式) 平成 3年
面図、第2図は第1図のパッケージを示す側面図、第3
図は第2図に示すキャップからリード接続部の破断図で
ある。 図において、(10)は銅フランジ(ベース部材)、(
12)は金めつきリード、(16)はトランジスタ・チ
ップ(半導体チップ)、(18)はコンデンサ・チップ
(半導体チップ)、(20)は酸化ニッケル バリア・
ストリップ、(22)は酸化ベリリウム体く支持部材)
、(24)は保護キャップである。 なお、各図中、同一符号は同−又は相当部分を示す。 手続補正書(方式) 平成 3年
Claims (11)
- (1)熱伝導性と導電性とを有しているベース部材、 下面が前記ベース部材に接合され、かつ上面に導電被覆
が設けられており、熱伝導性を有しているとともに、電
気的に絶縁体である支持部材、この支持部材上に設けら
れているとともに、前記導電被覆に電気的に接続されて
いる半導体チップ、 それぞれ前記支持部材の上面に設けられているとともに
、前記半導体チップに電気的に接続されており、かつそ
れぞれ前記半導体チップ側の端部の近傍に、保護キャッ
プの端部が取り付けられるのに適した大きさ及び形状の
酸化ニッケル・バリア・ストリップを有している複数の
金めっきリード、 並びに前記酸化ニッケル・バリア・ストリップの位置で
前記金めっきリードと前記支持部材とに密着されている
前記半導体チップのための保護キャップ を組み合わせて備えている半導体デバイス。 - (2)酸化ニッケル・バリア・ストリップの幅が、保護
キャップの壁厚よりも大きくなっている特許請求の範囲
第1項記載の半導体デバイス。 - (3)保護キャップが、ハーメチック・シールによるこ
となく、エポキシにより支持部材と金めっきリードとに
密着されている特許請求の範囲第1項記載の半導体デバ
イス。 - (4)支持部材が酸化ベリリウム体である特許請求の範
囲第1項記載の半導体デバイス。 - (5)ベース部材が銅から成形されている特許請求の範
囲第1項記載の半導体デバイス。 - (6)金めっきリードが、金めっきニッケル、金めっき
コバール及び金めっきアロイ42からなる群より選ばれ
たものである特許請求の範囲第1項記載の半導体デバイ
ス。 - (7)銅フランジ、 この銅フランジ上に設けられ、薄い金めっきを有してい
る酸化ベリリウム体、 この酸化ベリリウム体上に設けられているトランジスタ
・チップ、 前記酸化ベリリウム体上に設けられているとともに、前
記トランジスタ・チップに電気的に接続されており、か
つ前記トランジスタ・チップ側の端部の近傍に、酸化ニ
ッケル・バリア・ストリップを有している複数の金めっ
きリード、 及び端部が前記酸化ニッケル・バリア・ストリップに密
着され、前記トランジスタ・チップを覆うセラミック製
の保護キャップ を組み合わせて備えている半導体デバイス。 - (8)熱伝導性を有しているとともに、電気的に絶縁体
である支持部材上に、ニッケルめっきされた複数のリー
ドを設ける工程、 ホトレジスト材により前記リードの表面の一部を覆う工
程、 前記リードの表面の露出された部分に金めっきを施す工
程、 及び前記ホトレジスト材を除去し、前記リードの前記金
めっきが施されていない部分を露出させ、その部分のニ
ッケルを酸化し易くする工程 を含み、はんだ付けに対する安定性を向上させた半導体
デバイスの製造方法。 - (9)ニッケルが酸化するのに十分な温度で、半導体チ
ップを支持部材に取り付け、これによりリード上に酸化
ニッケル・バリア・ストリップを形成する工程をさらに
含んでいる特許請求の範囲第8項記載の半導体デバイス
の製造方法。 - (10)取付側端部をリード上の酸化ニッケル・バリア
・ストリップと接触させるための大きさ及び形状を有し
ている保護キャップにより、半導体チップを覆う工程を
さらに含んでいる特許請求の範囲第9項記載の半導体デ
バイスの製造方法。 - (11)保護キャップがリードと支持部材とにエポキシ
により密着される特許請求の範囲第10項記載の半導体
デバイスの製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US429,310 | 1989-10-31 | ||
US07/429,310 US5105260A (en) | 1989-10-31 | 1989-10-31 | Rf transistor package with nickel oxide barrier |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03225854A true JPH03225854A (ja) | 1991-10-04 |
Family
ID=23702697
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2292206A Pending JPH03225854A (ja) | 1989-10-31 | 1990-10-31 | 半導体デバイス及びその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US5105260A (ja) |
EP (1) | EP0426284B1 (ja) |
JP (1) | JPH03225854A (ja) |
KR (1) | KR100218588B1 (ja) |
DE (1) | DE69015969T2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06181266A (ja) * | 1992-12-11 | 1994-06-28 | Mitsubishi Electric Corp | 高周波帯ic用パッケージ |
JP2007281245A (ja) * | 2006-04-07 | 2007-10-25 | Mitsubishi Electric Corp | 電子装置 |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5155067A (en) * | 1991-03-26 | 1992-10-13 | Micron Technology, Inc. | Packaging for a semiconductor die |
US5259218A (en) * | 1991-09-19 | 1993-11-09 | Ellis Corporation | Force minimizing suspension system for rotary washer/extractors |
US5365108A (en) * | 1992-11-19 | 1994-11-15 | Sundstrand Corporation | Metal matrix composite semiconductor power switch assembly |
US6172412B1 (en) | 1993-10-08 | 2001-01-09 | Stratedge Corporation | High frequency microelectronics package |
KR960003516A (ko) * | 1994-06-10 | 1996-01-26 | 서두칠 | 레이저 용접을 이용한 니켈스트립 연결방법 |
US5957736A (en) * | 1997-11-19 | 1999-09-28 | Ddk Ltd. | Electronic part |
US6034429A (en) * | 1997-04-18 | 2000-03-07 | Amkor Technology, Inc. | Integrated circuit package |
US6117705A (en) * | 1997-04-18 | 2000-09-12 | Amkor Technology, Inc. | Method of making integrated circuit package having adhesive bead supporting planar lid above planar substrate |
US6340792B1 (en) * | 1997-04-30 | 2002-01-22 | Nec Corporation | Mold cap for semiconductor device mold package |
US6320757B1 (en) * | 2000-07-12 | 2001-11-20 | Advanced Semiconductor Engineering, Inc. | Electronic package |
JP4565727B2 (ja) * | 2000-10-10 | 2010-10-20 | 三洋電機株式会社 | 半導体装置の製造方法 |
US6621163B2 (en) * | 2000-11-09 | 2003-09-16 | Koninklijke Philips Electronics N.V. | Electronic device having an electronic component with a multi-layer cover, and method |
US6818477B2 (en) * | 2001-11-26 | 2004-11-16 | Powerwave Technologies, Inc. | Method of mounting a component in an edge-plated hole formed in a printed circuit board |
US7126217B2 (en) * | 2004-08-07 | 2006-10-24 | Texas Instruments Incorporated | Arrangement in semiconductor packages for inhibiting adhesion of lid to substrate while providing compression support |
US7582951B2 (en) * | 2005-10-20 | 2009-09-01 | Broadcom Corporation | Methods and apparatus for improved thermal performance and electromagnetic interference (EMI) shielding in leadframe integrated circuit (IC) packages |
US20070200210A1 (en) * | 2006-02-28 | 2007-08-30 | Broadcom Corporation | Methods and apparatus for improved thermal performance and electromagnetic interference (EMI) shielding in integrated circuit (IC) packages |
US7714453B2 (en) * | 2006-05-12 | 2010-05-11 | Broadcom Corporation | Interconnect structure and formation for package stacking of molded plastic area array package |
US8183680B2 (en) * | 2006-05-16 | 2012-05-22 | Broadcom Corporation | No-lead IC packages having integrated heat spreader for electromagnetic interference (EMI) shielding and thermal enhancement |
US7808087B2 (en) | 2006-06-01 | 2010-10-05 | Broadcom Corporation | Leadframe IC packages having top and bottom integrated heat spreaders |
US8581381B2 (en) | 2006-06-20 | 2013-11-12 | Broadcom Corporation | Integrated circuit (IC) package stacking and IC packages formed by same |
US8183687B2 (en) * | 2007-02-16 | 2012-05-22 | Broadcom Corporation | Interposer for die stacking in semiconductor packages and the method of making the same |
US7872335B2 (en) * | 2007-06-08 | 2011-01-18 | Broadcom Corporation | Lead frame-BGA package with enhanced thermal performance and I/O counts |
US20100164677A1 (en) * | 2008-12-29 | 2010-07-01 | Chin-Chi Yang | Fuse |
US8734657B2 (en) * | 2010-02-19 | 2014-05-27 | R.S.M. Electron Power, Inc. | Liquid barrier and method for making a liquid barrier |
CN102723320B (zh) * | 2012-06-07 | 2015-01-07 | 华为机器有限公司 | 一种电子元器件及一种射频功率放大器 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE202925C (ja) * | 1969-04-30 | 1900-01-01 | ||
US3364400A (en) * | 1964-10-22 | 1968-01-16 | Texas Instruments Inc | Microwave transistor package |
GB1130666A (en) * | 1966-09-30 | 1968-10-16 | Nippon Electric Co | A semiconductor device |
US3500066A (en) * | 1968-01-10 | 1970-03-10 | Bell Telephone Labor Inc | Radio frequency power transistor with individual current limiting control for thermally isolated regions |
US3626259A (en) * | 1970-07-15 | 1971-12-07 | Trw Inc | High-frequency semiconductor package |
US3753056A (en) * | 1971-03-22 | 1973-08-14 | Texas Instruments Inc | Microwave semiconductor device |
US3801882A (en) * | 1973-01-11 | 1974-04-02 | Us Navy | Thermo-electric mounting method for rf silicon power transistors |
US3936864A (en) * | 1973-05-18 | 1976-02-03 | Raytheon Company | Microwave transistor package |
US3908185A (en) * | 1974-03-06 | 1975-09-23 | Rca Corp | High frequency semiconductor device having improved metallized patterns |
US3996603A (en) * | 1974-10-18 | 1976-12-07 | Motorola, Inc. | RF power semiconductor package and method of manufacture |
US3999142A (en) * | 1975-11-12 | 1976-12-21 | The United States Of America As Represented By The Secretary Of The Army | Variable tuning and feedback on high power microwave transistor carrier amplifier |
US4161740A (en) * | 1977-11-07 | 1979-07-17 | Microwave Semiconductor Corp. | High frequency power transistor having reduced interconnection inductance and thermal resistance |
US4168507A (en) * | 1977-11-21 | 1979-09-18 | Motorola, Inc. | Structure and technique for achieving reduced inductive effect of undesired components of common lead inductance in a semiconductive RF power package |
JPS55111239A (en) * | 1979-02-22 | 1980-08-27 | Nippon Light Metal Co Ltd | Method and apparatus for producing panel |
US4261764A (en) * | 1979-10-01 | 1981-04-14 | The United States Of America As Represented By The United States Department Of Energy | Laser method for forming low-resistance ohmic contacts on semiconducting oxides |
JPS5871784A (ja) * | 1981-10-26 | 1983-04-28 | Hitachi Ltd | 固体カラ−ビデオカメラの同期信号発生回路 |
JPS58101442A (ja) | 1981-12-11 | 1983-06-16 | Hitachi Ltd | 電気的装置用基板 |
JPS58169652A (ja) * | 1982-03-31 | 1983-10-06 | Toshiba Corp | デ−タ転送制御装置 |
JPS58176921A (ja) * | 1982-04-12 | 1983-10-17 | Hitachi Ltd | 半導体基体およびその製法 |
US4649416A (en) * | 1984-01-03 | 1987-03-10 | Raytheon Company | Microwave transistor package |
JPS61231868A (ja) * | 1985-04-05 | 1986-10-16 | Fujitsu Ltd | リニアパルスモ−タの巻線方法 |
US4639760A (en) * | 1986-01-21 | 1987-01-27 | Motorola, Inc. | High power RF transistor assembly |
US4722137A (en) * | 1986-02-05 | 1988-02-02 | Hewlett-Packard Company | High frequency hermetically sealed package for solid-state components |
US4788627A (en) * | 1986-06-06 | 1988-11-29 | Tektronix, Inc. | Heat sink device using composite metal alloy |
JPH065699B2 (ja) * | 1987-09-16 | 1994-01-19 | 日本電気株式会社 | 半導体装置 |
-
1989
- 1989-10-31 US US07/429,310 patent/US5105260A/en not_active Ceased
-
1990
- 1990-08-30 DE DE69015969T patent/DE69015969T2/de not_active Expired - Fee Related
- 1990-08-30 EP EP19900309524 patent/EP0426284B1/en not_active Expired - Lifetime
- 1990-10-23 KR KR1019900017121A patent/KR100218588B1/ko not_active IP Right Cessation
- 1990-10-31 JP JP2292206A patent/JPH03225854A/ja active Pending
-
1994
- 1994-04-14 US US08/227,424 patent/USRE37082E1/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06181266A (ja) * | 1992-12-11 | 1994-06-28 | Mitsubishi Electric Corp | 高周波帯ic用パッケージ |
JP2007281245A (ja) * | 2006-04-07 | 2007-10-25 | Mitsubishi Electric Corp | 電子装置 |
Also Published As
Publication number | Publication date |
---|---|
EP0426284B1 (en) | 1995-01-11 |
KR100218588B1 (ko) | 1999-09-01 |
USRE37082E1 (en) | 2001-03-06 |
US5105260A (en) | 1992-04-14 |
DE69015969D1 (de) | 1995-02-23 |
EP0426284A1 (en) | 1991-05-08 |
KR910008814A (ko) | 1991-05-31 |
DE69015969T2 (de) | 1995-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH03225854A (ja) | 半導体デバイス及びその製造方法 | |
US4891687A (en) | Multi-layer molded plastic IC package | |
US4835120A (en) | Method of making a multilayer molded plastic IC package | |
US5578874A (en) | Hermetically self-sealing flip chip | |
US7268426B2 (en) | High-frequency chip packages | |
JPH11150225A (ja) | リードフレームベースの垂直相互接続パッケージ | |
GB2199988A (en) | Multi-layer molded plastic ic package | |
JP2861956B2 (ja) | 高周波デバイスパッケージ及びその製造方法 | |
JPH08321576A (ja) | リードフレームを実現する方法および集積回路ケーシング | |
EP0517967A1 (en) | High current hermetic package | |
JPH01168045A (ja) | 気密封止回路装置 | |
US3553828A (en) | Lead assembly structure for semiconductor devices | |
JP3048707B2 (ja) | 混成集積回路 | |
JP3210503B2 (ja) | マルチチップモジュールおよびその製造方法 | |
JPS61198656A (ja) | 半導体装置 | |
JPH07130900A (ja) | 半導体装置 | |
JPS623984B2 (ja) | ||
JP2000133745A (ja) | 半導体装置 | |
JP3011502B2 (ja) | 混成集積回路 | |
JP2583507B2 (ja) | 半導体実装回路装置 | |
GB1504663A (en) | Large area hybrid microcircuit assembly | |
JPH02267942A (ja) | 半導体チップの実装構造 | |
JPH05121577A (ja) | 高電流用密封パツケージ | |
JP3440136B2 (ja) | 集合電子部品 | |
JPH05211246A (ja) | リードレスチップキャリア型半導体装置 |