JPS61198656A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61198656A JPS61198656A JP60037860A JP3786085A JPS61198656A JP S61198656 A JPS61198656 A JP S61198656A JP 60037860 A JP60037860 A JP 60037860A JP 3786085 A JP3786085 A JP 3786085A JP S61198656 A JPS61198656 A JP S61198656A
- Authority
- JP
- Japan
- Prior art keywords
- resin substrate
- resin
- layer
- substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体チップを樹脂基板上に搭載する構造の
半導体装置に関するものである。
半導体装置に関するものである。
従来、半導体チップを樹脂基板上に搭載する構造の半導
体装置は、耐湿性が十分でないと言われ耐湿性の改善が
急務とされていた。
体装置は、耐湿性が十分でないと言われ耐湿性の改善が
急務とされていた。
一般に湿気による劣化は、半導体装置内部に浸入した水
分に半導体チップが侵される場合と樹脂基板が侵される
場合がある。半導体チップが侵される場合は、水分によ
ル半導体チップ上の配線や素子や構成する金属が侵され
たり、半導体チップ表面の絶縁抵抗が減少し、リーク不
良が生じる。
分に半導体チップが侵される場合と樹脂基板が侵される
場合がある。半導体チップが侵される場合は、水分によ
ル半導体チップ上の配線や素子や構成する金属が侵され
たり、半導体チップ表面の絶縁抵抗が減少し、リーク不
良が生じる。
樹脂基板が侵される場合は、主に絶縁抵抗の劣化による
リーク不良である。
リーク不良である。
半導体チップは、その表面に窒化膜を設けるなどによシ
大鴨に耐湿性を向上させている。それに対し、樹脂基板
では、配線上に電気絶縁層を設けるなどしているが、湿
気による絶縁性の劣化を十分に防ぐことが出来な（・で
いる。これは、樹脂基板や電気絶縁層の材質自体は、徐
々に改善されているものの、＃４脂基板上に設けられて
いる配線が小型化、多ピン化のために配線間隔を急速に
狭くしていることがその−因となっている。半導体チッ
プの劣化より樹脂基板上の配線間の絶縁不良の方が早く
発生する場合がある。
大鴨に耐湿性を向上させている。それに対し、樹脂基板
では、配線上に電気絶縁層を設けるなどしているが、湿
気による絶縁性の劣化を十分に防ぐことが出来な（・で
いる。これは、樹脂基板や電気絶縁層の材質自体は、徐
々に改善されているものの、＃４脂基板上に設けられて
いる配線が小型化、多ピン化のために配線間隔を急速に
狭くしていることがその−因となっている。半導体チッ
プの劣化より樹脂基板上の配線間の絶縁不良の方が早く
発生する場合がある。
また、半導体チップ？樹脂基板上に搭載する構造の半導
体装ｆｉｔは、基本的な構造材料が絶縁性の樹脂材料で
あるため、帯電しやすい。そのため、前記半導体装置に
静電気が発生し、その電界により半導体チップ上の素子
が破壊されたり、誤動作が発生したり、電気的な雑音が
生じたりしている。
体装ｆｉｔは、基本的な構造材料が絶縁性の樹脂材料で
あるため、帯電しやすい。そのため、前記半導体装置に
静電気が発生し、その電界により半導体チップ上の素子
が破壊されたり、誤動作が発生したり、電気的な雑音が
生じたりしている。
さらに、外部からの１を磁波１例えばテレビ等の′磁波
、電動機が動作するとき発生する電ｄｉ匝等も静電気と
同様の影＃を前記半導体装置におよぼしている。
、電動機が動作するとき発生する電ｄｉ匝等も静電気と
同様の影＃を前記半導体装置におよぼしている。
上述した従来の樹脂４板を用いた半導体装置では、十分
な耐湿性が得られず、利用分野において制限を受けてい
る。また、基本的材料が樹脂材料であるために帯亀しや
すく静電気により半導体チップの機能が損なわれる危険
性がある。さらに外部からの電気的影響（電磁波等）を
受けやすいなどの欠点があった。
な耐湿性が得られず、利用分野において制限を受けてい
る。また、基本的材料が樹脂材料であるために帯亀しや
すく静電気により半導体チップの機能が損なわれる危険
性がある。さらに外部からの電気的影響（電磁波等）を
受けやすいなどの欠点があった。
本発明の樹脂基板を用いた半導体装置は、樹脂基板上面
上の電気絶縁層上に金属層を有している。
上の電気絶縁層上に金属層を有している。
第１図は、本発明の第一の実施例を示す断面図である。
樹脂基板として予め両面に銅箔を張り付けであるガラス
・エポキシ基板１を用いた。片面にミーリング加工して
半導体チップを搭載するためのキャビティ部を形成する
。エツチングにより樹脂基板１の表面上にＣｕ配線パタ
ーン６ｆｔ形成する０キャビティ部内壁にもＣｕ層３１
を設ける。
・エポキシ基板１を用いた。片面にミーリング加工して
半導体チップを搭載するためのキャビティ部を形成する
。エツチングにより樹脂基板１の表面上にＣｕ配線パタ
ーン６ｆｔ形成する０キャビティ部内壁にもＣｕ層３１
を設ける。
ボンディングパット等の露出させる必要がある部分を除
いて、配線パターン６の上に電気絶縁層２１、樹脂基板
１の裏面上のＣｕ箔３３上にソルダーレジスト２３をス
クリーン印刷等により形成する。ソルダーレジストは、
半田がのらず、半田付けの温度に耐えられ、Ｃｕとの密
着が良いものであれば峙に制限はな〜・。電気絶縁層は
、電気絶縁性のものでマイグレーシランのないものを選
択すべきである。本実施例では、両方エポキシ系の熱硬
化性樹脂を用いた。次に、電気絶縁層２１の上にＣｕ層
３２を形成する。これは、Ｃｕ箔を加熱しながら圧着し
てもよし、′電気絶縁層２１が硬化する前に張り付けて
もよい。また、Ｃｕを電気絶縁層２１上に蒸着しても良
い。Ｃｕ層３１．３２゜３３に必要に応じてメッキを施
してもよいし、さらにＣｕ層３２．３３の上に電気絶縁
層２２．２３を設けてもよい。
いて、配線パターン６の上に電気絶縁層２１、樹脂基板
１の裏面上のＣｕ箔３３上にソルダーレジスト２３をス
クリーン印刷等により形成する。ソルダーレジストは、
半田がのらず、半田付けの温度に耐えられ、Ｃｕとの密
着が良いものであれば峙に制限はな〜・。電気絶縁層は
、電気絶縁性のものでマイグレーシランのないものを選
択すべきである。本実施例では、両方エポキシ系の熱硬
化性樹脂を用いた。次に、電気絶縁層２１の上にＣｕ層
３２を形成する。これは、Ｃｕ箔を加熱しながら圧着し
てもよし、′電気絶縁層２１が硬化する前に張り付けて
もよい。また、Ｃｕを電気絶縁層２１上に蒸着しても良
い。Ｃｕ層３１．３２゜３３に必要に応じてメッキを施
してもよいし、さらにＣｕ層３２．３３の上に電気絶縁
層２２．２３を設けてもよい。
半導体チップ７をキャビティ部に接着用の樹脂８（本実
施例は、熱硬化性エポキシ樹脂を用いた。）でマウント
する。次に半導体チップ７上のボンディングパットと樹
脂基板１上のボンディングパットと全ボンディングワイ
ヤー９を用いて電気的に接続する。次に金属キャップ５
（本実施例はニッケルメッキを施したコバール製を用い
た。）とＣｕ層３２間でロー材４（本実施例は、Ｓ ｎ
／ｐｂ共晶半田を用いた。）を用いて密封圧した。
施例は、熱硬化性エポキシ樹脂を用いた。）でマウント
する。次に半導体チップ７上のボンディングパットと樹
脂基板１上のボンディングパットと全ボンディングワイ
ヤー９を用いて電気的に接続する。次に金属キャップ５
（本実施例はニッケルメッキを施したコバール製を用い
た。）とＣｕ層３２間でロー材４（本実施例は、Ｓ ｎ
／ｐｂ共晶半田を用いた。）を用いて密封圧した。
第２図は、本発明の第二の実施例を示す断面図である。
ボンディングバット周辺に樹脂枠１０を設け、その内９
１Ｉｌを熱膨張係数がボンディングワイヤー９のそれぞ
れに近いエポキシ樹脂１２を選んでポツティングした。
１Ｉｌを熱膨張係数がボンディングワイヤー９のそれぞ
れに近いエポキシ樹脂１２を選んでポツティングした。
さらにその上に熱膨張係数が金属キャップ５のそれに近
いエポキシ樹脂１３をポツティングし、金属キャップ５
を取り付け、加熱する。
いエポキシ樹脂１３をポツティングし、金属キャップ５
を取り付け、加熱する。
以上のこと以外は、本発明の第１の実施例と同様である
。
。
第３図は、本発明の封止部の構造を示す断面図である。
第３図ｔａ）は、金属キャップ５とＣｕ層３２ｔ＝接触
させた後、上回を半田＆Ｃ漬することにより、ロー材４
で金属キャップ５とＣｕ箔３２間で密封封止金する実施
例である。
させた後、上回を半田＆Ｃ漬することにより、ロー材４
で金属キャップ５とＣｕ箔３２間で密封封止金する実施
例である。
第３図（ｂ）は、金属キャップ５の縁、あるいは縁から
少し内側の部分を全周に渡ってシーム溶接を行なうこと
で密封封止する実施例である。
少し内側の部分を全周に渡ってシーム溶接を行なうこと
で密封封止する実施例である。
第３図（Ｃ）は、セラミックキャップ１４に、接着用エ
ポキシ樹脂１５または、セラミックキャップ１４の接着
面にメタライズを設けておき低融点口−材を用いて、密
封封止をする実施例である。
ポキシ樹脂１５または、セラミックキャップ１４の接着
面にメタライズを設けておき低融点口−材を用いて、密
封封止をする実施例である。
第３図（ｄ）は１表面にＣｕ層３４を設けた樹脂キャッ
プ１６を用い、ロー材による密封封止をした実施例であ
る。樹脂キャップ１６は、Ｃｕ層３２との接触部分を少
し削って１校正部の強度を上げている。
プ１６を用い、ロー材による密封封止をした実施例であ
る。樹脂キャップ１６は、Ｃｕ層３２との接触部分を少
し削って１校正部の強度を上げている。
第４図（ａ）Ｕ、本発明の第三の実施例を示す断面図で
あシ、第４図（ｂ）は、＃！４図（ａ）の外部端子取り
付は部分の拡大図である。
あシ、第４図（ｂ）は、＃！４図（ａ）の外部端子取り
付は部分の拡大図である。
半導体装置の外部電気回路との′電気的に入出力のため
の外部端子１７が格子状になっており、外部端子１７を
樹脂基板１に設けた内側に配線６を設けた穴に取ジ付け
た後、樹脂基板１の表面に外部端子１７が隠れるように
電気絶縁層２１を設けること以外本発明のｉｌｌの実施
例と同様である。
の外部端子１７が格子状になっており、外部端子１７を
樹脂基板１に設けた内側に配線６を設けた穴に取ジ付け
た後、樹脂基板１の表面に外部端子１７が隠れるように
電気絶縁層２１を設けること以外本発明のｉｌｌの実施
例と同様である。
尚、一部の外部端子１７は、Ｃｕ層３３や電気絶縁層２
１を頁通し、Ｃｕ３２と電気的に接続されていてもよい
。こうすれば、その外部端子をグランドとすることでＣ
ｕ３２．３３６電磁遮蔽として利用でき、静電気による
障害や外部からの電磁波による影１＃を減少できる。
１を頁通し、Ｃｕ３２と電気的に接続されていてもよい
。こうすれば、その外部端子をグランドとすることでＣ
ｕ３２．３３６電磁遮蔽として利用でき、静電気による
障害や外部からの電磁波による影１＃を減少できる。
第４図ｔｃ＋は、前記第三の実施例において、樹脂基板
１の表面に外部端子１７が露出するように電気絶縁層２
１を設けた実施例である。
１の表面に外部端子１７が露出するように電気絶縁層２
１を設けた実施例である。
以上、説明したように本発明は、樹脂基板上に半導体チ
ップを取り付ける構造の半導体装置において、樹脂基板
上に少なくともボンディングバット、該ボンディングバ
ットと外部リードを電気的に接続する配懸、該配線上に
電気絶縁Ｍｔ設けており、該電気絶縁層上に金属層を設
けることにより、耐湿性を向上できる。
ップを取り付ける構造の半導体装置において、樹脂基板
上に少なくともボンディングバット、該ボンディングバ
ットと外部リードを電気的に接続する配懸、該配線上に
電気絶縁Ｍｔ設けており、該電気絶縁層上に金属層を設
けることにより、耐湿性を向上できる。
また、封止部に金属キャップを用い、前記金属層と該金
属キャップ間をロー材を用いて気密封止をすることによ
り、さらに耐湿性を向上することができる。
属キャップ間をロー材を用いて気密封止をすることによ
り、さらに耐湿性を向上することができる。
前記金５７１１ｗグランドと電気的に接続することによ
り、半導体装置外部からの電磁障害を防止することがで
きる。
り、半導体装置外部からの電磁障害を防止することがで
きる。
１ｇ１図は１本発明の第一の実施例を現わす主要部分断
面図、第２図は１本発明の第二の実施例を現わす主要部
分断面図、第３図は、キャップの取り付は部分を現わす
部分断面図、第４図は、本発明の実施例の外部リードの
取り付は部分を現わす断面図である。 １・・・・・・樹脂基板、２１．２３・・・・・・ソル
ダーレジスト、２２・・・・・・電気絶縁層、３１，３
２，３３．３４・・・Ｃｕ箔、４・・・・・・ロー材、
５・・・・・・金属キャップ、６・・・・・・配線、７
・−・・・半導体素子、８・・・・・・接着用樹脂、９
・・・・・・ポンディ／グワイヤー、１０・・・・・・
樹脂枠、１１・・・・・・接着用樹脂、１２・・・・・
・封入樹脂ｌ、１３・・・・・・封入樹脂２，１４・・
・・・・セラミックキャップ。 １５・・・・・・接着用樹脂、１６・・・・・・樹脂キ
ャップ、１７・・・・・・外部端子。 洛ｌ 図 第２図
面図、第２図は１本発明の第二の実施例を現わす主要部
分断面図、第３図は、キャップの取り付は部分を現わす
部分断面図、第４図は、本発明の実施例の外部リードの
取り付は部分を現わす断面図である。 １・・・・・・樹脂基板、２１．２３・・・・・・ソル
ダーレジスト、２２・・・・・・電気絶縁層、３１，３
２，３３．３４・・・Ｃｕ箔、４・・・・・・ロー材、
５・・・・・・金属キャップ、６・・・・・・配線、７
・−・・・半導体素子、８・・・・・・接着用樹脂、９
・・・・・・ポンディ／グワイヤー、１０・・・・・・
樹脂枠、１１・・・・・・接着用樹脂、１２・・・・・
・封入樹脂ｌ、１３・・・・・・封入樹脂２，１４・・
・・・・セラミックキャップ。 １５・・・・・・接着用樹脂、１６・・・・・・樹脂キ
ャップ、１７・・・・・・外部端子。 洛ｌ 図 第２図
Claims (2)
- （１）樹脂基板上に半導体チップを取り付け、封止する
構造の半導体装置において、樹脂基板上に少なくともボ
ンディングパット、該ボンディングパットと外部端子を
電気的に接続する配線。 該配線上に電気絶縁層、該電気絶縁層上に金属層を設け
ていることを特徴とする半導体装置。 - （２）半導体チップを取り付ける樹脂基板の面の反対側
の面に金属層を有することを特徴とする特許請求の範囲
第（１）項に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60037860A JPS61198656A (ja) | 1985-02-27 | 1985-02-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60037860A JPS61198656A (ja) | 1985-02-27 | 1985-02-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61198656A true JPS61198656A (ja) | 1986-09-03 |
Family
ID=12509299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60037860A Pending JPS61198656A (ja) | 1985-02-27 | 1985-02-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61198656A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61285926A (ja) * | 1985-06-12 | 1986-12-16 | 井関農機株式会社 | 脱穀排稈結束装置 |
| WO1996025763A3 (en) * | 1995-02-15 | 1996-11-07 | Ibm | Organic chip carriers for wire bond-type chips |
| JP2000243871A (ja) * | 1999-02-19 | 2000-09-08 | Towa Corp | 回路基板 |
| US6221694B1 (en) | 1999-06-29 | 2001-04-24 | International Business Machines Corporation | Method of making a circuitized substrate with an aperture |
-
1985
- 1985-02-27 JP JP60037860A patent/JPS61198656A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61285926A (ja) * | 1985-06-12 | 1986-12-16 | 井関農機株式会社 | 脱穀排稈結束装置 |
| WO1996025763A3 (en) * | 1995-02-15 | 1996-11-07 | Ibm | Organic chip carriers for wire bond-type chips |
| JP2000243871A (ja) * | 1999-02-19 | 2000-09-08 | Towa Corp | 回路基板 |
| US6221694B1 (en) | 1999-06-29 | 2001-04-24 | International Business Machines Corporation | Method of making a circuitized substrate with an aperture |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3009788B2 (ja) | 集積回路用パッケージ | |
| JPH03225854A (ja) | 半導体デバイス及びその製造方法 | |
| JPH02342A (ja) | 集積回路チツプ取付けおよびパツケ−ジ組立体 | |
| JP2000340687A (ja) | 半導体素子収納用パッケージ | |
| JP2534881B2 (ja) | 気密封止回路装置 | |
| JPS61198656A (ja) | 半導体装置 | |
| JPH0730215A (ja) | 混成集積回路装置 | |
| JP3446695B2 (ja) | 半導体装置 | |
| JPH0773110B2 (ja) | 半導体集積回路装置 | |
| JPH06334070A (ja) | 混成集積回路装置 | |
| JP2970075B2 (ja) | チップキャリヤ | |
| JPS623984B2 (ja) | ||
| JP3030605B2 (ja) | 半導体装置 | |
| JP2632100B2 (ja) | 混成集積回路装置 | |
| JPH1187575A (ja) | 半導体装置 | |
| JP2001094388A (ja) | Ｓａｗデバイス及びその製造方法 | |
| JP2771567B2 (ja) | 混成集積回路 | |
| JP3847220B2 (ja) | 配線基板 | |
| JP3051225B2 (ja) | 集積回路用パッケージ | |
| JP2779843B2 (ja) | 電子部品搭載用基板及び電子部品パッケージ | |
| JPS61245709A (ja) | 表面波フイルタの製造方法 | |
| JP3850338B2 (ja) | 配線基板 | |
| JPH06163812A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3722737B2 (ja) | 配線基板 | |
| JPH06104139A (ja) | セラミックチップ部品 |