JPH0683723A - 非同期標準バス信号値トレース装置 - Google Patents
非同期標準バス信号値トレース装置Info
- Publication number
- JPH0683723A JPH0683723A JP4232046A JP23204692A JPH0683723A JP H0683723 A JPH0683723 A JP H0683723A JP 4232046 A JP4232046 A JP 4232046A JP 23204692 A JP23204692 A JP 23204692A JP H0683723 A JPH0683723 A JP H0683723A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- standard bus
- signal value
- trace start
- trace
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】ＶＭＥバス等、非同期標準バスを備えて構成さ
れるバスシステムにおいて発生するフィールド・トラブ
ルを解析するために非同期標準バスの一部又は全部の信
号線の信号値をトレースする非同期標準バス信号値トレ
ース装置に関し、フィールド・トラブルの検出、解析を
効果的に行うことができるようにする。 【構成】トレース開始信号発生条件であるフリップフロ
ップ１１〜１３にラッチさせるべき比較信号値、コンパ
レータ１４〜１６に指定すべき比較演算子、論理式マッ
チ回路１７に指定すべき論理式を所望のモニタ時間が経
過する毎に自動的に変更する。
れるバスシステムにおいて発生するフィールド・トラブ
ルを解析するために非同期標準バスの一部又は全部の信
号線の信号値をトレースする非同期標準バス信号値トレ
ース装置に関し、フィールド・トラブルの検出、解析を
効果的に行うことができるようにする。 【構成】トレース開始信号発生条件であるフリップフロ
ップ１１〜１３にラッチさせるべき比較信号値、コンパ
レータ１４〜１６に指定すべき比較演算子、論理式マッ
チ回路１７に指定すべき論理式を所望のモニタ時間が経
過する毎に自動的に変更する。
Description
【０００１】
【産業上の利用分野】本発明は、ＶＭＥ（Versa Module
Euro-card）バス等、データの転送を非同期で行う標準
バス、いわゆる非同期標準バス（非同期システムバス）
を備えて構成されるバスシステムにおいて発生するフィ
ールド・トラブルを解析するために、非同期標準バスの
一部又は全部の信号線の信号値をトレースする非同期標
準バス信号値トレース装置に関する。
Euro-card）バス等、データの転送を非同期で行う標準
バス、いわゆる非同期標準バス（非同期システムバス）
を備えて構成されるバスシステムにおいて発生するフィ
ールド・トラブルを解析するために、非同期標準バスの
一部又は全部の信号線の信号値をトレースする非同期標
準バス信号値トレース装置に関する。
【０００２】ここに、標準バスを使用する場合には、シ
ステムの構成を標準バスに接続するボード（基板）単位
で行うことができるので、応用に合わせて柔軟にシステ
ムを構築、拡張し、少量多品種の要求に応えることがで
きる。
ステムの構成を標準バスに接続するボード（基板）単位
で行うことができるので、応用に合わせて柔軟にシステ
ムを構築、拡張し、少量多品種の要求に応えることがで
きる。
【０００３】ところで、標準バスには、ＣＰＵボード
や、メモリボードや、Ｉ／Ｏボード等、複数のボードが
接続されるが、同一製造メーカのボードのみが使用され
ることは殆どなく、複数の製造メーカのボードが使用さ
れることが一般的である。
や、メモリボードや、Ｉ／Ｏボード等、複数のボードが
接続されるが、同一製造メーカのボードのみが使用され
ることは殆どなく、複数の製造メーカのボードが使用さ
れることが一般的である。
【０００４】この場合、使用されるボードは、すべて標
準バスの規格を満足していなければならないが、細かな
規格の部分については、製造メーカの間に解釈、設計の
違いがある。
準バスの規格を満足していなければならないが、細かな
規格の部分については、製造メーカの間に解釈、設計の
違いがある。
【０００５】このため、標準バス中、特に、非同期標準
バスを備えたバスシステムにおいては、フィールド・ト
ラブルが稀に発生することがあり、この解析が重要な課
題となっている。
バスを備えたバスシステムにおいては、フィールド・ト
ラブルが稀に発生することがあり、この解析が重要な課
題となっている。
【０００６】
【従来の技術】従来、非同期標準バスシステムにおいて
発生するフィールド・トラブルの解析は、ＩＣＥ（in c
ircuit emulater）やロジック・アナライザを使用して
非同期標準バスの信号線を１本、１本測定し、各信号の
タイミングを詳細にモニタすることにより行われてい
た。
発生するフィールド・トラブルの解析は、ＩＣＥ（in c
ircuit emulater）やロジック・アナライザを使用して
非同期標準バスの信号線を１本、１本測定し、各信号の
タイミングを詳細にモニタすることにより行われてい
た。
【０００７】
【発明が解決しようとする課題】しかし、このＩＣＥや
ロジック・アナライザを使用する方法は、制御信号等、
フィールド・トラブルの解析に必要な非標準バスの複数
の信号線の信号値を同時に記録することができないた
め、フィールド・トラブルの解析を効果的に行うことが
できないという問題点を有していた。
ロジック・アナライザを使用する方法は、制御信号等、
フィールド・トラブルの解析に必要な非標準バスの複数
の信号線の信号値を同時に記録することができないた
め、フィールド・トラブルの解析を効果的に行うことが
できないという問題点を有していた。
【０００８】そこで、近年、フィールド・トラブルの解
析に必要な非標準バスの複数の信号線の信号値を常時モ
ニタし、これら信号線の信号値がトレースすべき条件に
合致した場合、これら信号線の信号値をトレースするト
レース手段を非同期標準バスに接続し得るボードに搭載
し、このトレース手段にトレースされた信号線の信号値
を解析する方法がフィールド・トラブルの解析に有望な
方法として提案されている。
析に必要な非標準バスの複数の信号線の信号値を常時モ
ニタし、これら信号線の信号値がトレースすべき条件に
合致した場合、これら信号線の信号値をトレースするト
レース手段を非同期標準バスに接続し得るボードに搭載
し、このトレース手段にトレースされた信号線の信号値
を解析する方法がフィールド・トラブルの解析に有望な
方法として提案されている。
【０００９】しかし、この提案されている方法では、フ
ィールド・トラブルの解析に必要な非標準バスの複数の
信号線の信号値のトレースを開始するトレース開始条件
が固定され、トレース開始条件に自由度がないために、
稀に発生するフィールド・トラブルの検出、解析には必
ずしも有効ではないという問題点があった。
ィールド・トラブルの解析に必要な非標準バスの複数の
信号線の信号値のトレースを開始するトレース開始条件
が固定され、トレース開始条件に自由度がないために、
稀に発生するフィールド・トラブルの検出、解析には必
ずしも有効ではないという問題点があった。
【００１０】本発明は、かかる点に鑑み、フィールド・
トラブルの検出、解析を効果的に行うことができるよう
にした非同期標準バス信号値トレース装置を提供するこ
とを目的とする。
トラブルの検出、解析を効果的に行うことができるよう
にした非同期標準バス信号値トレース装置を提供するこ
とを目的とする。
【００１１】
【課題を解決するための手段】図１は本発明の原理説明
図であり、本発明による非同期標準バス信号値トレース
装置は、非同期標準バス１の一部又は全部の信号線の信
号値をモニタし、非同期標準バス１の一部又は全部の信
号線の信号値が可変可能とされたトレース開始信号発生
条件に合致した場合に、トレース開始信号（トレース・
トリガ）を発生する非同期標準バス・モニタ手段２と、
この非同期標準バス・モニタ手段２からトレース開始信
号が発生された場合、非同期標準バス１の一部又は全部
の信号線の信号値を１回又は複数回にわたってサンプリ
ングして記憶する非同期標準バス信号値記憶手段３とを
備えて構成される。なお、４は内部バスである。
図であり、本発明による非同期標準バス信号値トレース
装置は、非同期標準バス１の一部又は全部の信号線の信
号値をモニタし、非同期標準バス１の一部又は全部の信
号線の信号値が可変可能とされたトレース開始信号発生
条件に合致した場合に、トレース開始信号（トレース・
トリガ）を発生する非同期標準バス・モニタ手段２と、
この非同期標準バス・モニタ手段２からトレース開始信
号が発生された場合、非同期標準バス１の一部又は全部
の信号線の信号値を１回又は複数回にわたってサンプリ
ングして記憶する非同期標準バス信号値記憶手段３とを
備えて構成される。なお、４は内部バスである。
【００１２】ここに、非同期標準バス・モニタ手段２
は、例えば、非同期標準バス１の一部又は全部の信号線
を複数のグループにグループ化し、各グループの信号線
の信号値と比較すべき可変可能な信号値を各グループ毎
に格納する比較信号値格納手段５1、５2・・・５nと、
どのような比較演算を行うかを示す可変可能な比較演算
子信号に従って、比較信号値格納手段５1、５2・・・５
nに格納されている比較信号値と、対応するグループの
信号線の信号値とを比較する信号値比較手段６1、６2・
・・６nと、これら信号値比較手段６1、６2・・・６nか
ら出力される信号値比較結果のうち、どの信号値比較結
果がトレース開始信号発生条件に合致した場合にトレー
ス開始信号を発生するかを示す可変可能な論理式に従っ
て、トレース開始信号を発生するトレース開始信号発生
手段７とを備えて構成される。
は、例えば、非同期標準バス１の一部又は全部の信号線
を複数のグループにグループ化し、各グループの信号線
の信号値と比較すべき可変可能な信号値を各グループ毎
に格納する比較信号値格納手段５1、５2・・・５nと、
どのような比較演算を行うかを示す可変可能な比較演算
子信号に従って、比較信号値格納手段５1、５2・・・５
nに格納されている比較信号値と、対応するグループの
信号線の信号値とを比較する信号値比較手段６1、６2・
・・６nと、これら信号値比較手段６1、６2・・・６nか
ら出力される信号値比較結果のうち、どの信号値比較結
果がトレース開始信号発生条件に合致した場合にトレー
ス開始信号を発生するかを示す可変可能な論理式に従っ
て、トレース開始信号を発生するトレース開始信号発生
手段７とを備えて構成される。
【００１３】
【作用】本発明においては、非同期標準バス１の一部又
は全部の信号線の信号値を１回又は複数回にわたってサ
ンプリングして非同期標準バス信号値記憶手段３に記憶
させる場合のトレース開始信号発生条件は可変可能とさ
れているので、稀に発生するフィールド・トラブルの検
出、解析を効果的に行うことができる。
は全部の信号線の信号値を１回又は複数回にわたってサ
ンプリングして非同期標準バス信号値記憶手段３に記憶
させる場合のトレース開始信号発生条件は可変可能とさ
れているので、稀に発生するフィールド・トラブルの検
出、解析を効果的に行うことができる。
【００１４】
【実施例】以下、図２〜図５を参照して、本発明の一実
施例につき、ＶＭＥバスを備えてなるバスシステムに使
用できるようにした非同期標準バス信号値トレース装置
を例にして説明する。
施例につき、ＶＭＥバスを備えてなるバスシステムに使
用できるようにした非同期標準バス信号値トレース装置
を例にして説明する。
【００１５】図２及び図３は本発明の一実施例の要部を
ＶＭＥバスと共に分図して示す図であり、本実施例の非
同期標準バス信号値トレース装置はＶＭＥバスに接続さ
れるボードとして構成されるものである。
ＶＭＥバスと共に分図して示す図であり、本実施例の非
同期標準バス信号値トレース装置はＶＭＥバスに接続さ
れるボードとして構成されるものである。
【００１６】図２において、８はＶＭＥバス、９はコン
トローラをなすワンチップマイクロコンピュータ（以
下、ワンチップマイコンという）であり、本実施例で
は、ＶＭＥバス８を構成する信号線は、３つのグループ
に分けられ、モニタされる。
トローラをなすワンチップマイクロコンピュータ（以
下、ワンチップマイコンという）であり、本実施例で
は、ＶＭＥバス８を構成する信号線は、３つのグループ
に分けられ、モニタされる。
【００１７】例えば、ＶＭＥバス８を構成する信号線を
３つのグループに分ける方法としては、ＶＭＥバス８を
構成する信号線を制御信号線のグループ、アドレス信号
線のグループ及びデータ線のグループに分ける方法や、
アドレス信号やデータ信号はモニタせず、制御信号線の
みを３つのグループに分ける方法等がある。
３つのグループに分ける方法としては、ＶＭＥバス８を
構成する信号線を制御信号線のグループ、アドレス信号
線のグループ及びデータ線のグループに分ける方法や、
アドレス信号やデータ信号はモニタせず、制御信号線の
みを３つのグループに分ける方法等がある。
【００１８】また、１０はドライバ、１１はワンチップ
マイコン９からドライバ１０を介して供給されるＶＭＥ
バス８の第１グループの信号線の信号値と比較すべき信
号値を第１条件セット信号に同期してラッチするフリッ
プフロップである。
マイコン９からドライバ１０を介して供給されるＶＭＥ
バス８の第１グループの信号線の信号値と比較すべき信
号値を第１条件セット信号に同期してラッチするフリッ
プフロップである。
【００１９】また、１２はワンチップマイコン９からド
ライバ１０を介して供給されるＶＭＥバス８の第２グル
ープの信号線の信号値と比較すべき信号値を第２条件セ
ット信号に同期してラッチするフリップフロップであ
る。
ライバ１０を介して供給されるＶＭＥバス８の第２グル
ープの信号線の信号値と比較すべき信号値を第２条件セ
ット信号に同期してラッチするフリップフロップであ
る。
【００２０】また、１３はワンチップマイコン９からド
ライバ１０を介して供給されるＶＭＥバス８の第３グル
ープの信号線の信号値と比較すべき信号値を第３条件セ
ット信号に同期してラッチするフリップフロップであ
る。
ライバ１０を介して供給されるＶＭＥバス８の第３グル
ープの信号線の信号値と比較すべき信号値を第３条件セ
ット信号に同期してラッチするフリップフロップであ
る。
【００２１】また、１４はフリップフロップ１１にラッ
チされている信号値とＶＭＥバス８の第１グループの信
号線の信号値とをワンチップマイコン９から指定された
比較演算子に従って比較するコンパレータである。
チされている信号値とＶＭＥバス８の第１グループの信
号線の信号値とをワンチップマイコン９から指定された
比較演算子に従って比較するコンパレータである。
【００２２】また、１５はフリップフロップ１２にラッ
チされている信号値とＶＭＥバス８の第２グループの信
号線の信号値とをワンチップマイコン９から指定された
比較演算子に従って比較するコンパレータである。
チされている信号値とＶＭＥバス８の第２グループの信
号線の信号値とをワンチップマイコン９から指定された
比較演算子に従って比較するコンパレータである。
【００２３】また、１６はフリップフロップ１３にラッ
チされている信号値とＶＭＥバス８の第３グループの信
号線の信号値とをワンチップマイコン９から指定された
比較演算子に従って比較するコンパレータである。
チされている信号値とＶＭＥバス８の第３グループの信
号線の信号値とをワンチップマイコン９から指定された
比較演算子に従って比較するコンパレータである。
【００２４】また、１７はワンチップマイコン９から指
定された論理式に従ってコンパレータ１４〜１６から出
力される比較結果がトレース開始信号発生条件に合致す
るか否かを判定し、合致する場合には、トレース開始信
号を発生する論理式マッチ回路である。
定された論理式に従ってコンパレータ１４〜１６から出
力される比較結果がトレース開始信号発生条件に合致す
るか否かを判定し、合致する場合には、トレース開始信
号を発生する論理式マッチ回路である。
【００２５】ここに、コンパレータ１４の比較結果を
Ａ、コンパレータ１５の比較結果をＢ、コンパレータ１
６の比較結果をＣとすれば、論理式は、例えば、数１、
数２、数３、数４又は数５に示すように指定される。
Ａ、コンパレータ１５の比較結果をＢ、コンパレータ１
６の比較結果をＣとすれば、論理式は、例えば、数１、
数２、数３、数４又は数５に示すように指定される。
【００２６】
【数１】
【００２７】
【数２】
【００２８】
【数３】
【００２９】
【数４】
【００３０】
【数５】
【００３１】ここに、数１の論理式は、コンパレータ１
５、１６の比較結果は無視し、コンパレータ１４の比較
結果がトレース開始信号発生条件に合致した場合、トレ
ース開始信号を発生すべきとする内容を示している。
５、１６の比較結果は無視し、コンパレータ１４の比較
結果がトレース開始信号発生条件に合致した場合、トレ
ース開始信号を発生すべきとする内容を示している。
【００３２】また、数２の論理式は、コンパレータ１６
の比較結果を無視し、コンパレータ１４の比較結果又は
コンパレータ１５の比較結果がトレース開始信号発生条
件に合致した場合には、トレース開始信号を発生すべき
とする内容を示している。
の比較結果を無視し、コンパレータ１４の比較結果又は
コンパレータ１５の比較結果がトレース開始信号発生条
件に合致した場合には、トレース開始信号を発生すべき
とする内容を示している。
【００３３】また、数３の論理式は、コンパレータ１６
の比較結果を無視し、コンパレータ１４の比較結果及び
コンパレータ１５の比較結果がトレース開始信号発生条
件に合致した場合には、トレース開始信号を発生すべき
とする内容を示している。
の比較結果を無視し、コンパレータ１４の比較結果及び
コンパレータ１５の比較結果がトレース開始信号発生条
件に合致した場合には、トレース開始信号を発生すべき
とする内容を示している。
【００３４】また、数４の論理式は、コンパレータ１４
の比較結果又はコンパレータ１５の比較結果及びコンパ
レータ１６の比較結果がトレース開始信号発生条件に合
致した場合には、トレース開始信号を発生すべきとする
内容を示している。
の比較結果又はコンパレータ１５の比較結果及びコンパ
レータ１６の比較結果がトレース開始信号発生条件に合
致した場合には、トレース開始信号を発生すべきとする
内容を示している。
【００３５】また、数５の論理式は、コンパレータ１４
の比較結果及びコンパレータ１５の比較結果又はコンパ
レータ１６の比較結果がトレース開始信号発生条件に合
致した場合には、トレース開始信号を発生すべきとする
内容を示している。
の比較結果及びコンパレータ１５の比較結果又はコンパ
レータ１６の比較結果がトレース開始信号発生条件に合
致した場合には、トレース開始信号を発生すべきとする
内容を示している。
【００３６】また、１８は論理式マッチ回路１７から出
力されるトレース開始信号や、ワンチップマイコン９か
ら供給されるトレースコントロール信号等に基づいてメ
モリ群セレクト信号／ＣＳＭＥＭ、カウンタ・クロック
／ＣＮＴ、ライト・イネーブル信号／ＷＥ等を出力する
タイミング・シーケンス回路である。
力されるトレース開始信号や、ワンチップマイコン９か
ら供給されるトレースコントロール信号等に基づいてメ
モリ群セレクト信号／ＣＳＭＥＭ、カウンタ・クロック
／ＣＮＴ、ライト・イネーブル信号／ＷＥ等を出力する
タイミング・シーケンス回路である。
【００３７】また、図３において、１９はＶＭＥバス８
からアドレス信号を入力する入力ドライバ、２０はＶＭ
Ｅバス８からデータ信号を入力する入力ドライバ、２１
はＶＭＥバス８から制御信号を入力する入力ドライバで
ある。
からアドレス信号を入力する入力ドライバ、２０はＶＭ
Ｅバス８からデータ信号を入力する入力ドライバ、２１
はＶＭＥバス８から制御信号を入力する入力ドライバで
ある。
【００３８】また、２２は入力ドライバ１９を介して入
力されるアドレス信号の信号値を記憶するメモリ、２３
は入力ドライバ２０を介して入力されるデータ信号を記
憶するメモリ、２４は入力ドライバ２１を介して入力さ
れる制御信号を記憶するメモリである。
力されるアドレス信号の信号値を記憶するメモリ、２３
は入力ドライバ２０を介して入力されるデータ信号を記
憶するメモリ、２４は入力ドライバ２１を介して入力さ
れる制御信号を記憶するメモリである。
【００３９】なお、これらメモリ２２、２３、２４は、
メモリ群セレクト信号／ＣＳＭＥＭ＝「Ｌ」、読出しイ
ネーブル信号／ＯＥ＝「Ｈ」、書込みイネーブル信号／
ＷＥ＝「Ｌ」の場合に記憶動作を行うように構成されて
いる。
メモリ群セレクト信号／ＣＳＭＥＭ＝「Ｌ」、読出しイ
ネーブル信号／ＯＥ＝「Ｈ」、書込みイネーブル信号／
ＷＥ＝「Ｌ」の場合に記憶動作を行うように構成されて
いる。
【００４０】また、２５はメモリ２２から出力されたア
ドレス信号の信号値を増幅するドライバ、２６はメモリ
２３から出力されたデータ信号の信号値を増幅するドラ
イバ、２７はメモリ２４から出力された制御信号の信号
値を増幅するドライバである。
ドレス信号の信号値を増幅するドライバ、２６はメモリ
２３から出力されたデータ信号の信号値を増幅するドラ
イバ、２７はメモリ２４から出力された制御信号の信号
値を増幅するドライバである。
【００４１】なお、これらドライバ２５、２６、２７
は、書込み時、書込みイネーブル信号／ＷＥ＝「Ｈ」で
ＯＦＦ、読出し時は、書込みイネーブル信号／ＷＥ＝
「Ｌ」でＯＮとされる。
は、書込み時、書込みイネーブル信号／ＷＥ＝「Ｈ」で
ＯＦＦ、読出し時は、書込みイネーブル信号／ＷＥ＝
「Ｌ」でＯＮとされる。
【００４２】また、２８、２９はドライバであり、書込
み時、ワンチップマイコン９から出力されるアドレス
（サンプリング・アドレス）は、これらドライバ２８、
２９を介してメモリ２２〜２４に伝送される。
み時、ワンチップマイコン９から出力されるアドレス
（サンプリング・アドレス）は、これらドライバ２８、
２９を介してメモリ２２〜２４に伝送される。
【００４３】また、３０は双方向性のドライバ、３１は
フリップフロップ、３２はカウンタ、３３、３４は一方
向性のドライバであり、双方向性のドライバ３０は、ワ
ンチップマイコン９から出力されるリード信号／ＲＤに
より方向が制御される。
フリップフロップ、３２はカウンタ、３３、３４は一方
向性のドライバであり、双方向性のドライバ３０は、ワ
ンチップマイコン９から出力されるリード信号／ＲＤに
より方向が制御される。
【００４４】また、フリップフロップ３１は、ワンチッ
プマイコン９から出力されるカウンタ３２の初期値をラ
ッチするフリップフロップであり、カウンタ３２は、こ
のフリップフロップ３１にラッチされた初期値にセット
される。
プマイコン９から出力されるカウンタ３２の初期値をラ
ッチするフリップフロップであり、カウンタ３２は、こ
のフリップフロップ３１にラッチされた初期値にセット
される。
【００４５】ここに、読出し時、カウンタ３２のカウン
ト値は、ドライバ３３を介してメモリ２２〜２４に対し
て伝送される。なお、ドライバ３４は、カウンタ３２の
値を知る（ワンチップマイコン９に伝送する）場合に使
用される。
ト値は、ドライバ３３を介してメモリ２２〜２４に対し
て伝送される。なお、ドライバ３４は、カウンタ３２の
値を知る（ワンチップマイコン９に伝送する）場合に使
用される。
【００４６】なお、３５は１６ＭＨｚのクロックを発生
するクロック発生回路、３６はインバータ、３７は１６
ＭＨｚのクロックを８ＭＨｚのクロックに分周するフリ
ップフロップ、３８はドライバ、３９は外部装置、例え
ば、モニタや、プリンタ等との接続を図るコネクタであ
る。
するクロック発生回路、３６はインバータ、３７は１６
ＭＨｚのクロックを８ＭＨｚのクロックに分周するフリ
ップフロップ、３８はドライバ、３９は外部装置、例え
ば、モニタや、プリンタ等との接続を図るコネクタであ
る。
【００４７】ここに、図４は本実施例におけるトレース
開始信号発生条件を設定する手順を示すフローチャート
であり、本実施例で、まず、ＶＭＥバス８の第１グルー
プの信号線の信号値と比較すべき信号値をワンチップマ
イコン９からドライバ１０を介してフリップフロップ１
１に伝送してラッチさせる（ステップＰ１）。
開始信号発生条件を設定する手順を示すフローチャート
であり、本実施例で、まず、ＶＭＥバス８の第１グルー
プの信号線の信号値と比較すべき信号値をワンチップマ
イコン９からドライバ１０を介してフリップフロップ１
１に伝送してラッチさせる（ステップＰ１）。
【００４８】次に、ＶＭＥバス８の第２グループの信号
線の信号値と比較すべき信号値をワンチップマイコン９
からドライバ１０を介してフリップフロップ１２に伝送
してラッチさせる（ステップＰ２）。
線の信号値と比較すべき信号値をワンチップマイコン９
からドライバ１０を介してフリップフロップ１２に伝送
してラッチさせる（ステップＰ２）。
【００４９】次に、ＶＭＥバス８の第３グループの信号
線の信号値と比較すべき信号値をワンチップマイコン９
からドライバ１０を介してフリップフロップ１３に伝送
してラッチさせる（ステップＰ３）。
線の信号値と比較すべき信号値をワンチップマイコン９
からドライバ１０を介してフリップフロップ１３に伝送
してラッチさせる（ステップＰ３）。
【００５０】次に、ワンチップマイコン９からコンパレ
ータ１４〜１６に対して比較演算子信号を伝送して比較
演算子を指定し（ステップＰ４）、続いて、ワンチップ
マイコン９から論理式マッチ回路１７に対して論理式信
号を伝送して論理式を指定し（ステップＰ５）、これに
より、トレース開始信号発生条件の設定が終了する。
ータ１４〜１６に対して比較演算子信号を伝送して比較
演算子を指定し（ステップＰ４）、続いて、ワンチップ
マイコン９から論理式マッチ回路１７に対して論理式信
号を伝送して論理式を指定し（ステップＰ５）、これに
より、トレース開始信号発生条件の設定が終了する。
【００５１】また、図５は本実施例の主要な動作を示す
フローチャートであり、本実施例では、まず、トレース
開始信号の待ち状態か否かが判断され（ステップＮ
１）、トレース開始信号の待ち状態ではない場合（ステ
ップＮ１でＮＯの場合）には、初期設定が行われ（ステ
ップＮ２）、続いて、図４に示す手順に従ってトレース
開始信号発生条件の設定が行われる（ステップＮ３）。
フローチャートであり、本実施例では、まず、トレース
開始信号の待ち状態か否かが判断され（ステップＮ
１）、トレース開始信号の待ち状態ではない場合（ステ
ップＮ１でＮＯの場合）には、初期設定が行われ（ステ
ップＮ２）、続いて、図４に示す手順に従ってトレース
開始信号発生条件の設定が行われる（ステップＮ３）。
【００５２】その後、モニタしているＶＭＥバス８上の
信号がトレース開始信号発生条件を満たすと、論理式マ
ッチ回路１７からトレース開始信号が出力され、書込み
イネーブル信号／ＷＥ＝「Ｌ」とされ、ＶＭＥバス８上
のアドレス信号、データ信号、制御信号の信号値がそれ
ぞれメモリ２２、２３、２４にトレースされる（ステッ
プＮ４）。
信号がトレース開始信号発生条件を満たすと、論理式マ
ッチ回路１７からトレース開始信号が出力され、書込み
イネーブル信号／ＷＥ＝「Ｌ」とされ、ＶＭＥバス８上
のアドレス信号、データ信号、制御信号の信号値がそれ
ぞれメモリ２２、２３、２４にトレースされる（ステッ
プＮ４）。
【００５３】これに対して、ステップＮ１において、ト
レース開始信号の待ち状態である場合（ステップＮ１で
ＹＥＳの場合）には、ワンチップマイコン９による時刻
カウンタのリードが行われ（ステップＮ５）、トレース
開始信号発生条件を変更する時刻か否かが判断される
（ステップＮ６）。
レース開始信号の待ち状態である場合（ステップＮ１で
ＹＥＳの場合）には、ワンチップマイコン９による時刻
カウンタのリードが行われ（ステップＮ５）、トレース
開始信号発生条件を変更する時刻か否かが判断される
（ステップＮ６）。
【００５４】ここに、トレース開始信号発生条件を変更
する時刻ではない場合（ステップＮ６でＮＯの場合）に
は、ステップＮ１に戻り、ステップＮ１、Ｎ５、Ｎ６が
繰り返される。
する時刻ではない場合（ステップＮ６でＮＯの場合）に
は、ステップＮ１に戻り、ステップＮ１、Ｎ５、Ｎ６が
繰り返される。
【００５５】これに対して、トレース開始信号発生条件
を変更する時刻である場合（ステップＮ６でＹＥＳの場
合）には、設定すべきトレース開始信号発生条件の選択
が行われ（ステップＮ７）、図４に示す手順に従ってト
レース開始信号発生条件の変更、設定が行われる（ステ
ップＮ８）。
を変更する時刻である場合（ステップＮ６でＹＥＳの場
合）には、設定すべきトレース開始信号発生条件の選択
が行われ（ステップＮ７）、図４に示す手順に従ってト
レース開始信号発生条件の変更、設定が行われる（ステ
ップＮ８）。
【００５６】その後、モニタしているＶＭＥバス８上の
信号がトレース開始信号発生条件を満たすと、論理式マ
ッチ回路１７からトレース開始信号が出力され、書込み
イネーブル信号／ＷＥ＝「Ｌ」とされ、ＶＭＥバス８上
のアドレス信号、データ信号、制御信号の信号値がそれ
ぞれメモリ２２、２３、２４にトレースされ（ステップ
Ｎ９）、ステップＮ１に戻る。
信号がトレース開始信号発生条件を満たすと、論理式マ
ッチ回路１７からトレース開始信号が出力され、書込み
イネーブル信号／ＷＥ＝「Ｌ」とされ、ＶＭＥバス８上
のアドレス信号、データ信号、制御信号の信号値がそれ
ぞれメモリ２２、２３、２４にトレースされ（ステップ
Ｎ９）、ステップＮ１に戻る。
【００５７】以上のように、本実施例では、フリップフ
ロップ１１〜１３にラッチさせるべき信号値、コンパレ
ータ１４〜１６に指定すべき比較演算子、論理式マッチ
回路１７に指定すべき論理式をトレース信号開始発生条
件とし、モニタしているＶＭＥバス８上の信号がトレー
ス開始信号発生条件を満たした場合に、トレース開始信
号を発生し、ＶＭＥバス８上のアドレス信号、データ信
号、制御信号の信号値がそれぞれメモリ２２、２３、２
４にトレースするようにされている。
ロップ１１〜１３にラッチさせるべき信号値、コンパレ
ータ１４〜１６に指定すべき比較演算子、論理式マッチ
回路１７に指定すべき論理式をトレース信号開始発生条
件とし、モニタしているＶＭＥバス８上の信号がトレー
ス開始信号発生条件を満たした場合に、トレース開始信
号を発生し、ＶＭＥバス８上のアドレス信号、データ信
号、制御信号の信号値がそれぞれメモリ２２、２３、２
４にトレースするようにされている。
【００５８】また、本実施例では、トレース開始信号発
生条件であるフリップフロップ１１〜１３にラッチさせ
るべき信号値、コンパレータ１４〜１６に指定すべき比
較演算子、論理式マッチ回路１７に指定すべき論理式
を、あらかじめ設定された時刻が経過する毎に自動的に
変更するようにされている。
生条件であるフリップフロップ１１〜１３にラッチさせ
るべき信号値、コンパレータ１４〜１６に指定すべき比
較演算子、論理式マッチ回路１７に指定すべき論理式
を、あらかじめ設定された時刻が経過する毎に自動的に
変更するようにされている。
【００５９】このように、本実施例によれば、所望の時
間を経過する毎にトレース開始信号発生条件を所望の条
件に自動的に可変できるようにされているので、フィー
ルド・トラブルの検出、解析を効果的に行うことができ
る。
間を経過する毎にトレース開始信号発生条件を所望の条
件に自動的に可変できるようにされているので、フィー
ルド・トラブルの検出、解析を効果的に行うことができ
る。
【００６０】なお、所望のモニタ時間を経過する毎にト
レース開始信号発生条件を所望の条件に自動的に可変で
きるように構成せず、所望のモニタ時間が経過する毎に
人出によりトレース開始信号発生条件を変更するように
構成することもできる。
レース開始信号発生条件を所望の条件に自動的に可変で
きるように構成せず、所望のモニタ時間が経過する毎に
人出によりトレース開始信号発生条件を変更するように
構成することもできる。
【００６１】
【発明の効果】本発明によれば、非同期標準バスの一部
又は全部の信号線の信号値を１回又は複数回にわたって
サンプリングしてトレースする場合のトレース開始信号
発生条件は、可変可能とされているので、稀に発生する
フィールド・トラブルの検出、解析を効果的に行うこと
ができる。
又は全部の信号線の信号値を１回又は複数回にわたって
サンプリングしてトレースする場合のトレース開始信号
発生条件は、可変可能とされているので、稀に発生する
フィールド・トラブルの検出、解析を効果的に行うこと
ができる。
【００６２】なお、時間監視機能を有する制御装置を備
え、所望のモニタ時間が経過する毎にトレース開始信号
発生条件を自動的に所望の条件に変更させるようにする
場合には、より効果的にフィールド・トラブルの検出、
解析を行うことができる。
え、所望のモニタ時間が経過する毎にトレース開始信号
発生条件を自動的に所望の条件に変更させるようにする
場合には、より効果的にフィールド・トラブルの検出、
解析を行うことができる。
【図１】本発明の原理説明図である。
【図２】本発明の一実施例の要部の一部分を示す図であ
る。
る。
【図３】本発明の一実施例の要部の一部分を示す図であ
る。
る。
【図４】本発明の一実施例におけるトレース開始信号発
生条件を設定する手順を示すフローチャートである。
生条件を設定する手順を示すフローチャートである。
【図５】本発明の一実施例の主要な動作を示すフローチ
ャートである。
ャートである。
１ 非同期標準バス ２ 非同期標準バス・モニタ手段 ３ 非同期標準バス信号値記憶手段 ４ 内部バス ５1、５2、５n 比較信号値格納手段 ６1、６2、６n 信号値比較手段 ７ トレース開始信号発生手段
Claims (3)
- 【請求項１】非同期標準バス（１）の一部又は全部の信
号線の信号値をモニタし、前記非同期標準バス（１）の
一部又は全部の信号線の信号値が可変可能とされたトレ
ース開始信号発生条件に合致した場合に、トレース開始
信号を発生する非同期標準バス・モニタ手段（２）と、
この非同期標準バス・モニタ手段（２）から前記トレー
ス開始信号が発生された場合、前記非同期標準バス
（１）の一部又は全部の信号線の信号値を１回又は複数
回にわたってサンプリングして記憶する非同期標準バス
信号値記憶手段（３）とを備えて構成されていることを
特徴とする非同期標準バス信号値トレース装置。 - 【請求項２】時間監視機能を有する制御装置を備え、所
望のモニタ時間が経過する毎に前記トレース開始信号発
生条件を自動的に所望の条件に変更させるように構成さ
れていることを特徴とする請求項１記載の非同期標準バ
ス信号値トレース装置。 - 【請求項３】前記非同期標準バス・モニタ手段（２）
は、前記非同期標準バス（１）の一部又は全部の信号線
を複数のグループにグループ化し、各グループの信号線
の信号値と比較すべき可変可能な信号値を各グループ毎
に格納する複数の比較信号値格納手段（５1、５2、
５n）と、どのような比較演算を行うかを示す可変可能
な比較演算子信号に従って、前記複数の比較信号値格納
手段（５1、５2、５n）に格納されている比較信号値
と、対応するグループの信号線の信号値とを比較する複
数の信号値比較手段（６1、６2、６n）と、これら複数
の信号値比較手段（６1、６2、６n）から出力される複
数の信号値比較結果のうち、どの信号値比較結果が前記
トレース開始信号発生条件に合致した場合に前記トレー
ス開始信号を発生するかを示す可変可能な論理式に従っ
て、前記トレース開始信号を発生するトレース開始信号
発生手段（７）とを備えて構成されていることを特徴と
する請求項１又は２記載の非同期標準バス信号値トレー
ス装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4232046A JPH0683723A (ja) | 1992-08-31 | 1992-08-31 | 非同期標準バス信号値トレース装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4232046A JPH0683723A (ja) | 1992-08-31 | 1992-08-31 | 非同期標準バス信号値トレース装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0683723A true JPH0683723A (ja) | 1994-03-25 |
Family
ID=16933124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4232046A Withdrawn JPH0683723A (ja) | 1992-08-31 | 1992-08-31 | 非同期標準バス信号値トレース装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0683723A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003009888A1 (fr) | 2001-07-27 | 2003-02-06 | Jms Co., Ltd. | Dialyseur sanguin |
| US7402249B2 (en) | 2001-08-01 | 2008-07-22 | Jms Co., Ltd. | Blood purification apparatus for elevating purification efficiency |
| WO2009125674A1 (ja) | 2008-04-09 | 2009-10-15 | 株式会社ジェイ・エム・エス | 血液透析装置 |
-
1992
- 1992-08-31 JP JP4232046A patent/JPH0683723A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003009888A1 (fr) | 2001-07-27 | 2003-02-06 | Jms Co., Ltd. | Dialyseur sanguin |
| US7402249B2 (en) | 2001-08-01 | 2008-07-22 | Jms Co., Ltd. | Blood purification apparatus for elevating purification efficiency |
| WO2009125674A1 (ja) | 2008-04-09 | 2009-10-15 | 株式会社ジェイ・エム・エス | 血液透析装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7533302B2 (en) | Trace and debug method and system for a processor | |
| KR0149891B1 (ko) | 버스상태분석기 및 그 내부버스시험방법 | |
| KR20020011870A (ko) | 하드웨어 상태 추적 방법, 필드 프로그램 가능 로직회로를 구비하는 장치, 전자 장치 제어 시스템 | |
| US5170398A (en) | Pattern generating apparatus for memory having a logical operation function | |
| US6691207B2 (en) | Method and apparatus for implementing loop compression in a program counter trace | |
| JPH0683723A (ja) | 非同期標準バス信号値トレース装置 | |
| JP2007010606A (ja) | Ｌｓｉ検査モジュール、ｌｓｉ検査モジュールの制御方法、ｌｓｉ検査モジュールとｌｓｉ検査装置との通信方法、およびｌｓｉ検査方法 | |
| US20210173989A1 (en) | Simulation signal viewing method and system for digital product | |
| JPH0581087A (ja) | プロセサのモニタ方式 | |
| JPH0546498A (ja) | 伝送データ分析装置 | |
| JP3329221B2 (ja) | Ｌｓｉ試験装置 | |
| JP2007080292A (ja) | デバッグシステム | |
| KR930007019B1 (ko) | 다중처리기의 버스상태분석기 | |
| JPH0512063A (ja) | 論理回路設計装置 | |
| US20040078656A1 (en) | Method of saving/restoring processor state after entering/exiting debug mode | |
| JPH0573437A (ja) | メモリパリテイ回路 | |
| JPH11353897A (ja) | Ｉｃ試験装置 | |
| JPH0695913A (ja) | デバッグ装置 | |
| JPH0593764A (ja) | 論理回路の検査装置 | |
| JP2000293278A (ja) | ノイズ検出回路 | |
| JP2006107071A (ja) | ロジックアナライザ内蔵型電子部品 | |
| JPH05173830A (ja) | 異常動作検出方法、及びエミュレータ | |
| JPH0991165A (ja) | トレース型論理解析装置のトリガ方式 | |
| JPH0546487A (ja) | フアイル盤誤実装検出装置 | |
| JPH10283217A (ja) | 装置デバック方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991102 |