KR0149891B1 - 버스상태분석기 및 그 내부버스시험방법 - Google Patents

버스상태분석기 및 그 내부버스시험방법 Download PDF

Info

Publication number
KR0149891B1
KR0149891B1 KR1019940035974A KR19940035974A KR0149891B1 KR 0149891 B1 KR0149891 B1 KR 0149891B1 KR 1019940035974 A KR1019940035974 A KR 1019940035974A KR 19940035974 A KR19940035974 A KR 19940035974A KR 0149891 B1 KR0149891 B1 KR 0149891B1
Authority
KR
South Korea
Prior art keywords
bus
data
test
system bus
trace
Prior art date
Application number
KR1019940035974A
Other languages
English (en)
Other versions
KR960025015A (ko
Inventor
송용호
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019940035974A priority Critical patent/KR0149891B1/ko
Priority to TW084110441A priority patent/TW345635B/zh
Priority to CN95119222A priority patent/CN1093288C/zh
Priority to US08/568,386 priority patent/US5850512A/en
Priority to JP7333726A priority patent/JPH08263395A/ja
Publication of KR960025015A publication Critical patent/KR960025015A/ko
Application granted granted Critical
Publication of KR0149891B1 publication Critical patent/KR0149891B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G06F11/349—Performance evaluation by tracing or monitoring for interfaces, buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G06F11/348—Circuit details, i.e. tracer hardware

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

본 발명은 버스기반의 다중프로세서 컴퓨터 시스템에 사용되는 버스상태분석기에 관한 것으로, 시스템버스를 시험하기 위한 시험용 데이타를 저장하고, 시스템버스의 시험시 상기 시험용 데이타를 상기 시스템버스에 구동하기 위한 버스시험수단; 상기 시스템버스의 데이타를 트레이스하여 순차적으로 기록하기 위한 트레이스메모리수단; 상기 시스템버스에서 발생된 신호선 값들을 상기 트레이스메모리수단에 저장하고, 저장을 중지하기 위한 메모리제어수단; 및 트레이스명령 및 트리거명령을 발생하여 상기 메모리제어수단으로 출력하고, 상기 트레이스메모리수단에 저장된 트레이스 데이타를 독출하여, 상기 독출된 데이타를 상기 버스시험수단에서 구동된 시험용 데이타와 서로 비교하기 위한 제어수단을 포함함을 특징으로 한다.
본 발명에 의하면, 버스상태분석기의 내부버스의 모든 데이타경로에 대하여 시험할 수 있으며, 다른 보드들과 관계없이 또한 다른 별도의 장치없이도 그 내부버스에 대한 시험을 자동화할 수 있는 잇점이 있다.

Description

버스상태분석기 및 그 내부버스시험방법
제1도는 일반적인 버스기반의 다중프로세서 컴퓨터시스템의 구성도.
제2도는 종래의 버스상태분석기의 구성도.
제3도는 버스상태분석기의 내부데이타경로를 설명하기 위한 도면.
제4도는 본 발명에 의한 버스상태분석기의 구성블럭도.
제5도는 본 발명에 의한 버스상태분석기의 내부버스시험방법을 설명하기 위한 흐름도.
* 도면의 주요부분에 대한 부호의 설명
41 : 터미날 42 : CPU
43 : 메모리제어부 44 : 트레이스메모리
45 : 버스인터페이스 46 : 시스템버스
47 : 버스시험부
본 발명은 버스를 기반으로 하는 다중프로세서 컴퓨터시스템에 사용되는 버스상태분석기에 관한 것으로, 특히 별도의 외부신호의 입력없이 자체적으로 내부의 데이타 경로를 시험할 수 있는 버스상태분석기 및 그 버스상태분석기의 내부 데이타경로를 시험하기 위한 방법에 관한 것이다.
다중프로세서 컴퓨터시스템의 개발에 있어서 버스상의 데이타를 얼마나 쉽게 분석할 수 있는지의 여부가 중요한 관건이 된다. 그러한 버스상의 데이타를 분석하기 위한 도구로는 다음과 같이 크게 두가지로 나눌 수 있다.
하나는 일반적으로 디지털 회로의 시험에 사용되는 로직분석기이다. 그러나, 로직분석기는 고가의 장비일 뿐만 아니라 제한된 채널수로 인하여 버스의 모든 신호선을 동시에 관찰하기가 어려우며, 또한 설치와 이동에 많은 불편이 따른다.
다른 하나는 버스상태를 분석하기 위해 다른 보드와 마찬가지로 버스상에 장착할 수 있는 버스분석기용 전용보드를 제작하여 사용하는 것이다. 버스상태분석기는 보드형태로 제작하여 사용할 수 있으므로 설치 및 이동이 용이하고 버스에서 정의된 모든 신호선을 쉽게 검사 및 확인할 수 있는 장점을 가진다. 또한 비용면에서도 일반 로직분석기에 비하여 1/5 정도 수준에 불과하다.
제1도는 일반적인 동기형 버스기반의 다중프로세서 컴퓨터시스템의 구성도로서, 백플레인보드(11)에 프로세서보드(12), 메모리보드(13), 입출력처리기보드(14), 및 버스상태분석기용 보드(15) 등이 장착된다. 각각의 보드들이 다른 보드로부터 데이타를 읽어오거나 다른 보드로 데이타를 전송할 때에는 반드시 백플레인보드(11)의 시스템버스를 통하여야 한다.
제2도는 종래의 시스템에 사용된 버스상태분석기의 구성블럭도이다. 도면에서 21은 터미날(Terminal), 22는 중앙처리부(CPU), 23은 메모리제어부, 24는 트레이스메모리, 25는 버스인터페이스, 그리고 26은 시스템버스이다.
사용자가 터미날(21)을 통하여 트레이스시작명령을 입력하면, 중앙처리부(22)는 입력된 명령어를 해석하여 메모리제어부(23)로 출력한다.
메모리제어부(23)는 중앙처리부(22)의 트레이스 시작 명령에 따라 버스인터페이스(25)의 경로버퍼들을 열어 시스템버스(26)상의 데이타들이 트레이스메모리(24)에 도달될 수 있도록 한다.
또한 메모리제어부(23)는 트레이스메모리(24)에 주소정보와 기록신호를 보냄으로써 시스템버스(26)의 데이타가 트레이스메모리(24)에 순서대로 기록되도록 한다. 만일 트레이스 도중에 트리거가 발생하면, 메모리제어부(23)는 트레이스메모리(24)에 대한 기록신호의 생성을 중단하고, 버스인터페이스(25)의 경로버퍼를 닫는다. 그러면, 트레이스메모리(24)에는 더 이상의 시스템버스(26)상의 데이타가 기록되지 않고 현재까지의 데이타를 유지하게 된다.
중앙처리부(22)는 사용자의 요구에 따라 트레이스메모리(24)에 저장된 데이타를 터미날(21)의 화면을 통하여 사용자에게 표시하고, 사용자는 표시된 데이타를 확인하여 시스템버스(26)의 정상동작 여부를 시험할 수 있다.
상술한 바와 같은 종래의 버스상태분석기에서는 시스템 차원의 시험중에 시스템버스(26)상의 데이타를 분석하기 위하여 매 클럭마다 시스템버스(26)상의 모든 데이타를 트레이스메모리(24)에 저장하여야 한다. 따라서 트레이스메모리(24)에 동시에 기록되는 데이타 비스수는 시스템버스(26)의 신호선 수와 같다.
한편, 백플레인보드(11) 및 버스상태분석기(15)는 다른 보드들, 즉 프로세서보드(12), 메모리보드(13), 입출력처리기보드(14) 등의 시험에 이용하여야하기 때문에 이들 보드들보다 먼저 시험이 완료되어야 한다. 그러나, 이러한 버스상태분석기의 시험에는 여러 가지 어려움이 따른다.
첫째는 시험하여야 할 데이타의 신호선이 많다는 것이다. 제3도는 버스상태분석기의 내부데이타경로를 설명하기 위한 도면으로, 시스템버스(37)에서 버스인터페이스(35)를 통하여 트레이스메모리(33)로 전송되는 데이타라인(331)의 비트수는 시스템버스(37)상의 데이타라인(351)의 비트수와 같다. 일반적인 시스템버스(37)의 신호선수는 100-400개 정도인데 버스상태분석기를 다른 보드의 시험에 이용하기 위하여는 이들 모든 신호선에 대한 내부 경로를 모두 확인하여야 한다.
둘째는 시스템버스에 시험용 데이타를 구동해줄 보드가 없다는 것이다. 또한 버스상태분석기는 다른 보드의 시험에 이용되므로 다른 보드의 시험단계 이전에 이미 시험 완료되어 있어야 한다. 비록, 다른 보드의 시험이 이미 완료되어 이 보드가 시스템버스에 시험용 데이타를 구동한다 하더라도 이들 보드들이 버스상에서 구동할 수 있는 버스의 신호선은 한정되어 있으며, 그나마 버스 프로토콜에서 정의하는 순서와 값만을 구동할 수 있다. 이는 버스상태분석기의 내부 경로를 모두 시험하는 데는 부족하다.
제3도에서 트레이스메모리(33)로부터 중앙처리부(31)에 이르는 데이타경로(311)는 중앙처리부(31)가 시험데이타를 트레이스메모리(33)에 기록하고 다시 읽어보는 과정으로 시험이 가능하나, 시스템버스(37)로부터 트레이스메모리(33)에 이르는 데이타경로들(351, 331)은 시험이 거의 불가능하다.
따라서, 종래에는 시스템버스(37)로부터 트레이스메모리(33)에 이르는 데이타경로들(351, 331)을 시험하기 위하여 각각의 시스템버스(37) 신호선마다 수작업으로 일련의 시험 데이타를 입력하고, 이를 오실로스코프 등의 장비를 이용하여 하나씩 검증하였다. 이와같은 방식의 시험은 시스템버스(37)의 신호선이 증가함에 따라서 시험횟수가 선형적으로 증가된다.
따라서, 본 발명의 목적은 버스기반의 다중프로세서 컴퓨터시스템에서, 별도의 외부신호의 입력없이 자체적으로 내부의 데이타 경로를 시험할 수 있는 버스상태분석기를 제공하는 데 있다.
본 발명의 다른 목적은 버스기반의 다중프로세서 컴퓨터시스템에서, 별도의 외부신호의 입력없이 버스상태분석기의 내부 데이타경로를 자체적으로 시험하기 위한 버스상태분석기의 내부버스시험방법을 제공하는 데 있다.
상기의 목적을 달성하기 위한 본 발명에 의한 다중프로세서시스템의 버스상태분석기는, 다수의 프로세서보드가 시스템버스에 의하여 공통으로 연결되는 버스기반 다중 프로세서시스템에 있어서, 시스템버스를 시험하기 위한 시험용 데이타를 저장하고, 시스템버스의 시험시 상기 시험용 데이타를 상기 시스템버스에 구동하기 위한 버스시험수단; 상기 시스템버스상의 데이타를 트레이스하여 순차적으로 기록하기 위한 트레이스메모리수단; 트레이스명령에 따라 상기 시스템버스상의 데이타들을 상기 트레이스메모리수단에 저장하고, 트리거명령에 따라 저장을 중지하기 위한 메모리제어수단; 및 트레이스명령 및 트리거명령을 발생하여 상기 메모리제어수단으로 출력하고, 상기 트레이스메모리수단에 저장된 트레이스 데이타를 독출하여, 상기 독출된 데이타를 상기 버스시험수단에서 구동된 시험용 데이타와 서로 비교하기 위한 제어수단을 포함함을 특징으로 한다.
상기의 다른 목적을 달성하기 위한 본 발명에 의한 버스상태분석기의 내부버스시험방법은, 다수의 프로세서보드가 시스템버스에 의하여 공통으로 연결되는 버스기반 다중프로세서시스템에서 상기 시스템버스를 시험하기 위해 제공되는 버스상태분석기의 내부버스를 시험하는 방법에 있어서, 시스템버스를 시험하기 위한 데이타를 발생하여 제1저장수단에 저장하는 과정; 상기 제1저장수단의 시험용 데이타를 시스템버스에 구동하는 과정; 시스템버스상의 데이타를 트레이스하기 위한 명령을 발생하는 과정; 상기 트레이스명령에 따라 시스템버스상의 데이타들을 트레이스하여 제2저장수단에 저장하는 과정; 트레이스를 중지하기 위한 트리거명령을 발생하는 과정; 상기 트리거명령에 따라 상기 제2저장수단에의 저장을 중지하는 과정; 및 상기 제1저장수단의 시험용 데이타를 상기 제2저장수단의 트레이스 데이타와 서로 비교하는 과정을 포함함을 특징으로 한다.
이하에서 첨부한 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
제4도는 본 발명에 의한 다중프로세서시스템의 버스상태분석기의 구성블럭도이다. 도면에서 41은 사용자가 명령을 입력하거나 시험결과를 확인하기 위한 터미날, 42는 해당 프로세서보드의 동작을 제어하는 중앙처리부(CPU), 43은 시스템버스(46)와 트레이스메모리(44) 간의 동작을 제어하는 메모리제어부, 44는 시스템버스(46)상의 데이타를 저장하는 트레이스메모리, 45는 시스템버스(46)와 트레이스메모리(44)간을 인터페이스하는 버스인터페이스, 46은 다수 프로세서가 공유하는 시스템버스, 그리고 47은 시스템버스(46)의 시험을 위해 구비된 버스시험부이다.
버스시험부(47)는 시스템버스의 시험에 이용될 데이타가 저장되는 패턴레지스터(472), 패턴레지스터(472)에 기록된 총 패턴의 수에 대한 정보가 기록되는 NOP(Number of Pattern)레지스터(471), 그리고 버스시험부의 전체적인 동작을 제어하는 시험제어부(473)를 포함하여 구성된다.
본 발명에 의한 버스상태분석기는 자체적으로 시스템버스(46)상의 모든 신호선에 시험용 데이타를 구동할 수 있는 버스시험부(47)를 구비하고, 트레이스기능을 이용하여 버스시험부(47)에 의하여 구동되는 시험용 데이타를 트레이스메모리(44)에 저장하고, 중앙처리부(42)는 시험용 데이타와 트레이스메모리(44)에 저장된 데이타를 서로 비교함으로써, 내부 데이타 경로에 대한 시험을 수행한다.
제5도는 제4도에 도시된 버스상태분석기의 내부버스를 시험하는 방법을 설명하기 위한 흐름도이다.
먼저, 트레이스메모리(44)와 중앙처리부(42) 사이의 데이타 경로에 대한 시험은 중앙처리부(42)가 트레이스메모리(44)를 직접 읽고 쓸 수 있으므로, 중앙처리부(42)에서 시험용 데이타를 트레이스메모리(44)에 기록하고, 그것을 다시 읽어봄으로써 수행되며, 이것은 전술한 종래의 기술과 차이가 없다.
시스템버스(46)에서 트레이스메모리(44)에 이르는 경로에 대한 시험은 다음과 같이 수행된다.
중앙처리부(42)는 시험에 이용될 데이타를 패턴레지스터(472)에 기록하고, 패턴레지스터(472)에 기록된 총 패턴의 수를 NOP(Number of Pattern)레지스터(471)에 기록한다(51).
그리고 시험제어부(473)는 데이타 구동명령에 따라 NOP레지스터(471)에 기록된 수만큼을 반복하면서 패턴레지스터(472)에 저장된 시험용 데이타를 버스인터페이스(45)의 버스구동기를 통하여 시스템버스(46)에 구동한다(52).
중앙처리부(42)는 시스템버스 데이타에 대한 트레이스 시작명령을 내리고(53), 메모리제어부(43)는 버스인터페이스(45) 및 트레이스메모리(44)를 제어하여 시스템버스(46)상의 데이타들을 트레이스메모리(44)에 저장하도록 한다(54).
중앙처리부(42)는 패턴레지스터(472)에 기록된 모든 시험용 데이타가 트레이스메모리(44)에 저장되기에 충분한 정도의 시간이 경과하면 트레이스작업을 중단시키고(55), 트레이스메모리(44)에 저장된 데이타를 독출하여 패턴레지스터(472)에 기록된 시험용 데이타와 서로 비교(56)함으로써, 버스의 정상동작 여부를 확인한다.
패턴레지스터(472)에 시험용 데이타의 패턴을 변경하여 상술한 바와 같은 시험을 반복 수행함으로써, 모든 데이타 경로에 대한 단락, 간섭, 오동작의 여부 등을 확인할 수 있다.
한편, 패턴레지스터(472)의 각 레지스터는 시스템버스(46)의 신호선수와 같은 크기(비트수)의 메모리 용량을 구비하여, 전체 시스템버스에 시험용 데이타를 한번에 구동하도록 할 수 있다.
또한 패턴레지스터(472)의 메모리용량을 시스템버스(46)의 신호선수보다 작은 크기(비트수)로도 구성할 수 있다. 이 경우, 만일 패턴레지스터(472)에 기록되는 각 패턴의 데이타 비트수가 n비트이고 시스템버스의 신호선 수가 m이라 하면, n:m 분배기를 사용하여 동일한 시험데이타를 여러번 반복하여 시스템버스에 구동함으로써 시험에 적용할 수 있다.
상술한 바와 같이 본 발명에 의하면, 다중프로세서시스템의 버스상태분석기가 별도 외부신호의 입력없이 그 내부버스를 자체적으로 시험할 수 있는 장치를 구비하고, 그에 따라 그 내부버스를 시험하는 방법을 제공함으로써, 버스상태분석기의 내부버스의 모든 데이타경로에 대하여 시험할 수 있으며, 다른 보드들과 관계없이 또한 다른 별도의 장치없이도 그 내부버스에 대한 단락, 간섭, 오동작 등의 시험을 자동화할 수 있는 잇점이 있다.

Claims (5)

  1. 다수의 프로세서보드가 시스템버스에 의하여 공통으로 연결되는 버스기반 다중 프로세서시스템에 있어서, 상기 시스템버스를 시험하기 위한 시험용 데이타를 저장하고, 시스템버스의 시험시 상기 시험용 데이타를 상기 시스템버스에 구동하기 위한 버스시험수단; 상기 시스템버스상의 데이타를 트레이스하여 순차적으로 기록하기 위한 트레이스메모리수단; 트레이스명령에 따라 상기 시스템버스상의 데이타들을 상기 트레이스메모리수단에 저장하고, 트리거명령에 따라 저장을 중지하기 위한 메모리제어수단; 및 트레이스명령 및 트리거명령을 발생하여 상기 메모리제어수단으로 출력하고, 상기 트레이스메모리수단에 저장된 트레이스 데이타를 독출하여, 상기 독출된 데이타를 상기 버스시험수단에서 구동된 시험용 데이타와 서로 비교하기 위한 제어수단을 포함함을 특징으로 하는 다중프로세서시스템의 버스상태분석기.
  2. 제1항에 있어서, 상기 버스시험수단은 시스템버스를 시험하기 위한 일련의 시험용 데이타패턴을 저장하기 위한 제1저장수단; 상기 제1저장수단에 저장된 데이타패턴의 수에 대한 정보를 저장하기 위한 제2저장수단; 및 상기 제1저장수단에 저장된 시험용 데이타를 상기 시스템버스에 구동하기 위한 시작명령을 발생하고, 상기 제2저장수단에 기록된 수만큼의 상기 제1저장수단에 저장된 시험용 데이타패턴들을 상기 시스템버스에 구동하기 위한 시험제어수단을 포함함을 특징으로 하는 다중프로세서시스템의 버스상태분석기.
  3. 제2항에 있어서, 상기 제1저장수단에서 하나의 데이타패턴을 위한 비트수가 상기 시스템버스의 신호선의 수와 같음을 특징으로 하는 다중프로세서시스템의 버스상태분석기.
  4. 제2항에 있어서, 상기 제1저장수단에서 하나의 데이타패턴을 위한 비트수가 상기 시스템버스의 신호선이 수보다 작고, 상기 시스템버스를 한번 시험하기 위하여 상기 제1저장수단의 시험용 데이타패턴을 여러번 반복하여 상기 시스템버스에 구동하기 위한 분배수단을 더 포함함을 특징으로 하는 다중프로세서시스템의 버스상태분석기.
  5. 다수의 프로세서보드가 시스템버스에 의하여 공통으로 연결되는 버스기반 다중프로세서시스템에서 상기 시스템버스를 시험하기 위해 제공되는 버스상태분석기의 내부버스를 시험하는 방법에 있어서, 상기 시스템버스를 시험하기 위한 데이타를 발생하여 제1저장수단에 저장하는 과정; 상기 제1저장수단의 시험용 데이타를 상기 시스템버스에 구동하는 과정; 상기 시스템버스상의 데이타를 트레이스하기 위한 명령을 발생하는 과정; 상기 트레이스명령에 따라 시스템버스상의 데이타들을 트레이스하여 제2저장수단에 저장하는 과정; 트레이스 중지하기 위한 트리거명령을 발생하는 과정; 상기 트리거명령에 따라 상기 제2저장수단에의 저장을 중지하는 과정; 및 상기 제1저장수단의 시험용 데이타를 상기 제2저장수단의 트레이스 데이타와 서로 비교하는 과정을 포함함을 특징으로 하는 버스상태분석기의 내부버스시험방법.
KR1019940035974A 1994-12-22 1994-12-22 버스상태분석기 및 그 내부버스시험방법 KR0149891B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019940035974A KR0149891B1 (ko) 1994-12-22 1994-12-22 버스상태분석기 및 그 내부버스시험방법
TW084110441A TW345635B (en) 1994-12-22 1995-10-04 Bus analyzer and method for testing inner bus thereof
CN95119222A CN1093288C (zh) 1994-12-22 1995-11-10 总线分析器及其测试内总线的方法
US08/568,386 US5850512A (en) 1994-12-22 1995-12-06 Bus analyzer and method for testing internal data paths thereof
JP7333726A JPH08263395A (ja) 1994-12-22 1995-12-21 バス状態分析器及びその内部バス試し方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940035974A KR0149891B1 (ko) 1994-12-22 1994-12-22 버스상태분석기 및 그 내부버스시험방법

Publications (2)

Publication Number Publication Date
KR960025015A KR960025015A (ko) 1996-07-20
KR0149891B1 true KR0149891B1 (ko) 1999-05-15

Family

ID=19402908

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940035974A KR0149891B1 (ko) 1994-12-22 1994-12-22 버스상태분석기 및 그 내부버스시험방법

Country Status (5)

Country Link
US (1) US5850512A (ko)
JP (1) JPH08263395A (ko)
KR (1) KR0149891B1 (ko)
CN (1) CN1093288C (ko)
TW (1) TW345635B (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5819027A (en) 1996-02-28 1998-10-06 Intel Corporation Bus patcher
US6904480B1 (en) * 1997-12-17 2005-06-07 Intel Corporation Testing a bus using bus specific instructions
US6119254A (en) * 1997-12-23 2000-09-12 Stmicroelectronics, N.V. Hardware tracing/logging for highly integrated embedded controller device
US6687865B1 (en) 1998-03-25 2004-02-03 On-Chip Technologies, Inc. On-chip service processor for test and debug of integrated circuits
DE19832060C2 (de) * 1998-07-16 2000-07-06 Siemens Ag Doppelbare Prozessoreinrichtung
US7079490B1 (en) * 1998-12-03 2006-07-18 Intel Corporation Integrated circuit with trace analyzer
US6829731B1 (en) * 2000-08-14 2004-12-07 International Business Machines Corporation Method and system for generating a design-specific test case from a generalized set of bus transactions
US7039834B1 (en) * 2000-12-21 2006-05-02 Unisys Corporation High speed processor interconnect tracing compaction using selectable triggers
JP4116805B2 (ja) * 2002-03-20 2008-07-09 富士通株式会社 内部バス試験装置及び内部バス試験方法
JP4063593B2 (ja) * 2002-05-30 2008-03-19 富士通株式会社 デバイス情報を管理可能なバスアナライザ
CN1318965C (zh) * 2002-09-10 2007-05-30 华邦电子股份有限公司 测试式样产生方法与其装置
US7609725B2 (en) * 2003-02-28 2009-10-27 Lsi Corporation Large transmissions on packetized data bus
US7302616B2 (en) * 2003-04-03 2007-11-27 International Business Machines Corporation Method and apparatus for performing bus tracing with scalable bandwidth in a data processing system having a distributed memory
US20040199722A1 (en) * 2003-04-03 2004-10-07 International Business Machines Corp. Method and apparatus for performing bus tracing in a data processing system having a distributed memory
US7213169B2 (en) * 2003-04-03 2007-05-01 International Business Machines Corporation Method and apparatus for performing imprecise bus tracing in a data processing system having a distributed memory
US7228472B2 (en) * 2005-01-11 2007-06-05 Hewlett-Packard Development Company, L.P. System and method to control data capture
US7348799B2 (en) * 2005-01-11 2008-03-25 Hewlett-Packard Development Company, L.P. System and method for generating a trigger signal
US7809991B2 (en) * 2005-01-11 2010-10-05 Hewlett-Packard Development Company, L.P. System and method to qualify data capture
US7752016B2 (en) * 2005-01-11 2010-07-06 Hewlett-Packard Development Company, L.P. System and method for data analysis
JP2006252267A (ja) * 2005-03-11 2006-09-21 Oki Electric Ind Co Ltd システム検証用回路
CN100414893C (zh) * 2005-07-14 2008-08-27 上海华为技术有限公司 一种检测信元总线故障的方法
CN101243401A (zh) * 2005-08-11 2008-08-13 大陆-特韦斯贸易合伙股份公司及两合公司 用于控制或调节至少部分安全关键处理的微处理器***
TW200734887A (en) * 2006-03-08 2007-09-16 Tyan Computer Corp Computing system and I/O board thereof
US7853850B2 (en) * 2007-02-01 2010-12-14 Raytheon Company Testing hardware components to detect hardware failures
US7913030B2 (en) 2007-12-28 2011-03-22 Sandisk Il Ltd. Storage device with transaction logging capability
US7979662B2 (en) 2007-12-28 2011-07-12 Sandisk Il Ltd. Storage device with transaction indexing capability
DE112011106021B4 (de) 2011-12-22 2018-05-03 Intel Corporation Zugreifen auf Daten, die in einem Befehls-/Adressregister-Gerät gespeichert sind
US20180277234A1 (en) * 2017-03-24 2018-09-27 Mediatek Inc. Failure prevention of bus monitor

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4514845A (en) * 1982-08-23 1985-04-30 At&T Bell Laboratories Method and apparatus for bus fault location
US4622669A (en) * 1983-02-07 1986-11-11 Motorola, Inc. Test module for asynchronous bus
US4550287A (en) * 1983-08-11 1985-10-29 The Boeing Company Data bus test instrument having a tri-colored LED and indicating continuity, voltage and polarity
JPS6339050A (ja) * 1986-08-01 1988-02-19 Nec Corp アドレスバス試験回路
CN86206948U (zh) * 1986-09-16 1987-07-08 北京市太阳能研究所 电子呼叫通话装置
US4847838A (en) * 1987-06-22 1989-07-11 Ag Communication Systems Corporation Circuit for testing the bus structure of a printed wiring card
US4951283A (en) * 1988-07-08 1990-08-21 Genrad, Inc. Method and apparatus for identifying defective bus devices
US4958347A (en) * 1988-11-23 1990-09-18 John Fluke Mfg. Co., Inc. Apparatus, method and data structure for validation of kernel data bus
US5115435A (en) * 1989-10-19 1992-05-19 Ncr Corporation Method and apparatus for bus executed boundary scanning
JP2987855B2 (ja) * 1989-11-17 1999-12-06 東陶機器株式会社 泥漿鋳込み成形体用徐乾室
JPH03180936A (ja) * 1989-12-08 1991-08-06 Matsushita Electric Ind Co Ltd 内部バスのテスト回路
US5161162A (en) * 1990-04-12 1992-11-03 Sun Microsystems, Inc. Method and apparatus for system bus testability through loopback
US5204864A (en) * 1990-08-16 1993-04-20 Westinghouse Electric Corp. Multiprocessor bus debugger
US5132635A (en) * 1991-03-05 1992-07-21 Ast Research, Inc. Serial testing of removable circuit boards on a backplane bus
JPH0528058A (ja) * 1991-07-22 1993-02-05 Fujitsu Ltd メモリアドレスバス試験方式
US5423050A (en) * 1991-11-27 1995-06-06 Ncr Corporation Intermodule test across system bus utilizing serial test bus
US5343478A (en) * 1991-11-27 1994-08-30 Ncr Corporation Computer system configuration via test bus
JP2833387B2 (ja) * 1992-11-30 1998-12-09 日本電気株式会社 交換機バスモニタ回路
JPH06290076A (ja) * 1993-04-05 1994-10-18 Nec Ic Microcomput Syst Ltd デバッグ装置
US5596715A (en) * 1993-07-06 1997-01-21 Digital Equipment Corporation Method and apparatus for testing high speed busses using gray-code data
US5630048A (en) * 1994-05-19 1997-05-13 La Joie; Leslie T. Diagnostic system for run-time monitoring of computer operations
US5602989A (en) * 1995-05-15 1997-02-11 Advanced Micro Devices Inc. Bus connectivity verification technique

Also Published As

Publication number Publication date
JPH08263395A (ja) 1996-10-11
CN1093288C (zh) 2002-10-23
TW345635B (en) 1998-11-21
KR960025015A (ko) 1996-07-20
CN1153347A (zh) 1997-07-02
US5850512A (en) 1998-12-15

Similar Documents

Publication Publication Date Title
KR0149891B1 (ko) 버스상태분석기 및 그 내부버스시험방법
US6122762A (en) Memory interface device and method for supporting debugging
US5051944A (en) Computer address analyzer having a counter and memory locations each storing count value indicating occurrence of corresponding memory address
US6523136B1 (en) Semiconductor integrated circuit device with processor
US4993027A (en) Method and apparatus for determining microprocessor kernal faults
US4023142A (en) Common diagnostic bus for computer systems to enable testing concurrently with normal system operation
US5768152A (en) Performance monitoring through JTAG 1149.1 interface
US4000460A (en) Digital circuit module test system
US6467053B1 (en) Captured synchronous DRAM fails in a working environment
US4335425A (en) Data processing apparatus having diagnosis function
US3916178A (en) Apparatus and method for two controller diagnostic and verification procedures in a data processing unit
KR940001146B1 (ko) 정보 처리 장치의 비교 체크 기능 검사를 위한 시스템
US6978406B2 (en) System and method for testing memory arrays
KR100188170B1 (ko) 회로소자 상태의 진단 장치 및 그 방법, 디지탈 프로세서 시스템
JPS6226734B2 (ko)
JPH08161476A (ja) インターフェース用検査装置
US4198682A (en) Symptom compression device
JPH0843494A (ja) 電子回路
JP2583056B2 (ja) Ｉｃテストシステム
JP2007080292A (ja) デバッグシステム
US7065682B1 (en) Method for monitoring tests run on a personal computer
JPH0512063A (ja) 論理回路設計装置
JP2877505B2 (ja) Ｌｓｉ実装ボード及びデータ処理装置
KR19990058871A (ko) 소프트웨어를 이용한 엔 비트 메모리의 끊어진 주소 라인 발견 방법
KR100279584B1 (ko) 주기억장치의 자기진단 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120530

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee