JPH0675812A - マイクロプロセッサの故障検出装置 - Google Patents
マイクロプロセッサの故障検出装置Info
- Publication number
- JPH0675812A JPH0675812A JP4226711A JP22671192A JPH0675812A JP H0675812 A JPH0675812 A JP H0675812A JP 4226711 A JP4226711 A JP 4226711A JP 22671192 A JP22671192 A JP 22671192A JP H0675812 A JPH0675812 A JP H0675812A
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- bus
- signal
- execution mode
- normal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Hardware Redundancy (AREA)
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【構成】 バスを使用していないとき、通常実行モード
に設定したマイクロプロセッサの内部ステータス信号ま
たはデータ生成回路において内部ステータス信号から生
成した診断データを、監視実行モードに設定したマイク
ロプロセッサの内部ステータス信号またはデータ生成回
路において内部ステータス信号から生成した診断データ
と比較する。 【効果】 従来比較できなかった情報まで比較できるよ
うになるため、マイクロプロセッサの障害が発生したと
き、故障原因の解析と故障箇所の特定が容易になる。
に設定したマイクロプロセッサの内部ステータス信号ま
たはデータ生成回路において内部ステータス信号から生
成した診断データを、監視実行モードに設定したマイク
ロプロセッサの内部ステータス信号またはデータ生成回
路において内部ステータス信号から生成した診断データ
と比較する。 【効果】 従来比較できなかった情報まで比較できるよ
うになるため、マイクロプロセッサの障害が発生したと
き、故障原因の解析と故障箇所の特定が容易になる。
Description
【０００１】
【産業上の利用分野】本発明は、２個のマイクロプロセ
ッサのそれぞれの通常動作用の端子を相互に接続し、一
方のマイクロプロセッサを通常の動作を行わせる通常実
行モードに設定し、他方のマイクロプロセッサを通常実
行モードに設定したマイクロプロセッサの出力信号と自
己の出力信号とを比較する監視実行モードに設定し、２
個のマイクロプロセッサを並列に同じ動作をさせること
によって監視実行モードに設定したマイクロプロセッサ
の動作が通常実行モードに設定したマイクロプロセッサ
の動作と一致するか否かをチェックするＦＲＭ機能を有
するマイクロプロセッサの故障検出装置に関する。
ッサのそれぞれの通常動作用の端子を相互に接続し、一
方のマイクロプロセッサを通常の動作を行わせる通常実
行モードに設定し、他方のマイクロプロセッサを通常実
行モードに設定したマイクロプロセッサの出力信号と自
己の出力信号とを比較する監視実行モードに設定し、２
個のマイクロプロセッサを並列に同じ動作をさせること
によって監視実行モードに設定したマイクロプロセッサ
の動作が通常実行モードに設定したマイクロプロセッサ
の動作と一致するか否かをチェックするＦＲＭ機能を有
するマイクロプロセッサの故障検出装置に関する。
【０００２】
【従来の技術】２個のマイクロプロセッサのそれぞれの
通常動作用の端子を相互に接続し、一方のマイクロプロ
セッサを通常の動作を行わせる通常実行モードに設定
し、他方のマイクロプロセッサを通常実行モードに設定
したマイクロプロセッサの出力信号と自己の出力信号と
を比較する監視実行モードに設定し、２個のマイクロプ
ロセッサを並列に同じ動作をさせることによって監視実
行モードに設定したマイクロプロセッサの動作が通常実
行モードに設定したマイクロプロセッサの動作と一致す
るか否かをチェックするＦＲＭ（ファンクショナル レ
ダンダンシイモニタ：Functional Redundancy Monjtor
）機能を有する従来のマイクロプロセッサは、ＦＲＭ
機能を実現するため、マイクロプロセッサを、通常実行
モードまたは監視実行モードに設定する機能と、ＦＲＭ
機能における故障検出報告機能と、マイクロプロセッサ
の動作を即時に停止させる機能とを有しており、出力ピ
ンから出力する演算結果や制御信号等のデータを、通常
実行モードに設定したマイクロプロセッサと監視実行モ
ードに設定しマイクロプロセッサとで比較して障害を検
出している。
通常動作用の端子を相互に接続し、一方のマイクロプロ
セッサを通常の動作を行わせる通常実行モードに設定
し、他方のマイクロプロセッサを通常実行モードに設定
したマイクロプロセッサの出力信号と自己の出力信号と
を比較する監視実行モードに設定し、２個のマイクロプ
ロセッサを並列に同じ動作をさせることによって監視実
行モードに設定したマイクロプロセッサの動作が通常実
行モードに設定したマイクロプロセッサの動作と一致す
るか否かをチェックするＦＲＭ（ファンクショナル レ
ダンダンシイモニタ：Functional Redundancy Monjtor
）機能を有する従来のマイクロプロセッサは、ＦＲＭ
機能を実現するため、マイクロプロセッサを、通常実行
モードまたは監視実行モードに設定する機能と、ＦＲＭ
機能における故障検出報告機能と、マイクロプロセッサ
の動作を即時に停止させる機能とを有しており、出力ピ
ンから出力する演算結果や制御信号等のデータを、通常
実行モードに設定したマイクロプロセッサと監視実行モ
ードに設定しマイクロプロセッサとで比較して障害を検
出している。
【０００３】
【発明が解決しようとする課題】上述したような従来の
マイクロプロセッサの故障検出手段は、ＦＲＭ機能とし
て、通常実行モードで使用するマイクロプロセッサの出
力信号が故障を検出するための比較対象となるっため、
このマイクロプロセッサを用いてＦＲＭ機能を利用した
高信頼性のコンピュータシステムを構築すると、マイク
ロプロセッサの内部で処理を完了してしまう命令がある
場合は、いつ故障が発生したかが判らないため、マイク
ロプロセッサの故障の解析が困難であるという問題点を
有している。
マイクロプロセッサの故障検出手段は、ＦＲＭ機能とし
て、通常実行モードで使用するマイクロプロセッサの出
力信号が故障を検出するための比較対象となるっため、
このマイクロプロセッサを用いてＦＲＭ機能を利用した
高信頼性のコンピュータシステムを構築すると、マイク
ロプロセッサの内部で処理を完了してしまう命令がある
場合は、いつ故障が発生したかが判らないため、マイク
ロプロセッサの故障の解析が困難であるという問題点を
有している。
【０００４】
【課題を解決するための手段】本発明の第一のマイクロ
プロセッサの故障検出装置は、２個のマイクロプロセッ
サのそれぞれの通常動作用の端子を相互に接続し、一方
のマイクロプロセッサを通常の動作を行わせる通常実行
モードに設定し、他方のマイクロプロセッサを前記通常
実行モードに設定したマイクロプロセッサの出力信号と
自己の出力信号とを比較する監視実行モードに設定し、
前記２個のマイクロプロセッサを並列に同じ動作をさせ
ることによって前記監視実行モードに設定したマイクロ
プロセッサの動作が前記通常実行モードに設定したマイ
クロプロセッサの動作と一致するか否かをチェックする
ＦＲＭ機能を有するマイクロプロセッサの故障検出装置
であって、バスがデータの転送を行っているか否かを示
すバスビジー信号に基ずいて通常動作中に前記バスに対
して出力する通常出力信号とマイクロプロセッサの内部
情報である内部ステータス信号とのいずれかを選択する
セレクタと、前記セレクタの出力信号を入力し制御信号
によって制御される双方向バッファと、前記バスがデー
タの転送を行っていないときに前記バスからの入力デー
タと前記セレクタの出力する前記内部ステータス信号と
を比較してそれらが不一致のときにエラー信号を出力す
る比較回路とを備えている。
プロセッサの故障検出装置は、２個のマイクロプロセッ
サのそれぞれの通常動作用の端子を相互に接続し、一方
のマイクロプロセッサを通常の動作を行わせる通常実行
モードに設定し、他方のマイクロプロセッサを前記通常
実行モードに設定したマイクロプロセッサの出力信号と
自己の出力信号とを比較する監視実行モードに設定し、
前記２個のマイクロプロセッサを並列に同じ動作をさせ
ることによって前記監視実行モードに設定したマイクロ
プロセッサの動作が前記通常実行モードに設定したマイ
クロプロセッサの動作と一致するか否かをチェックする
ＦＲＭ機能を有するマイクロプロセッサの故障検出装置
であって、バスがデータの転送を行っているか否かを示
すバスビジー信号に基ずいて通常動作中に前記バスに対
して出力する通常出力信号とマイクロプロセッサの内部
情報である内部ステータス信号とのいずれかを選択する
セレクタと、前記セレクタの出力信号を入力し制御信号
によって制御される双方向バッファと、前記バスがデー
タの転送を行っていないときに前記バスからの入力デー
タと前記セレクタの出力する前記内部ステータス信号と
を比較してそれらが不一致のときにエラー信号を出力す
る比較回路とを備えている。
【０００５】本発明の第二のマイクロプロセッサの故障
検出装置は、２個のマイクロプロセッサのそれぞれの通
常動作用の端子を相互に接続し、一方のマイクロプロセ
ッサを通常の動作を行わせる通常実行モードに設定し、
他方のマイクロプロセッサを前記通常実行モードに設定
したマイクロプロセッサの出力信号と自己の出力信号と
を比較する監視実行モードに設定し、前記２個のマイク
ロプロセッサを並列に同じ動作をさせることによって前
記監視実行モードに設定したマイクロプロセッサの動作
が前記通常実行モードに設定したマイクロプロセッサの
動作と一致するか否かをチェックするＦＲＭ機能を有す
るマイクロプロセッサの故障検出装置であって、バスが
データの転送を行っているときに内部情報が更新された
場合、前記更新された内部情報に基ずいて診断データを
生成するデータ生成回路と、前記診断データを保持する
ステータス保持レジスタと、バスがデータの転送を行っ
ているか否かを示すバスビジー信号に基ずいてバスがデ
ータの転送を行っていないときに前記診断データと通常
動作中に前記バスに対して出力する通常出力信号とのい
ずれかを選択するセレクタと、前記セレクタの出力信号
を入力し制御信号によって制御される双方向バッファ
と、前記バスがデータの転送を行っていないときに前記
バスからの入力データと前記セレクタの出力する前記診
断データとを比較してそれらが不一致のときにエラー信
号を出力する比較回路とを備えている。
検出装置は、２個のマイクロプロセッサのそれぞれの通
常動作用の端子を相互に接続し、一方のマイクロプロセ
ッサを通常の動作を行わせる通常実行モードに設定し、
他方のマイクロプロセッサを前記通常実行モードに設定
したマイクロプロセッサの出力信号と自己の出力信号と
を比較する監視実行モードに設定し、前記２個のマイク
ロプロセッサを並列に同じ動作をさせることによって前
記監視実行モードに設定したマイクロプロセッサの動作
が前記通常実行モードに設定したマイクロプロセッサの
動作と一致するか否かをチェックするＦＲＭ機能を有す
るマイクロプロセッサの故障検出装置であって、バスが
データの転送を行っているときに内部情報が更新された
場合、前記更新された内部情報に基ずいて診断データを
生成するデータ生成回路と、前記診断データを保持する
ステータス保持レジスタと、バスがデータの転送を行っ
ているか否かを示すバスビジー信号に基ずいてバスがデ
ータの転送を行っていないときに前記診断データと通常
動作中に前記バスに対して出力する通常出力信号とのい
ずれかを選択するセレクタと、前記セレクタの出力信号
を入力し制御信号によって制御される双方向バッファ
と、前記バスがデータの転送を行っていないときに前記
バスからの入力データと前記セレクタの出力する前記診
断データとを比較してそれらが不一致のときにエラー信
号を出力する比較回路とを備えている。
【０００６】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００７】図１は本発明の第一の実施例を示すブロッ
ク図である。
ク図である。
【０００８】図１の実施例は、通常動作時にバスに対し
て出力している通常出力信号４と、マイクロプロセッサ
の内部のステータスを示す情報（内部情報）である内部
ステータス信号５と、バスがデータの転送を行っている
か否か（バスが使用中か未使用でるか）を示すバスビジ
ー信号６とをセレクタ３に入力している。入出力端子１
は、バスに対する信号の入出力に用いる。双方向バッフ
ァ１１は、セレクタ３からの信号と入出力端子１からの
信号とを入力し、制御信号１３によって制御される。比
較回路２は、バスが未使用のとき、セレクタ３からの内
部ステータス信号５と双方向バッファ１１が出力する入
出力端子１からの信号とを入力し、それらを比較して不
一致のときにエラー信号７を出力する。
て出力している通常出力信号４と、マイクロプロセッサ
の内部のステータスを示す情報（内部情報）である内部
ステータス信号５と、バスがデータの転送を行っている
か否か（バスが使用中か未使用でるか）を示すバスビジ
ー信号６とをセレクタ３に入力している。入出力端子１
は、バスに対する信号の入出力に用いる。双方向バッフ
ァ１１は、セレクタ３からの信号と入出力端子１からの
信号とを入力し、制御信号１３によって制御される。比
較回路２は、バスが未使用のとき、セレクタ３からの内
部ステータス信号５と双方向バッファ１１が出力する入
出力端子１からの信号とを入力し、それらを比較して不
一致のときにエラー信号７を出力する。
【０００９】このように構成したマイクロプロセッサの
故障検出装置は、次のように動作する。
故障検出装置は、次のように動作する。
【００１０】マイクロプロセッサは、双方向バッファ１
１を用いてバスとの間でデータの入出力を行っている。
マイクロプロセッサがバスを用いて他のマイクロプロセ
ッサとの間でデータの通信を行うとき、何らの制御も行
わないと、双方のマイクロプロセッサがバスに対してデ
ータの出力を行ってしまう（これをバスファイトとい
う）。このため、双方向バッファ１１に対して制御信号
１３を与え、一方のマイクロプロセッサがデータの出力
を行っているときは、他のマイクロプロセッサがデータ
の出力を行わないように抑止して、バスファイトの発生
を防止する。また、ＦＲＭ機能を有するマイクロプロセ
ッサで構成したシステムにおいて、監視実行モードに設
定したマイクロプロセッサへの制御信号１３は、バスに
対してデータの出力を行わないような固定的な値の信号
とする。
１を用いてバスとの間でデータの入出力を行っている。
マイクロプロセッサがバスを用いて他のマイクロプロセ
ッサとの間でデータの通信を行うとき、何らの制御も行
わないと、双方のマイクロプロセッサがバスに対してデ
ータの出力を行ってしまう（これをバスファイトとい
う）。このため、双方向バッファ１１に対して制御信号
１３を与え、一方のマイクロプロセッサがデータの出力
を行っているときは、他のマイクロプロセッサがデータ
の出力を行わないように抑止して、バスファイトの発生
を防止する。また、ＦＲＭ機能を有するマイクロプロセ
ッサで構成したシステムにおいて、監視実行モードに設
定したマイクロプロセッサへの制御信号１３は、バスに
対してデータの出力を行わないような固定的な値の信号
とする。
【００１１】通常実行モードに設定したマイクロプロセ
ッサは、バスを使用しているとき、セレクタ３において
バスビジー信号６に基ずいて通常出力信号４を選択し、
双方向バッファ１１および入出力端子１を介してそれを
バスに出力する。この間も、従来どおり、ＦＲＭ機能で
ある出力ピン（図示省略）から出力されるデータの比較
は行っている。
ッサは、バスを使用しているとき、セレクタ３において
バスビジー信号６に基ずいて通常出力信号４を選択し、
双方向バッファ１１および入出力端子１を介してそれを
バスに出力する。この間も、従来どおり、ＦＲＭ機能で
ある出力ピン（図示省略）から出力されるデータの比較
は行っている。
【００１２】バスを使用していないときは、通常実行モ
ードに設定したマイクロプロセッサは、セレクタ３にお
いてバスビジー信号６に基いて内部ステータス信号５を
選択し、双方向バッファ１１および入出力端子１を介し
てそれをバスに出力する。一方、監視実行モードに設定
したマイクロプロセッサは、セレクタ３においてバスビ
ジー信号６に基ずいて内部ステータス信号５を選択し、
それと入出力端子１を介してバスから入力する通常実行
モードに設定したマイクロプロセッサの内部ステータス
信号とを比較回路２において比較する。この比較結果が
不一致のときは、比較回路２は、エラー信号７を出力し
てエラーが発生したことを通知する。
ードに設定したマイクロプロセッサは、セレクタ３にお
いてバスビジー信号６に基いて内部ステータス信号５を
選択し、双方向バッファ１１および入出力端子１を介し
てそれをバスに出力する。一方、監視実行モードに設定
したマイクロプロセッサは、セレクタ３においてバスビ
ジー信号６に基ずいて内部ステータス信号５を選択し、
それと入出力端子１を介してバスから入力する通常実行
モードに設定したマイクロプロセッサの内部ステータス
信号とを比較回路２において比較する。この比較結果が
不一致のときは、比較回路２は、エラー信号７を出力し
てエラーが発生したことを通知する。
【００１３】図２本発明の第二の実施例を示すブロック
図である。
図である。
【００１４】図２の実施例は、マイクロプロセッサの内
部のステータスを示す情報（内部情報）である内部ステ
ータス信号２５をデータ生成回路２８に入力している。
データ生成回路２８は、バスがデータの転送を行ってい
るとき（バスを使用しているとき）に内部情報が更新さ
れた（変化があった）場合、その更新された内部情報に
基ずいて診断データ３０を生成する。データ生成回路２
８で生成した診断データ３０は、バスが未使用になるま
で、ステータス保持レジスタ２９に保持する。通常動作
にバスに対して出力している通常出力信号２４と、診断
データ３０と、バスバスが使用中か未使用でるかを示す
バスビジー信号２６とはセレクタ３に入力している。入
出力端子２１は、バスに対する信号の入出力に用いる。
双方向バッファ３１は、セレクタ２３からの信号と入出
力端子２１からの信号とを入力し、制御信号３３によっ
て制御される。比較回路２２は、バスが未使用のとき、
セレクタ２３からの診断データ３０と双方向バッファ３
１が出力する入出力端子２１からの信号とを入力し、そ
れらを比較して不一致のときにエラー信号２７を出力す
る。
部のステータスを示す情報（内部情報）である内部ステ
ータス信号２５をデータ生成回路２８に入力している。
データ生成回路２８は、バスがデータの転送を行ってい
るとき（バスを使用しているとき）に内部情報が更新さ
れた（変化があった）場合、その更新された内部情報に
基ずいて診断データ３０を生成する。データ生成回路２
８で生成した診断データ３０は、バスが未使用になるま
で、ステータス保持レジスタ２９に保持する。通常動作
にバスに対して出力している通常出力信号２４と、診断
データ３０と、バスバスが使用中か未使用でるかを示す
バスビジー信号２６とはセレクタ３に入力している。入
出力端子２１は、バスに対する信号の入出力に用いる。
双方向バッファ３１は、セレクタ２３からの信号と入出
力端子２１からの信号とを入力し、制御信号３３によっ
て制御される。比較回路２２は、バスが未使用のとき、
セレクタ２３からの診断データ３０と双方向バッファ３
１が出力する入出力端子２１からの信号とを入力し、そ
れらを比較して不一致のときにエラー信号２７を出力す
る。
【００１５】このように構成したマイクロプロセッサの
故障検出装置は、次のように動作する。
故障検出装置は、次のように動作する。
【００１６】マイクロプロセッサは、双方向バッファ３
１を用いてバスとの間でデータの入出力を行っている。
マイクロプロセッサがバスを用いて他のマイクロプロセ
ッサとの間でデータの通信を行うとき、何らの制御も行
わないと、双方のマイクロプロセッサがバスに対してデ
ータの出力を行ってバスファイトを発生する。このた
め、双方向バッファ３１に対して制御信号３３を与え、
一方のマイクロプロセッサがデータの出力を行っている
ときは、他のマイクロプロセッサがデータの出力を行わ
ないように抑止する。また、ＦＲＭ機能を有するマイク
ロプロセッサで構成したシステムにおいて、監視実行モ
ードに設定したマイクロプロセッサへの制御信号３３
は、バスに対してデータの出力を行わないような固定的
な値の信号とする。
１を用いてバスとの間でデータの入出力を行っている。
マイクロプロセッサがバスを用いて他のマイクロプロセ
ッサとの間でデータの通信を行うとき、何らの制御も行
わないと、双方のマイクロプロセッサがバスに対してデ
ータの出力を行ってバスファイトを発生する。このた
め、双方向バッファ３１に対して制御信号３３を与え、
一方のマイクロプロセッサがデータの出力を行っている
ときは、他のマイクロプロセッサがデータの出力を行わ
ないように抑止する。また、ＦＲＭ機能を有するマイク
ロプロセッサで構成したシステムにおいて、監視実行モ
ードに設定したマイクロプロセッサへの制御信号３３
は、バスに対してデータの出力を行わないような固定的
な値の信号とする。
【００１７】通常実行モードに設定したマイクロプロセ
ッサは、バスを使用しているとき、セレクタ２３におい
てバスビジー信号２６に基ずいて通常出力信号２４を選
択し、双方向バッファ３１および入出力端子２１を介し
てそれをバスに出力する。このとき同時に、データ生成
回路２８は、内部ステータス信号２５の値と、ステータ
ス保持レジスタ２９に保持している値とから診断データ
３０を生成し、その診断データ３０をステータス保持レ
ジスタ２９に格納している。またこの間、従来どおり、
ＦＲＭ機能である出力ピンから出力されるデータの比較
も行っている。
ッサは、バスを使用しているとき、セレクタ２３におい
てバスビジー信号２６に基ずいて通常出力信号２４を選
択し、双方向バッファ３１および入出力端子２１を介し
てそれをバスに出力する。このとき同時に、データ生成
回路２８は、内部ステータス信号２５の値と、ステータ
ス保持レジスタ２９に保持している値とから診断データ
３０を生成し、その診断データ３０をステータス保持レ
ジスタ２９に格納している。またこの間、従来どおり、
ＦＲＭ機能である出力ピンから出力されるデータの比較
も行っている。
【００１８】バスを使用していないときは、通常実行モ
ードに設定したマイクロプロセッサは、セレクタ２３に
おいてバスビジー信号２６に基ずいて診断データ３０を
選択し、双方向バッファ３１および入出力端子２１を介
してそれをバスに出力する。また、監視実行モードに設
定したマイクロプロセッサは、セレクタ２３においてバ
スビジー信号２６に基ずいて診断データ３０を選択し、
それと入出力端子２１を介してバスから入力する通常実
行モードに設定したマイクロプロセッサの診断データと
を比較回路２２において比較する。この比較結果が不一
致のときは、比較回路２２は、エラー信号２７を出力し
てエラーが発生したことを通知する。
ードに設定したマイクロプロセッサは、セレクタ２３に
おいてバスビジー信号２６に基ずいて診断データ３０を
選択し、双方向バッファ３１および入出力端子２１を介
してそれをバスに出力する。また、監視実行モードに設
定したマイクロプロセッサは、セレクタ２３においてバ
スビジー信号２６に基ずいて診断データ３０を選択し、
それと入出力端子２１を介してバスから入力する通常実
行モードに設定したマイクロプロセッサの診断データと
を比較回路２２において比較する。この比較結果が不一
致のときは、比較回路２２は、エラー信号２７を出力し
てエラーが発生したことを通知する。
【００１９】
【発明の効果】以上説明したように、本発明のマイクロ
プロセッサの故障検出装置は、バスを使用していないと
き、通常実行モードに設定したマイクロプロセッサの内
部ステータス信号またはデータ生成回路において内部ス
テータス信号から生成した診断データを、監視実行モー
ドに設定したマイクロプロセッサの内部ステータス信号
またはデータ生成回路において内部ステータス信号から
生成した診断データと比較することにより、従来比較で
きなかった情報まで比較できるようになるため、マイク
ロプロセッサの障害が発生したとき、故障原因の解析と
故障箇所の特定が容易になるという効果がある。
プロセッサの故障検出装置は、バスを使用していないと
き、通常実行モードに設定したマイクロプロセッサの内
部ステータス信号またはデータ生成回路において内部ス
テータス信号から生成した診断データを、監視実行モー
ドに設定したマイクロプロセッサの内部ステータス信号
またはデータ生成回路において内部ステータス信号から
生成した診断データと比較することにより、従来比較で
きなかった情報まで比較できるようになるため、マイク
ロプロセッサの障害が発生したとき、故障原因の解析と
故障箇所の特定が容易になるという効果がある。
【図１】本発明の第一の実施例を示すブロック図であ
る。
る。
【図２】本発明の第二の実施例を示すブロック図であ
る。
る。
１・２１ 入出力端子 ２・２２ 比較回路 ３・２３ セレクタ ４・２４ 通常出力信号 ５・２５ 内部ステータス信号 ６・２６ バスビジー信号 ７・２７ エラー信号 １１・３１ 双方向バッファ １３・３３ 制御信号 ２８ データ生成回路 ２９ ステータス保持レジスタ ３０ 診断データ
Claims (2)
- 【請求項１】 ２個のマイクロプロセッサのそれぞれの
通常動作用の端子を相互に接続し、一方のマイクロプロ
セッサを通常の動作を行わせる通常実行モードに設定
し、他方のマイクロプロセッサを前記通常実行モードに
設定したマイクロプロセッサの出力信号と自己の出力信
号とを比較する監視実行モードに設定し、前記２個のマ
イクロプロセッサを並列に同じ動作をさせることによっ
て前記監視実行モードに設定したマイクロプロセッサの
動作が前記通常実行モードに設定したマイクロプロセッ
サの動作と一致するか否かをチェックするＦＲＭ機能を
有するマイクロプロセッサの故障検出装置であって、バ
スがデータの転送を行っているか否かを示すバスビジー
信号に基ずいて通常動作中に前記バスに対して出力する
通常出力信号とマイクロプロセッサの内部情報である内
部ステータス信号とのいずれかを選択するセレクタと、
前記セレクタの出力信号を入力し制御信号によって制御
される双方向バッファと、前記バスがデータの転送を行
っていないときに前記バスからの入力データと前記セレ
クタの出力する前記内部ステータス信号とを比較してそ
れらが不一致のときにエラー信号を出力する比較回路と
を備えることを特徴とするマイクロプロセッサの故障検
出装置。 - 【請求項２】 ２個のマイクロプロセッサのそれぞれの
通常動作用の端子を相互に接続し、一方のマイクロプロ
セッサを通常の動作を行わせる通常実行モードに設定
し、他方のマイクロプロセッサを前記通常実行モードに
設定したマイクロプロセッサの出力信号と自己の出力信
号とを比較する監視実行モードに設定し、前記２個のマ
イクロプロセッサを並列に同じ動作をさせることによっ
て前記監視実行モードに設定したマイクロプロセッサの
動作が前記通常実行モードに設定したマイクロプロセッ
サの動作と一致するか否かをチェックするＦＲＭ機能を
有するマイクロプロセッサの故障検出装置であって、バ
スがデータの転送を行っているときに内部情報が更新さ
れた場合、前記更新された内部情報に基ずいて診断デー
タを生成するデータ生成回路と、前記診断データを保持
するステータス保持レジスタと、バスがデータの転送を
行っているか否かを示すバスビジー信号に基ずいてバス
がデータの転送を行っていないときに前記診断データと
通常動作中に前記バスに対して出力する通常出力信号と
のいずれかを選択するセレクタと、前記セレクタの出力
信号を入力し制御信号によって制御される双方向バッフ
ァと、前記バスがデータの転送を行っていないときに前
記バスからの入力データと前記セレクタの出力する前記
診断データとを比較してそれらが不一致のときにエラー
信号を出力する比較回路とを備えることを特徴とするマ
イクロプロセッサの故障検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4226711A JP2908135B2 (ja) | 1992-08-26 | 1992-08-26 | マイクロプロセッサの故障検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4226711A JP2908135B2 (ja) | 1992-08-26 | 1992-08-26 | マイクロプロセッサの故障検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0675812A true JPH0675812A (ja) | 1994-03-18 |
| JP2908135B2 JP2908135B2 (ja) | 1999-06-21 |
Family
ID=16849443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4226711A Expired - Lifetime JP2908135B2 (ja) | 1992-08-26 | 1992-08-26 | マイクロプロセッサの故障検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2908135B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009110284A (ja) * | 2007-10-30 | 2009-05-21 | Fujitsu Ltd | 信号処理装置、カード型デバイス及び障害再現方法 |
-
1992
- 1992-08-26 JP JP4226711A patent/JP2908135B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009110284A (ja) * | 2007-10-30 | 2009-05-21 | Fujitsu Ltd | 信号処理装置、カード型デバイス及び障害再現方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2908135B2 (ja) | 1999-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01293450A (ja) | 障害装置特定システム | |
| JP2618958B2 (ja) | パリティチェック制御装置 | |
| JPH0375834A (ja) | パリティの置換装置及び方法 | |
| JPH0675812A (ja) | マイクロプロセッサの故障検出装置 | |
| JP2790204B2 (ja) | マルチプロセッサシステム | |
| JP3427776B2 (ja) | バスインターフェース回路診断方法およびバスインターフェース回路 | |
| JP2778691B2 (ja) | バス監視回路 | |
| JP2731594B2 (ja) | パリティエラー検出監視システム | |
| JPS60134942A (ja) | 異常状態におけるバツクアツプシステム | |
| JP3055249B2 (ja) | プロセッサのデバッグ方式 | |
| JPH11338594A (ja) | 接触不良検出回路 | |
| JPH1020968A (ja) | 選択的ハードウェア・リセット回路 | |
| JPH07114521A (ja) | マルチマイクロコンピュータシステム | |
| JP3291729B2 (ja) | 二重化計算機システム | |
| JPS63181001A (ja) | 故障診断装置 | |
| JPH04155535A (ja) | 情報処理装置の障害検出方式 | |
| JPH05233375A (ja) | マイクロ・プロセッサ | |
| JPS63281539A (ja) | 誤りデ−タ発生回路 | |
| JPS63115240A (ja) | 障害検出方式 | |
| JPH07160521A (ja) | 耐障害機能を有する情報処理装置 | |
| JPH0215352A (ja) | 擬似障害代替診断方式 | |
| JPH07182203A (ja) | マイクロコンピュータ開発支援装置 | |
| JPH05289896A (ja) | フォールトトレラントコンピュータ | |
| JPH1031656A (ja) | マルチプロセッサシステムのバス調停方式 | |
| JPH05298201A (ja) | 情報処理システムのシステムバスエラー処理方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990302 |