JPH0675812A - Fault detecting device of microprocessor - Google Patents
Fault detecting device of microprocessorInfo
- Publication number
- JPH0675812A JPH0675812A JP4226711A JP22671192A JPH0675812A JP H0675812 A JPH0675812 A JP H0675812A JP 4226711 A JP4226711 A JP 4226711A JP 22671192 A JP22671192 A JP 22671192A JP H0675812 A JPH0675812 A JP H0675812A
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- bus
- signal
- execution mode
- normal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Hardware Redundancy (AREA)
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、２個のマイクロプロセ
ッサのそれぞれの通常動作用の端子を相互に接続し、一
方のマイクロプロセッサを通常の動作を行わせる通常実
行モードに設定し、他方のマイクロプロセッサを通常実
行モードに設定したマイクロプロセッサの出力信号と自
己の出力信号とを比較する監視実行モードに設定し、２
個のマイクロプロセッサを並列に同じ動作をさせること
によって監視実行モードに設定したマイクロプロセッサ
の動作が通常実行モードに設定したマイクロプロセッサ
の動作と一致するか否かをチェックするＦＲＭ機能を有
するマイクロプロセッサの故障検出装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention connects two terminals for normal operation of two microprocessors to each other, sets one of the microprocessors to a normal execution mode for normal operation, and The microprocessor is set to the normal execution mode. The microprocessor is set to the monitoring execution mode in which the output signal of the microprocessor is compared with its own output signal.
Of the microprocessor having the FRM function for checking whether or not the operation of the microprocessor set to the monitor execution mode matches the operation of the microprocessor set to the normal execution mode by causing the same operation in parallel to each other. The present invention relates to a failure detection device.
【０００２】[0002]
【従来の技術】２個のマイクロプロセッサのそれぞれの
通常動作用の端子を相互に接続し、一方のマイクロプロ
セッサを通常の動作を行わせる通常実行モードに設定
し、他方のマイクロプロセッサを通常実行モードに設定
したマイクロプロセッサの出力信号と自己の出力信号と
を比較する監視実行モードに設定し、２個のマイクロプ
ロセッサを並列に同じ動作をさせることによって監視実
行モードに設定したマイクロプロセッサの動作が通常実
行モードに設定したマイクロプロセッサの動作と一致す
るか否かをチェックするＦＲＭ（ファンクショナル レ
ダンダンシイモニタ：Functional Redundancy Monjtor
）機能を有する従来のマイクロプロセッサは、ＦＲＭ
機能を実現するため、マイクロプロセッサを、通常実行
モードまたは監視実行モードに設定する機能と、ＦＲＭ
機能における故障検出報告機能と、マイクロプロセッサ
の動作を即時に停止させる機能とを有しており、出力ピ
ンから出力する演算結果や制御信号等のデータを、通常
実行モードに設定したマイクロプロセッサと監視実行モ
ードに設定しマイクロプロセッサとで比較して障害を検
出している。2. Description of the Related Art The terminals for normal operation of two microprocessors are connected to each other, one microprocessor is set to a normal execution mode for performing a normal operation, and the other microprocessor is set to a normal execution mode. Normally, the operation of the microprocessor set in the monitor execution mode is performed by setting the monitor execution mode in which the output signal of the microprocessor set to FRM (Functional Redundancy Monjtor: Functional Redundancy Monitor) that checks whether or not it matches the operation of the microprocessor set to the execution mode.
) A conventional microprocessor with functions is FRM
To implement the function, the function of setting the microprocessor to the normal execution mode or the monitoring execution mode, and the FRM
It has a failure detection reporting function and a function to immediately stop the operation of the microprocessor, and monitors data such as operation results and control signals output from the output pin with the microprocessor set to the normal execution mode. A failure is detected by setting the execution mode and comparing it with the microprocessor.
【０００３】[0003]
【発明が解決しようとする課題】上述したような従来の
マイクロプロセッサの故障検出手段は、ＦＲＭ機能とし
て、通常実行モードで使用するマイクロプロセッサの出
力信号が故障を検出するための比較対象となるっため、
このマイクロプロセッサを用いてＦＲＭ機能を利用した
高信頼性のコンピュータシステムを構築すると、マイク
ロプロセッサの内部で処理を完了してしまう命令がある
場合は、いつ故障が発生したかが判らないため、マイク
ロプロセッサの故障の解析が困難であるという問題点を
有している。The conventional microprocessor failure detecting means as described above has an FRM function, and the output signal of the microprocessor used in the normal execution mode is a comparison target for detecting a failure. For,
If a highly reliable computer system using the FRM function is constructed using this microprocessor, if there is an instruction that completes the processing inside the microprocessor, it is not known when the failure occurred. There is a problem that it is difficult to analyze a processor failure.
【０００４】[0004]
【課題を解決するための手段】本発明の第一のマイクロ
プロセッサの故障検出装置は、２個のマイクロプロセッ
サのそれぞれの通常動作用の端子を相互に接続し、一方
のマイクロプロセッサを通常の動作を行わせる通常実行
モードに設定し、他方のマイクロプロセッサを前記通常
実行モードに設定したマイクロプロセッサの出力信号と
自己の出力信号とを比較する監視実行モードに設定し、
前記２個のマイクロプロセッサを並列に同じ動作をさせ
ることによって前記監視実行モードに設定したマイクロ
プロセッサの動作が前記通常実行モードに設定したマイ
クロプロセッサの動作と一致するか否かをチェックする
ＦＲＭ機能を有するマイクロプロセッサの故障検出装置
であって、バスがデータの転送を行っているか否かを示
すバスビジー信号に基ずいて通常動作中に前記バスに対
して出力する通常出力信号とマイクロプロセッサの内部
情報である内部ステータス信号とのいずれかを選択する
セレクタと、前記セレクタの出力信号を入力し制御信号
によって制御される双方向バッファと、前記バスがデー
タの転送を行っていないときに前記バスからの入力デー
タと前記セレクタの出力する前記内部ステータス信号と
を比較してそれらが不一致のときにエラー信号を出力す
る比較回路とを備えている。According to a first aspect of the present invention, there is provided a failure detecting apparatus for a microprocessor, wherein terminals for normal operation of two microprocessors are connected to each other and one microprocessor operates normally. Is set to the normal execution mode, the other microprocessor is set to the monitoring execution mode for comparing the output signal of the microprocessor set to the normal execution mode with its own output signal,
An FRM function for checking whether or not the operation of the microprocessor set in the monitoring execution mode matches the operation of the microprocessor set in the normal execution mode by causing the two microprocessors to perform the same operation in parallel. A failure detecting device for a microprocessor having a normal output signal to be output to the bus during normal operation based on a bus busy signal indicating whether the bus is transferring data and internal information of the microprocessor. A selector that selects any of the internal status signals, a bidirectional buffer that receives the output signal of the selector and is controlled by a control signal, and a bus from the bus when the bus is not transferring data. The input data and the internal status signal output by the selector are compared and they are compared. And a comparator circuit for outputting an error signal when a mismatch.
【０００５】本発明の第二のマイクロプロセッサの故障
検出装置は、２個のマイクロプロセッサのそれぞれの通
常動作用の端子を相互に接続し、一方のマイクロプロセ
ッサを通常の動作を行わせる通常実行モードに設定し、
他方のマイクロプロセッサを前記通常実行モードに設定
したマイクロプロセッサの出力信号と自己の出力信号と
を比較する監視実行モードに設定し、前記２個のマイク
ロプロセッサを並列に同じ動作をさせることによって前
記監視実行モードに設定したマイクロプロセッサの動作
が前記通常実行モードに設定したマイクロプロセッサの
動作と一致するか否かをチェックするＦＲＭ機能を有す
るマイクロプロセッサの故障検出装置であって、バスが
データの転送を行っているときに内部情報が更新された
場合、前記更新された内部情報に基ずいて診断データを
生成するデータ生成回路と、前記診断データを保持する
ステータス保持レジスタと、バスがデータの転送を行っ
ているか否かを示すバスビジー信号に基ずいてバスがデ
ータの転送を行っていないときに前記診断データと通常
動作中に前記バスに対して出力する通常出力信号とのい
ずれかを選択するセレクタと、前記セレクタの出力信号
を入力し制御信号によって制御される双方向バッファ
と、前記バスがデータの転送を行っていないときに前記
バスからの入力データと前記セレクタの出力する前記診
断データとを比較してそれらが不一致のときにエラー信
号を出力する比較回路とを備えている。A second microprocessor failure detecting apparatus of the present invention is a normal execution mode in which terminals for normal operation of two microprocessors are connected to each other and one microprocessor performs normal operation. Set to
The other microprocessor is set to a monitoring execution mode in which the output signal of the microprocessor set to the normal execution mode is compared with its own output signal, and the two microprocessors are operated in parallel to perform the same operation. A failure detection device for a microprocessor having an FRM function for checking whether an operation of a microprocessor set to an execution mode matches an operation of a microprocessor set to the normal execution mode, wherein a bus transfers data. If the internal information is updated during the operation, the data generation circuit that generates diagnostic data based on the updated internal information, the status holding register that holds the diagnostic data, and the bus transfer the data. The bus transfers data based on the bus busy signal indicating whether or not A selector that selects one of the diagnostic data and a normal output signal to be output to the bus during normal operation, and a bidirectional buffer that receives the output signal of the selector and is controlled by a control signal. A comparison circuit that compares the input data from the bus with the diagnostic data output from the selector when the bus is not transferring data and outputs an error signal when they do not match. .
【０００６】[0006]
【実施例】次に、本発明の実施例について図面を参照し
て説明する。Embodiments of the present invention will now be described with reference to the drawings.
【０００７】図１は本発明の第一の実施例を示すブロッ
ク図である。FIG. 1 is a block diagram showing a first embodiment of the present invention.
【０００８】図１の実施例は、通常動作時にバスに対し
て出力している通常出力信号４と、マイクロプロセッサ
の内部のステータスを示す情報（内部情報）である内部
ステータス信号５と、バスがデータの転送を行っている
か否か（バスが使用中か未使用でるか）を示すバスビジ
ー信号６とをセレクタ３に入力している。入出力端子１
は、バスに対する信号の入出力に用いる。双方向バッフ
ァ１１は、セレクタ３からの信号と入出力端子１からの
信号とを入力し、制御信号１３によって制御される。比
較回路２は、バスが未使用のとき、セレクタ３からの内
部ステータス信号５と双方向バッファ１１が出力する入
出力端子１からの信号とを入力し、それらを比較して不
一致のときにエラー信号７を出力する。In the embodiment of FIG. 1, the normal output signal 4 output to the bus during normal operation, the internal status signal 5 which is information (internal information) indicating the internal status of the microprocessor, and the bus A bus busy signal 6 indicating whether or not data is being transferred (whether the bus is in use or not) is input to the selector 3. I / O terminal 1
Are used to input and output signals to and from the bus. The bidirectional buffer 11 inputs the signal from the selector 3 and the signal from the input / output terminal 1, and is controlled by the control signal 13. The comparator circuit 2 inputs the internal status signal 5 from the selector 3 and the signal from the input / output terminal 1 output from the bidirectional buffer 11 when the bus is not used, compares them and outputs an error when they do not match. The signal 7 is output.
【０００９】このように構成したマイクロプロセッサの
故障検出装置は、次のように動作する。The microprocessor failure detection device thus configured operates as follows.
【００１０】マイクロプロセッサは、双方向バッファ１
１を用いてバスとの間でデータの入出力を行っている。
マイクロプロセッサがバスを用いて他のマイクロプロセ
ッサとの間でデータの通信を行うとき、何らの制御も行
わないと、双方のマイクロプロセッサがバスに対してデ
ータの出力を行ってしまう（これをバスファイトとい
う）。このため、双方向バッファ１１に対して制御信号
１３を与え、一方のマイクロプロセッサがデータの出力
を行っているときは、他のマイクロプロセッサがデータ
の出力を行わないように抑止して、バスファイトの発生
を防止する。また、ＦＲＭ機能を有するマイクロプロセ
ッサで構成したシステムにおいて、監視実行モードに設
定したマイクロプロセッサへの制御信号１３は、バスに
対してデータの出力を行わないような固定的な値の信号
とする。The microprocessor has a bidirectional buffer 1
1 is used to input and output data to and from the bus.
When a microprocessor uses the bus to communicate data with other microprocessors, both microprocessors output data to the bus without any control. Called fight). Therefore, the control signal 13 is given to the bidirectional buffer 11, and when one microprocessor is outputting data, the other microprocessor is prevented from outputting data, and the bus fight is suppressed. To prevent the occurrence of. Further, in the system configured by the microprocessor having the FRM function, the control signal 13 to the microprocessor set to the monitoring execution mode is a fixed value signal that does not output data to the bus.
【００１１】通常実行モードに設定したマイクロプロセ
ッサは、バスを使用しているとき、セレクタ３において
バスビジー信号６に基ずいて通常出力信号４を選択し、
双方向バッファ１１および入出力端子１を介してそれを
バスに出力する。この間も、従来どおり、ＦＲＭ機能で
ある出力ピン（図示省略）から出力されるデータの比較
は行っている。When using the bus, the microprocessor set to the normal execution mode selects the normal output signal 4 based on the bus busy signal 6 in the selector 3,
It is output to the bus via the bidirectional buffer 11 and the input / output terminal 1. During this period, the data output from the output pin (not shown) having the FRM function is compared as in the conventional case.
【００１２】バスを使用していないときは、通常実行モ
ードに設定したマイクロプロセッサは、セレクタ３にお
いてバスビジー信号６に基いて内部ステータス信号５を
選択し、双方向バッファ１１および入出力端子１を介し
てそれをバスに出力する。一方、監視実行モードに設定
したマイクロプロセッサは、セレクタ３においてバスビ
ジー信号６に基ずいて内部ステータス信号５を選択し、
それと入出力端子１を介してバスから入力する通常実行
モードに設定したマイクロプロセッサの内部ステータス
信号とを比較回路２において比較する。この比較結果が
不一致のときは、比較回路２は、エラー信号７を出力し
てエラーが発生したことを通知する。When the bus is not used, the microprocessor set in the normal execution mode selects the internal status signal 5 on the basis of the bus busy signal 6 in the selector 3 and outputs it via the bidirectional buffer 11 and the input / output terminal 1. And output it to the bus. On the other hand, the microprocessor set to the monitor execution mode selects the internal status signal 5 based on the bus busy signal 6 in the selector 3,
The comparison circuit 2 compares it with the internal status signal of the microprocessor set in the normal execution mode, which is input from the bus via the input / output terminal 1. When the comparison results do not match, the comparison circuit 2 outputs an error signal 7 to notify that an error has occurred.
【００１３】図２本発明の第二の実施例を示すブロック
図である。2 is a block diagram showing a second embodiment of the present invention.
【００１４】図２の実施例は、マイクロプロセッサの内
部のステータスを示す情報（内部情報）である内部ステ
ータス信号２５をデータ生成回路２８に入力している。
データ生成回路２８は、バスがデータの転送を行ってい
るとき（バスを使用しているとき）に内部情報が更新さ
れた（変化があった）場合、その更新された内部情報に
基ずいて診断データ３０を生成する。データ生成回路２
８で生成した診断データ３０は、バスが未使用になるま
で、ステータス保持レジスタ２９に保持する。通常動作
にバスに対して出力している通常出力信号２４と、診断
データ３０と、バスバスが使用中か未使用でるかを示す
バスビジー信号２６とはセレクタ３に入力している。入
出力端子２１は、バスに対する信号の入出力に用いる。
双方向バッファ３１は、セレクタ２３からの信号と入出
力端子２１からの信号とを入力し、制御信号３３によっ
て制御される。比較回路２２は、バスが未使用のとき、
セレクタ２３からの診断データ３０と双方向バッファ３
１が出力する入出力端子２１からの信号とを入力し、そ
れらを比較して不一致のときにエラー信号２７を出力す
る。In the embodiment shown in FIG. 2, an internal status signal 25, which is information (internal information) indicating the internal status of the microprocessor, is input to the data generation circuit 28.
If the internal information is updated (changed) while the bus is transferring data (when using the bus), the data generation circuit 28 is based on the updated internal information. The diagnostic data 30 is generated. Data generation circuit 2
The diagnostic data 30 generated in 8 is held in the status holding register 29 until the bus is unused. The normal output signal 24 output to the bus for normal operation, the diagnostic data 30, and the bus busy signal 26 indicating whether the bus bus is in use or not in use are input to the selector 3. The input / output terminal 21 is used to input / output signals to / from the bus.
The bidirectional buffer 31 inputs the signal from the selector 23 and the signal from the input / output terminal 21, and is controlled by the control signal 33. When the bus is unused, the comparison circuit 22
Diagnostic data 30 from selector 23 and bidirectional buffer 3
1 and the signal from the input / output terminal 21 output from the input terminal 1 are compared with each other and an error signal 27 is output when they do not match.
【００１５】このように構成したマイクロプロセッサの
故障検出装置は、次のように動作する。The microprocessor failure detection device thus configured operates as follows.
【００１６】マイクロプロセッサは、双方向バッファ３
１を用いてバスとの間でデータの入出力を行っている。
マイクロプロセッサがバスを用いて他のマイクロプロセ
ッサとの間でデータの通信を行うとき、何らの制御も行
わないと、双方のマイクロプロセッサがバスに対してデ
ータの出力を行ってバスファイトを発生する。このた
め、双方向バッファ３１に対して制御信号３３を与え、
一方のマイクロプロセッサがデータの出力を行っている
ときは、他のマイクロプロセッサがデータの出力を行わ
ないように抑止する。また、ＦＲＭ機能を有するマイク
ロプロセッサで構成したシステムにおいて、監視実行モ
ードに設定したマイクロプロセッサへの制御信号３３
は、バスに対してデータの出力を行わないような固定的
な値の信号とする。The microprocessor includes a bidirectional buffer 3
1 is used to input and output data to and from the bus.
When a microprocessor uses the bus to communicate data with other microprocessors, and without any control, both microprocessors output data to the bus and generate a bus fight. . Therefore, the control signal 33 is given to the bidirectional buffer 31,
When one of the microprocessors is outputting data, the other microprocessor is prevented from outputting data. Further, in the system configured by the microprocessor having the FRM function, the control signal 33 to the microprocessor set to the monitoring execution mode is set.
Is a signal with a fixed value that does not output data to the bus.
【００１７】通常実行モードに設定したマイクロプロセ
ッサは、バスを使用しているとき、セレクタ２３におい
てバスビジー信号２６に基ずいて通常出力信号２４を選
択し、双方向バッファ３１および入出力端子２１を介し
てそれをバスに出力する。このとき同時に、データ生成
回路２８は、内部ステータス信号２５の値と、ステータ
ス保持レジスタ２９に保持している値とから診断データ
３０を生成し、その診断データ３０をステータス保持レ
ジスタ２９に格納している。またこの間、従来どおり、
ＦＲＭ機能である出力ピンから出力されるデータの比較
も行っている。When using the bus, the microprocessor set to the normal execution mode selects the normal output signal 24 on the basis of the bus busy signal 26 in the selector 23, and through the bidirectional buffer 31 and the input / output terminal 21. And output it to the bus. At the same time, the data generation circuit 28 generates diagnostic data 30 from the value of the internal status signal 25 and the value held in the status holding register 29, and stores the diagnostic data 30 in the status holding register 29. There is. During this time, as before,
The data output from the output pin, which is the FRM function, is also compared.
【００１８】バスを使用していないときは、通常実行モ
ードに設定したマイクロプロセッサは、セレクタ２３に
おいてバスビジー信号２６に基ずいて診断データ３０を
選択し、双方向バッファ３１および入出力端子２１を介
してそれをバスに出力する。また、監視実行モードに設
定したマイクロプロセッサは、セレクタ２３においてバ
スビジー信号２６に基ずいて診断データ３０を選択し、
それと入出力端子２１を介してバスから入力する通常実
行モードに設定したマイクロプロセッサの診断データと
を比較回路２２において比較する。この比較結果が不一
致のときは、比較回路２２は、エラー信号２７を出力し
てエラーが発生したことを通知する。When the bus is not used, the microprocessor set in the normal execution mode selects the diagnostic data 30 on the basis of the bus busy signal 26 in the selector 23 and, via the bidirectional buffer 31 and the input / output terminal 21, And output it to the bus. Further, the microprocessor set to the monitoring execution mode selects the diagnostic data 30 based on the bus busy signal 26 in the selector 23,
The comparison circuit 22 compares it with the diagnostic data of the microprocessor set in the normal execution mode, which is input from the bus via the input / output terminal 21. When the comparison results do not match, the comparison circuit 22 outputs an error signal 27 to notify that an error has occurred.
【００１９】[0019]
【発明の効果】以上説明したように、本発明のマイクロ
プロセッサの故障検出装置は、バスを使用していないと
き、通常実行モードに設定したマイクロプロセッサの内
部ステータス信号またはデータ生成回路において内部ス
テータス信号から生成した診断データを、監視実行モー
ドに設定したマイクロプロセッサの内部ステータス信号
またはデータ生成回路において内部ステータス信号から
生成した診断データと比較することにより、従来比較で
きなかった情報まで比較できるようになるため、マイク
ロプロセッサの障害が発生したとき、故障原因の解析と
故障箇所の特定が容易になるという効果がある。As described above, the failure detecting device for a microprocessor according to the present invention, when the bus is not used, sets the internal status signal of the microprocessor set to the normal execution mode or the internal status signal in the data generation circuit. By comparing the diagnostic data generated from the diagnostic data generated from the internal status signal of the microprocessor set to the monitor execution mode or the diagnostic data generated from the internal status signal in the data generation circuit, it becomes possible to compare information that could not be compared in the past. Therefore, when a failure occurs in the microprocessor, it is easy to analyze the cause of the failure and identify the failure location.
【図１】本発明の第一の実施例を示すブロック図であ
る。FIG. 1 is a block diagram showing a first embodiment of the present invention.
【図２】本発明の第二の実施例を示すブロック図であ
る。FIG. 2 is a block diagram showing a second embodiment of the present invention.
１・２１ 入出力端子 ２・２２ 比較回路 ３・２３ セレクタ ４・２４ 通常出力信号 ５・２５ 内部ステータス信号 ６・２６ バスビジー信号 ７・２７ エラー信号 １１・３１ 双方向バッファ １３・３３ 制御信号 ２８ データ生成回路 ２９ ステータス保持レジスタ ３０ 診断データ 1.21 Input / output terminal 2.22 Comparison circuit 3.23 Selector 4.24 Normal output signal 5.25 Internal status signal 6.26 Bus busy signal 7.27 Error signal 11.31 Bidirectional buffer 13.33 Control signal 28 data Generation circuit 29 Status holding register 30 Diagnostic data
Claims (2)
通常動作用の端子を相互に接続し、一方のマイクロプロ
セッサを通常の動作を行わせる通常実行モードに設定
し、他方のマイクロプロセッサを前記通常実行モードに
設定したマイクロプロセッサの出力信号と自己の出力信
号とを比較する監視実行モードに設定し、前記２個のマ
イクロプロセッサを並列に同じ動作をさせることによっ
て前記監視実行モードに設定したマイクロプロセッサの
動作が前記通常実行モードに設定したマイクロプロセッ
サの動作と一致するか否かをチェックするＦＲＭ機能を
有するマイクロプロセッサの故障検出装置であって、バ
スがデータの転送を行っているか否かを示すバスビジー
信号に基ずいて通常動作中に前記バスに対して出力する
通常出力信号とマイクロプロセッサの内部情報である内
部ステータス信号とのいずれかを選択するセレクタと、
前記セレクタの出力信号を入力し制御信号によって制御
される双方向バッファと、前記バスがデータの転送を行
っていないときに前記バスからの入力データと前記セレ
クタの出力する前記内部ステータス信号とを比較してそ
れらが不一致のときにエラー信号を出力する比較回路と
を備えることを特徴とするマイクロプロセッサの故障検
出装置。1. The normal operation terminals of two microprocessors are connected to each other, one microprocessor is set to a normal execution mode for performing normal operation, and the other microprocessor is set to the normal execution mode. Of the microprocessor set in the monitoring execution mode by setting the monitoring execution mode in which the output signal of the microprocessor set in the mode is compared with its own output signal and operating the two microprocessors in the same operation in parallel. A microprocessor failure detection device having an FRM function for checking whether or not the operation matches the operation of the microprocessor set to the normal execution mode, the bus busy indicating whether or not the bus is transferring data. Normal output signal and microphone output to the bus during normal operation based on signal A selector for selecting one of an internal status signal which is internal information of the processor,
A bidirectional buffer that receives the output signal of the selector and is controlled by a control signal is compared with the input data from the bus and the internal status signal output from the selector when the bus is not transferring data. And a comparator circuit for outputting an error signal when they do not match, a failure detection device for a microprocessor.
通常動作用の端子を相互に接続し、一方のマイクロプロ
セッサを通常の動作を行わせる通常実行モードに設定
し、他方のマイクロプロセッサを前記通常実行モードに
設定したマイクロプロセッサの出力信号と自己の出力信
号とを比較する監視実行モードに設定し、前記２個のマ
イクロプロセッサを並列に同じ動作をさせることによっ
て前記監視実行モードに設定したマイクロプロセッサの
動作が前記通常実行モードに設定したマイクロプロセッ
サの動作と一致するか否かをチェックするＦＲＭ機能を
有するマイクロプロセッサの故障検出装置であって、バ
スがデータの転送を行っているときに内部情報が更新さ
れた場合、前記更新された内部情報に基ずいて診断デー
タを生成するデータ生成回路と、前記診断データを保持
するステータス保持レジスタと、バスがデータの転送を
行っているか否かを示すバスビジー信号に基ずいてバス
がデータの転送を行っていないときに前記診断データと
通常動作中に前記バスに対して出力する通常出力信号と
のいずれかを選択するセレクタと、前記セレクタの出力
信号を入力し制御信号によって制御される双方向バッフ
ァと、前記バスがデータの転送を行っていないときに前
記バスからの入力データと前記セレクタの出力する前記
診断データとを比較してそれらが不一致のときにエラー
信号を出力する比較回路とを備えることを特徴とするマ
イクロプロセッサの故障検出装置。2. The normal operation terminals of the two microprocessors are connected to each other, one microprocessor is set to a normal execution mode for performing a normal operation, and the other microprocessor is set to the normal execution mode. Of the microprocessor set in the monitoring execution mode by setting the monitoring execution mode in which the output signal of the microprocessor set in the mode is compared with its own output signal and operating the two microprocessors in the same operation in parallel. A microprocessor failure detection device having an FRM function for checking whether an operation matches an operation of a microprocessor set to the normal execution mode, wherein internal information is provided when a bus is transferring data. If updated, it will generate diagnostic data based on the updated internal information. And a status holding register that holds the diagnostic data, and the diagnostic data and the normal status when the bus is not transferring data based on a bus busy signal indicating whether the bus is transferring data. A selector that selects one of a normal output signal to be output to the bus during operation, a bidirectional buffer that receives the output signal of the selector and is controlled by a control signal, and the bus transfers data. Failure detection of a microprocessor, comprising: a comparator circuit that compares the input data from the bus with the diagnostic data output from the selector when not in use and outputs an error signal when they do not match. apparatus.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4226711A JP2908135B2 (en) | 1992-08-26 | 1992-08-26 | Microprocessor failure detection device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4226711A JP2908135B2 (en) | 1992-08-26 | 1992-08-26 | Microprocessor failure detection device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0675812A true JPH0675812A (en) | 1994-03-18 |
| JP2908135B2 JP2908135B2 (en) | 1999-06-21 |
Family
ID=16849443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4226711A Expired - Lifetime JP2908135B2 (en) | 1992-08-26 | 1992-08-26 | Microprocessor failure detection device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2908135B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009110284A (en) * | 2007-10-30 | 2009-05-21 | Fujitsu Ltd | Signal processor, card type device, and fault reproduction method |
-
1992
- 1992-08-26 JP JP4226711A patent/JP2908135B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009110284A (en) * | 2007-10-30 | 2009-05-21 | Fujitsu Ltd | Signal processor, card type device, and fault reproduction method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2908135B2 (en) | 1999-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01293450A (en) | Troubled device specifying system | |
| JP2618958B2 (en) | Parity check controller | |
| JPH0375834A (en) | Apparatus and method of sequentially correcting parity | |
| JPH0675812A (en) | Fault detecting device of microprocessor | |
| JP2790204B2 (en) | Multiprocessor system | |
| JP3427776B2 (en) | Bus interface circuit diagnostic method and bus interface circuit | |
| JP2778691B2 (en) | Bus monitoring circuit | |
| JP2731594B2 (en) | Parity error detection monitoring system | |
| JPS60134942A (en) | Backup system for abnormal state | |
| JP3055249B2 (en) | Processor debugging method | |
| JPH11338594A (en) | Defective contact detecting circuit | |
| JPH1020968A (en) | Selective hardware resetting circuit | |
| JPH07114521A (en) | Multimicrocomputer system | |
| JPS63181001A (en) | Fault diagnosing device | |
| JPH04155535A (en) | Fault detecting system for information processor | |
| JPH05233375A (en) | Microprocessor | |
| JPS63281539A (en) | Error data generating circuit | |
| JPS63115240A (en) | Fault detecting system | |
| JPH0215352A (en) | Dummy fault substitution diagnosis system | |
| JPH07182203A (en) | Microcomputer development supporting device | |
| JPH05289896A (en) | Fault tolerant computer | |
| JPH1031656A (en) | Bus arbitrating system for multiprocessor system | |
| JPH05298201A (en) | System bus error processing system for information processing system | |
| JPS63174149A (en) | Information processing system | |
| JPS63298458A (en) | Data transfer circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990302 |