JPH1031656A - マルチプロセッサシステムのバス調停方式 - Google Patents
マルチプロセッサシステムのバス調停方式Info
- Publication number
- JPH1031656A JPH1031656A JP8184519A JP18451996A JPH1031656A JP H1031656 A JPH1031656 A JP H1031656A JP 8184519 A JP8184519 A JP 8184519A JP 18451996 A JP18451996 A JP 18451996A JP H1031656 A JPH1031656 A JP H1031656A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- processor
- fault
- failure
- arbitration circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】
【課題】 共通バスに複数のプロセッサが接続されたシ
ステムでは、一つのプロセッサに障害が発生した場合
に、バスの権利がそのまま残されていると、共通バスに
接続されているメモリの領域を破壊してしまうことがあ
り、システム全体の正常性が損なわれる。 【解決手段】 共通バス10に接続された複数のプロセ
ッサ100,200,300の障害を検出する障害監視
回路110,210,310を設け、この障害監視回路
からの障害検出信号104,204,304に基づい
て、バス調停回路400は、障害の生じたプロセッサに
対してバス権利を剥奪し、またバス権利を与えないよう
に動作する。障害が発生したプロセッサが継続してバス
権利を保有することはなくなり、プロセッサが暴走した
ような場合でも共通バスにつながるメモリ領域の破壊等
が生じることが防止され、システム全体の正常性を確保
することが可能となる。
ステムでは、一つのプロセッサに障害が発生した場合
に、バスの権利がそのまま残されていると、共通バスに
接続されているメモリの領域を破壊してしまうことがあ
り、システム全体の正常性が損なわれる。 【解決手段】 共通バス10に接続された複数のプロセ
ッサ100,200,300の障害を検出する障害監視
回路110,210,310を設け、この障害監視回路
からの障害検出信号104,204,304に基づい
て、バス調停回路400は、障害の生じたプロセッサに
対してバス権利を剥奪し、またバス権利を与えないよう
に動作する。障害が発生したプロセッサが継続してバス
権利を保有することはなくなり、プロセッサが暴走した
ような場合でも共通バスにつながるメモリ領域の破壊等
が生じることが防止され、システム全体の正常性を確保
することが可能となる。
Description
【0001】
【発明の属する技術分野】本発明の共通のバスに複数の
プロセッサが接続されるマルチプロセッサシステムに関
し、特にプロセッサに障害が生じたときに共通バスにお
ける調整を行うためのバス調停方式に関する。
プロセッサが接続されるマルチプロセッサシステムに関
し、特にプロセッサに障害が生じたときに共通バスにお
ける調整を行うためのバス調停方式に関する。
【0002】
【従来の技術】従来、共通バスに複数のプロセッサが接
続されているマルチプロセッサシステムでは、いずれか
のプロセッサに障害が検出されたときには、そのプロセ
ッサにリセットをかけたり、他のプロセッサが障害発生
のプログラムに割り込みをかけて障害となっているプロ
セッサを復旧する方式がとられている。例えば、図4の
例では、共通バス10にプロセッサ100,200,3
00とメモリ500とが接続されたマルチプロセッサシ
ステムが構成されており、各プロセッサはバス調停回路
400に接続され、このバス調停回路400により各プ
ロセッサのバスの権利が調停されるように構成されてい
る。このような、マルチプロセッサシステムにおける障
害発生の判別方式としては、例えば特開平3−1795
34号公報、特開昭62−11957号公報に記載の技
術がある。また、バス調停に関する技術として特開平2
−123448号公報に記載の技術がある。
続されているマルチプロセッサシステムでは、いずれか
のプロセッサに障害が検出されたときには、そのプロセ
ッサにリセットをかけたり、他のプロセッサが障害発生
のプログラムに割り込みをかけて障害となっているプロ
セッサを復旧する方式がとられている。例えば、図4の
例では、共通バス10にプロセッサ100,200,3
00とメモリ500とが接続されたマルチプロセッサシ
ステムが構成されており、各プロセッサはバス調停回路
400に接続され、このバス調停回路400により各プ
ロセッサのバスの権利が調停されるように構成されてい
る。このような、マルチプロセッサシステムにおける障
害発生の判別方式としては、例えば特開平3−1795
34号公報、特開昭62−11957号公報に記載の技
術がある。また、バス調停に関する技術として特開平2
−123448号公報に記載の技術がある。
【0003】
【発明が解決しようとする課題】従来のバス調停方式で
は、障害が発生した場合でも、障害が発生したプロセッ
サが有するバスの権利はそのまま残されているため、例
えば、プログラムが暴走する等の障害が発生したときに
もそのままそのプロセッサがバス権利を所有し続けたと
きには、他のプロセッサが共通バスを使用することがで
きなくなり、また共通バスに接続されているメモリの領
域を破壊してしまうことがあり、これが要因となって他
のプロセッサに影響をおよぼし、マルチプロセッサシス
テム全体の正常性が損なわれる等の問題が生じることが
ある。
は、障害が発生した場合でも、障害が発生したプロセッ
サが有するバスの権利はそのまま残されているため、例
えば、プログラムが暴走する等の障害が発生したときに
もそのままそのプロセッサがバス権利を所有し続けたと
きには、他のプロセッサが共通バスを使用することがで
きなくなり、また共通バスに接続されているメモリの領
域を破壊してしまうことがあり、これが要因となって他
のプロセッサに影響をおよぼし、マルチプロセッサシス
テム全体の正常性が損なわれる等の問題が生じることが
ある。
【0004】本発明の目的は、いずれかのプロセッサに
障害が発生した場合に、その障害がバスを通して他のプ
ロセッサあるいはシステム全体に悪影響をおよぼすこと
がないマルチプロセッサシステムのバス調停方式を提供
することにある。
障害が発生した場合に、その障害がバスを通して他のプ
ロセッサあるいはシステム全体に悪影響をおよぼすこと
がないマルチプロセッサシステムのバス調停方式を提供
することにある。
【0005】
【課題を解決するための手段】本発明は、共通バスに接
続された複数のプロセッサに対して共通バスのバス権利
を選択的に与えるバス調停回路と、各プロセッサの障害
を検出する障害監視回路を備えており、特にバス調停回
路は障害監視回路からの障害検出信号に基づいて障害の
生じたプロセッサに対してバス権利を剥奪し、またバス
権利を与えないように動作する構成とされる。この場
合、各プロセッサはバス調停回路に対してバス要求信号
を送出し、バス調停回路は障害監視回路からの障害検出
信号に基づいてバス権利要求があったプロセッサの障害
を確認し、障害が生じていないときには当該プロセッサ
にバス権利を選択して与え、障害が生じているときには
バス権利を与えない制御を行う。また、障害監視回路
は、例えば、プロセッサからの周期性のあるアクセス信
号を監視し、アクセス信号が周期時間内で検出されない
ときに当該プロセッサに障害が生じている趣旨の障害検
出信号を出力する構成とする。
続された複数のプロセッサに対して共通バスのバス権利
を選択的に与えるバス調停回路と、各プロセッサの障害
を検出する障害監視回路を備えており、特にバス調停回
路は障害監視回路からの障害検出信号に基づいて障害の
生じたプロセッサに対してバス権利を剥奪し、またバス
権利を与えないように動作する構成とされる。この場
合、各プロセッサはバス調停回路に対してバス要求信号
を送出し、バス調停回路は障害監視回路からの障害検出
信号に基づいてバス権利要求があったプロセッサの障害
を確認し、障害が生じていないときには当該プロセッサ
にバス権利を選択して与え、障害が生じているときには
バス権利を与えない制御を行う。また、障害監視回路
は、例えば、プロセッサからの周期性のあるアクセス信
号を監視し、アクセス信号が周期時間内で検出されない
ときに当該プロセッサに障害が生じている趣旨の障害検
出信号を出力する構成とする。
【0006】
【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図1は本発明の実施形態のブロック
構成図である。共通バス10には複数個、ここでは3個
のプロセッサ100,200,300が接続されてい
る。この共通バス10には図外のメモリやその他の回路
が接続されていることは言うまでもない。また、各プロ
セッサ100,200,300はそれぞれバス調停回路
400に接続されており、各プロセッサからバス調停回
路に対してはバス権利の要求を行うためのバス要求信号
101,201,301を出力し、バス調停回路400
から各プロセッサに対してはバスの権利を与えことを示
すバス応答信号102,202,302を出力するよう
に構成される。また、各プロセッサ100,200,3
00には、各プロセッサにおける障害を検出するための
障害監視回路110,210,310が接続されてお
り、各プロセッサからの監視信号103,203,30
3に基づいて障害監視を行い、障害を検出したときには
障害検出信号104,204,304を前記バス調停回
路400に送出するように構成されている。
参照して説明する。図1は本発明の実施形態のブロック
構成図である。共通バス10には複数個、ここでは3個
のプロセッサ100,200,300が接続されてい
る。この共通バス10には図外のメモリやその他の回路
が接続されていることは言うまでもない。また、各プロ
セッサ100,200,300はそれぞれバス調停回路
400に接続されており、各プロセッサからバス調停回
路に対してはバス権利の要求を行うためのバス要求信号
101,201,301を出力し、バス調停回路400
から各プロセッサに対してはバスの権利を与えことを示
すバス応答信号102,202,302を出力するよう
に構成される。また、各プロセッサ100,200,3
00には、各プロセッサにおける障害を検出するための
障害監視回路110,210,310が接続されてお
り、各プロセッサからの監視信号103,203,30
3に基づいて障害監視を行い、障害を検出したときには
障害検出信号104,204,304を前記バス調停回
路400に送出するように構成されている。
【0007】以上の構成におけるバス調整動作を説明す
る。図2はその動作を示すタイムチャートである。ま
ず、初期状態としていずれのプロセッサもバスの権利を
もっていないものとする。ここで、第1のプロセッサ1
00がバス調停回路400に対してバス要求信号101
を送出し、バス権利の要求を行う。すると、バス調停回
路400は、障害監視回路110からの障害検出信号1
04をチェックし、第1のプロセッサ100に障害が発
生していないことを確認した上で、バス応答信号102
をプロセッサ100に出力しバス権利を第1のプロセッ
サにわたす。これにより、第1のプロセッサ100は共
通バス10のバス権利を取得し、所定の動作が実行可能
とされる。
る。図2はその動作を示すタイムチャートである。ま
ず、初期状態としていずれのプロセッサもバスの権利を
もっていないものとする。ここで、第1のプロセッサ1
00がバス調停回路400に対してバス要求信号101
を送出し、バス権利の要求を行う。すると、バス調停回
路400は、障害監視回路110からの障害検出信号1
04をチェックし、第1のプロセッサ100に障害が発
生していないことを確認した上で、バス応答信号102
をプロセッサ100に出力しバス権利を第1のプロセッ
サにわたす。これにより、第1のプロセッサ100は共
通バス10のバス権利を取得し、所定の動作が実行可能
とされる。
【0008】このように第1のプロセッサ100がバス
権利を取得して所要の動作を実行している間、バス調停
回路400は常時、障害監視回路110からの障害検出
信号104により第1のプロセッサ100を監視する。
そして、第1のプロセッサ100に障害が発生し、障害
監視回路110から障害有りの障害検出信号104がバ
ス調停回路400に送出されてくると、バス調停回路4
00はこれを確認した上で、直ちに第1のプロセッサ1
00に対してそのバス権利を剥奪する動作を実行する。
これにより、第1のプロセッサ100によるバス権利は
失われ、共通バス10はいずれのプロセッサにも属さな
い状態となる。この後、再び第1のプロセッサ100か
らバス調停回路400に対してバス要求信号101が送
出されてくると、バス調停回路400は前記したと同様
に障害監視回路110からの障害検出信号104を確認
した上で、障害が解消されている場合には再度バス権利
を第1のプロセッサ100に与え、障害が解消されてい
ない場合にはバス権利を与えない。
権利を取得して所要の動作を実行している間、バス調停
回路400は常時、障害監視回路110からの障害検出
信号104により第1のプロセッサ100を監視する。
そして、第1のプロセッサ100に障害が発生し、障害
監視回路110から障害有りの障害検出信号104がバ
ス調停回路400に送出されてくると、バス調停回路4
00はこれを確認した上で、直ちに第1のプロセッサ1
00に対してそのバス権利を剥奪する動作を実行する。
これにより、第1のプロセッサ100によるバス権利は
失われ、共通バス10はいずれのプロセッサにも属さな
い状態となる。この後、再び第1のプロセッサ100か
らバス調停回路400に対してバス要求信号101が送
出されてくると、バス調停回路400は前記したと同様
に障害監視回路110からの障害検出信号104を確認
した上で、障害が解消されている場合には再度バス権利
を第1のプロセッサ100に与え、障害が解消されてい
ない場合にはバス権利を与えない。
【0009】したがって、バス権利が第1のプロセッサ
100に与えられない状態のときに、第2のプロセッサ
200がバス要求信号201をバス調停回路400に送
出し、この第2のプロセッサ200の障害監視回路21
0から障害有りの障害検出信号204が送出されていな
い場合には、バス調停回路400は第2のプロセッサ2
00に対してバス権利を与えることになる。あるいは、
第2のプロセッサ200の代わりに第3のプロセッサ3
00からのバス要求信号301がバス調停回路400に
送出された場合でも同じである。通常では、先にバス要
求信号がバス調停回路に送出されてきたプロセッサに対
してバス権利を与えることになる。
100に与えられない状態のときに、第2のプロセッサ
200がバス要求信号201をバス調停回路400に送
出し、この第2のプロセッサ200の障害監視回路21
0から障害有りの障害検出信号204が送出されていな
い場合には、バス調停回路400は第2のプロセッサ2
00に対してバス権利を与えることになる。あるいは、
第2のプロセッサ200の代わりに第3のプロセッサ3
00からのバス要求信号301がバス調停回路400に
送出された場合でも同じである。通常では、先にバス要
求信号がバス調停回路に送出されてきたプロセッサに対
してバス権利を与えることになる。
【0010】これにより、障害が発生したプロセッサが
継続してバス権利を保有するような状態が生じることは
なくなり、例えばプロセッサが暴走したような場合に
は、バス調停回路はそのプロセッサからバス権利を剥奪
するため、他のプロセッサが直ちに共通バスのバス権利
を取得して所要の動作を実行することが可能となり、そ
の一方でプロセッサの暴走に伴うメモリ領域の破壊等が
生じることが防止され、システム全体の正常性を確保す
ることが可能となる。
継続してバス権利を保有するような状態が生じることは
なくなり、例えばプロセッサが暴走したような場合に
は、バス調停回路はそのプロセッサからバス権利を剥奪
するため、他のプロセッサが直ちに共通バスのバス権利
を取得して所要の動作を実行することが可能となり、そ
の一方でプロセッサの暴走に伴うメモリ領域の破壊等が
生じることが防止され、システム全体の正常性を確保す
ることが可能となる。
【0011】なお、障害監視回路110,210,31
0としては、監視用タイマ(WDT:Watc Dog Timer)
を用いることが可能である。この監視用タイマはプロセ
ッサのアクセスを監視し、プロセッサがある周期毎にア
クセスしなければ、プロセッサに障害が発生したものと
みなすものである。この監視用タイマを用いた障害監視
の技術は既に広く知られているところである。
0としては、監視用タイマ(WDT:Watc Dog Timer)
を用いることが可能である。この監視用タイマはプロセ
ッサのアクセスを監視し、プロセッサがある周期毎にア
クセスしなければ、プロセッサに障害が発生したものと
みなすものである。この監視用タイマを用いた障害監視
の技術は既に広く知られているところである。
【0012】図3は障害監視回路110,210,31
0として前記した監視用タイマを用いた場合の動作を説
明するためのタイムチャートである。各プロセッサから
は監視用タイマに対して所定の周期でアクセスが行われ
ており、符号Tはこのアクセス信号を示している。い
ま、図2の場合と同様に、初期状態としていずれのプロ
セッサもバスの権利をもっていないものとする。ここ
で、第1のプロセッサ100がバス調停回路400に対
してバス要求信号101を送出し、バス権利の要求を行
う。すると、バス調停回路400は、障害監視回路11
0、ここでは監視用タイマからの障害検出信号をチェッ
クし、第1のプロセッサ100に障害が発生していない
ことを確認した上で、バス権利を第1のプロセッサにわ
たす。このとき、監視用タイマ110では、第1のプロ
セッサ100からのアクセス信号Tが周期的に送出され
てくることをもって第1のプロセッサ100が正常であ
るとする。これにより、第1のプロセッサ100は共通
バス10のバス権利を取得し、所定の動作が実行可能と
される。
0として前記した監視用タイマを用いた場合の動作を説
明するためのタイムチャートである。各プロセッサから
は監視用タイマに対して所定の周期でアクセスが行われ
ており、符号Tはこのアクセス信号を示している。い
ま、図2の場合と同様に、初期状態としていずれのプロ
セッサもバスの権利をもっていないものとする。ここ
で、第1のプロセッサ100がバス調停回路400に対
してバス要求信号101を送出し、バス権利の要求を行
う。すると、バス調停回路400は、障害監視回路11
0、ここでは監視用タイマからの障害検出信号をチェッ
クし、第1のプロセッサ100に障害が発生していない
ことを確認した上で、バス権利を第1のプロセッサにわ
たす。このとき、監視用タイマ110では、第1のプロ
セッサ100からのアクセス信号Tが周期的に送出され
てくることをもって第1のプロセッサ100が正常であ
るとする。これにより、第1のプロセッサ100は共通
バス10のバス権利を取得し、所定の動作が実行可能と
される。
【0013】第1のプロセッサ100がバス権利を取得
して所要の動作を実行している間、バス調停回路400
は常時、監視用タイマ110により第1のプロセッサ1
00を監視する。そして、第1のプロセッサ100に障
害が発生し、第1のプロセッサ100からのアクセス信
号Tが監視用タイマ110に送出されなくなると、監視
用タイマ110はそのタイムアップを待って第1のプロ
セッサ100に障害が発生したものと判定し、監視用タ
イマ110から障害検出信号104がバス調停回路40
0に送出される。これにより、バス調停回路400は直
ちに第1のプロセッサ100に対してそのバス権利を剥
奪する動作を実行し、第1のプロセッサ100によるバ
ス権利は失われ、共通バス10はいずれのプロセッサに
も属さない状態となる。この後、再び第1のプロセッサ
100からバス調停回路400に対してバス要求信号1
01が送出されてくると、バス調停回路400は前記し
たと同様に監視用タイマ110からの障害検出信号10
4の有無を確認した上で、障害が解消されている場合に
は再度バス権利を第1のプロセッサ100に与え、障害
が解消されていない場合にはバス権利を与えない。
して所要の動作を実行している間、バス調停回路400
は常時、監視用タイマ110により第1のプロセッサ1
00を監視する。そして、第1のプロセッサ100に障
害が発生し、第1のプロセッサ100からのアクセス信
号Tが監視用タイマ110に送出されなくなると、監視
用タイマ110はそのタイムアップを待って第1のプロ
セッサ100に障害が発生したものと判定し、監視用タ
イマ110から障害検出信号104がバス調停回路40
0に送出される。これにより、バス調停回路400は直
ちに第1のプロセッサ100に対してそのバス権利を剥
奪する動作を実行し、第1のプロセッサ100によるバ
ス権利は失われ、共通バス10はいずれのプロセッサに
も属さない状態となる。この後、再び第1のプロセッサ
100からバス調停回路400に対してバス要求信号1
01が送出されてくると、バス調停回路400は前記し
たと同様に監視用タイマ110からの障害検出信号10
4の有無を確認した上で、障害が解消されている場合に
は再度バス権利を第1のプロセッサ100に与え、障害
が解消されていない場合にはバス権利を与えない。
【0014】そして、バス権利が第1のプロセッサ10
0に与えられない状態のときに、第2のプロセッサ20
0がバス要求信号201をバス調停回路400に送出
し、この第2のプロセッサ200の監視用タイマ210
が第2のプロセッサ200からの周期的なアクセス信号
Tを確認している場合には、障害検出信号204がバス
調停回路400に入力されることはないため、バス調停
回路400は第2のプロセッサ200に対してバス権利
を与えることになる。これにより、第2のプロセッサ2
00は共通バスにより所定の動作を実行することにな
る。
0に与えられない状態のときに、第2のプロセッサ20
0がバス要求信号201をバス調停回路400に送出
し、この第2のプロセッサ200の監視用タイマ210
が第2のプロセッサ200からの周期的なアクセス信号
Tを確認している場合には、障害検出信号204がバス
調停回路400に入力されることはないため、バス調停
回路400は第2のプロセッサ200に対してバス権利
を与えることになる。これにより、第2のプロセッサ2
00は共通バスにより所定の動作を実行することにな
る。
【0015】
【発明の効果】以上説明したように本発明は、共通バス
に接続された複数のプロセッサに対して共通バスのバス
権利を選択的に与えるバス調停回路と、各プロセッサの
障害を検出する障害監視回路を備え、バス調停回路にお
いては、障害監視回路からの障害検出信号に基づいて障
害の生じたプロセッサに対してバス権利を剥奪し、また
バス権利を与えないように動作するので、障害が発生し
たプロセッサが継続してバス権利を保有するような状態
が生じることはなくなる。したがって、例えばプロセッ
サが暴走したような場合には、バス調停回路はそのプロ
セッサからバス権利を剥奪するため、他のプロセッサが
直ちに共通バスのバス権利を取得して所要の動作を実行
することが可能となり、その一方でプロセッサの暴走に
伴うメモリ領域の破壊等が生じることが防止され、シス
テム全体の正常性を確保することが可能となる。
に接続された複数のプロセッサに対して共通バスのバス
権利を選択的に与えるバス調停回路と、各プロセッサの
障害を検出する障害監視回路を備え、バス調停回路にお
いては、障害監視回路からの障害検出信号に基づいて障
害の生じたプロセッサに対してバス権利を剥奪し、また
バス権利を与えないように動作するので、障害が発生し
たプロセッサが継続してバス権利を保有するような状態
が生じることはなくなる。したがって、例えばプロセッ
サが暴走したような場合には、バス調停回路はそのプロ
セッサからバス権利を剥奪するため、他のプロセッサが
直ちに共通バスのバス権利を取得して所要の動作を実行
することが可能となり、その一方でプロセッサの暴走に
伴うメモリ領域の破壊等が生じることが防止され、シス
テム全体の正常性を確保することが可能となる。
【図1】本発明のバス調停方式に基づくマルチプロセッ
サシステムの要部のブロック構成図である。
サシステムの要部のブロック構成図である。
【図2】本発明のバス調整方式の動作を説明するための
タイムチャートである。
タイムチャートである。
【図3】本発明における実施例動作を説明するためのタ
イムチャートである。
イムチャートである。
【図4】従来のマルチシステムプロセッサの一部の構成
を示すブロック図である。
を示すブロック図である。
10 共通バス 100,200,300 プロセッサ 101,201,301 バス要求信号 102,202,302 バス応答信号 104,204,304 監視信号 110,210,310 障害監視回路 400 バス調停回路
Claims (3)
- 【請求項1】 共通バスに接続された複数のプロセッサ
と、前記共通バスのバス権利を前記プロセッサのいずれ
かに選択して与えるバス調停回路とを備えるマルチプロ
セッサシステムにおいて、前記各プロセッサの障害を検
出する障害監視回路を備え、前記バス調停回路は前記障
害監視回路からの障害検出信号に基づいて障害の生じた
プロセッサに対してバス権利を剥奪し、またバス権利を
与えないように動作するよう構成されていることを特徴
とするバス調停方式。 - 【請求項2】 各プロセッサはバス調停回路に対してバ
ス要求信号を送出し、バス調停回路は障害監視回路から
の障害検出信号に基づいてバス権利要求があったプロセ
ッサの障害を確認し、障害が生じていないときには当該
プロセッサにバス権利を選択して与え、障害が生じてい
るときにはバス権利を与えない制御を行う請求項1のバ
ス調停方式。 - 【請求項3】 障害監視回路は、プロセッサからの周期
性のあるアクセス信号を監視し、アクセス信号が周期時
間内で検出されないときに当該プロセッサに障害が生じ
ている趣旨の障害検出信号を出力する請求項1または2
のバス調停方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8184519A JPH1031656A (ja) | 1996-07-15 | 1996-07-15 | マルチプロセッサシステムのバス調停方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8184519A JPH1031656A (ja) | 1996-07-15 | 1996-07-15 | マルチプロセッサシステムのバス調停方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1031656A true JPH1031656A (ja) | 1998-02-03 |
Family
ID=16154626
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8184519A Pending JPH1031656A (ja) | 1996-07-15 | 1996-07-15 | マルチプロセッサシステムのバス調停方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1031656A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009087149A (ja) * | 2007-10-01 | 2009-04-23 | Nec Corp | 電子デバイス、データ処理装置、及びバス制御方法 |
-
1996
- 1996-07-15 JP JP8184519A patent/JPH1031656A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009087149A (ja) * | 2007-10-01 | 2009-04-23 | Nec Corp | 電子デバイス、データ処理装置、及びバス制御方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100201819B1 (ko) | 멀티-마스터 버스 시스템의 회복장치 및 방법 | |
JP2009003862A (ja) | 複数コンポーネントシステム | |
JPH1031656A (ja) | マルチプロセッサシステムのバス調停方式 | |
JP2007011639A (ja) | 入出力制御装置,情報制御装置,入出力制御方法及び情報制御方法 | |
JPH064301A (ja) | 時分割割込制御方式 | |
JP2845616B2 (ja) | マルチプロセッサシステム | |
JP2000089971A (ja) | 割込み順位制御方法及び割込み順位制御装置 | |
JPH01310422A (ja) | マイクロコンピュータのリセット回路 | |
JP2744113B2 (ja) | 計算機システム | |
JPH07334433A (ja) | バス制御装置 | |
JPH07120343B2 (ja) | マルチプロセッサシステム | |
JPS6113627B2 (ja) | ||
JPS58107932A (ja) | 共通バス障害チエツク方式 | |
JPH07114521A (ja) | マルチマイクロコンピュータシステム | |
KR930007469B1 (ko) | 프로세서 정합 운용시 장애진단 및 복구방법 | |
JP2815730B2 (ja) | アダプタ及びコンピュータシステム | |
JPH08235126A (ja) | 集中型アービトレーション回路の2重化方式 | |
JP2778691B2 (ja) | バス監視回路 | |
JPS6095669A (ja) | 共用資源管理回路 | |
JPH0588926A (ja) | 監視制御系の自動切替回路 | |
JPH09244991A (ja) | 分散型バスアービタ装置およびバス調停方法 | |
JPH0237433A (ja) | 多重プロセッサシステムの監視方法 | |
JPH10143393A (ja) | 診断処理装置 | |
JPH06195272A (ja) | バス調停回路 | |
JPS58114141A (ja) | マルチマイクロプロセツサにおける障害通知方式 |