JPH0659283A - Ｔｆｔ−ｌｃｄの検査方法及びその装置 - Google Patents
Ｔｆｔ−ｌｃｄの検査方法及びその装置Info
- Publication number
- JPH0659283A JPH0659283A JP13379693A JP13379693A JPH0659283A JP H0659283 A JPH0659283 A JP H0659283A JP 13379693 A JP13379693 A JP 13379693A JP 13379693 A JP13379693 A JP 13379693A JP H0659283 A JPH0659283 A JP H0659283A
- Authority
- JP
- Japan
- Prior art keywords
- tft
- discharge
- data line
- lcd
- gate line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
(57)【要約】
【目的】 ＴＦＴ−ＬＣＤにおける個々のＴＦＴの接続
関係、ゲート線、データ線自体の接続状態、ゲート線
間、データ線間のショートの有無等を、簡便且つ迅速に
検査できる方法及び装置を提供することを目的とする。 【構成】 ＴＦＴを使用したアクティブカラー−ＬＣＤ
において、ＴＦＴをＯＮとして、ＬＣＤのセルコンデン
サーにデータラインを通じて充電を行い、次に、ＴＦＴ
をＯＦＦの状態として当該充電状態を保持した後、再度
ＴＦＴをＯＮとして、ＴＦＴのソース及びドレインを通
じて、アース側に接続している抵抗を通して放電を行
い、且つ放電における電流波形又は電圧波形によって、
ＴＦＴ−ＬＣＤの機能、配線の接続状態が正常であるか
否かを判断するＴＦＴ−ＬＣＤの検査方法及びこれを実
現する装置
関係、ゲート線、データ線自体の接続状態、ゲート線
間、データ線間のショートの有無等を、簡便且つ迅速に
検査できる方法及び装置を提供することを目的とする。 【構成】 ＴＦＴを使用したアクティブカラー−ＬＣＤ
において、ＴＦＴをＯＮとして、ＬＣＤのセルコンデン
サーにデータラインを通じて充電を行い、次に、ＴＦＴ
をＯＦＦの状態として当該充電状態を保持した後、再度
ＴＦＴをＯＮとして、ＴＦＴのソース及びドレインを通
じて、アース側に接続している抵抗を通して放電を行
い、且つ放電における電流波形又は電圧波形によって、
ＴＦＴ−ＬＣＤの機能、配線の接続状態が正常であるか
否かを判断するＴＦＴ−ＬＣＤの検査方法及びこれを実
現する装置
Description
【０００１】
【産業上の利用分野】本発明は、アクティブマトリクス
カラー−ＬＣＤとして使用されているＴＦＴ−ＬＣＤの
検査を行う為の方法及びこれを使用する装置に関するも
のである。
カラー−ＬＣＤとして使用されているＴＦＴ−ＬＣＤの
検査を行う為の方法及びこれを使用する装置に関するも
のである。
【０００２】
【従来の技術】近年液晶によるカラー表示としては、ア
クティブマトリックス型ＬＣＤが大勢を占めているが、
これは、一定の短い期間だけ液晶に必要な信号を書き込
み、それ以外の期間は、液晶に対する入力回路のゲート
を開いた状態として信号を保持し、液晶はいわばダイナ
ミックメモリーとしての機能を果たす点に特徴がある。
クティブマトリックス型ＬＣＤが大勢を占めているが、
これは、一定の短い期間だけ液晶に必要な信号を書き込
み、それ以外の期間は、液晶に対する入力回路のゲート
を開いた状態として信号を保持し、液晶はいわばダイナ
ミックメモリーとしての機能を果たす点に特徴がある。
【０００３】そして、上記のような信号を書き込むため
の必要な期間だけゲートを閉じ、その余の時間はゲート
を開いた作動を行うために、ＴＦＴ（Ｔｈｉｎ Ｆｉｌ
ｍＴｒａｎｓｉｓｔｏｒ）即ち電界効果型トランジスタ
（ＦＥＴ）が通常使用されている。
の必要な期間だけゲートを閉じ、その余の時間はゲート
を開いた作動を行うために、ＴＦＴ（Ｔｈｉｎ Ｆｉｌ
ｍＴｒａｎｓｉｓｔｏｒ）即ち電界効果型トランジスタ
（ＦＥＴ）が通常使用されている。
【０００４】そして、最近の液晶を使用したカラーディ
スプレイ装置において、アクティブマトリックス方式の
中では、ＴＦＴ−ＬＣＤを使用している方式が増大して
いる。
スプレイ装置において、アクティブマトリックス方式の
中では、ＴＦＴ−ＬＣＤを使用している方式が増大して
いる。
【０００５】ＴＦＴ−ＬＣＤの概略は、図１に示す通り
であるが、１枚の液晶ディスプレイ装置における画素が
多数であるため、各画素に対応して配置されたＴＦＴ
４、及びそのゲート線３、データ線５もまた極めて多数
となる。
であるが、１枚の液晶ディスプレイ装置における画素が
多数であるため、各画素に対応して配置されたＴＦＴ
４、及びそのゲート線３、データ線５もまた極めて多数
となる。
【０００６】これらのＴＦＴの機能，ＴＦＴ４とデータ
線５又はゲート線３との接続関係、更には、ゲート線
間、データ線間の関係が常に正常であるとは限らない。
線５又はゲート線３との接続関係、更には、ゲート線
間、データ線間の関係が常に正常であるとは限らない。
【０００７】従って、これらの状態が正常であるか否か
を事前に検査することが、液晶ディスプレイ装置におい
ては不可欠である。
を事前に検査することが、液晶ディスプレイ装置におい
ては不可欠である。
【０００８】にも拘らず、従来ＴＦＴ−ＬＣＤにおける
前記の点に関する効率的な検査方法は確立されておら
ず、このため前記の点について事前の検査を行わずにＴ
ＦＴ−ＬＣＤの装置を組立てるか、又はせいぜい１個１
個のＴＦＴについて、その周囲の接続線との関係をチェ
ックするのが、これまでの大勢であった。
前記の点に関する効率的な検査方法は確立されておら
ず、このため前記の点について事前の検査を行わずにＴ
ＦＴ−ＬＣＤの装置を組立てるか、又はせいぜい１個１
個のＴＦＴについて、その周囲の接続線との関係をチェ
ックするのが、これまでの大勢であった。
【０００９】他方、液晶セルコンデンサー（及びこれと
並列に接続された補助用コンデンサー）に、ＴＦＴによ
るＯＮ、ＯＦＦをコントロールしながら、データ線から
の電圧入力によって蓄電を行い、その放電をさせたうえ
で、放電による荷電量を以って上記の各点の接続関係が
正常であるか否かを判断する方法も提唱されている。
並列に接続された補助用コンデンサー）に、ＴＦＴによ
るＯＮ、ＯＦＦをコントロールしながら、データ線から
の電圧入力によって蓄電を行い、その放電をさせたうえ
で、放電による荷電量を以って上記の各点の接続関係が
正常であるか否かを判断する方法も提唱されている。
【００１０】しかしながら、荷電量を測定するためには
別途測定用の積分器（実際には積分用コンデンサー）及
び、これに関する測定器具を別途設けることが必要とな
る。
別途測定用の積分器（実際には積分用コンデンサー）及
び、これに関する測定器具を別途設けることが必要とな
る。
【００１１】しかし、別途測定用の積分器及びこれに関
する測定器具を設けることは極めて煩雑であり、また検
査を行なううえでの経済効率に反する。
する測定器具を設けることは極めて煩雑であり、また検
査を行なううえでの経済効率に反する。
【００１２】
【発明が解決を必要とする課題】本発明は、ＴＦＴ−Ｌ
ＣＤにおいて、積分用コンデンサー及びこれに関する測
定器具を設けることなしに、前記の各点が正常であるか
否かを、簡便且つ効率的に検査できる方法及びそのため
の装置を提供することを目的としている。
ＣＤにおいて、積分用コンデンサー及びこれに関する測
定器具を設けることなしに、前記の各点が正常であるか
否かを、簡便且つ効率的に検査できる方法及びそのため
の装置を提供することを目的としている。
【００１３】
【課題を解決するための手段】上記の如き課題を解決す
るため、本発明の構成は、ＴＦＴを使用したアクティブ
カラーＬＣＤにおいて、ＴＦＴをＯＮとして、ＬＣＤの
セルコンデンサーにデータラインを通じて充電を行い、
次に、ＴＦＴをＯＦＦの状態として当該充電状態を保持
した後、再度ＴＦＴをＯＮとして、ＴＦＴのソース及び
ドレインを通じて、アース側に接続している抵抗を通し
て放電を行い、且つ放電における電流波形又は電圧波形
によって、ＴＦＴの機能、更には配線の接続状態が正常
であるか否かを判断するＴＦＴ−ＬＣＤの検査方法から
なり、
るため、本発明の構成は、ＴＦＴを使用したアクティブ
カラーＬＣＤにおいて、ＴＦＴをＯＮとして、ＬＣＤの
セルコンデンサーにデータラインを通じて充電を行い、
次に、ＴＦＴをＯＦＦの状態として当該充電状態を保持
した後、再度ＴＦＴをＯＮとして、ＴＦＴのソース及び
ドレインを通じて、アース側に接続している抵抗を通し
て放電を行い、且つ放電における電流波形又は電圧波形
によって、ＴＦＴの機能、更には配線の接続状態が正常
であるか否かを判断するＴＦＴ−ＬＣＤの検査方法から
なり、
【００１４】またその為の装置として、ＴＦＴのソース
側と接続されている抵抗を導通する電流又は、当該抵抗
の両端における電圧の波形を検出する波形検出器を備え
たことによる検査装置からなる。
側と接続されている抵抗を導通する電流又は、当該抵抗
の両端における電圧の波形を検出する波形検出器を備え
たことによる検査装置からなる。
【００１５】
【発明の作用】図２に従って、本発明の基本原理を説明
する。
する。
【００１６】図２は、本願発明における１個の液晶セル
の容量及びＴＦＴがアレイの場合において附加される補
助容量によるセルコンデンサーＣｓ（実際には、ＴＦＴ
がアレイの段階では、附加された補助容量自体がセルコ
ンデンサーＣｓを構成し、液晶が各セルに封入された後
には、該補助容量と、液晶セル自身が有する容量とが、
セルコンデンサーＣｓを構成することになる。）と、こ
れにドレイン側を介して接続されるＴＦＴ及びＴＦＴの
ソース側に接続されるデータ線、ＴＦＴのゲート側に接
続されているゲート線を示すほか、ＴＦＴのソース側と
接続されている抵抗Ｒｇとデータ線との間に介在する第
１スイッチＳｄ，抵抗Ｒｇを導通する電流の波形を検査
する検査装置１１及び抵抗Ｒｇと該検査装置との間に介
在する第２スイッチＳｒが示されている。
の容量及びＴＦＴがアレイの場合において附加される補
助容量によるセルコンデンサーＣｓ（実際には、ＴＦＴ
がアレイの段階では、附加された補助容量自体がセルコ
ンデンサーＣｓを構成し、液晶が各セルに封入された後
には、該補助容量と、液晶セル自身が有する容量とが、
セルコンデンサーＣｓを構成することになる。）と、こ
れにドレイン側を介して接続されるＴＦＴ及びＴＦＴの
ソース側に接続されるデータ線、ＴＦＴのゲート側に接
続されているゲート線を示すほか、ＴＦＴのソース側と
接続されている抵抗Ｒｇとデータ線との間に介在する第
１スイッチＳｄ，抵抗Ｒｇを導通する電流の波形を検査
する検査装置１１及び抵抗Ｒｇと該検査装置との間に介
在する第２スイッチＳｒが示されている。
【００１７】図２の回路に対し、図３に示すようなゲー
ト電圧ＶＧ，及びデータ電圧ＶＤを印加し、当初スイッ
チＳｄをＯＮの状態とした場合には、セルコンデンサー
Ｃｓは、データ電圧ＶＤによってゲート電圧ＶＧのパル
ス電圧が存在する期間中充電される。
ト電圧ＶＧ，及びデータ電圧ＶＤを印加し、当初スイッ
チＳｄをＯＮの状態とした場合には、セルコンデンサー
Ｃｓは、データ電圧ＶＤによってゲート電圧ＶＧのパル
ス電圧が存在する期間中充電される。
【００１８】尚、第１スイッチＳｄをＯＮとしている期
間では、第２スイッチＳｒはＯＦＦとしている。これ
は、データ電圧ＶＤを検査装置１１によって測定する必
要がないからである。
間では、第２スイッチＳｒはＯＦＦとしている。これ
は、データ電圧ＶＤを検査装置１１によって測定する必
要がないからである。
【００１９】次に、ゲート電圧ＶＧのパルスの導通期間
を過ぎて、ＴＦＴがＯＦＦとなった段階では、ＴＦＴの
ソース及びドレイン間の抵抗は、ＴＦＴがゲート電圧Ｖ
ＧによってＯＮの場合に比し１０５ないし１０６倍の大
きさとなるので、セルコンデンサＣｓに充電された電荷
はせいぜい漏洩によって順次減少する程度であって、充
電された状態は維持される。
を過ぎて、ＴＦＴがＯＦＦとなった段階では、ＴＦＴの
ソース及びドレイン間の抵抗は、ＴＦＴがゲート電圧Ｖ
ＧによってＯＮの場合に比し１０５ないし１０６倍の大
きさとなるので、セルコンデンサＣｓに充電された電荷
はせいぜい漏洩によって順次減少する程度であって、充
電された状態は維持される。
【００２０】次に、再びゲート電圧ＶＧのパルスの導通
によってＴＦＴのソースとドレインとの間がＯＮとなっ
たときに、第１スイッチＳｄをＯＦＦとし、該ドレイン
と波形検査器との間に介在するスイッチＳｒをＯＮとし
た場合には、セルコンデンサＣｓに蓄電された電荷は、
ドレイン及びソースに接続された抵抗Ｒｇを通じて放電
されることになる。
によってＴＦＴのソースとドレインとの間がＯＮとなっ
たときに、第１スイッチＳｄをＯＦＦとし、該ドレイン
と波形検査器との間に介在するスイッチＳｒをＯＮとし
た場合には、セルコンデンサＣｓに蓄電された電荷は、
ドレイン及びソースに接続された抵抗Ｒｇを通じて放電
されることになる。
【００２１】尚、第１スイッチＳｄをＯＦＦとするの
は、放電電流によって、データ電源側に、不要なアクシ
デントを生じさせない為であるが、第１スイッチＳ
ｄは、本発明の製造の不可欠な構成要素ではない。
は、放電電流によって、データ電源側に、不要なアクシ
デントを生じさせない為であるが、第１スイッチＳ
ｄは、本発明の製造の不可欠な構成要素ではない。
【００２２】但し、抵抗Ｒｇは、ＴＦＴ−ＬＣＤが製造
途中の段階で、各端子にガードリングが接続されている
場合には、各ＴＦＴのドレインと、ガードリングを含め
たアース間の抵抗であり、またガードリングを外した場
合には、検出器１１側における測定の便宜のために、人
為的に接続された抵抗であって、通常ＴＦＴがＯＮとな
っている場合のソースとドレインとの間の抵抗
（Ｒｏｎ）１００分の１以下の程度に設計されている抵
抗である。
途中の段階で、各端子にガードリングが接続されている
場合には、各ＴＦＴのドレインと、ガードリングを含め
たアース間の抵抗であり、またガードリングを外した場
合には、検出器１１側における測定の便宜のために、人
為的に接続された抵抗であって、通常ＴＦＴがＯＮとな
っている場合のソースとドレインとの間の抵抗
（Ｒｏｎ）１００分の１以下の程度に設計されている抵
抗である。
【００２３】第２スイッチＳｒをＯＮとすることによっ
て、放電に基づく電流又は電圧は波形検査装置によって
キャッチされるが、第２スイッチＳｒも又本発明の不可
欠な構成要素ではない。
て、放電に基づく電流又は電圧は波形検査装置によって
キャッチされるが、第２スイッチＳｒも又本発明の不可
欠な構成要素ではない。
【００２４】放電による電圧又は電流の波形の検査は、
アナログ方式としてオシロスコープを使用してもよい
が、より正確な判定のためには出力電圧又は電流の値を
コンピュータに入力し、これによって時系列的に電圧又
は電流波形をグラフによって表示することも可能であ
り、このような方式によって、スピーディな測定を実現
することができる。
アナログ方式としてオシロスコープを使用してもよい
が、より正確な判定のためには出力電圧又は電流の値を
コンピュータに入力し、これによって時系列的に電圧又
は電流波形をグラフによって表示することも可能であ
り、このような方式によって、スピーディな測定を実現
することができる。
【００２５】放電による電圧又は電流の波形の一部は、
図３の（ｄ）に示すような鋸歯状波を呈するが、その時
定数は、概ねＴ＝Ｃｓ（Ｒｏｎ＋Ｒｇ）である。
図３の（ｄ）に示すような鋸歯状波を呈するが、その時
定数は、概ねＴ＝Ｃｓ（Ｒｏｎ＋Ｒｇ）である。
【００２６】セルコンデンサーＣｓの大きさも事前に判
明している以上、Ｒｇを導通する電流波時定数が予めの
予測と一致している場合にはＴＦＴのセルコンデンサ
ー、ゲート線及びデータ線との接続関係は、正常である
ことが判明する。
明している以上、Ｒｇを導通する電流波時定数が予めの
予測と一致している場合にはＴＦＴのセルコンデンサ
ー、ゲート線及びデータ線との接続関係は、正常である
ことが判明する。
【００２７】これに対し、放電による電圧又は電流の時
定数Ｔが変化し、波形が予めの予測と一致していない場
合には、通常ＲｏｎまたはＣｓの値が規格から変動して
いることを意味しており、これはＴＦＴまたはその周辺
の接続関係が異常であることを表わすことになる。
定数Ｔが変化し、波形が予めの予測と一致していない場
合には、通常ＲｏｎまたはＣｓの値が規格から変動して
いることを意味しており、これはＴＦＴまたはその周辺
の接続関係が異常であることを表わすことになる。
【００２８】他方、抵抗Ｒｇに何らの電流が導通しない
場合には、セルコンデンサーＣｓに荷電が蓄電されなか
ったことになり、ＴＦＴとゲート線、データ線との何れ
かの接続関係に異常が存在したことになる。
場合には、セルコンデンサーＣｓに荷電が蓄電されなか
ったことになり、ＴＦＴとゲート線、データ線との何れ
かの接続関係に異常が存在したことになる。
【００２９】ここで、放電出力と、各素子又は接続関係
の異常に関する具体例に即して説明する。実施例１にお
いて後述するように、実際のＴＦＴ−ＬＣＤの検査で
は、各画素に対応して配列されたＴＦＴの各行に対する
複数のゲート線及び各ＴＦＴの列に対する複数のデータ
線を設け、これらの複数のゲート線及び複数のデータ線
を、スイッチを順次切り換えて、リレーを使用して全画
素に対応したＴＦＴ−ＬＣＤの機能、配線の接続状態が
正常か否かを判断している。
の異常に関する具体例に即して説明する。実施例１にお
いて後述するように、実際のＴＦＴ−ＬＣＤの検査で
は、各画素に対応して配列されたＴＦＴの各行に対する
複数のゲート線及び各ＴＦＴの列に対する複数のデータ
線を設け、これらの複数のゲート線及び複数のデータ線
を、スイッチを順次切り換えて、リレーを使用して全画
素に対応したＴＦＴ−ＬＣＤの機能、配線の接続状態が
正常か否かを判断している。
【００３０】このような場合、図４（ａ）に示すよう
に、データ線が、ＴＦＴ２とＴＦＴ３との間において断
線している場合には、Ｃｓ１及びＣｓ２には充電が行な
われないので、図４（ｂ）の各放電波形に示すように、
Ｃｓ１、Ｃｓ２には放電波形は現われない。これに対
し、Ｃｓ３には充電が行なわれ、かつ放電出力が現われ
る。即ち、図４（ｂ）のようなゲート毎の変化による放
電出力波形の相違によって、データ線の断線を察知でき
る。
に、データ線が、ＴＦＴ２とＴＦＴ３との間において断
線している場合には、Ｃｓ１及びＣｓ２には充電が行な
われないので、図４（ｂ）の各放電波形に示すように、
Ｃｓ１、Ｃｓ２には放電波形は現われない。これに対
し、Ｃｓ３には充電が行なわれ、かつ放電出力が現われ
る。即ち、図４（ｂ）のようなゲート毎の変化による放
電出力波形の相違によって、データ線の断線を察知でき
る。
【００３１】図５（ａ）に示すように、ゲート線が、Ｔ
ＦＴ１とＴＦＴ２との間で断線している場合には、Ｃ
ｓ１、Ｃｓ２においては充電が行なわれないので、放電
出力が現われない。これに対し、Ｃｓ１は充電が行なわ
れ、放電出力が現われる。即ち、各ゲート線毎の放電波
形の図５（ｂ）の如き相違によって、ゲート線の断線の
箇所を知ることができる。
ＦＴ１とＴＦＴ２との間で断線している場合には、Ｃ
ｓ１、Ｃｓ２においては充電が行なわれないので、放電
出力が現われない。これに対し、Ｃｓ１は充電が行なわ
れ、放電出力が現われる。即ち、各ゲート線毎の放電波
形の図５（ｂ）の如き相違によって、ゲート線の断線の
箇所を知ることができる。
【００３２】図６（ａ）に示すように、ＴＦＴ２に接続
するゲート線が、データ線とショートした場合には、Ｔ
ＦＴ２において、放電出力を測定したとしても、データ
線がゲート線と接続しているため、ＴＦＴ２と接続して
いるゲート線を電源と接続した状態で出力波形を求めた
場合、ゲート印加電圧自体がデータ端子に現われ、図６
（ｂ）のＴＦＴ２の如き出力波形となる。但し、通常出
力波形を求める際、波形入力回路をは、高い増幅率をも
って増幅しているため、出力の測定値を飽和し、測定不
能としてしまうことが多い。他のデータ線とショートし
ていないゲート線に対応するＴＦＴ１、ＴＦＴ３では、
測定値に各ゲート線をその電源と接続させたとしても、
データ線がショートした部位を解してアースに接続され
ているため、図６（ｂ）のＴＦＴ１、ＴＦＴ３に示すよ
うなアース電圧による水平な出力を読み出すことにな
る。即ち、図６（ｂ）の如き異常な出力波形によって、
データ線とゲート線とのショートを察知することができ
る。
するゲート線が、データ線とショートした場合には、Ｔ
ＦＴ２において、放電出力を測定したとしても、データ
線がゲート線と接続しているため、ＴＦＴ２と接続して
いるゲート線を電源と接続した状態で出力波形を求めた
場合、ゲート印加電圧自体がデータ端子に現われ、図６
（ｂ）のＴＦＴ２の如き出力波形となる。但し、通常出
力波形を求める際、波形入力回路をは、高い増幅率をも
って増幅しているため、出力の測定値を飽和し、測定不
能としてしまうことが多い。他のデータ線とショートし
ていないゲート線に対応するＴＦＴ１、ＴＦＴ３では、
測定値に各ゲート線をその電源と接続させたとしても、
データ線がショートした部位を解してアースに接続され
ているため、図６（ｂ）のＴＦＴ１、ＴＦＴ３に示すよ
うなアース電圧による水平な出力を読み出すことにな
る。即ち、図６（ｂ）の如き異常な出力波形によって、
データ線とゲート線とのショートを察知することができ
る。
【００３３】尤も、ＴＦＴ２のゲートとソースとが、シ
ョートしている場合においても、ＴＦＴ３を通じて、ゲ
ート線からの電源入力が測定されるため、前記データ線
とゲート線とのショートと全く同様の出力波形が生ずる
ことになる。この場合には、実際にＴＦＴ２の部位を検
査して、図６（ｂ）のＴＦＴ２に示すが如き飽和出力
が、データ線とゲート線との間のショートに由来する
か、又はＴＦＴのゲートとソース間のショートなのか、
データ線とゲート線との間のショートなのかを確認する
必要がある。
ョートしている場合においても、ＴＦＴ３を通じて、ゲ
ート線からの電源入力が測定されるため、前記データ線
とゲート線とのショートと全く同様の出力波形が生ずる
ことになる。この場合には、実際にＴＦＴ２の部位を検
査して、図６（ｂ）のＴＦＴ２に示すが如き飽和出力
が、データ線とゲート線との間のショートに由来する
か、又はＴＦＴのゲートとソース間のショートなのか、
データ線とゲート線との間のショートなのかを確認する
必要がある。
【００３４】図７（ａ）に示すように、ＴＦＴのゲート
とドレインとの間がショートしている場合には、データ
線とゲート線とは、ＴＦＴのゲートとドレインとを介し
て接続されていることになり、ゲート線をＯＮとした状
態で放電出力を測定した場合には、ＴＦＴのＯＮのとき
の抵抗Ｒｏｎと、検出抵抗Ｒｇによって分圧された出力
即ち、出力に対するＲｇ／（Ｒｏｎ＋Ｒｇ）が生ずるこ
とになる。実際には、ゲートとドレインとの間に存在す
る僅かなキャパシタンス等の存在によって、多少の時間
遅れが生じ、図７（ｂ）に示すような略直線状の立ち上
がり状態を示した後、一定の出力値を示すことになる。
即ち、図７（ｂ）の如き出力によって、ＴＦＴのゲート
とドレインとの間のショートを察知することができる。
とドレインとの間がショートしている場合には、データ
線とゲート線とは、ＴＦＴのゲートとドレインとを介し
て接続されていることになり、ゲート線をＯＮとした状
態で放電出力を測定した場合には、ＴＦＴのＯＮのとき
の抵抗Ｒｏｎと、検出抵抗Ｒｇによって分圧された出力
即ち、出力に対するＲｇ／（Ｒｏｎ＋Ｒｇ）が生ずるこ
とになる。実際には、ゲートとドレインとの間に存在す
る僅かなキャパシタンス等の存在によって、多少の時間
遅れが生じ、図７（ｂ）に示すような略直線状の立ち上
がり状態を示した後、一定の出力値を示すことになる。
即ち、図７（ｂ）の如き出力によって、ＴＦＴのゲート
とドレインとの間のショートを察知することができる。
【００３５】図８（ａ）に示すように、ＴＦＴのソース
とドレインとのあいだがショートしている場合には、ゲ
ート線からの電圧又は電流を介して、Ｃｓに充電するこ
とができない。このため、放電は現われない。但し、ゲ
ート線とデータ線との間のＴＦＴを介した結合容量が存
在するため、図８（ｂ）に示すような速やかな減衰曲線
（一般にこのような減衰曲線を、「ゲート印加電圧の回
り込み曲線」という）が現われる。即ち、図８（ｂ）の
如き減衰曲線によって、ＴＦＴのソースとドレインとの
間のショートを察知することができる。
とドレインとのあいだがショートしている場合には、ゲ
ート線からの電圧又は電流を介して、Ｃｓに充電するこ
とができない。このため、放電は現われない。但し、ゲ
ート線とデータ線との間のＴＦＴを介した結合容量が存
在するため、図８（ｂ）に示すような速やかな減衰曲線
（一般にこのような減衰曲線を、「ゲート印加電圧の回
り込み曲線」という）が現われる。即ち、図８（ｂ）の
如き減衰曲線によって、ＴＦＴのソースとドレインとの
間のショートを察知することができる。
【００３６】尤も、Ｃｓがキャパシタンスとしての機能
を果たさず、両極がショートしている場合、及びＴＦＴ
のドレインとＣｓとがショートしている場合において
も、充電及び放電が不可能であり、同様に図８（ｂ）の
如き出力波形を示すことになる。この場合には、図８
（ｂ）の如き出力曲線がＴＦＴのソース、ドレイン間の
ショートに由来するのか、Ｃｓの両極のショートに由来
するのか、更にはＴＦＴのドレインとＣｓとのショトに
由来するのかを実際に検査することが必要である。
を果たさず、両極がショートしている場合、及びＴＦＴ
のドレインとＣｓとがショートしている場合において
も、充電及び放電が不可能であり、同様に図８（ｂ）の
如き出力波形を示すことになる。この場合には、図８
（ｂ）の如き出力曲線がＴＦＴのソース、ドレイン間の
ショートに由来するのか、Ｃｓの両極のショートに由来
するのか、更にはＴＦＴのドレインとＣｓとのショトに
由来するのかを実際に検査することが必要である。
【００３７】ＴＦＴのゲートとゲート線との間が切断さ
れている場合には、ＴＦＴを介することによるＣｓの充
電が行なわれないため、これによる放電出力波形も現わ
れない。この場合の出力波形は、ゲート線とデータ線と
の間の浮遊容量及びデータ線の接続抵抗Ｒｇによる図９
（ｂ）のような放電出力となる。但し、当該放電出力
は、ソース、ドレイン間のショートあるいはＣｓのショ
ートの場合の放電出力よりも更に小さい放電出力となっ
ている。ＴＦＴのソース側とデータ線との間がショート
している場合においても、Ｃｓに対する充電及び放電が
行なわれる為、図９（ｂ）と同じような出力波形が得ら
れる。この場合には、ＴＦＴのゲート線又はソース線の
何れがショートしているかを具体的に点検することが必
要である。このように、放電出力波形によって、ＴＦＴ
−ＬＣＤの機能、配線の接続状態の何れが必要であるか
についておよそ察知することができる。
れている場合には、ＴＦＴを介することによるＣｓの充
電が行なわれないため、これによる放電出力波形も現わ
れない。この場合の出力波形は、ゲート線とデータ線と
の間の浮遊容量及びデータ線の接続抵抗Ｒｇによる図９
（ｂ）のような放電出力となる。但し、当該放電出力
は、ソース、ドレイン間のショートあるいはＣｓのショ
ートの場合の放電出力よりも更に小さい放電出力となっ
ている。ＴＦＴのソース側とデータ線との間がショート
している場合においても、Ｃｓに対する充電及び放電が
行なわれる為、図９（ｂ）と同じような出力波形が得ら
れる。この場合には、ＴＦＴのゲート線又はソース線の
何れがショートしているかを具体的に点検することが必
要である。このように、放電出力波形によって、ＴＦＴ
−ＬＣＤの機能、配線の接続状態の何れが必要であるか
についておよそ察知することができる。
【実施例】以上の如き作動原理を前提として、本願発明
の実施例について説明する。
の実施例について説明する。
【００３８】
【実施例１】図１０は、本発明において、実際に使用さ
れる実施例を示す。
れる実施例を示す。
【００３９】即ち、請求項２記載のように各画素に対応
して配列されたＴＦＴの各行のゲート線Ｇ１，Ｇ２，…
…Ｇｍに対し、スイッチＳｇ１，Ｓｇ２，………Ｓｇｍ
を設け、同様に各ＴＦＴの列に対するデータ線Ｄ１，Ｄ
２，Ｄ３，……Ｄｎに対し、スイッチＳｄ１，Ｓｄ２，
……Ｓｄｎを設け、かつ波形検査装置に対しても、各デ
ータ線に対応して、スイッチＳｒ１，Ｓｒ２，……Ｓ
ｒｎを設けている。
して配列されたＴＦＴの各行のゲート線Ｇ１，Ｇ２，…
…Ｇｍに対し、スイッチＳｇ１，Ｓｇ２，………Ｓｇｍ
を設け、同様に各ＴＦＴの列に対するデータ線Ｄ１，Ｄ
２，Ｄ３，……Ｄｎに対し、スイッチＳｄ１，Ｓｄ２，
……Ｓｄｎを設け、かつ波形検査装置に対しても、各デ
ータ線に対応して、スイッチＳｒ１，Ｓｒ２，……Ｓ
ｒｎを設けている。
【００４０】図１０において、リレーを使用して、スイ
ッチＳｇ１，Ｓｇ２，……Ｓｇｎを順次切替え、且つス
イッチＳｄ１，Ｓｄ２，……Ｓｄｍ，Ｓｒ１，Ｓｒ２，
……Ｓｒｎを順次切り替えた場合には、当該切替によっ
て、全画素に対応したＴＦＴの接続関係が正常か異常か
が順次効率的に検査することが可能となる。尚、図１０
においては、各データ線において、リレーと接続した部
位と、アースに接続した部位との間に設けられている抵
抗Ｒｇは、放電出力測定の便宜のための抵抗であるが、
測定誤差を少なくするため、ＴＦＴがＯＮとなっている
場合の抵抗値Ｒｏｎに対し、約１００分の１以下の大き
さに設計されている。
ッチＳｇ１，Ｓｇ２，……Ｓｇｎを順次切替え、且つス
イッチＳｄ１，Ｓｄ２，……Ｓｄｍ，Ｓｒ１，Ｓｒ２，
……Ｓｒｎを順次切り替えた場合には、当該切替によっ
て、全画素に対応したＴＦＴの接続関係が正常か異常か
が順次効率的に検査することが可能となる。尚、図１０
においては、各データ線において、リレーと接続した部
位と、アースに接続した部位との間に設けられている抵
抗Ｒｇは、放電出力測定の便宜のための抵抗であるが、
測定誤差を少なくするため、ＴＦＴがＯＮとなっている
場合の抵抗値Ｒｏｎに対し、約１００分の１以下の大き
さに設計されている。
【００４１】他方、測定を行うための増幅器の入力イン
ピーダレスは、極めて大きく設計されている。
ピーダレスは、極めて大きく設計されている。
【００４２】このような場合、図６（ａ）に示すよう
に、データ線とゲート線との間がショートしたとして
も、大抵の電流は、抵抗Ｒｇ１、Ｒｇ２、…を通過し、
増幅器の入力機側に、ゲート電源がそのまま入力される
ことを防止し、増幅器及び測定計を保護することができ
る。
に、データ線とゲート線との間がショートしたとして
も、大抵の電流は、抵抗Ｒｇ１、Ｒｇ２、…を通過し、
増幅器の入力機側に、ゲート電源がそのまま入力される
ことを防止し、増幅器及び測定計を保護することができ
る。
【００４３】
【実施例２】図１０に示すような全ＴＦＴに対する検査
を可能とする装置において、特に、図１１（イ）に示す
ように、全セルコンデンサーに対し充電を行った場合、
図１１（ロ）に示すように各セルコンデンサーに正常な
波形が得られた場合には、全体が正常に作動できること
になる。
を可能とする装置において、特に、図１１（イ）に示す
ように、全セルコンデンサーに対し充電を行った場合、
図１１（ロ）に示すように各セルコンデンサーに正常な
波形が得られた場合には、全体が正常に作動できること
になる。
【００４４】これに対し、図１１（ハ）に示すように所
々離れた場所において、時定数Ｔが異常値を示した場合
には、ＴＦＴ又はＬＣＤ自体に異常が存在することが判
明し、特に、放電波形が得られない場合には、当該場所
におけるＴＦＴと，ゲート線又はデータ線の何れかとの
接続が断線していることを意味している。
々離れた場所において、時定数Ｔが異常値を示した場合
には、ＴＦＴ又はＬＣＤ自体に異常が存在することが判
明し、特に、放電波形が得られない場合には、当該場所
におけるＴＦＴと，ゲート線又はデータ線の何れかとの
接続が断線していることを意味している。
【００４５】図１１（ニ）に示すように、特定列の全部
又は一部（図１１（ニ）においては一部を示している）
放電波形が得られない場合には、当該列を接続している
データ線自体の接続に異常があることを示している。
又は一部（図１１（ニ）においては一部を示している）
放電波形が得られない場合には、当該列を接続している
データ線自体の接続に異常があることを示している。
【００４６】同様に、図１１（ホ）に示すように、特定
の行のゲート線について放電波形が得られない場合に
は、当該行のゲート線の接続に異常があることを示して
いる。
の行のゲート線について放電波形が得られない場合に
は、当該行のゲート線の接続に異常があることを示して
いる。
【００４７】
【実施例３】図１０に示す全ＴＦＴに対する検査が可能
である装置において、特に、図１２（イ）のように、ゲ
ート線について１行置きにセルコンデンサーの充電を行
った場合、図１２（ロ）のように、当該１行置きに従っ
て、放電波形が得られた場合には、接続が正常であるこ
とを裏付けている。
である装置において、特に、図１２（イ）のように、ゲ
ート線について１行置きにセルコンデンサーの充電を行
った場合、図１２（ロ）のように、当該１行置きに従っ
て、放電波形が得られた場合には、接続が正常であるこ
とを裏付けている。
【００４８】これに対し、図１２（ハ）のように、本来
ＯＮとしていないゲート線について、放電波形が得られ
た場合には、当該部位におけるゲート線に隣接する部位
との間にショートが存在することを裏付けている。
ＯＮとしていないゲート線について、放電波形が得られ
た場合には、当該部位におけるゲート線に隣接する部位
との間にショートが存在することを裏付けている。
【００４９】
【実施例４】図１０に示す全ＴＦＴの検査が可能である
装置において、特に、図１３（イ）に示すように、デー
タ線の列について１列置きに充電を行った後、本願発明
の放電を行った場合、図１３（ロ）に示すように、当該
１列置きに各セルコンデンサーからの放電波形が得られ
た場合には、少なくとも当該充電が行われたＴＦＴの接
続は正常であることが判明する。
装置において、特に、図１３（イ）に示すように、デー
タ線の列について１列置きに充電を行った後、本願発明
の放電を行った場合、図１３（ロ）に示すように、当該
１列置きに各セルコンデンサーからの放電波形が得られ
た場合には、少なくとも当該充電が行われたＴＦＴの接
続は正常であることが判明する。
【００５０】これに対し、図１３（ハ）に示すように、
充電を行っていない列のデータ線に、放電波形が得られ
た場合には、データ線に隣接する部位との間にショート
が存在することを裏付けていることになる。
充電を行っていない列のデータ線に、放電波形が得られ
た場合には、データ線に隣接する部位との間にショート
が存在することを裏付けていることになる。
【００５１】尚、上記の如きＴＦＴ−ＬＣＤの全体の状
況の検査を行うには、個々のＴＦＴの配列に対応した表
示板を用い、これに従って異常な部位を表示した場合に
は、異常部位の検索に極めて好都合である。
況の検査を行うには、個々のＴＦＴの配列に対応した表
示板を用い、これに従って異常な部位を表示した場合に
は、異常部位の検索に極めて好都合である。
【実施例５】一般に、正常な場合におけるセルコンデン
サーＣｓは事前に予め判明しており、又Ｒｇ，Ｒｏｎも
その範囲がおよそ判明している。
サーＣｓは事前に予め判明しており、又Ｒｇ，Ｒｏｎも
その範囲がおよそ判明している。
【００５２】従って、前記各素子及び接続関係が正常で
ある場合には、図２の波形検査器が検出する放電電圧又
は放電電流の上限及び下限は、図１４に示すようにおの
ずと定まることになる。
ある場合には、図２の波形検査器が検出する放電電圧又
は放電電流の上限及び下限は、図１４に示すようにおの
ずと定まることになる。
【００５３】従って、実際の検出された放電電圧又は放
電電流による出力が、図１４に示す上限及び下限の範囲
にあるか否かを判断することによって、ＴＦＴ−ＬＣＤ
の各素子の機能、配線の接続状態が正常であるか否かが
判断できることになる。
電電流による出力が、図１４に示す上限及び下限の範囲
にあるか否かを判断することによって、ＴＦＴ−ＬＣＤ
の各素子の機能、配線の接続状態が正常であるか否かが
判断できることになる。
【００５４】そして実施例５においては、図１０に示す
ように、各画素に対応して配列されたＴＦＴの各行のゲ
ート線Ｇ１、Ｇ２、……Ｇｍに対し、スイッチＳｇ１、
Ｓｇ２、………Ｓｇｍを設け、同様に各ＴＦＴの列に対
するデータ線Ｄ１、Ｄ２、Ｄ３、……Ｄｎに対し、スイ
ッチＳｄ１、Ｓｄ２、……Ｓｄｎを設け、かつ波形検査
装置に対しても、各データ線に対応して、スイッチＳ
ｒ１、Ｓｒ２、……Ｓｒｎを設け、リレーを使用して、
スイッチＳｇ１、Ｓｇ２、……Ｓｇｎを順次切替え、且
つデータ用スイッチＳｄ１、Ｓｄ２、……Ｓｄｍ、リレ
ー用スイッチＳｒ１、Ｓｒ２、……Ｓｒｎを順次切り替
えた場合には、当該切替によって、全画素に対応したＴ
ＦＴの接続関係が正常か異常かを順次効率的に検査する
が、当該検査の際、リレー側に検出器１１としてオッシ
ロスコープを接続し、各データライン及びゲートライン
の切替毎に出力放電波形が、図１４に示すような最大出
力と最小出力とによる範囲内にあるか否かを判別し、各
素子の機能、配線の接続状態が正常であるか否かを判断
する。
ように、各画素に対応して配列されたＴＦＴの各行のゲ
ート線Ｇ１、Ｇ２、……Ｇｍに対し、スイッチＳｇ１、
Ｓｇ２、………Ｓｇｍを設け、同様に各ＴＦＴの列に対
するデータ線Ｄ１、Ｄ２、Ｄ３、……Ｄｎに対し、スイ
ッチＳｄ１、Ｓｄ２、……Ｓｄｎを設け、かつ波形検査
装置に対しても、各データ線に対応して、スイッチＳ
ｒ１、Ｓｒ２、……Ｓｒｎを設け、リレーを使用して、
スイッチＳｇ１、Ｓｇ２、……Ｓｇｎを順次切替え、且
つデータ用スイッチＳｄ１、Ｓｄ２、……Ｓｄｍ、リレ
ー用スイッチＳｒ１、Ｓｒ２、……Ｓｒｎを順次切り替
えた場合には、当該切替によって、全画素に対応したＴ
ＦＴの接続関係が正常か異常かを順次効率的に検査する
が、当該検査の際、リレー側に検出器１１としてオッシ
ロスコープを接続し、各データライン及びゲートライン
の切替毎に出力放電波形が、図１４に示すような最大出
力と最小出力とによる範囲内にあるか否かを判別し、各
素子の機能、配線の接続状態が正常であるか否かを判断
する。
【００５５】オッシロスコープを使用する場合には、必
然的に目視による判断を行ない、かつ異常が発生したデ
ータ線及びゲート線の組み合わせの部位について具体的
な検討を行なうことになるが、このような目視の判断が
必要である点において、多数の液晶を有する場合の測定
には必ずしも適当ではない。
然的に目視による判断を行ない、かつ異常が発生したデ
ータ線及びゲート線の組み合わせの部位について具体的
な検討を行なうことになるが、このような目視の判断が
必要である点において、多数の液晶を有する場合の測定
には必ずしも適当ではない。
【００５６】
【実施例６】実施例６もまた、実施例５の場合と同様、
放電出力波形が最大出力と最小出力との間にあるか否か
を検出する構成を示すが、図１５に示すように、放電後
複数個の所定時間を設定し、該所定時間における放電出
力の最大値又は最小値を予め定め、各所定時間毎の放電
電圧又は放電電流が、正常値の範囲内にあるか否かをマ
イクロコンピュータによって判別し、これによって素子
の機能、配線の接続状態が正常であるか否かを判断して
いる。
放電出力波形が最大出力と最小出力との間にあるか否か
を検出する構成を示すが、図１５に示すように、放電後
複数個の所定時間を設定し、該所定時間における放電出
力の最大値又は最小値を予め定め、各所定時間毎の放電
電圧又は放電電流が、正常値の範囲内にあるか否かをマ
イクロコンピュータによって判別し、これによって素子
の機能、配線の接続状態が正常であるか否かを判断して
いる。
【００５７】実施例６では、実施例５の場合のように、
全ての放電出力について目視することは不要である。
全ての放電出力について目視することは不要である。
【００５８】実際の放電曲線は、図１５に示すように、
浮遊キャパシタンスのため、当初立ち上がり曲線を示す
が、その後は通常の放電曲線である指数関数に従って減
少するので、初期の立ち上りが終了した直後の時間及び
その後２、３の所定時間（図１５におけるｔ１、ｔ２及
びｔ３によって示される時間）を選択して検査すれば、
前記判断が実現できる。
浮遊キャパシタンスのため、当初立ち上がり曲線を示す
が、その後は通常の放電曲線である指数関数に従って減
少するので、初期の立ち上りが終了した直後の時間及び
その後２、３の所定時間（図１５におけるｔ１、ｔ２及
びｔ３によって示される時間）を選択して検査すれば、
前記判断が実現できる。
【００５９】
【実施例７】実施例７は、ゲート線及びデータ線のアー
スとの間において存在する、浮遊キャパシタンスを考慮
した構成を示す。
スとの間において存在する、浮遊キャパシタンスを考慮
した構成を示す。
【００６０】ゲート線及びデータ線は何れもアースとの
間において浮遊キャパシタンスが存在し、このため駆動
点からの距離が遠くなるに従って遅れた状態でゲートが
ＯＮとなり、所定時間を経た後に、ＯＦＦとなったとし
ても、Ｃｓに対し、図１６（ａ）に示すような矩形状の
パルスが印加される訳ではなく、図１６（ｂ）に示すよ
うな立ち上がり出力が緩慢な印加電流又は印加電圧がイ
ンプットされ、これに基く充電及び放電が行われること
になる。
間において浮遊キャパシタンスが存在し、このため駆動
点からの距離が遠くなるに従って遅れた状態でゲートが
ＯＮとなり、所定時間を経た後に、ＯＦＦとなったとし
ても、Ｃｓに対し、図１６（ａ）に示すような矩形状の
パルスが印加される訳ではなく、図１６（ｂ）に示すよ
うな立ち上がり出力が緩慢な印加電流又は印加電圧がイ
ンプットされ、これに基く充電及び放電が行われること
になる。
【００６１】この為、ゲート側の駆動点からの距離が遠
くなるＴＦＴ及びＬＣＤにおいては、必然的に放電出力
もまた図１７（ａ）に示すような典型的な指数関数では
なく、図１７（ｂ）に示すような、立ち上がりがやや緩
慢で、しかも放電時の曲線も緩慢なものとなり易い。
くなるＴＦＴ及びＬＣＤにおいては、必然的に放電出力
もまた図１７（ａ）に示すような典型的な指数関数では
なく、図１７（ｂ）に示すような、立ち上がりがやや緩
慢で、しかも放電時の曲線も緩慢なものとなり易い。
【００６２】従って、実施例５又は６における正常の出
力放電曲線の上限及び下限もＴＦＴ−ＬＣＤの位置によ
って個別的に異なり、本来ならば各ゲート線及びデータ
線毎に上限及び下限の放電出力を表示することが望まし
い。
力放電曲線の上限及び下限もＴＦＴ−ＬＣＤの位置によ
って個別的に異なり、本来ならば各ゲート線及びデータ
線毎に上限及び下限の放電出力を表示することが望まし
い。
【００６３】しかしながら、各ＴＦＴ−ＬＣＤにおい
て、このような上限出力及び下限出力を特定し、検査す
ることは極めて煩雑である。
て、このような上限出力及び下限出力を特定し、検査す
ることは極めて煩雑である。
【００６４】実施例７においては、図１８に示すよう
に、ゲート線及びデータ線の順序に従ってＴＦＴ−ＬＣ
Ｄをグループ毎に区分けし、該グループ毎に、正常な放
電出力の上限及び下限を設定している。
に、ゲート線及びデータ線の順序に従ってＴＦＴ−ＬＣ
Ｄをグループ毎に区分けし、該グループ毎に、正常な放
電出力の上限及び下限を設定している。
【００６５】これによって、各ゲート線及びデータ線の
配列の順序に基づくグループ毎に、正確な放電の上限及
び下限の出力が得られることになり、ひいては正確な検
査が可能となる。
配列の順序に基づくグループ毎に、正確な放電の上限及
び下限の出力が得られることになり、ひいては正確な検
査が可能となる。
【００６６】実際の検査の区分けの数は、各ゲート線及
び各データ線の数にもよるが、各データ線及び各ゲート
線毎に３乃至５個の区分けを行い、９（３×３）乃至２
５（５×５）のグループに分けることが多い。
び各データ線の数にもよるが、各データ線及び各ゲート
線毎に３乃至５個の区分けを行い、９（３×３）乃至２
５（５×５）のグループに分けることが多い。
【００６７】尚、この場合実施例５に示すオッシロスコ
ープを使用する方法及び実施例６に示すマイクロコンピ
ュータを使用する方法の何れをも採用することができ
る。
ープを使用する方法及び実施例６に示すマイクロコンピ
ュータを使用する方法の何れをも採用することができ
る。
【００６８】
【実施例８】実施例８は、ＴＦＴがＯＦＦとなっている
場合におけるリーク抵抗であるＲｏｆｆが正常であるか
否かを判断する方法を示す。
場合におけるリーク抵抗であるＲｏｆｆが正常であるか
否かを判断する方法を示す。
【００６９】リーク抵抗Ｒｏｆｆは、Ｃｓを充電した
後、ＴＦＴをＯＦＦとした時間Ｔｈの間のＣｓの緩慢な
放電の程度を支配する。
後、ＴＦＴをＯＦＦとした時間Ｔｈの間のＣｓの緩慢な
放電の程度を支配する。
【００７０】Ｒｏｎ及びＲｏｆｆが正常な場合の、Ｃｓ
の充放電状態及び、検出放電出力を図１９（ａ）とし、
Ｒｏｎが正常値よりも小さい値であって、Ｒｏｆｆが正
常の場合のＣｓの放電状態及びこれに基く出力は、図１
９（ｂ）のように、放電時の時定数が小さいため、速や
かな放電曲線を示すことになる。
の充放電状態及び、検出放電出力を図１９（ａ）とし、
Ｒｏｎが正常値よりも小さい値であって、Ｒｏｆｆが正
常の場合のＣｓの放電状態及びこれに基く出力は、図１
９（ｂ）のように、放電時の時定数が小さいため、速や
かな放電曲線を示すことになる。
【００７１】この場合実施例５、６に示すような、検出
された放電出力が最大出力及び最小出力の間にあるか否
かとの判断を機械的に当てはめた場合には、図１９
（ｂ）の出力は、放電値が速やかに減衰するため、最小
出力を下回り、異常な出力を示すことになる。
された放電出力が最大出力及び最小出力の間にあるか否
かとの判断を機械的に当てはめた場合には、図１９
（ｂ）の出力は、放電値が速やかに減衰するため、最小
出力を下回り、異常な出力を示すことになる。
【００７２】確かにＲｏｎのみに着目した場合には、こ
れは異常な出力ということになる（但し、通常Ｒｏｎが
正常値よりも小さい値であっても、これが極端に小さい
値でない限り、良品である場合が多い。）。
れは異常な出力ということになる（但し、通常Ｒｏｎが
正常値よりも小さい値であっても、これが極端に小さい
値でない限り、良品である場合が多い。）。
【００７３】これに対し、リーク抵抗Ｒｏｆｆが正常か
否かに着目した場合には、図１９（ｂ）の下側の放電出
力測定曲線に着目しただけでは、この点を判別すること
ができない。
否かに着目した場合には、図１９（ｂ）の下側の放電出
力測定曲線に着目しただけでは、この点を判別すること
ができない。
【００７４】ＴＦＴをＯＦＦとした時点の時間を基準と
した場合、ＴＦＴのリーク抵抗Ｒｏｆｆを導通する放電
出力電圧は、ｅ＝Ｅ・ｅｘｐ（−ｔ／ＣｓＲｏｆｆ）で
ある（但し、Ｅ：ＴＦＴをＯＦＦとした時点におけるＣ
ｓの両極間の電圧値を示す。この場合、リークする時間
をＴｈ１，Ｔｈ２の２種類とした場合の放電出力電圧ｅ
１，ｅ２は、 ｅ１＝Ｅ・ｅｘｐ（−Ｔｈ１／ＣｓＲｏｆｆ） ｅ２＝Ｅ・ｅｘｐ（−Ｔｈ２／ＣｓＲｏｆｆ） である（但し、図２における抵抗Ｒｇは、Ｒｏｆｆより
も遥かに小さいので、これを無視している。）
した場合、ＴＦＴのリーク抵抗Ｒｏｆｆを導通する放電
出力電圧は、ｅ＝Ｅ・ｅｘｐ（−ｔ／ＣｓＲｏｆｆ）で
ある（但し、Ｅ：ＴＦＴをＯＦＦとした時点におけるＣ
ｓの両極間の電圧値を示す。この場合、リークする時間
をＴｈ１，Ｔｈ２の２種類とした場合の放電出力電圧ｅ
１，ｅ２は、 ｅ１＝Ｅ・ｅｘｐ（−Ｔｈ１／ＣｓＲｏｆｆ） ｅ２＝Ｅ・ｅｘｐ（−Ｔｈ２／ＣｓＲｏｆｆ） である（但し、図２における抵抗Ｒｇは、Ｒｏｆｆより
も遥かに小さいので、これを無視している。）
【００７５】そして、Ｔｈ１及びＴｈ２を経過した後、
それぞれＴＦＴをＯＮとすることによって、生ずるＣｓ
の放電出力は、 ｅ１’＝ｅ１・ｅｘｐ（−ｔ／ＣｓＲｏｎ）・Ｒｇ／（Ｒｏｎ＋Ｒｇ） ≒ｅ１・ｅｘｐ（−ｔ／ＣｓＲｏｎ）・Ｒｇ／Ｒｏｎ ｅ２’＝ｅ２・ｅｘｐ（−ｔ／ＣｓＲｏｎ）・Ｒｇ／（Ｒｏｎ＋Ｒｇ） ≒ｅ２・ｅｘｐ（−ｔ／ＣｓＲｏｎ）・Ｒｇ／Ｒｏｎ である（但し、ｔは、それぞれＴＦＴをＯＮとした地点
を基準とした時間経過を表わす。尚、図２におけるＲｇ
は、Ｒｏｎよりも遥かに小さいので、これを無視してい
る。）。
それぞれＴＦＴをＯＮとすることによって、生ずるＣｓ
の放電出力は、 ｅ１’＝ｅ１・ｅｘｐ（−ｔ／ＣｓＲｏｎ）・Ｒｇ／（Ｒｏｎ＋Ｒｇ） ≒ｅ１・ｅｘｐ（−ｔ／ＣｓＲｏｎ）・Ｒｇ／Ｒｏｎ ｅ２’＝ｅ２・ｅｘｐ（−ｔ／ＣｓＲｏｎ）・Ｒｇ／（Ｒｏｎ＋Ｒｇ） ≒ｅ２・ｅｘｐ（−ｔ／ＣｓＲｏｎ）・Ｒｇ／Ｒｏｎ である（但し、ｔは、それぞれＴＦＴをＯＮとした地点
を基準とした時間経過を表わす。尚、図２におけるＲｇ
は、Ｒｏｎよりも遥かに小さいので、これを無視してい
る。）。
【００７６】このような場合、異なるリーク時間
Ｔｈ１，Ｔｈ２を設定した後の出力電圧ｅ１’，ｅ２’
の波形が、さして違わない場合には、これはＲｏｆｆの
値が正常であって、ｅ１、ｅ２の値がさして違っていな
いからにほかならない。
Ｔｈ１，Ｔｈ２を設定した後の出力電圧ｅ１’，ｅ２’
の波形が、さして違わない場合には、これはＲｏｆｆの
値が正常であって、ｅ１、ｅ２の値がさして違っていな
いからにほかならない。
【００７７】即ち、図１９（ｃ）、（ｄ）に示すよう
に、図１９（ａ）、（ｂ）に対応した場合において、異
なるリーク時間Ｔｈ１、Ｔｈ２を設定した場合には、図
１９（ｄ）の出力測定波形ｅ２’は、図１９（ｂ）の出
力波形ｅ１’とさして違わないことが判別され、この場
合のリーク抵抗Ｒｏｆｆが正常であることが判断される
わけである。
に、図１９（ａ）、（ｂ）に対応した場合において、異
なるリーク時間Ｔｈ１、Ｔｈ２を設定した場合には、図
１９（ｄ）の出力測定波形ｅ２’は、図１９（ｂ）の出
力波形ｅ１’とさして違わないことが判別され、この場
合のリーク抵抗Ｒｏｆｆが正常であることが判断される
わけである。
【００７８】このようにリーク抵抗Ｒｏｆｆが正常であ
るか否かは、リークする時間Ｔｈを２種類設定し、各リ
ーク時間に対応する測定出力波形を対比することによっ
て判別することが可能となる。
るか否かは、リークする時間Ｔｈを２種類設定し、各リ
ーク時間に対応する測定出力波形を対比することによっ
て判別することが可能となる。
【００７９】
【発明の効果】以上のとおり、本願発明の方法によっ
て、極めて簡単な構成でありながら、迅速にＴＦＴ−Ｌ
ＣＤが正常であるか否かの点、及びＴＦＴとその周囲の
回路の接続関係が正常であるか否かの点、更には、各行
のゲート線及び各列のデータ線の接続状態、ゲート線同
士のショートの有無、データ線同士のショートの有無等
が判明できる。特に、請求項９記載の、最大放電出力及
び最小放電出力を設定した方法は、迅速かつ簡単に前記
の点を測定できるとともに、ＴＦＴがＯＦＦとなってい
る場合にのリーク抵抗Ｒｏｆｆが正常であるか否かの点
をも簡単に判別することが可能となる。
て、極めて簡単な構成でありながら、迅速にＴＦＴ−Ｌ
ＣＤが正常であるか否かの点、及びＴＦＴとその周囲の
回路の接続関係が正常であるか否かの点、更には、各行
のゲート線及び各列のデータ線の接続状態、ゲート線同
士のショートの有無、データ線同士のショートの有無等
が判明できる。特に、請求項９記載の、最大放電出力及
び最小放電出力を設定した方法は、迅速かつ簡単に前記
の点を測定できるとともに、ＴＦＴがＯＦＦとなってい
る場合にのリーク抵抗Ｒｏｆｆが正常であるか否かの点
をも簡単に判別することが可能となる。
【００８０】このように、本願発明は、ＴＦＴ−ＬＣＤ
の製造工程において、現実にその機能をチェックできる
ことを可能ならしめるので、本願発明の価値は絶大であ
る。
の製造工程において、現実にその機能をチェックできる
ことを可能ならしめるので、本願発明の価値は絶大であ
る。
【００８１】
【図１】：基本回路図 本発明の前提事項であるＴＦＴ−ＬＣＤ回路の基本構成
を示す。
を示す。
【図２】：電圧波形グラフ 本発明の前提となる各素子の作用原理を示す。
【図３】：出力波形グラフ 本発明の基本原理を示す。
【図４】（ａ）、（ｂ）：回路図及び検出側の出力グラ
フ データ線が断線した場合の状況及びこれに基づく各ＴＦ
Ｔ−ＬＣＤの出力状況を示す。
フ データ線が断線した場合の状況及びこれに基づく各ＴＦ
Ｔ−ＬＣＤの出力状況を示す。
【図５】（ａ）、（ｂ）：回路図及び検出側の出力グラ
フ ゲート線が断線した場合の状況及びこれに基づく各ＴＦ
Ｔ−ＬＣＤの出力状況を示す。
フ ゲート線が断線した場合の状況及びこれに基づく各ＴＦ
Ｔ−ＬＣＤの出力状況を示す。
【図６】（ａ）、（ｂ）：回路図及び検出側の出力グラ
フ データ線とゲート線とがショートした状況及びこれに基
くＴＦＴ−ＬＣＤの出力状況を示す。
フ データ線とゲート線とがショートした状況及びこれに基
くＴＦＴ−ＬＣＤの出力状況を示す。
【図７】（ａ）、（ｂ）：回路図及び検出側の出力グラ
フ ＴＦＴのゲートとドレインとがショートした場合の回路
図及 びこの場合の出力波形を示す。
フ ＴＦＴのゲートとドレインとがショートした場合の回路
図及 びこの場合の出力波形を示す。
【図８】（ａ）、（ｂ）：回路図及び検出側の出力グラ
フ ＴＦＴのソートとドレインとがショートした場合の回路
図及 びこの場合の出力波形を示す。
フ ＴＦＴのソートとドレインとがショートした場合の回路
図及 びこの場合の出力波形を示す。
【図９】（ａ）、（ｂ）：回路図及び検出側の出力グラ
フ ＴＦＴのゲートとゲート線とがショートした場合の回路
図 及びこの場合の出力波形を示す。
フ ＴＦＴのゲートとゲート線とがショートした場合の回路
図 及びこの場合の出力波形を示す。
【図１０】：全体回路図 本発明を具体的に実現する実施例１の回路の構成を示
す。
す。
【図１１】：ＴＦＴ−ＬＣＤの配列を模擬した表示版の
平面図 本発明を具体的に実現する実施例２の回路の構成を示
す。
平面図 本発明を具体的に実現する実施例２の回路の構成を示
す。
【図１２】：ＴＦＴ−ＬＣＤの配列を模擬した表示版の
平面図 本発明を具体的に実現する実施例３の回路の構成を示
す。
平面図 本発明を具体的に実現する実施例３の回路の構成を示
す。
【図１３】：ＴＦＴ−ＬＣＤの配列を模擬した表示版の
平面図 本発明を具体的に実現する実施例４の回路の構成を示
す。
平面図 本発明を具体的に実現する実施例４の回路の構成を示
す。
【図１４】：出力放電グラフ 実施例５の作動原理を示す。
【図１５】：出力放電グラフ 実施例６の作動原理を示す。
【図１６】（ａ）、（ｂ）：ＴＦＴ−ＬＣＤの部位によ
って、異なる印加入力が行われることを示すグラフ 実施例７の作動原理を示す。
って、異なる印加入力が行われることを示すグラフ 実施例７の作動原理を示す。
【図１７】（ａ）、（ｂ）：ＴＦＴ−ＬＣＤの位置によ
って、異なる放電出力が得られることを示すグラフ 実施例７の作動原理を示す。
って、異なる放電出力が得られることを示すグラフ 実施例７の作動原理を示す。
【図１８】：ＴＦＴ−ＬＣＤをゲート線及びデータ線に
沿ってグループ別に区分けしたことを示す模式図 実施例７の構成を示す。
沿ってグループ別に区分けしたことを示す模式図 実施例７の構成を示す。
【図１９】（ａ）、（ｂ）、（ｃ）、（ｄ）：Ｃｓの充
電並びに放電特性及び検出側の放電出力を示すグラフ 実施例８の作動原理を示す。
電並びに放電特性及び検出側の放電出力を示すグラフ 実施例８の作動原理を示す。
１：液晶（ＬＣＤ） ２：画素電極 ３：ゲート線 ４：ＴＦＴ ５：データ線 ６：共通電極 ７：カラーフィルター ８：偏光板 ９：ガラス基板 １１：検査器
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/784
Claims (12)
- 【請求項１】ＴＦＴを使用したアクティブカラー−ＬＣ
Ｄにおいて、ＴＦＴをＯＮとして、ＬＣＤのセルコンデ
ンサーにデータラインを通じて充電を行い、次にＴＦＴ
をＯＦＦの状態として当該充電状態を保持した後、再度
ＴＦＴをＯＮとして、ＴＦＴのソース及びドレインを通
じて、アース側に接続している抵抗を通して放電を行
い、且つ放電における電流波形又は電圧波形によって、
ＴＦＴ−ＬＣＤの機能、配線の接続状態が正常であるか
否かを判断するＴＦＴ−ＬＣＤの検査方法 - 【請求項２】複数のＴＦＴに接続されたゲート線、デー
タ線の配列に従って各データ線毎及び各ゲート線毎に順
次検査を行い、ＴＦＴ−ＬＣＤにおける全ＴＦＴの機能
上の異常、又はＴＦＴと周囲の配線との接続の異常及び
特定のゲート線、データ線の接続の異常を察知すること
を特徴とする請求項１記載の検査方法 - 【請求項３】ゲート線について１行おきにセルコンデン
サーの充電を行い、ゲート線間のショートの有無を検査
することを特徴とする請求項２記載の検査方法 - 【請求項４】データ線について１列おきにセルコンデン
サーの充電を行い、データ線間のショートの有無を検査
することを特徴とする請求項２記載の検査方法 - 【請求項５】ＴＦＴのソース側と接続されている抵抗を
導通する電流又は、該抵抗の両端電圧の波形検出器を備
えたことを特徴とする請求項１記載の検査方法を行う装
置 - 【請求項６】複数のＴＦＴに接続されたゲート線及びデ
ータ線の順次配列に対し、これらのゲート線及びデータ
線との接続を順次切り替えるリレーを備え、該リレーと
波形検出器とを接続させたことを特徴とする請求項５記
載の検査方法を行う装置 - 【請求項７】ＬＣＤの各セルに対応した表示単位を有す
る表示板を備え、検査の結果の正常及び異常の部位を各
液晶数に対応した位置の表示板によって表示することを
特徴とする請求項６記載の検査方法を行う装置 - 【請求項８】ＴＦＴ−ＬＣＤの機能及び配線の接続状態
が正常である場合の放電電流又は放電電圧の最大の場合
の放電状態及び最小の場合の放電状態を予め設定し、実
際の放電電流又は放電電圧が前記最大の場合の放電状態
及び最小の場合の放電状態の範囲内にあるか否かを判断
することを特徴とする請求項１記載のＴＦＴ−ＬＣＤの
検査方法 - 【請求項９】複数のＴＦＴに接続されたゲート線及びデ
ータ線の順次配列に対し、これらのゲート線及びデータ
線との接続を順次切り替えるリレーを備え、該リレーと
オッシロスコープとを接続させ、各ゲート線毎及び各デ
ータ線毎に出力される放電電流又は放電電圧のオッシロ
スコープの映像が、最大値による放電曲線及び最小値に
よる放電曲線の範囲内にあるか否かを判断することを特
徴とする請求項９記載の検査方法 - 【請求項１０】複数のＴＦＴに接続されたゲート線及び
データ線の順次配列に対し、これらのゲート線及びデー
タ線との接続を順次切り替えるリレーを備え、該リレー
とマイクロコンピュータとを接続させ、マイクロコンピ
ュータに各ゲート線毎及び各データ線毎に出力される放
電電流又は放電電圧が、各所定時間毎に設定された放電
電流又は放電電圧の最大値及び最小値の範囲内にあるか
否かを判断することを特徴とする請求項９記載の検査方
法 - 【請求項１１】複数のＴＦＴに接続されたゲート線及び
データ線の順次配列に対し、これらのゲート線及びデー
タ線との接続を順次切り替えるリレーを備え、ゲート線
及びデータ線の配列順序に従ってＴＦＴ−ＬＣＤを複数
のグループに区分けし、各グルーブ毎に、最大の場合の
放電電流又は最小の場合の放電電流を予め設定すること
を特徴とする請求項９記載の検査方法 - 【請求項１２】ＴＦＴをＯＦＦの状態とする時間を２種
類設定し、各設定時間に対応した放電電流又は放電電圧
を比較することによって、特にＴＦＴがＯＦＦとなって
いる状態のリーク抵抗が正常か否かを特に検査すること
を特徴とする請求項１記載の検査方法
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13379693A JPH0659283A (ja) | 1992-04-27 | 1993-04-26 | Ｔｆｔ−ｌｃｄの検査方法及びその装置 |
| US08/121,798 US5428300A (en) | 1993-04-26 | 1993-09-15 | Method and apparatus for testing TFT-LCD |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4-151070 | 1992-04-27 | ||
| JP15107092 | 1992-04-27 | ||
| JP13379693A JPH0659283A (ja) | 1992-04-27 | 1993-04-26 | Ｔｆｔ−ｌｃｄの検査方法及びその装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0659283A true JPH0659283A (ja) | 1994-03-04 |
Family
ID=26468039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13379693A Pending JPH0659283A (ja) | 1992-04-27 | 1993-04-26 | Ｔｆｔ−ｌｃｄの検査方法及びその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0659283A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07318980A (ja) * | 1994-03-30 | 1995-12-08 | Nec Corp | 液晶表示パネル |
| JPH08110365A (ja) * | 1994-10-12 | 1996-04-30 | Furontetsuku:Kk | 薄膜トランジスタの検査装置および検査方法 |
| US6891532B2 (en) | 2001-04-23 | 2005-05-10 | Wintest Corporation | Apparatus and method for inspecting picture elements of an active matrix type display board |
| CN103698648A (zh) * | 2013-12-23 | 2014-04-02 | 合肥京东方光电科技有限公司 | 线路检测装置 |
| CN105259719A (zh) * | 2015-09-22 | 2016-01-20 | 成都天马微电子有限公司 | 一种显示面板的放电电路和显示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01144093A (ja) * | 1987-12-01 | 1989-06-06 | Tel Kyushu Kk | 液晶表示装置用基板の検査方法 |
| JPH023299A (ja) * | 1988-06-18 | 1990-01-08 | Teru Kyushu Kk | レーザーリペア装置 |
| JPH02282288A (ja) * | 1988-12-29 | 1990-11-19 | Matsushita Electric Ind Co Ltd | 点欠陥の検出及び補修の可能なアクティブマトリクス基板の製造方法 |
| JPH03200121A (ja) * | 1989-12-13 | 1991-09-02 | Internatl Business Mach Corp <Ibm> | 薄膜トランジスタアレイのアナログ試験方法及び装置 |
-
1993
- 1993-04-26 JP JP13379693A patent/JPH0659283A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01144093A (ja) * | 1987-12-01 | 1989-06-06 | Tel Kyushu Kk | 液晶表示装置用基板の検査方法 |
| JPH023299A (ja) * | 1988-06-18 | 1990-01-08 | Teru Kyushu Kk | レーザーリペア装置 |
| JPH02282288A (ja) * | 1988-12-29 | 1990-11-19 | Matsushita Electric Ind Co Ltd | 点欠陥の検出及び補修の可能なアクティブマトリクス基板の製造方法 |
| JPH03200121A (ja) * | 1989-12-13 | 1991-09-02 | Internatl Business Mach Corp <Ibm> | 薄膜トランジスタアレイのアナログ試験方法及び装置 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07318980A (ja) * | 1994-03-30 | 1995-12-08 | Nec Corp | 液晶表示パネル |
| JPH08110365A (ja) * | 1994-10-12 | 1996-04-30 | Furontetsuku:Kk | 薄膜トランジスタの検査装置および検査方法 |
| US6891532B2 (en) | 2001-04-23 | 2005-05-10 | Wintest Corporation | Apparatus and method for inspecting picture elements of an active matrix type display board |
| CN103698648A (zh) * | 2013-12-23 | 2014-04-02 | 合肥京东方光电科技有限公司 | 线路检测装置 |
| CN103698648B (zh) * | 2013-12-23 | 2016-04-06 | 合肥京东方光电科技有限公司 | 线路检测装置 |
| CN105259719A (zh) * | 2015-09-22 | 2016-01-20 | 成都天马微电子有限公司 | 一种显示面板的放电电路和显示装置 |
| CN105259719B (zh) * | 2015-09-22 | 2018-05-18 | 成都天马微电子有限公司 | 一种显示面板的放电电路和显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3143714B2 (ja) | Ｌｃｄパネルアレイの試験方法 | |
| KR100394923B1 (ko) | 어레이 기판의 검사 방법 | |
| JP2620405B2 (ja) | Ｔｆｔ／ｌｃｄの試験方法 | |
| US6265889B1 (en) | Semiconductor test circuit and a method for testing a semiconductor liquid crystal display circuit | |
| KR101129618B1 (ko) | 액정 표시 패널 및 이의 검사 방법과 이의 제조방법 | |
| US5428300A (en) | Method and apparatus for testing TFT-LCD | |
| US5377030A (en) | Method for testing active matrix liquid crystal by measuring voltage due to charge in a supplemental capacitor | |
| US5057775A (en) | Method of testing control matrices for flat-panel displays | |
| US6028442A (en) | Test circuit for identifying open and short circuit defects in a liquid crystal display and method thereof | |
| JP2672260B2 (ja) | Ｔｆｔ−ｌｃｄの検査方法 | |
| KR20060044426A (ko) | Ｔｆｔ 어레이 시험 방법 | |
| JPH0643490A (ja) | アクティブマトリックス基板の製造方法および検査方法と液晶表示装置の製造方法 | |
| US6252566B1 (en) | Compensation process for a disturbed capacitive circuit and application to matrix display screens | |
| JPH0659283A (ja) | Ｔｆｔ−ｌｃｄの検査方法及びその装置 | |
| JP4473427B2 (ja) | アレイ基板の検査方法及び該検査装置 | |
| JPH1097203A (ja) | 表示装置 | |
| JP2900019B2 (ja) | 液晶ディスプレイ用セルの検査方法 | |
| JPH0320721A (ja) | 画像表示装置 | |
| JPS6244717A (ja) | 表示装置 | |
| JP3268102B2 (ja) | アレイ基板 | |
| KR100206568B1 (ko) | 게이트 라인 결함 감지 수단을 구비한 액정 표시 장치 | |
| CN107025867B (zh) | 液晶显示装置及其测试方法 | |
| JP3021738U (ja) | Ｔｆｔ−ｌｃｄの検査装置 | |
| JPH086047A (ja) | アクティブマトリクス基板の検査方法 | |
| JP3121038B2 (ja) | Ｌｃｄ基板上のｔｆｔ画素の検査方法及び検査装置 |