JPH08110365A - 薄膜トランジスタの検査装置および検査方法 - Google Patents
薄膜トランジスタの検査装置および検査方法Info
- Publication number
- JPH08110365A JPH08110365A JP24661694A JP24661694A JPH08110365A JP H08110365 A JPH08110365 A JP H08110365A JP 24661694 A JP24661694 A JP 24661694A JP 24661694 A JP24661694 A JP 24661694A JP H08110365 A JPH08110365 A JP H08110365A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- signal
- drive
- film transistor
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2608—Circuits therefor for testing bipolar transistors
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Liquid Crystal (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Thin Film Transistor (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
タでも、素子に悪影響を与えることなく簡単で再現性良
く確実に検査できる検査装置又は検査方法。 【構成】 ゲート電極2にドライブパルス信号とテスト
パルス信号をそれぞれ入力する検査信号発生手段6と、
ソース電極3にドライブパルス信号と同期して試験電圧
を入力する試験電圧発生手段7と、駆動電極5と対向配
置され、駆動電極との間に試験電荷を蓄える電気容量を
形成する外部電極9と、ゲート電極に入力されるテスト
パルス信号に同期して、駆動電極と外部電極の間に形成
された電気容量からソース電極に出力される電気信号を
検出する電気信号検出手段8とを具備したことを特徴と
する。
Description
トリクス型液晶表示素子(以後LCDと略称)に用いら
れる画素駆動用薄膜トランジスタ(以後TFTと略称)
を検査するための装置ならびに検査方法に関するもので
ある。
マトリクス型液晶表示素子においては、その画素を駆動
するために薄膜トランジスタが利用される場合が多い。
このような薄膜トランジスタは高度な薄膜形成技術を駆
使して製造されているが、製造欠陥を完全になくすこと
は難しく、その検査装置ならびに検査方法の改良が注目
されている。特に、薄膜トランジスタのドレイン電極あ
るいは駆動電極すべてに、直接、検査装置の端子を接続
し検査することは非常に困難であり、如何にしてこの問
題を解決するかが重要とされている。
動用TFTの検査装置としては、(a)基板上で表示部
以外の部分に作成した検査用TFTの特性を測定する装
置(一般トランジスタ用カーブトレーサー等)、(b)
TFTのドレイン電極に接続されている透明電極に検出
端子を近接させてトンネル効果により電流を検出する装
置、(c)電気光学効果を利用して測定する装置等が用
いられていた。これらの装置ならびにこの装置を利用す
る方法であると、薄膜トランジスタのドレイン電極に、
直接、検査装置の端子を接続する必要はないものの、し
かし、その為に、上記(a)の装置であると表示部のT
FTの検査はできず、(b)の装置であると、再現性、
精度が悪く、また、(b)、(c)の装置であると、装
置が高価で大掛かりになってしまうということや、測定
時間が非常に長いという不具合がある。
明が特許出願(特開平5−90373号)されている。
その出願に係る発明は、TFTのドレイン電極に接続さ
れている容量素子に電荷を書き込んだ後に、その蓄積さ
れた電荷を電圧ないし電流として測定する装置である。
査装置は、ドレイン電極に容量素子が接続されているこ
とを前提とするもので、ドレイン電極に容量素子が接続
されていないTFTに対しては、精度・再現性の点で不
十分であるという問題があった。
子の設けられていない薄膜トランジスタであっても、素
子に悪影響を与えることなく簡単で再現性良く確実に検
査できる検査装置または検査方法を提供することにあ
る。
タの検査装置は、駆動電極と接続したドレイン電極と、
ドレイン電極と離間したソース電極と、ソース電極とド
レイン電極の間に位置し、絶縁膜によりソース電極およ
びドレイン電極と絶縁されたゲート電極とを有し、ゲー
ト電極に印加される電圧によりソース電極とドレイン電
極の間を流れる電流が制御される薄膜トランジスタの検
査装置であり、ゲート電極にドライブパルス信号とテス
トパルス信号をそれぞれ入力する検査信号発生手段と、
ソース電極にドライブパルス信号と同期して試験電圧を
入力する試験電圧発生手段と、駆動電極と対向配置さ
れ、該駆動電極との間に試験電荷を蓄える電気容量を形
成する外部電極と、ゲート電極に入力されるテストパル
ス信号に同期して、駆動電極と外部電極の間に形成され
た電気容量からソース電極に出力される電気信号を検出
する電気信号検出手段とを具備したことを特徴とするも
のである。
電極と離間して配置された導電体であることを特徴とす
る請求項1記載の薄膜トランジスタの検査装置である。
性液体であることを特徴とする請求項1記載の薄膜トラ
ンジスタの検査装置である。
電位を制御する電極電位制御手段が、外部電極に付随し
て設けられていることを特徴とする請求項1記載の薄膜
トランジスタの検査装置である。
号であり、電気信号検出手段は電流検出手段であること
を特徴とする請求項1記載の薄膜トランジスタの検査装
置である。
号であり、電気信号検出手段は電圧検出手段であること
を特徴とする請求項1記載の薄膜トランジスタの検査装
置である。
号であり、電気信号検出手段は電荷検出手段であること
を特徴とする請求項1記載の薄膜トランジスタの検査装
置である。
駆動電極と接続したドレイン電極と、ドレイン電極と離
間したソース電極と、ソース電極とドレイン電極の間に
位置し、絶縁膜によりソース電極およびドレイン電極と
絶縁されたゲート電極とを有し、ゲート電極に印加され
る電圧によりソース電極とドレイン電極の間を流れる電
流が制御される薄膜トランジスタの検査方法であり、ゲ
ート電極にドライブパルス信号を、ソース電極にドライ
ブパルス信号と同期して試験電圧を入力し、駆動電極と
対向配置された外部電極との間に、試験電荷を蓄えた電
気容量を形成した後、ゲート電極にテストパルス信号を
入力し、駆動電極と外部電極の間に形成された電気容量
からソース電極に電気信号を出力させ、該出力された電
気信号を検出することを特徴とするものである。
ヤグラムを示す。図1に示す破線内が、被測定物である
TFT基板部16である。本発明の検査装置ないし検査
方法は、駆動電極5と接続したドレイン電極4と、ドレ
イン電極4と離間したソース電極3と、ソース電極3と
ドレイン電極4の間に位置し、絶縁膜によりソース電極
3及びドレイン電極4と絶縁されたゲート電極2とを有
し、ゲート電極2に印加される電圧によりソース電極3
とドレイン電極4の間を流れる電流が制御される薄膜ト
ランジスタ1に関するもので、LCDに用いるものとし
た場合、駆動電極5は、画素電極となる。
のゲート電極2にドライブパルス信号およびテストパル
ス信号を入力する検査信号発生手段6と、ソース電極3
にドライブパルス信号と同期して試験電圧を入力する試
験電圧発生手段7と、ドレイン電極4に接続した駆動電
極5と対向配置され、その駆動電極5との間に試験電荷
を蓄える電気容量を形成する外部電極9と、ゲート電極
2に入力されるテストパルス信号に同期して、駆動電極
5と外部電極9の間に形成された電気容量からソース電
極3に出力される電気信号を検出する電気信号検出手段
8とを具備する。
1の検査方法を説明する。まず、評価するTFT1のゲ
ート電極2に検査信号発生手段6を、またソース電極3
に試験電圧発生手段7を接続し、駆動電極5に対向して
外部電極9を配置する。そして、図2に示すように、ド
ライブパルス信号を検査信号発生手段6からTFT1の
ゲート電極2に入力すると同時に、試験電圧発生手段7
から前記TFT1のソース電極3に試験電圧を一定時間
(試験電圧書込時間)TW入力することにより、ドレイ
ン電極4に接続されている駆動電極5と外部電極9の間
に形成される電気容量に電荷を蓄電し、一定時間(電荷
保持時間)TH保持する。
のTFT1の特性が正常であれば、常に一定量の電荷が
駆動電極5と外部電極9の間に形成される電気容量に蓄
電される。ところが、TFT基板部16のTFT1の特
性に異常があると、電気容量に蓄電される電荷量にバラ
ツキが出たり、電荷保持時間TH中に蓄電された電荷が
異常放電したりする。
ている試験電圧発生手段7を外し、代りにソース電極3
に電気信号検出手段8を接続する。そして、検査信号発
生手段6からテストパルス信号をゲート電極2に一定時
間(電荷読み出し時間)TR入力する。この時に、外部
電極9と駆動電極5の間に蓄電されている電気容量から
TFT1のチャネル部を通りソース電極3に放電される
電気信号を電気信号検出手段8により検出する。
あるTFT基板部16のTFT1の特性が正常であれ
ば、電気容量に蓄電されていた一定量の電荷が、TFT
のチャネル部を通り安定にソース電極3に放電され、電
気信号検出手段8により検出され、放電電圧値V2は常
に一定の値になる。ところが、TFT基板部16のTF
T1の特性に異常があると、電荷保持時間TH後に電気
容量に蓄電されている電荷量にバラツキが生じるため、
TFTのチャネル部を通りソース電極3に放電され、電
気信号検出手段8により検出される放電電圧値V2にバ
ラツキが生じる。従って、電気信号検出手段8により検
出される放電電圧値V2を測定することにより、ドレイ
ン電極4に容量素子が接続されていないTFT1であっ
ても、その特性を検査することができるようになる。
随して、外部電極9の電極電位を制御する電極電位制御
手段10を設け、外部電極9に反転した位相の電圧をか
けておくことにより、書込みできる電圧を増加させるこ
とができ、精度をより向上させることができる。
は、電流信号を検出する電流検出手段、電圧信号を検出
する電圧検出手段または電荷信号を検出する電荷検出手
段とすることができる。
する。 〔実施例1〕本実施例で説明するTFTは液晶表示素子
に用いられるもので、図3に示すように、被測定物であ
るTFT基板部16には、複数(n本)の信号線S(S
1、S2、・・・Sn)と複数(m本)の走査線G(G1、
G2、・・・Gm)がマトリクス状に形成され、それらの各
交点の近傍に薄膜トランジスタ1が形成される。
で、ガラス等の基板20上に、ゲート電極2と、画素電
極(駆動電極)5が形成され、これらを被覆するように
ゲート絶縁膜22が積層され、ゲート電極2の上方に半
導体膜24が形成され、その上に、離間してドレイン電
極4とソース電極3とが形成されている。また、各ドレ
イン電極4及びソース電極3と半導体膜24の間にはオ
ーミック膜28が介在する。また、ドレイン電極4と画
素電極5とは接続されている。そして、これらの上に
は、保護膜26が被覆されて概略構成される。
は走査線Gと接続し、ソース電極3は信号線Sと接続さ
れる。このような薄膜トランジスタ1であると、走査線
Gを流れる電流によるゲート電極2に印加される電圧に
よって、ソース電極3とドレイン電極4の間を流れる電
流が制御されるようになる。
ゲート電極2に接続されている走査線Gには、検査信号
発生手段6が接続されている。検査信号発生手段6はゲ
ート電極2にドライブパルス信号およびテストパルス信
号を入力するものである。また、ソース電極3に接続さ
れている信号線Sには、試験電圧発生手段7と電気信号
検出手段8が接続されている。試験電圧発生手段7はソ
ース電極3に試験電圧を印加するものである。また、電
気信号検出手段8はソース電極3に放出される電気信号
を検出するものである。これら、検査信号発生手段6、
試験電圧発生手段7または電気信号検出手段8には、パ
ルスジェネレータ、定電圧電源や電流計、電圧計、電流
積算計(電荷の検出)等が適用され得る。
線Gと検査信号発生手段6との間に、走査セレクタバッ
ファ手段14が介在し、信号線Sと試験電圧発生手段7
及び電気信号検出手段8との間には、信号セレクタバッ
ファ手段15が介在している。走査セレクタバッファ手
段14は、検査信号発生手段6からのドライブパルス信
号やテストパルス信号の走査線Gへの通電を制御するも
のである。信号セレクタバッファ手段15は、試験電圧
発生手段7から信号線Sへの通電、もしくは信号線Sか
ら電気信号検出手段8への通電を制御するものである。
これら走査セレクタバッファ手段14と信号セレクタバ
ッファ手段15は、これらに接続されたセレクタ制御手
段13に制御されて作動する。
1の検査を行う際には、図4に示すように、画素電極5
に対向するように、外部電極9を配置する。この外部電
極9は、金属などの導電体からなる平板状のもので、検
査時には、できるだけ、画素電極5に近接するようにす
ることが好ましいが、薄膜トランジスタ1等に接触する
と、故障の原因ともなるので注意を要する。
クタバッファ手段15により、TFT1のソース電極3
と試験電圧発生手段7が通電するようにする。この状態
で検査信号発生手段6から発生されたドライブパルス信
号をTFT1のゲート電極2に入力し、接続されている
TFT1をオン状態にする。そして、図2に示すよう
に、試験電圧発生手段7からドライブパルス信号に同期
してソース電極3に試験電圧を一定時間(試験電圧書込
時間)TW入力する。こうすることにより、試験電圧発
生手段7からの試験電流が、ソース電極3からドレイン
電極4を通り、画素電極5に流れ、画素電極5と外部電
極9の間に蓄電される。
数・TFT1及びドレイン電極4に接続されている画素
電極5と外部電極9の間の電気容量の特性・配線抵抗・
配線と画素との容量等により適宜設定されるが、1V以
上が適している。また、電気信号検出手段8は、試験電
圧値V1に影響を与えない様に、スイッチ等で電気的に
絶縁された状態にしておく。
部電極9の間の電気容量に再現性良く電荷を蓄電するに
必要十分な時間に設定する。即ち、この試験電圧書込
時間TWは、主に走査線Gの本数に依り、さらには被測
定物であるTFT1及びドレイン電極4に接続されてい
る画素電極5と外部電極9の間に形成される電気容量の
特性・配線抵抗・配線と画素との容量等により設定され
る。LCDの場合、通常、1μ秒〜1秒の範囲であり、
例えば、走査線Gの本数が700本である場合には10
μ秒〜100m秒が適している。
ン状態となったTFT1のチャネル部を通しドレイン電
極4から流れた一定量の電荷が蓄電される。ところが、
TFT1が異常な場合には、蓄電される電荷にバラツキ
が生じることになる。
信号の入力を停止し、TFT1をオフ状態にすることに
より一定時間(電荷保持時間)TH、画素電極5と外部
電極9との間に電荷を保持させる。この時、TFT1が
正常な場合には、蓄電されている電荷が保持される。と
ころが、TFT1に異常がある場合には、蓄電された電
荷が異常放電してしまうことがある。
によって、試験電圧発生手段7とソース電極3とを遮断
し、代りに、ソース電極3と電気信号検出手段8を接続
する。そして、検査信号発生手段6からテストパルス信
号をTFT1のゲート電極2に入力し、接続されている
TFT1をオン状態にする。こうすることにより、画素
電極5と外部電極9の間に保持されていた電荷をドレイ
ン電極4からTFT1のチャネル部を通しソース電極3
に放電させる。そして、このソース電極3に流れ出てき
た電気信号を電気信号検出手段8により検出する。
ルス信号を印加する電荷読み出し時間TRは走査線数・
被測定物であるTFT1及びドレイン電極4に接続され
ている画素電極5と外部電極9の間に形成される電気容
量の特性・配線抵抗・配線と画素との容量等により適宜
設定される。また、この時、試験電圧発生手段7は、放
電電圧値V2に影響を与えない様に、スイッチ等で電気
的に絶縁された状態にしておく。
定物であるTFT1と、画素電極5と外部電極の間に形
成された電気容量が正常であれば、電気容量に蓄電され
ていた一定量の電荷がソース電極3に放電され、電気信
号検出手段8で検出される放電電圧値V2は常に一定の
値となる。しかしながら、TFT基板部16のTFT1
または画素電極5とこれに対向している外部電極9から
なる電気容量に異常があると、電気保持時間TH後に画
素電極5とこれに対向している外部電極9の間に形成さ
れる電気容量に蓄電されている電荷量にばらつきが生
じ、電気信号検出手段8で検出される放電電圧値V2に
もばらつきが生じる。したがって、電気信号検出手段8
で放電電圧値V2を測定することにより、ドレイン電極
4に容量素子が接続されていないTFTであっても、そ
の検査ができるようになる。例えば、画素電極5と走査
線Gがショートしているような場合であると、図2に示
す電圧波形W1のように波形が異常に大きくなったり、
ソース電極3またはドレイン電極4や絶縁膜などに異常
があり、TFTが動作不良の場合であると、図2に示す
電圧波形W2のように波形が平坦になってしまったりす
る。
TFT1を使用した場合には、電気信号検出手段8によ
り検出される放電電圧値V2は、電荷読み出し時間TRが
100μ秒のとき試験電圧V1の1/2でほぼ一定の値
となったが、異常があるTFT1を使用した場合には、
電気信号検出手段8により検出される放電電圧値V2は
電荷読み出し時間TRにかかわらずTFT1の異常の程
度によりバラつき、正常値である試験電圧V1の約1/
2よりはるかに小さい値であり、TFT1またはそのド
レイン電極4に接続されている画素電極5に異常が生じ
ていることを確認できた。また他のものでは、TFT1
及びそのドレイン電極4に接続されている画素電極5が
正常な場合には、電気信号検出手段8により検出される
放電電圧値V2は電荷読み出し時間TRが100μ秒のと
き試験電圧値V1の約1/50でほぼ一定の値となっ
た。一方、TFT1またはそのドレイン電極4に接続さ
れている画素電極5に異常がある場合には、電気信号検
出手段8により検出される放電電圧値V2は電荷読み出
し時間TRにかかわらずTFT1またはそのドレイン電
極4に接続されている画素電極5の異常の程度によりバ
ラついたが、正常値である試験電圧値V1の約1/50
よりはるかに小さい値であり、TFT1またはそのドレ
イン電極4に接続されている画素電極5に異常が生じて
いることを確認できた。
随して、外部電極9の電極電位を制御する電極電位制御
手段10を設けることもできる。この電極電位制御手段
10の設けられている検査装置にて上記と同様な検査を
行った場合のゲート電極2、ソース電極3と外部電極9
での電圧波形を図6に示す。このように、電極電位制御
手段10により外部電極9に反転した位相の電圧をかけ
ておくことにより、書込みできる電圧を増加させること
ができ、精度が向上する。
手段が好適である。まず、TFTの形成された基板20
を吸引台34の平な上面38上に載置する。そして、吸
引台34の上面に多数形成されている吸引孔36から下
方に排気し、基板20を吸引台34の上面に吸い付かせ
て基板20を強制的に平坦にする。次に、上方から、下
面に外部電極9が設けられている外部電極装置30をT
FT1に近接させる。この際のTFT1と外部電極9の
距離は狭いほど好ましいが、接触による事故を防止する
ために、距離dは20μm程度が実際上、好ましい。
距離を検知する距離センサ32,32が設けられ、外部
電極装置30の降下が制御されるようにしておくと、外
部電極9と基板20の距離を所定の距離に保つことがで
き、好ましい。また、その際、距離センサは移動する外
部電極装置30ではなく、外部電極装置30との距離を
検知するようにして吸引台34に設けられていてもかま
わない。
0の間に導電性の高いオイル等を介在させることも考え
られるが、この場合には、後工程としてそのオイル等を
除去するための洗浄が必要となる。
段13には、試験電流発生手段7、電気信号検出手段
8、走査セレクタバッファ手段14や信号セレクタバッ
ファ手段15を制御するコントローラ部17と、TFT
1の良否判定基準値を記憶する良否判定テーブルメモリ
部18と、その良否判定基準値と電気信号検出手段8に
より検出される放電電圧値V2とを比較する比較部19
とを具備したものとすることが好ましい。この構成であ
ると、電気信号検出手段8で得られる電圧波形の異常を
より短時間で判断することができるので、LCD用基板
に高密度に形成されているTFTの特性を、更に迅速確
実に検査できるという顕著な効果が得られる。
続される試験電圧発生手段7と電気信号検出手段8の切
換えを信号セレクタバッファ手段15により行ったが、
本発明はこれに限られるものではなく、信号セレクタバ
ッファ手段15のような電気的スイッチを利用すること
なく、信号線Sに、試験電圧発生手段7を取り外して電
気信号検出手段8を取り付ける等の交換作業を行うもの
であってもよいのは勿論のことである。
FT1のドレイン電極4に接触することなくTFT1
を、素子に悪影響を与えることなく簡単で再現性良く確
実に検査できる。しかも、容量素子が形成、接続されて
いないTFTであっても検査することができる。
検出する電気信号検出手段として、電圧信号を検出する
電圧検出手段を適用したが、これに限られず、電流信号
を検出する電流検出手段、または電荷信号を検出する電
荷検出手段とすることもできる。尚、電圧検出手段を適
用したならば、電荷信号を検出する電荷検出手段を適用
した場合よりも、電圧信号の増幅が容易で、検出感度を
より高めることができる。
駆動電極5と離間して配置された導電体であると、特
に、外部電極電位をコントロールすることにより、駆動
電極5と外部電極9との間に形成された電気容量を調整
することができ、測定精度を向上できる。
を金属製の平板状のものとせず、導電性液体を使用した
ことが実施例1の検査装置と異なる。即ち、図8に示す
ように、TFT1の上部に水銀等からなる導電性液体4
4を浸け、その導電性液体44を外部電極となす。具体
的にTFT1と導電性液体からなる外部電極44とを接
触させるには、図9に示すような方法が好適である。す
なわち、容器(図示略)に水銀等からなる導電性液体4
4を満たしておく。そして、この導電性液体44の上方
から、吸着台42に固定された基板20に形成されたT
FT1を浸ける。導電性液体が水銀であると、通常、表
面張力により表面が幾分、盛り上がることになるが、そ
の部分にTFT1が浸漬するようにすれば良い。この導
電性液体を使用する外部電極であると、TFT1や基板
20等に損傷が生じることを防止できる。また、パッシ
ベーション膜が形成されているタイプのものであると、
外部電極として導電性液体を使用するものは、基板20
の表面に損傷を与えることなく一定の膜厚であるパッシ
ベーション膜厚をギャップとして外部電極44を駆動電
極5に安定して接近させ、再現性よく電気容量を形成で
きるため、特に好適である。
は、ゲート電極にドライブパルス信号とテストパルス信
号をそれぞれ入力する検査信号発生手段と、ソース電極
にドライブパルス信号と同期して試験電圧を印加する試
験電圧発生手段と、駆動電極と対向配置され、該駆動電
極との間に試験電荷を蓄える電気容量を形成する外部電
極と、ゲート電極に入力されるテストパルス信号に同期
して、駆動電極と外部電極の間に形成された電気容量か
らソース電極に出力される電気信号を検出する電気信号
検出手段とを具備したことを特徴とするもので、この装
置を利用し、ゲート電極にドライブパルス信号を、ソー
ス電極にドライブパルス信号と同期して試験電圧を入力
し、駆動電極と対向配置された外部電極との間に、試験
電荷を蓄えた電気容量を形成した後、ゲート電極にテス
トパルス信号を入力し、駆動電極と外部電極の間に形成
された電気容量からソース電極に電気信号を出力させ、
該出力された電気信号を検出することにより、容量素子
の接続されていない薄膜トランジスタであっても、その
ドレイン電極に検査装置の端子を接続することなく、薄
膜トランジスタを検査することができる。しかも、本発
明によれば、その再現性、精度が良好で、また装置が大
掛かりでコストが大きく増加することもない。
置された導電体であると、特に、外部電極電位をコント
ロールすることにより、駆動電極と外部電極との間に形
成された電気容量を調整することができ、測定精度を向
上できる。
TFTが外部電極の衝突による損傷を受けることがな
く、安全である。
極電位制御手段が、外部電極に付随して設けられ、外部
電極に反転した位相の電圧をかけておくことにより、書
込みできる電圧を増加させることができ、精度をより向
上させることができる。
あって、電圧信号を検出するものであると、電圧信号の
増幅が容易であることから、検出感度をより高めること
ができる。
イヤグラムである。
を示すタイミングチャートである。
ある。
ある。
形を示すタイミングチャートである。
る。
ある。
Claims (8)
- 【請求項1】 駆動電極と接続したドレイン電極と、ド
レイン電極と離間したソース電極と、ソース電極とドレ
イン電極の間に位置し、絶縁膜によりソース電極および
ドレイン電極と絶縁されたゲート電極とを有し、ゲート
電極に印加される電圧によりソース電極とドレイン電極
の間を流れる電流が制御される薄膜トランジスタの検査
装置であり、 ゲート電極にドライブパルス信号とテストパルス信号を
それぞれ入力する検査信号発生手段と、 ソース電極にドライブパルス信号と同期して試験電圧を
入力する試験電圧発生手段と、 駆動電極と対向配置され、該駆動電極との間に試験電荷
を蓄える電気容量を形成する外部電極と、 ゲート電極に入力されるテストパルス信号に同期して、
駆動電極と外部電極の間に形成された電気容量からソー
ス電極に出力される電気信号を検出する電気信号検出手
段とを具備したことを特徴とする薄膜トランジスタの検
査装置。 - 【請求項2】 前記外部電極が、駆動電極と離間して配
置された導電体であることを特徴とする請求項1記載の
薄膜トランジスタの検査装置。 - 【請求項3】 前記外部電極が、導電性液体であること
を特徴とする請求項1記載の薄膜トランジスタの検査装
置。 - 【請求項4】 前記外部電極での電極電位を制御する電
極電位制御手段が、外部電極に付随して設けられている
ことを特徴とする請求項1記載の薄膜トランジスタの検
査装置。 - 【請求項5】 電気信号は電流信号であり、電気信号検
出手段は電流検出手段であることを特徴とする請求項1
記載の薄膜トランジスタの検査装置。 - 【請求項6】 電気信号は電圧信号であり、電気信号検
出手段は電圧検出手段であることを特徴とする請求項1
記載の薄膜トランジスタの検査装置。 - 【請求項7】 電気信号は電荷信号であり、電気信号検
出手段は電荷検出手段であることを特徴とする請求項1
記載の薄膜トランジスタの検査装置。 - 【請求項8】 駆動電極と接続したドレイン電極と、ド
レイン電極と離間したソース電極と、ソース電極とドレ
イン電極の間に位置し、絶縁膜によりソース電極および
ドレイン電極と絶縁されたゲート電極とを有し、ゲート
電極に印加される電圧によりソース電極とドレイン電極
の間を流れる電流が制御される薄膜トランジスタの検査
方法であり、 ゲート電極にドライブパルス信号を、ソース電極にドラ
イブパルス信号と同期して試験電圧を入力し、 駆動電極と対向配置された外部電極との間に、試験電荷
を蓄えた電気容量を形成した後、 ゲート電極にテストパルス信号を入力し、駆動電極と外
部電極の間に形成された電気容量からソース電極に電気
信号を出力させ、該出力された電気信号を検出すること
を特徴とする薄膜トランジスタの検査方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24661694A JP2889132B2 (ja) | 1994-10-12 | 1994-10-12 | 薄膜トランジスタの検査装置 |
US08/533,427 US5550484A (en) | 1994-10-12 | 1995-09-25 | Apparatus and method for inspecting thin film transistor |
KR1019950034830A KR0166430B1 (ko) | 1994-10-12 | 1995-10-11 | 박막트랜지스터의 검사장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24661694A JP2889132B2 (ja) | 1994-10-12 | 1994-10-12 | 薄膜トランジスタの検査装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08110365A true JPH08110365A (ja) | 1996-04-30 |
JP2889132B2 JP2889132B2 (ja) | 1999-05-10 |
Family
ID=17151060
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24661694A Expired - Lifetime JP2889132B2 (ja) | 1994-10-12 | 1994-10-12 | 薄膜トランジスタの検査装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5550484A (ja) |
JP (1) | JP2889132B2 (ja) |
KR (1) | KR0166430B1 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002072918A (ja) * | 2000-06-06 | 2002-03-12 | Semiconductor Energy Lab Co Ltd | 素子基板およびその検査方法並びに検査装置 |
KR100731072B1 (ko) * | 2005-12-29 | 2007-06-22 | 동부일렉트로닉스 주식회사 | 반도체 소자의 테스트 장치 및 테스트 방법 |
CN103412210A (zh) * | 2013-07-19 | 2013-11-27 | 复旦大学 | 一种铁电薄膜成核可逆电畴极化强度的测量方法 |
CN116794866A (zh) * | 2023-06-29 | 2023-09-22 | 京东方科技集团股份有限公司 | 显示面板、显示装置及母板 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU6951298A (en) | 1997-04-04 | 1998-10-30 | University Of Florida | Method for testing and diagnosing mos transistors |
US6762735B2 (en) | 2000-05-12 | 2004-07-13 | Semiconductor Energy Laboratory Co., Ltd. | Electro luminescence display device and method of testing the same |
TW538246B (en) * | 2000-06-05 | 2003-06-21 | Semiconductor Energy Lab | Display panel, display panel inspection method, and display panel manufacturing method |
US7053645B2 (en) * | 2003-06-06 | 2006-05-30 | Yieldboost Tech, Inc. | System and method for detecting defects in a thin-film-transistor array |
US20040249608A1 (en) * | 2003-06-06 | 2004-12-09 | Yieldboost Tech, Inc. | System and method for detecting defects in a thin-film-transistor array |
EP2008264B1 (en) * | 2006-04-19 | 2016-11-16 | Ignis Innovation Inc. | Stable driving scheme for active matrix displays |
JP5077538B2 (ja) * | 2007-07-30 | 2012-11-21 | 株式会社島津製作所 | Tftアレイ検査装置 |
CN101750765B (zh) * | 2008-12-18 | 2011-12-28 | 北京京东方光电科技有限公司 | 液晶显示器公共电极线断线不良的检测方法 |
CN102456592A (zh) * | 2010-10-15 | 2012-05-16 | 北京京东方光电科技有限公司 | 测试阵列基板上薄膜晶体管特性的方法和装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03200121A (ja) * | 1989-12-13 | 1991-09-02 | Internatl Business Mach Corp <Ibm> | 薄膜トランジスタアレイのアナログ試験方法及び装置 |
JPH05107303A (ja) * | 1991-10-18 | 1993-04-27 | Sharp Corp | トランジスタ回路特性検査装置 |
JPH0659283A (ja) * | 1992-04-27 | 1994-03-04 | Terenikusu:Kk | Tft−lcdの検査方法及びその装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3636450A (en) * | 1969-12-23 | 1972-01-18 | Collins Radio Co | Digital mos fet characteristic tester |
US4819038A (en) * | 1986-12-22 | 1989-04-04 | Ibm Corporation | TFT array for liquid crystal displays allowing in-process testing |
US5113134A (en) * | 1991-02-28 | 1992-05-12 | Thomson, S.A. | Integrated test circuit for display devices such as LCD's |
US5377030A (en) * | 1992-03-30 | 1994-12-27 | Sony Corporation | Method for testing active matrix liquid crystal by measuring voltage due to charge in a supplemental capacitor |
US5428300A (en) * | 1993-04-26 | 1995-06-27 | Telenix Co., Ltd. | Method and apparatus for testing TFT-LCD |
-
1994
- 1994-10-12 JP JP24661694A patent/JP2889132B2/ja not_active Expired - Lifetime
-
1995
- 1995-09-25 US US08/533,427 patent/US5550484A/en not_active Expired - Lifetime
- 1995-10-11 KR KR1019950034830A patent/KR0166430B1/ko not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03200121A (ja) * | 1989-12-13 | 1991-09-02 | Internatl Business Mach Corp <Ibm> | 薄膜トランジスタアレイのアナログ試験方法及び装置 |
JPH05107303A (ja) * | 1991-10-18 | 1993-04-27 | Sharp Corp | トランジスタ回路特性検査装置 |
JPH0659283A (ja) * | 1992-04-27 | 1994-03-04 | Terenikusu:Kk | Tft−lcdの検査方法及びその装置 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002072918A (ja) * | 2000-06-06 | 2002-03-12 | Semiconductor Energy Lab Co Ltd | 素子基板およびその検査方法並びに検査装置 |
KR100731072B1 (ko) * | 2005-12-29 | 2007-06-22 | 동부일렉트로닉스 주식회사 | 반도체 소자의 테스트 장치 및 테스트 방법 |
CN103412210A (zh) * | 2013-07-19 | 2013-11-27 | 复旦大学 | 一种铁电薄膜成核可逆电畴极化强度的测量方法 |
CN103412210B (zh) * | 2013-07-19 | 2017-12-29 | 复旦大学 | 一种铁电薄膜成核可逆电畴极化强度的测量方法 |
CN116794866A (zh) * | 2023-06-29 | 2023-09-22 | 京东方科技集团股份有限公司 | 显示面板、显示装置及母板 |
CN116794866B (zh) * | 2023-06-29 | 2024-05-10 | 京东方科技集团股份有限公司 | 显示面板、显示装置及母板 |
Also Published As
Publication number | Publication date |
---|---|
US5550484A (en) | 1996-08-27 |
KR960015005A (ko) | 1996-05-22 |
JP2889132B2 (ja) | 1999-05-10 |
KR0166430B1 (ko) | 1999-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5377030A (en) | Method for testing active matrix liquid crystal by measuring voltage due to charge in a supplemental capacitor | |
US7212025B2 (en) | Testing method for array substrate | |
JP3220762B2 (ja) | アクティブ・マトリックスlcdパネル自動検査修理装置と方法 | |
TW511065B (en) | Inspection method for array substrate and inspection device for the same | |
KR0166430B1 (ko) | 박막트랜지스터의 검사장치 | |
US7317325B2 (en) | Line short localization in LCD pixel arrays | |
US20070158812A1 (en) | Method of testing wires and apparatus for doing the same | |
JPH0643490A (ja) | アクティブマトリックス基板の製造方法および検査方法と液晶表示装置の製造方法 | |
JP4473427B2 (ja) | アレイ基板の検査方法及び該検査装置 | |
US7053645B2 (en) | System and method for detecting defects in a thin-film-transistor array | |
US5786707A (en) | Method of detecting possible defect of liquid crystal panel | |
JPH1184420A (ja) | 液晶表示装置、アレイ基板の検査方法およびアレイ基板用テスタ | |
JP2004093644A (ja) | アレイ基板の検査装置および検査方法 | |
US20060097744A1 (en) | Apparatus and method for inspecting thin film transistor active matrix substrate | |
JPH07287247A (ja) | アクティブマトリクス基板の検査方法 | |
JPH0590373A (ja) | 薄膜トランジスタの特性検査装置 | |
KR100697130B1 (ko) | 기판 및 이를 결합한 디스플레이 디바이스 | |
JPH0915645A (ja) | アクティブマトリクス液晶表示素子 | |
KR100318021B1 (ko) | 액티브매트릭스어레이기판의 검사방법 및 검사장치 | |
JP3121038B2 (ja) | Lcd基板上のtft画素の検査方法及び検査装置 | |
JP3266502B2 (ja) | 液晶表示装置の検査方法 | |
JPS62151769A (ja) | アクテイブマトリクス基板の検査方法 | |
JP2002040075A (ja) | アクティブマトリクス基板検査装置及びアクティブマトリクス基板の検査方法 | |
JPH0774943B2 (ja) | アクテイブマトリツクスアレイの検査方法 | |
US20040249608A1 (en) | System and method for detecting defects in a thin-film-transistor array |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990126 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080219 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090219 Year of fee payment: 10 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090219 Year of fee payment: 10 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090219 Year of fee payment: 10 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100219 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100219 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110219 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110219 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120219 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130219 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140219 Year of fee payment: 15 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |