JPH08110365A - 薄膜トランジスタの検査装置および検査方法 - Google Patents
薄膜トランジスタの検査装置および検査方法Info
- Publication number
- JPH08110365A JPH08110365A JP24661694A JP24661694A JPH08110365A JP H08110365 A JPH08110365 A JP H08110365A JP 24661694 A JP24661694 A JP 24661694A JP 24661694 A JP24661694 A JP 24661694A JP H08110365 A JPH08110365 A JP H08110365A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- signal
- drive
- film transistor
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2608—Circuits therefor for testing bipolar transistors
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Liquid Crystal (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Thin Film Transistor (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
(57)【要約】
【目的】 容量素子の設けられていない薄膜トランジス
タでも、素子に悪影響を与えることなく簡単で再現性良
く確実に検査できる検査装置又は検査方法。 【構成】 ゲート電極２にドライブパルス信号とテスト
パルス信号をそれぞれ入力する検査信号発生手段６と、
ソース電極３にドライブパルス信号と同期して試験電圧
を入力する試験電圧発生手段７と、駆動電極５と対向配
置され、駆動電極との間に試験電荷を蓄える電気容量を
形成する外部電極９と、ゲート電極に入力されるテスト
パルス信号に同期して、駆動電極と外部電極の間に形成
された電気容量からソース電極に出力される電気信号を
検出する電気信号検出手段８とを具備したことを特徴と
する。
タでも、素子に悪影響を与えることなく簡単で再現性良
く確実に検査できる検査装置又は検査方法。 【構成】 ゲート電極２にドライブパルス信号とテスト
パルス信号をそれぞれ入力する検査信号発生手段６と、
ソース電極３にドライブパルス信号と同期して試験電圧
を入力する試験電圧発生手段７と、駆動電極５と対向配
置され、駆動電極との間に試験電荷を蓄える電気容量を
形成する外部電極９と、ゲート電極に入力されるテスト
パルス信号に同期して、駆動電極と外部電極の間に形成
された電気容量からソース電極に出力される電気信号を
検出する電気信号検出手段８とを具備したことを特徴と
する。
Description
【０００１】
【産業上の利用分野】本発明は、例えば、アクティブマ
トリクス型液晶表示素子（以後ＬＣＤと略称）に用いら
れる画素駆動用薄膜トランジスタ（以後ＴＦＴと略称）
を検査するための装置ならびに検査方法に関するもので
ある。
トリクス型液晶表示素子（以後ＬＣＤと略称）に用いら
れる画素駆動用薄膜トランジスタ（以後ＴＦＴと略称）
を検査するための装置ならびに検査方法に関するもので
ある。
【０００２】
【従来の技術】近年、特に脚光を浴びているアクティブ
マトリクス型液晶表示素子においては、その画素を駆動
するために薄膜トランジスタが利用される場合が多い。
このような薄膜トランジスタは高度な薄膜形成技術を駆
使して製造されているが、製造欠陥を完全になくすこと
は難しく、その検査装置ならびに検査方法の改良が注目
されている。特に、薄膜トランジスタのドレイン電極あ
るいは駆動電極すべてに、直接、検査装置の端子を接続
し検査することは非常に困難であり、如何にしてこの問
題を解決するかが重要とされている。
マトリクス型液晶表示素子においては、その画素を駆動
するために薄膜トランジスタが利用される場合が多い。
このような薄膜トランジスタは高度な薄膜形成技術を駆
使して製造されているが、製造欠陥を完全になくすこと
は難しく、その検査装置ならびに検査方法の改良が注目
されている。特に、薄膜トランジスタのドレイン電極あ
るいは駆動電極すべてに、直接、検査装置の端子を接続
し検査することは非常に困難であり、如何にしてこの問
題を解決するかが重要とされている。
【０００３】そこで、ＬＣＤの基板に用いられる画素駆
動用ＴＦＴの検査装置としては、（ａ）基板上で表示部
以外の部分に作成した検査用ＴＦＴの特性を測定する装
置（一般トランジスタ用カーブトレーサー等）、（ｂ）
ＴＦＴのドレイン電極に接続されている透明電極に検出
端子を近接させてトンネル効果により電流を検出する装
置、（ｃ）電気光学効果を利用して測定する装置等が用
いられていた。これらの装置ならびにこの装置を利用す
る方法であると、薄膜トランジスタのドレイン電極に、
直接、検査装置の端子を接続する必要はないものの、し
かし、その為に、上記（ａ）の装置であると表示部のＴ
ＦＴの検査はできず、（ｂ）の装置であると、再現性、
精度が悪く、また、（ｂ）、（ｃ）の装置であると、装
置が高価で大掛かりになってしまうということや、測定
時間が非常に長いという不具合がある。
動用ＴＦＴの検査装置としては、（ａ）基板上で表示部
以外の部分に作成した検査用ＴＦＴの特性を測定する装
置（一般トランジスタ用カーブトレーサー等）、（ｂ）
ＴＦＴのドレイン電極に接続されている透明電極に検出
端子を近接させてトンネル効果により電流を検出する装
置、（ｃ）電気光学効果を利用して測定する装置等が用
いられていた。これらの装置ならびにこの装置を利用す
る方法であると、薄膜トランジスタのドレイン電極に、
直接、検査装置の端子を接続する必要はないものの、し
かし、その為に、上記（ａ）の装置であると表示部のＴ
ＦＴの検査はできず、（ｂ）の装置であると、再現性、
精度が悪く、また、（ｂ）、（ｃ）の装置であると、装
置が高価で大掛かりになってしまうということや、測定
時間が非常に長いという不具合がある。
【０００４】そこで、上記課題を解決すべくなされた発
明が特許出願（特開平５−９０３７３号）されている。
その出願に係る発明は、ＴＦＴのドレイン電極に接続さ
れている容量素子に電荷を書き込んだ後に、その蓄積さ
れた電荷を電圧ないし電流として測定する装置である。
明が特許出願（特開平５−９０３７３号）されている。
その出願に係る発明は、ＴＦＴのドレイン電極に接続さ
れている容量素子に電荷を書き込んだ後に、その蓄積さ
れた電荷を電圧ないし電流として測定する装置である。
【０００５】
【発明が解決しようとする課題】しかしながら、その検
査装置は、ドレイン電極に容量素子が接続されているこ
とを前提とするもので、ドレイン電極に容量素子が接続
されていないＴＦＴに対しては、精度・再現性の点で不
十分であるという問題があった。
査装置は、ドレイン電極に容量素子が接続されているこ
とを前提とするもので、ドレイン電極に容量素子が接続
されていないＴＦＴに対しては、精度・再現性の点で不
十分であるという問題があった。
【０００６】本発明の目的は上記課題を解決し、容量素
子の設けられていない薄膜トランジスタであっても、素
子に悪影響を与えることなく簡単で再現性良く確実に検
査できる検査装置または検査方法を提供することにあ
る。
子の設けられていない薄膜トランジスタであっても、素
子に悪影響を与えることなく簡単で再現性良く確実に検
査できる検査装置または検査方法を提供することにあ
る。
【０００７】
【課題を解決するための手段】本発明の薄膜トランジス
タの検査装置は、駆動電極と接続したドレイン電極と、
ドレイン電極と離間したソース電極と、ソース電極とド
レイン電極の間に位置し、絶縁膜によりソース電極およ
びドレイン電極と絶縁されたゲート電極とを有し、ゲー
ト電極に印加される電圧によりソース電極とドレイン電
極の間を流れる電流が制御される薄膜トランジスタの検
査装置であり、ゲート電極にドライブパルス信号とテス
トパルス信号をそれぞれ入力する検査信号発生手段と、
ソース電極にドライブパルス信号と同期して試験電圧を
入力する試験電圧発生手段と、駆動電極と対向配置さ
れ、該駆動電極との間に試験電荷を蓄える電気容量を形
成する外部電極と、ゲート電極に入力されるテストパル
ス信号に同期して、駆動電極と外部電極の間に形成され
た電気容量からソース電極に出力される電気信号を検出
する電気信号検出手段とを具備したことを特徴とするも
のである。
タの検査装置は、駆動電極と接続したドレイン電極と、
ドレイン電極と離間したソース電極と、ソース電極とド
レイン電極の間に位置し、絶縁膜によりソース電極およ
びドレイン電極と絶縁されたゲート電極とを有し、ゲー
ト電極に印加される電圧によりソース電極とドレイン電
極の間を流れる電流が制御される薄膜トランジスタの検
査装置であり、ゲート電極にドライブパルス信号とテス
トパルス信号をそれぞれ入力する検査信号発生手段と、
ソース電極にドライブパルス信号と同期して試験電圧を
入力する試験電圧発生手段と、駆動電極と対向配置さ
れ、該駆動電極との間に試験電荷を蓄える電気容量を形
成する外部電極と、ゲート電極に入力されるテストパル
ス信号に同期して、駆動電極と外部電極の間に形成され
た電気容量からソース電極に出力される電気信号を検出
する電気信号検出手段とを具備したことを特徴とするも
のである。
【０００８】請求項２記載の発明は、外部電極が、駆動
電極と離間して配置された導電体であることを特徴とす
る請求項１記載の薄膜トランジスタの検査装置である。
電極と離間して配置された導電体であることを特徴とす
る請求項１記載の薄膜トランジスタの検査装置である。
【０００９】請求項３記載の発明は、外部電極が、導電
性液体であることを特徴とする請求項１記載の薄膜トラ
ンジスタの検査装置である。
性液体であることを特徴とする請求項１記載の薄膜トラ
ンジスタの検査装置である。
【００１０】請求項４記載の発明は、外部電極での電極
電位を制御する電極電位制御手段が、外部電極に付随し
て設けられていることを特徴とする請求項１記載の薄膜
トランジスタの検査装置である。
電位を制御する電極電位制御手段が、外部電極に付随し
て設けられていることを特徴とする請求項１記載の薄膜
トランジスタの検査装置である。
【００１１】請求項５記載の発明は、電気信号は電流信
号であり、電気信号検出手段は電流検出手段であること
を特徴とする請求項１記載の薄膜トランジスタの検査装
置である。
号であり、電気信号検出手段は電流検出手段であること
を特徴とする請求項１記載の薄膜トランジスタの検査装
置である。
【００１２】請求項６記載の発明は、電気信号は電圧信
号であり、電気信号検出手段は電圧検出手段であること
を特徴とする請求項１記載の薄膜トランジスタの検査装
置である。
号であり、電気信号検出手段は電圧検出手段であること
を特徴とする請求項１記載の薄膜トランジスタの検査装
置である。
【００１３】請求項７記載の発明は、電気信号は電荷信
号であり、電気信号検出手段は電荷検出手段であること
を特徴とする請求項１記載の薄膜トランジスタの検査装
置である。
号であり、電気信号検出手段は電荷検出手段であること
を特徴とする請求項１記載の薄膜トランジスタの検査装
置である。
【００１４】本発明の薄膜トランジスタの検査方法は、
駆動電極と接続したドレイン電極と、ドレイン電極と離
間したソース電極と、ソース電極とドレイン電極の間に
位置し、絶縁膜によりソース電極およびドレイン電極と
絶縁されたゲート電極とを有し、ゲート電極に印加され
る電圧によりソース電極とドレイン電極の間を流れる電
流が制御される薄膜トランジスタの検査方法であり、ゲ
ート電極にドライブパルス信号を、ソース電極にドライ
ブパルス信号と同期して試験電圧を入力し、駆動電極と
対向配置された外部電極との間に、試験電荷を蓄えた電
気容量を形成した後、ゲート電極にテストパルス信号を
入力し、駆動電極と外部電極の間に形成された電気容量
からソース電極に電気信号を出力させ、該出力された電
気信号を検出することを特徴とするものである。
駆動電極と接続したドレイン電極と、ドレイン電極と離
間したソース電極と、ソース電極とドレイン電極の間に
位置し、絶縁膜によりソース電極およびドレイン電極と
絶縁されたゲート電極とを有し、ゲート電極に印加され
る電圧によりソース電極とドレイン電極の間を流れる電
流が制御される薄膜トランジスタの検査方法であり、ゲ
ート電極にドライブパルス信号を、ソース電極にドライ
ブパルス信号と同期して試験電圧を入力し、駆動電極と
対向配置された外部電極との間に、試験電荷を蓄えた電
気容量を形成した後、ゲート電極にテストパルス信号を
入力し、駆動電極と外部電極の間に形成された電気容量
からソース電極に電気信号を出力させ、該出力された電
気信号を検出することを特徴とするものである。
【００１５】
【作用】図１に本発明の一構成を説明するブロックダイ
ヤグラムを示す。図１に示す破線内が、被測定物である
ＴＦＴ基板部１６である。本発明の検査装置ないし検査
方法は、駆動電極５と接続したドレイン電極４と、ドレ
イン電極４と離間したソース電極３と、ソース電極３と
ドレイン電極４の間に位置し、絶縁膜によりソース電極
３及びドレイン電極４と絶縁されたゲート電極２とを有
し、ゲート電極２に印加される電圧によりソース電極３
とドレイン電極４の間を流れる電流が制御される薄膜ト
ランジスタ１に関するもので、ＬＣＤに用いるものとし
た場合、駆動電極５は、画素電極となる。
ヤグラムを示す。図１に示す破線内が、被測定物である
ＴＦＴ基板部１６である。本発明の検査装置ないし検査
方法は、駆動電極５と接続したドレイン電極４と、ドレ
イン電極４と離間したソース電極３と、ソース電極３と
ドレイン電極４の間に位置し、絶縁膜によりソース電極
３及びドレイン電極４と絶縁されたゲート電極２とを有
し、ゲート電極２に印加される電圧によりソース電極３
とドレイン電極４の間を流れる電流が制御される薄膜ト
ランジスタ１に関するもので、ＬＣＤに用いるものとし
た場合、駆動電極５は、画素電極となる。
【００１６】そして、本発明の検査装置では、ＴＦＴ１
のゲート電極２にドライブパルス信号およびテストパル
ス信号を入力する検査信号発生手段６と、ソース電極３
にドライブパルス信号と同期して試験電圧を入力する試
験電圧発生手段７と、ドレイン電極４に接続した駆動電
極５と対向配置され、その駆動電極５との間に試験電荷
を蓄える電気容量を形成する外部電極９と、ゲート電極
２に入力されるテストパルス信号に同期して、駆動電極
５と外部電極９の間に形成された電気容量からソース電
極３に出力される電気信号を検出する電気信号検出手段
８とを具備する。
のゲート電極２にドライブパルス信号およびテストパル
ス信号を入力する検査信号発生手段６と、ソース電極３
にドライブパルス信号と同期して試験電圧を入力する試
験電圧発生手段７と、ドレイン電極４に接続した駆動電
極５と対向配置され、その駆動電極５との間に試験電荷
を蓄える電気容量を形成する外部電極９と、ゲート電極
２に入力されるテストパルス信号に同期して、駆動電極
５と外部電極９の間に形成された電気容量からソース電
極３に出力される電気信号を検出する電気信号検出手段
８とを具備する。
【００１７】この検査装置を利用した薄膜トランジスタ
１の検査方法を説明する。まず、評価するＴＦＴ１のゲ
ート電極２に検査信号発生手段６を、またソース電極３
に試験電圧発生手段７を接続し、駆動電極５に対向して
外部電極９を配置する。そして、図２に示すように、ド
ライブパルス信号を検査信号発生手段６からＴＦＴ１の
ゲート電極２に入力すると同時に、試験電圧発生手段７
から前記ＴＦＴ１のソース電極３に試験電圧を一定時間
（試験電圧書込時間）ＴW入力することにより、ドレイ
ン電極４に接続されている駆動電極５と外部電極９の間
に形成される電気容量に電荷を蓄電し、一定時間（電荷
保持時間）ＴH保持する。
１の検査方法を説明する。まず、評価するＴＦＴ１のゲ
ート電極２に検査信号発生手段６を、またソース電極３
に試験電圧発生手段７を接続し、駆動電極５に対向して
外部電極９を配置する。そして、図２に示すように、ド
ライブパルス信号を検査信号発生手段６からＴＦＴ１の
ゲート電極２に入力すると同時に、試験電圧発生手段７
から前記ＴＦＴ１のソース電極３に試験電圧を一定時間
（試験電圧書込時間）ＴW入力することにより、ドレイ
ン電極４に接続されている駆動電極５と外部電極９の間
に形成される電気容量に電荷を蓄電し、一定時間（電荷
保持時間）ＴH保持する。
【００１８】この時、被測定物であるＴＦＴ基板部１６
のＴＦＴ１の特性が正常であれば、常に一定量の電荷が
駆動電極５と外部電極９の間に形成される電気容量に蓄
電される。ところが、ＴＦＴ基板部１６のＴＦＴ１の特
性に異常があると、電気容量に蓄電される電荷量にバラ
ツキが出たり、電荷保持時間ＴH中に蓄電された電荷が
異常放電したりする。
のＴＦＴ１の特性が正常であれば、常に一定量の電荷が
駆動電極５と外部電極９の間に形成される電気容量に蓄
電される。ところが、ＴＦＴ基板部１６のＴＦＴ１の特
性に異常があると、電気容量に蓄電される電荷量にバラ
ツキが出たり、電荷保持時間ＴH中に蓄電された電荷が
異常放電したりする。
【００１９】次に、ＴＦＴ１のソース電極３に接続され
ている試験電圧発生手段７を外し、代りにソース電極３
に電気信号検出手段８を接続する。そして、検査信号発
生手段６からテストパルス信号をゲート電極２に一定時
間（電荷読み出し時間）ＴR入力する。この時に、外部
電極９と駆動電極５の間に蓄電されている電気容量から
ＴＦＴ１のチャネル部を通りソース電極３に放電される
電気信号を電気信号検出手段８により検出する。
ている試験電圧発生手段７を外し、代りにソース電極３
に電気信号検出手段８を接続する。そして、検査信号発
生手段６からテストパルス信号をゲート電極２に一定時
間（電荷読み出し時間）ＴR入力する。この時に、外部
電極９と駆動電極５の間に蓄電されている電気容量から
ＴＦＴ１のチャネル部を通りソース電極３に放電される
電気信号を電気信号検出手段８により検出する。
【００２０】この際、電荷充電時と同様に、被測定物で
あるＴＦＴ基板部１６のＴＦＴ１の特性が正常であれ
ば、電気容量に蓄電されていた一定量の電荷が、ＴＦＴ
のチャネル部を通り安定にソース電極３に放電され、電
気信号検出手段８により検出され、放電電圧値Ｖ2は常
に一定の値になる。ところが、ＴＦＴ基板部１６のＴＦ
Ｔ１の特性に異常があると、電荷保持時間ＴH後に電気
容量に蓄電されている電荷量にバラツキが生じるため、
ＴＦＴのチャネル部を通りソース電極３に放電され、電
気信号検出手段８により検出される放電電圧値Ｖ2にバ
ラツキが生じる。従って、電気信号検出手段８により検
出される放電電圧値Ｖ2を測定することにより、ドレイ
ン電極４に容量素子が接続されていないＴＦＴ１であっ
ても、その特性を検査することができるようになる。
あるＴＦＴ基板部１６のＴＦＴ１の特性が正常であれ
ば、電気容量に蓄電されていた一定量の電荷が、ＴＦＴ
のチャネル部を通り安定にソース電極３に放電され、電
気信号検出手段８により検出され、放電電圧値Ｖ2は常
に一定の値になる。ところが、ＴＦＴ基板部１６のＴＦ
Ｔ１の特性に異常があると、電荷保持時間ＴH後に電気
容量に蓄電されている電荷量にバラツキが生じるため、
ＴＦＴのチャネル部を通りソース電極３に放電され、電
気信号検出手段８により検出される放電電圧値Ｖ2にバ
ラツキが生じる。従って、電気信号検出手段８により検
出される放電電圧値Ｖ2を測定することにより、ドレイ
ン電極４に容量素子が接続されていないＴＦＴ１であっ
ても、その特性を検査することができるようになる。
【００２１】また、図１に示すように、外部電極９に付
随して、外部電極９の電極電位を制御する電極電位制御
手段１０を設け、外部電極９に反転した位相の電圧をか
けておくことにより、書込みできる電圧を増加させるこ
とができ、精度をより向上させることができる。
随して、外部電極９の電極電位を制御する電極電位制御
手段１０を設け、外部電極９に反転した位相の電圧をか
けておくことにより、書込みできる電圧を増加させるこ
とができ、精度をより向上させることができる。
【００２２】尚、電気信号を検出する電気信号検出手段
は、電流信号を検出する電流検出手段、電圧信号を検出
する電圧検出手段または電荷信号を検出する電荷検出手
段とすることができる。
は、電流信号を検出する電流検出手段、電圧信号を検出
する電圧検出手段または電荷信号を検出する電荷検出手
段とすることができる。
【００２３】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。 〔実施例１〕本実施例で説明するＴＦＴは液晶表示素子
に用いられるもので、図３に示すように、被測定物であ
るＴＦＴ基板部１６には、複数（ｎ本）の信号線Ｓ（Ｓ
1、Ｓ2、・・・Ｓn）と複数（ｍ本）の走査線Ｇ（Ｇ1、
Ｇ2、・・・Ｇm）がマトリクス状に形成され、それらの各
交点の近傍に薄膜トランジスタ１が形成される。
する。 〔実施例１〕本実施例で説明するＴＦＴは液晶表示素子
に用いられるもので、図３に示すように、被測定物であ
るＴＦＴ基板部１６には、複数（ｎ本）の信号線Ｓ（Ｓ
1、Ｓ2、・・・Ｓn）と複数（ｍ本）の走査線Ｇ（Ｇ1、
Ｇ2、・・・Ｇm）がマトリクス状に形成され、それらの各
交点の近傍に薄膜トランジスタ１が形成される。
【００２４】ＴＦＴ１は、例えば図４に示すようなもの
で、ガラス等の基板２０上に、ゲート電極２と、画素電
極（駆動電極）５が形成され、これらを被覆するように
ゲート絶縁膜２２が積層され、ゲート電極２の上方に半
導体膜２４が形成され、その上に、離間してドレイン電
極４とソース電極３とが形成されている。また、各ドレ
イン電極４及びソース電極３と半導体膜２４の間にはオ
ーミック膜２８が介在する。また、ドレイン電極４と画
素電極５とは接続されている。そして、これらの上に
は、保護膜２６が被覆されて概略構成される。
で、ガラス等の基板２０上に、ゲート電極２と、画素電
極（駆動電極）５が形成され、これらを被覆するように
ゲート絶縁膜２２が積層され、ゲート電極２の上方に半
導体膜２４が形成され、その上に、離間してドレイン電
極４とソース電極３とが形成されている。また、各ドレ
イン電極４及びソース電極３と半導体膜２４の間にはオ
ーミック膜２８が介在する。また、ドレイン電極４と画
素電極５とは接続されている。そして、これらの上に
は、保護膜２６が被覆されて概略構成される。
【００２５】そして、図３に示すように、ゲート電極２
は走査線Ｇと接続し、ソース電極３は信号線Ｓと接続さ
れる。このような薄膜トランジスタ１であると、走査線
Ｇを流れる電流によるゲート電極２に印加される電圧に
よって、ソース電極３とドレイン電極４の間を流れる電
流が制御されるようになる。
は走査線Ｇと接続し、ソース電極３は信号線Ｓと接続さ
れる。このような薄膜トランジスタ１であると、走査線
Ｇを流れる電流によるゲート電極２に印加される電圧に
よって、ソース電極３とドレイン電極４の間を流れる電
流が制御されるようになる。
【００２６】さらに、本実施例の検査装置であっては、
ゲート電極２に接続されている走査線Ｇには、検査信号
発生手段６が接続されている。検査信号発生手段６はゲ
ート電極２にドライブパルス信号およびテストパルス信
号を入力するものである。また、ソース電極３に接続さ
れている信号線Ｓには、試験電圧発生手段７と電気信号
検出手段８が接続されている。試験電圧発生手段７はソ
ース電極３に試験電圧を印加するものである。また、電
気信号検出手段８はソース電極３に放出される電気信号
を検出するものである。これら、検査信号発生手段６、
試験電圧発生手段７または電気信号検出手段８には、パ
ルスジェネレータ、定電圧電源や電流計、電圧計、電流
積算計（電荷の検出）等が適用され得る。
ゲート電極２に接続されている走査線Ｇには、検査信号
発生手段６が接続されている。検査信号発生手段６はゲ
ート電極２にドライブパルス信号およびテストパルス信
号を入力するものである。また、ソース電極３に接続さ
れている信号線Ｓには、試験電圧発生手段７と電気信号
検出手段８が接続されている。試験電圧発生手段７はソ
ース電極３に試験電圧を印加するものである。また、電
気信号検出手段８はソース電極３に放出される電気信号
を検出するものである。これら、検査信号発生手段６、
試験電圧発生手段７または電気信号検出手段８には、パ
ルスジェネレータ、定電圧電源や電流計、電圧計、電流
積算計（電荷の検出）等が適用され得る。
【００２７】また、図３に示す実施例においては、走査
線Ｇと検査信号発生手段６との間に、走査セレクタバッ
ファ手段１４が介在し、信号線Ｓと試験電圧発生手段７
及び電気信号検出手段８との間には、信号セレクタバッ
ファ手段１５が介在している。走査セレクタバッファ手
段１４は、検査信号発生手段６からのドライブパルス信
号やテストパルス信号の走査線Ｇへの通電を制御するも
のである。信号セレクタバッファ手段１５は、試験電圧
発生手段７から信号線Ｓへの通電、もしくは信号線Ｓか
ら電気信号検出手段８への通電を制御するものである。
これら走査セレクタバッファ手段１４と信号セレクタバ
ッファ手段１５は、これらに接続されたセレクタ制御手
段１３に制御されて作動する。
線Ｇと検査信号発生手段６との間に、走査セレクタバッ
ファ手段１４が介在し、信号線Ｓと試験電圧発生手段７
及び電気信号検出手段８との間には、信号セレクタバッ
ファ手段１５が介在している。走査セレクタバッファ手
段１４は、検査信号発生手段６からのドライブパルス信
号やテストパルス信号の走査線Ｇへの通電を制御するも
のである。信号セレクタバッファ手段１５は、試験電圧
発生手段７から信号線Ｓへの通電、もしくは信号線Ｓか
ら電気信号検出手段８への通電を制御するものである。
これら走査セレクタバッファ手段１４と信号セレクタバ
ッファ手段１５は、これらに接続されたセレクタ制御手
段１３に制御されて作動する。
【００２８】本実施例において、その薄膜トランジスタ
１の検査を行う際には、図４に示すように、画素電極５
に対向するように、外部電極９を配置する。この外部電
極９は、金属などの導電体からなる平板状のもので、検
査時には、できるだけ、画素電極５に近接するようにす
ることが好ましいが、薄膜トランジスタ１等に接触する
と、故障の原因ともなるので注意を要する。
１の検査を行う際には、図４に示すように、画素電極５
に対向するように、外部電極９を配置する。この外部電
極９は、金属などの導電体からなる平板状のもので、検
査時には、できるだけ、画素電極５に近接するようにす
ることが好ましいが、薄膜トランジスタ１等に接触する
と、故障の原因ともなるので注意を要する。
【００２９】次に検査方法を説明する。まず、信号セレ
クタバッファ手段１５により、ＴＦＴ１のソース電極３
と試験電圧発生手段７が通電するようにする。この状態
で検査信号発生手段６から発生されたドライブパルス信
号をＴＦＴ１のゲート電極２に入力し、接続されている
ＴＦＴ１をオン状態にする。そして、図２に示すよう
に、試験電圧発生手段７からドライブパルス信号に同期
してソース電極３に試験電圧を一定時間（試験電圧書込
時間）ＴW入力する。こうすることにより、試験電圧発
生手段７からの試験電流が、ソース電極３からドレイン
電極４を通り、画素電極５に流れ、画素電極５と外部電
極９の間に蓄電される。
クタバッファ手段１５により、ＴＦＴ１のソース電極３
と試験電圧発生手段７が通電するようにする。この状態
で検査信号発生手段６から発生されたドライブパルス信
号をＴＦＴ１のゲート電極２に入力し、接続されている
ＴＦＴ１をオン状態にする。そして、図２に示すよう
に、試験電圧発生手段７からドライブパルス信号に同期
してソース電極３に試験電圧を一定時間（試験電圧書込
時間）ＴW入力する。こうすることにより、試験電圧発
生手段７からの試験電流が、ソース電極３からドレイン
電極４を通り、画素電極５に流れ、画素電極５と外部電
極９の間に蓄電される。
【００３０】この際の試験電圧値Ｖ1は、走査線Ｇの本
数・ＴＦＴ１及びドレイン電極４に接続されている画素
電極５と外部電極９の間の電気容量の特性・配線抵抗・
配線と画素との容量等により適宜設定されるが、１Ｖ以
上が適している。また、電気信号検出手段８は、試験電
圧値Ｖ1に影響を与えない様に、スイッチ等で電気的に
絶縁された状態にしておく。
数・ＴＦＴ１及びドレイン電極４に接続されている画素
電極５と外部電極９の間の電気容量の特性・配線抵抗・
配線と画素との容量等により適宜設定されるが、１Ｖ以
上が適している。また、電気信号検出手段８は、試験電
圧値Ｖ1に影響を与えない様に、スイッチ等で電気的に
絶縁された状態にしておく。
【００３１】試験電圧書込時間ＴWは、画素電極５と外
部電極９の間の電気容量に再現性良く電荷を蓄電するに
必要十分な時間に設定する。即ち、この試験電圧書込
時間ＴWは、主に走査線Ｇの本数に依り、さらには被測
定物であるＴＦＴ１及びドレイン電極４に接続されてい
る画素電極５と外部電極９の間に形成される電気容量の
特性・配線抵抗・配線と画素との容量等により設定され
る。ＬＣＤの場合、通常、１μ秒〜１秒の範囲であり、
例えば、走査線Ｇの本数が７００本である場合には１０
μ秒〜１００ｍ秒が適している。
部電極９の間の電気容量に再現性良く電荷を蓄電するに
必要十分な時間に設定する。即ち、この試験電圧書込
時間ＴWは、主に走査線Ｇの本数に依り、さらには被測
定物であるＴＦＴ１及びドレイン電極４に接続されてい
る画素電極５と外部電極９の間に形成される電気容量の
特性・配線抵抗・配線と画素との容量等により設定され
る。ＬＣＤの場合、通常、１μ秒〜１秒の範囲であり、
例えば、走査線Ｇの本数が７００本である場合には１０
μ秒〜１００ｍ秒が適している。
【００３２】この時点で、ＴＦＴ１が正常であれば、オ
ン状態となったＴＦＴ１のチャネル部を通しドレイン電
極４から流れた一定量の電荷が蓄電される。ところが、
ＴＦＴ１が異常な場合には、蓄電される電荷にバラツキ
が生じることになる。
ン状態となったＴＦＴ１のチャネル部を通しドレイン電
極４から流れた一定量の電荷が蓄電される。ところが、
ＴＦＴ１が異常な場合には、蓄電される電荷にバラツキ
が生じることになる。
【００３３】この後、ゲート電極２へのドライブパルス
信号の入力を停止し、ＴＦＴ１をオフ状態にすることに
より一定時間（電荷保持時間）ＴH、画素電極５と外部
電極９との間に電荷を保持させる。この時、ＴＦＴ１が
正常な場合には、蓄電されている電荷が保持される。と
ころが、ＴＦＴ１に異常がある場合には、蓄電された電
荷が異常放電してしまうことがある。
信号の入力を停止し、ＴＦＴ１をオフ状態にすることに
より一定時間（電荷保持時間）ＴH、画素電極５と外部
電極９との間に電荷を保持させる。この時、ＴＦＴ１が
正常な場合には、蓄電されている電荷が保持される。と
ころが、ＴＦＴ１に異常がある場合には、蓄電された電
荷が異常放電してしまうことがある。
【００３４】この後、信号セレクターバッファ手段１５
によって、試験電圧発生手段７とソース電極３とを遮断
し、代りに、ソース電極３と電気信号検出手段８を接続
する。そして、検査信号発生手段６からテストパルス信
号をＴＦＴ１のゲート電極２に入力し、接続されている
ＴＦＴ１をオン状態にする。こうすることにより、画素
電極５と外部電極９の間に保持されていた電荷をドレイ
ン電極４からＴＦＴ１のチャネル部を通しソース電極３
に放電させる。そして、このソース電極３に流れ出てき
た電気信号を電気信号検出手段８により検出する。
によって、試験電圧発生手段７とソース電極３とを遮断
し、代りに、ソース電極３と電気信号検出手段８を接続
する。そして、検査信号発生手段６からテストパルス信
号をＴＦＴ１のゲート電極２に入力し、接続されている
ＴＦＴ１をオン状態にする。こうすることにより、画素
電極５と外部電極９の間に保持されていた電荷をドレイ
ン電極４からＴＦＴ１のチャネル部を通しソース電極３
に放電させる。そして、このソース電極３に流れ出てき
た電気信号を電気信号検出手段８により検出する。
【００３５】ＴＦＴ１をオン状態にするためのテストパ
ルス信号を印加する電荷読み出し時間ＴRは走査線数・
被測定物であるＴＦＴ１及びドレイン電極４に接続され
ている画素電極５と外部電極９の間に形成される電気容
量の特性・配線抵抗・配線と画素との容量等により適宜
設定される。また、この時、試験電圧発生手段７は、放
電電圧値Ｖ2に影響を与えない様に、スイッチ等で電気
的に絶縁された状態にしておく。
ルス信号を印加する電荷読み出し時間ＴRは走査線数・
被測定物であるＴＦＴ１及びドレイン電極４に接続され
ている画素電極５と外部電極９の間に形成される電気容
量の特性・配線抵抗・配線と画素との容量等により適宜
設定される。また、この時、試験電圧発生手段７は、放
電電圧値Ｖ2に影響を与えない様に、スイッチ等で電気
的に絶縁された状態にしておく。
【００３６】電気容量への電荷の充電時と同様に、被測
定物であるＴＦＴ１と、画素電極５と外部電極の間に形
成された電気容量が正常であれば、電気容量に蓄電され
ていた一定量の電荷がソース電極３に放電され、電気信
号検出手段８で検出される放電電圧値Ｖ2は常に一定の
値となる。しかしながら、ＴＦＴ基板部１６のＴＦＴ１
または画素電極５とこれに対向している外部電極９から
なる電気容量に異常があると、電気保持時間ＴH後に画
素電極５とこれに対向している外部電極９の間に形成さ
れる電気容量に蓄電されている電荷量にばらつきが生
じ、電気信号検出手段８で検出される放電電圧値Ｖ2に
もばらつきが生じる。したがって、電気信号検出手段８
で放電電圧値Ｖ2を測定することにより、ドレイン電極
４に容量素子が接続されていないＴＦＴであっても、そ
の検査ができるようになる。例えば、画素電極５と走査
線Ｇがショートしているような場合であると、図２に示
す電圧波形Ｗ1のように波形が異常に大きくなったり、
ソース電極３またはドレイン電極４や絶縁膜などに異常
があり、ＴＦＴが動作不良の場合であると、図２に示す
電圧波形Ｗ2のように波形が平坦になってしまったりす
る。
定物であるＴＦＴ１と、画素電極５と外部電極の間に形
成された電気容量が正常であれば、電気容量に蓄電され
ていた一定量の電荷がソース電極３に放電され、電気信
号検出手段８で検出される放電電圧値Ｖ2は常に一定の
値となる。しかしながら、ＴＦＴ基板部１６のＴＦＴ１
または画素電極５とこれに対向している外部電極９から
なる電気容量に異常があると、電気保持時間ＴH後に画
素電極５とこれに対向している外部電極９の間に形成さ
れる電気容量に蓄電されている電荷量にばらつきが生
じ、電気信号検出手段８で検出される放電電圧値Ｖ2に
もばらつきが生じる。したがって、電気信号検出手段８
で放電電圧値Ｖ2を測定することにより、ドレイン電極
４に容量素子が接続されていないＴＦＴであっても、そ
の検査ができるようになる。例えば、画素電極５と走査
線Ｇがショートしているような場合であると、図２に示
す電圧波形Ｗ1のように波形が異常に大きくなったり、
ソース電極３またはドレイン電極４や絶縁膜などに異常
があり、ＴＦＴが動作不良の場合であると、図２に示す
電圧波形Ｗ2のように波形が平坦になってしまったりす
る。
【００３７】また、実際に試験を行ったところ、正常な
ＴＦＴ１を使用した場合には、電気信号検出手段８によ
り検出される放電電圧値Ｖ2は、電荷読み出し時間ＴRが
１００μ秒のとき試験電圧Ｖ1の１／２でほぼ一定の値
となったが、異常があるＴＦＴ１を使用した場合には、
電気信号検出手段８により検出される放電電圧値Ｖ2は
電荷読み出し時間ＴRにかかわらずＴＦＴ１の異常の程
度によりバラつき、正常値である試験電圧Ｖ1の約１／
２よりはるかに小さい値であり、ＴＦＴ１またはそのド
レイン電極４に接続されている画素電極５に異常が生じ
ていることを確認できた。また他のものでは、ＴＦＴ１
及びそのドレイン電極４に接続されている画素電極５が
正常な場合には、電気信号検出手段８により検出される
放電電圧値Ｖ2は電荷読み出し時間ＴRが１００μ秒のと
き試験電圧値Ｖ1の約１／５０でほぼ一定の値となっ
た。一方、ＴＦＴ１またはそのドレイン電極４に接続さ
れている画素電極５に異常がある場合には、電気信号検
出手段８により検出される放電電圧値Ｖ2は電荷読み出
し時間ＴRにかかわらずＴＦＴ１またはそのドレイン電
極４に接続されている画素電極５の異常の程度によりバ
ラついたが、正常値である試験電圧値Ｖ1の約１／５０
よりはるかに小さい値であり、ＴＦＴ１またはそのドレ
イン電極４に接続されている画素電極５に異常が生じて
いることを確認できた。
ＴＦＴ１を使用した場合には、電気信号検出手段８によ
り検出される放電電圧値Ｖ2は、電荷読み出し時間ＴRが
１００μ秒のとき試験電圧Ｖ1の１／２でほぼ一定の値
となったが、異常があるＴＦＴ１を使用した場合には、
電気信号検出手段８により検出される放電電圧値Ｖ2は
電荷読み出し時間ＴRにかかわらずＴＦＴ１の異常の程
度によりバラつき、正常値である試験電圧Ｖ1の約１／
２よりはるかに小さい値であり、ＴＦＴ１またはそのド
レイン電極４に接続されている画素電極５に異常が生じ
ていることを確認できた。また他のものでは、ＴＦＴ１
及びそのドレイン電極４に接続されている画素電極５が
正常な場合には、電気信号検出手段８により検出される
放電電圧値Ｖ2は電荷読み出し時間ＴRが１００μ秒のと
き試験電圧値Ｖ1の約１／５０でほぼ一定の値となっ
た。一方、ＴＦＴ１またはそのドレイン電極４に接続さ
れている画素電極５に異常がある場合には、電気信号検
出手段８により検出される放電電圧値Ｖ2は電荷読み出
し時間ＴRにかかわらずＴＦＴ１またはそのドレイン電
極４に接続されている画素電極５の異常の程度によりバ
ラついたが、正常値である試験電圧値Ｖ1の約１／５０
よりはるかに小さい値であり、ＴＦＴ１またはそのドレ
イン電極４に接続されている画素電極５に異常が生じて
いることを確認できた。
【００３８】また、図１に示すように、外部電極９に付
随して、外部電極９の電極電位を制御する電極電位制御
手段１０を設けることもできる。この電極電位制御手段
１０の設けられている検査装置にて上記と同様な検査を
行った場合のゲート電極２、ソース電極３と外部電極９
での電圧波形を図６に示す。このように、電極電位制御
手段１０により外部電極９に反転した位相の電圧をかけ
ておくことにより、書込みできる電圧を増加させること
ができ、精度が向上する。
随して、外部電極９の電極電位を制御する電極電位制御
手段１０を設けることもできる。この電極電位制御手段
１０の設けられている検査装置にて上記と同様な検査を
行った場合のゲート電極２、ソース電極３と外部電極９
での電圧波形を図６に示す。このように、電極電位制御
手段１０により外部電極９に反転した位相の電圧をかけ
ておくことにより、書込みできる電圧を増加させること
ができ、精度が向上する。
【００３９】外部電極９を配置させるには、図５に示す
手段が好適である。まず、ＴＦＴの形成された基板２０
を吸引台３４の平な上面３８上に載置する。そして、吸
引台３４の上面に多数形成されている吸引孔３６から下
方に排気し、基板２０を吸引台３４の上面に吸い付かせ
て基板２０を強制的に平坦にする。次に、上方から、下
面に外部電極９が設けられている外部電極装置３０をＴ
ＦＴ１に近接させる。この際のＴＦＴ１と外部電極９の
距離は狭いほど好ましいが、接触による事故を防止する
ために、距離ｄは２０μm程度が実際上、好ましい。
手段が好適である。まず、ＴＦＴの形成された基板２０
を吸引台３４の平な上面３８上に載置する。そして、吸
引台３４の上面に多数形成されている吸引孔３６から下
方に排気し、基板２０を吸引台３４の上面に吸い付かせ
て基板２０を強制的に平坦にする。次に、上方から、下
面に外部電極９が設けられている外部電極装置３０をＴ
ＦＴ１に近接させる。この際のＴＦＴ１と外部電極９の
距離は狭いほど好ましいが、接触による事故を防止する
ために、距離ｄは２０μm程度が実際上、好ましい。
【００４０】また、外部電極装置３０に、基板２０との
距離を検知する距離センサ３２，３２が設けられ、外部
電極装置３０の降下が制御されるようにしておくと、外
部電極９と基板２０の距離を所定の距離に保つことがで
き、好ましい。また、その際、距離センサは移動する外
部電極装置３０ではなく、外部電極装置３０との距離を
検知するようにして吸引台３４に設けられていてもかま
わない。
距離を検知する距離センサ３２，３２が設けられ、外部
電極装置３０の降下が制御されるようにしておくと、外
部電極９と基板２０の距離を所定の距離に保つことがで
き、好ましい。また、その際、距離センサは移動する外
部電極装置３０ではなく、外部電極装置３０との距離を
検知するようにして吸引台３４に設けられていてもかま
わない。
【００４１】また、近接配置された外部電極９と基板２
０の間に導電性の高いオイル等を介在させることも考え
られるが、この場合には、後工程としてそのオイル等を
除去するための洗浄が必要となる。
０の間に導電性の高いオイル等を介在させることも考え
られるが、この場合には、後工程としてそのオイル等を
除去するための洗浄が必要となる。
【００４２】また、図７に示すように、セレクタ制御手
段１３には、試験電流発生手段７、電気信号検出手段
８、走査セレクタバッファ手段１４や信号セレクタバッ
ファ手段１５を制御するコントローラ部１７と、ＴＦＴ
１の良否判定基準値を記憶する良否判定テーブルメモリ
部１８と、その良否判定基準値と電気信号検出手段８に
より検出される放電電圧値Ｖ2とを比較する比較部１９
とを具備したものとすることが好ましい。この構成であ
ると、電気信号検出手段８で得られる電圧波形の異常を
より短時間で判断することができるので、ＬＣＤ用基板
に高密度に形成されているＴＦＴの特性を、更に迅速確
実に検査できるという顕著な効果が得られる。
段１３には、試験電流発生手段７、電気信号検出手段
８、走査セレクタバッファ手段１４や信号セレクタバッ
ファ手段１５を制御するコントローラ部１７と、ＴＦＴ
１の良否判定基準値を記憶する良否判定テーブルメモリ
部１８と、その良否判定基準値と電気信号検出手段８に
より検出される放電電圧値Ｖ2とを比較する比較部１９
とを具備したものとすることが好ましい。この構成であ
ると、電気信号検出手段８で得られる電圧波形の異常を
より短時間で判断することができるので、ＬＣＤ用基板
に高密度に形成されているＴＦＴの特性を、更に迅速確
実に検査できるという顕著な効果が得られる。
【００４３】尚、上記実施例においては、信号線Ｓと接
続される試験電圧発生手段７と電気信号検出手段８の切
換えを信号セレクタバッファ手段１５により行ったが、
本発明はこれに限られるものではなく、信号セレクタバ
ッファ手段１５のような電気的スイッチを利用すること
なく、信号線Ｓに、試験電圧発生手段７を取り外して電
気信号検出手段８を取り付ける等の交換作業を行うもの
であってもよいのは勿論のことである。
続される試験電圧発生手段７と電気信号検出手段８の切
換えを信号セレクタバッファ手段１５により行ったが、
本発明はこれに限られるものではなく、信号セレクタバ
ッファ手段１５のような電気的スイッチを利用すること
なく、信号線Ｓに、試験電圧発生手段７を取り外して電
気信号検出手段８を取り付ける等の交換作業を行うもの
であってもよいのは勿論のことである。
【００４４】以上説明したように本実施例によれば、Ｔ
ＦＴ１のドレイン電極４に接触することなくＴＦＴ１
を、素子に悪影響を与えることなく簡単で再現性良く確
実に検査できる。しかも、容量素子が形成、接続されて
いないＴＦＴであっても検査することができる。
ＦＴ１のドレイン電極４に接触することなくＴＦＴ１
を、素子に悪影響を与えることなく簡単で再現性良く確
実に検査できる。しかも、容量素子が形成、接続されて
いないＴＦＴであっても検査することができる。
【００４５】なお、上記実施例においては、電気信号を
検出する電気信号検出手段として、電圧信号を検出する
電圧検出手段を適用したが、これに限られず、電流信号
を検出する電流検出手段、または電荷信号を検出する電
荷検出手段とすることもできる。尚、電圧検出手段を適
用したならば、電荷信号を検出する電荷検出手段を適用
した場合よりも、電圧信号の増幅が容易で、検出感度を
より高めることができる。
検出する電気信号検出手段として、電圧信号を検出する
電圧検出手段を適用したが、これに限られず、電流信号
を検出する電流検出手段、または電荷信号を検出する電
荷検出手段とすることもできる。尚、電圧検出手段を適
用したならば、電荷信号を検出する電荷検出手段を適用
した場合よりも、電圧信号の増幅が容易で、検出感度を
より高めることができる。
【００４６】また、本実施例のように、外部電極９が、
駆動電極５と離間して配置された導電体であると、特
に、外部電極電位をコントロールすることにより、駆動
電極５と外部電極９との間に形成された電気容量を調整
することができ、測定精度を向上できる。
駆動電極５と離間して配置された導電体であると、特
に、外部電極電位をコントロールすることにより、駆動
電極５と外部電極９との間に形成された電気容量を調整
することができ、測定精度を向上できる。
【００４７】〔実施例２〕実施例２としては、外部電極
を金属製の平板状のものとせず、導電性液体を使用した
ことが実施例１の検査装置と異なる。即ち、図８に示す
ように、ＴＦＴ１の上部に水銀等からなる導電性液体４
４を浸け、その導電性液体４４を外部電極となす。具体
的にＴＦＴ１と導電性液体からなる外部電極４４とを接
触させるには、図９に示すような方法が好適である。す
なわち、容器（図示略）に水銀等からなる導電性液体４
４を満たしておく。そして、この導電性液体４４の上方
から、吸着台４２に固定された基板２０に形成されたＴ
ＦＴ１を浸ける。導電性液体が水銀であると、通常、表
面張力により表面が幾分、盛り上がることになるが、そ
の部分にＴＦＴ１が浸漬するようにすれば良い。この導
電性液体を使用する外部電極であると、ＴＦＴ１や基板
２０等に損傷が生じることを防止できる。また、パッシ
ベーション膜が形成されているタイプのものであると、
外部電極として導電性液体を使用するものは、基板２０
の表面に損傷を与えることなく一定の膜厚であるパッシ
ベーション膜厚をギャップとして外部電極４４を駆動電
極５に安定して接近させ、再現性よく電気容量を形成で
きるため、特に好適である。
を金属製の平板状のものとせず、導電性液体を使用した
ことが実施例１の検査装置と異なる。即ち、図８に示す
ように、ＴＦＴ１の上部に水銀等からなる導電性液体４
４を浸け、その導電性液体４４を外部電極となす。具体
的にＴＦＴ１と導電性液体からなる外部電極４４とを接
触させるには、図９に示すような方法が好適である。す
なわち、容器（図示略）に水銀等からなる導電性液体４
４を満たしておく。そして、この導電性液体４４の上方
から、吸着台４２に固定された基板２０に形成されたＴ
ＦＴ１を浸ける。導電性液体が水銀であると、通常、表
面張力により表面が幾分、盛り上がることになるが、そ
の部分にＴＦＴ１が浸漬するようにすれば良い。この導
電性液体を使用する外部電極であると、ＴＦＴ１や基板
２０等に損傷が生じることを防止できる。また、パッシ
ベーション膜が形成されているタイプのものであると、
外部電極として導電性液体を使用するものは、基板２０
の表面に損傷を与えることなく一定の膜厚であるパッシ
ベーション膜厚をギャップとして外部電極４４を駆動電
極５に安定して接近させ、再現性よく電気容量を形成で
きるため、特に好適である。
【００４８】
【発明の効果】本発明の薄膜トランジスタの検査装置
は、ゲート電極にドライブパルス信号とテストパルス信
号をそれぞれ入力する検査信号発生手段と、ソース電極
にドライブパルス信号と同期して試験電圧を印加する試
験電圧発生手段と、駆動電極と対向配置され、該駆動電
極との間に試験電荷を蓄える電気容量を形成する外部電
極と、ゲート電極に入力されるテストパルス信号に同期
して、駆動電極と外部電極の間に形成された電気容量か
らソース電極に出力される電気信号を検出する電気信号
検出手段とを具備したことを特徴とするもので、この装
置を利用し、ゲート電極にドライブパルス信号を、ソー
ス電極にドライブパルス信号と同期して試験電圧を入力
し、駆動電極と対向配置された外部電極との間に、試験
電荷を蓄えた電気容量を形成した後、ゲート電極にテス
トパルス信号を入力し、駆動電極と外部電極の間に形成
された電気容量からソース電極に電気信号を出力させ、
該出力された電気信号を検出することにより、容量素子
の接続されていない薄膜トランジスタであっても、その
ドレイン電極に検査装置の端子を接続することなく、薄
膜トランジスタを検査することができる。しかも、本発
明によれば、その再現性、精度が良好で、また装置が大
掛かりでコストが大きく増加することもない。
は、ゲート電極にドライブパルス信号とテストパルス信
号をそれぞれ入力する検査信号発生手段と、ソース電極
にドライブパルス信号と同期して試験電圧を印加する試
験電圧発生手段と、駆動電極と対向配置され、該駆動電
極との間に試験電荷を蓄える電気容量を形成する外部電
極と、ゲート電極に入力されるテストパルス信号に同期
して、駆動電極と外部電極の間に形成された電気容量か
らソース電極に出力される電気信号を検出する電気信号
検出手段とを具備したことを特徴とするもので、この装
置を利用し、ゲート電極にドライブパルス信号を、ソー
ス電極にドライブパルス信号と同期して試験電圧を入力
し、駆動電極と対向配置された外部電極との間に、試験
電荷を蓄えた電気容量を形成した後、ゲート電極にテス
トパルス信号を入力し、駆動電極と外部電極の間に形成
された電気容量からソース電極に電気信号を出力させ、
該出力された電気信号を検出することにより、容量素子
の接続されていない薄膜トランジスタであっても、その
ドレイン電極に検査装置の端子を接続することなく、薄
膜トランジスタを検査することができる。しかも、本発
明によれば、その再現性、精度が良好で、また装置が大
掛かりでコストが大きく増加することもない。
【００４９】また、外部電極が、駆動電極と離間して配
置された導電体であると、特に、外部電極電位をコント
ロールすることにより、駆動電極と外部電極との間に形
成された電気容量を調整することができ、測定精度を向
上できる。
置された導電体であると、特に、外部電極電位をコント
ロールすることにより、駆動電極と外部電極との間に形
成された電気容量を調整することができ、測定精度を向
上できる。
【００５０】また、外部電極が、導電性液体であると、
ＴＦＴが外部電極の衝突による損傷を受けることがな
く、安全である。
ＴＦＴが外部電極の衝突による損傷を受けることがな
く、安全である。
【００５１】また、外部電極での電極電位を制御する電
極電位制御手段が、外部電極に付随して設けられ、外部
電極に反転した位相の電圧をかけておくことにより、書
込みできる電圧を増加させることができ、精度をより向
上させることができる。
極電位制御手段が、外部電極に付随して設けられ、外部
電極に反転した位相の電圧をかけておくことにより、書
込みできる電圧を増加させることができ、精度をより向
上させることができる。
【００５２】また、電気信号検出手段が電圧検出手段で
あって、電圧信号を検出するものであると、電圧信号の
増幅が容易であることから、検出感度をより高めること
ができる。
あって、電圧信号を検出するものであると、電圧信号の
増幅が容易であることから、検出感度をより高めること
ができる。
【図１】本発明を説明するための一例を示すブロックタ
イヤグラムである。
イヤグラムである。
【図２】ゲート電極およびソース電極の電圧波形の一例
を示すタイミングチャートである。
を示すタイミングチャートである。
【図３】本実施例の構成を示すブロックダイヤグラムで
ある。
ある。
【図４】実施例１のＴＦＴ基板部の要部を示す断面図で
ある。
ある。
【図５】実施例１の検査方法を示す断面図である。
【図６】ゲート電極、ソース電極と外部電極での電圧波
形を示すタイミングチャートである。
形を示すタイミングチャートである。
【図７】セレクタ制御手段の一例を示すブロック図であ
る。
る。
【図８】実施例２のＴＦＴ基板部の要部を示す断面図で
ある。
ある。
【図９】実施例２の検査方法を示す断面図である。
１ 薄膜トランジスタ ２ ゲート電極 ３ ソース電極 ４ ドレイン電極 ５ 駆動電極（画素電極） ６ 検査信号発生手段 ７ 試験電圧発生手段 ８ 電気信号検出手段 ９ 外部電極 １０ 電極電位制御手段 １３ セレクタ制御手段 １４ 走査セレクターバッファ手段 １５ 信号セレクターバッファ手段 １６ ＴＦＴ基板部 １７ コントローラ部 １８ 良否判定テーブルメモリ部 １９ 比較部 ２０ 基板 ４４ 外部電極 ＴI 初期化時間 ＴW 試験電圧書込時間 ＴH 電荷保持時間 ＴR 電荷読み出し時間 Ｖ1 試験電圧値 Ｖ2 放電電圧値
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/786
Claims (8)
- 【請求項１】 駆動電極と接続したドレイン電極と、ド
レイン電極と離間したソース電極と、ソース電極とドレ
イン電極の間に位置し、絶縁膜によりソース電極および
ドレイン電極と絶縁されたゲート電極とを有し、ゲート
電極に印加される電圧によりソース電極とドレイン電極
の間を流れる電流が制御される薄膜トランジスタの検査
装置であり、 ゲート電極にドライブパルス信号とテストパルス信号を
それぞれ入力する検査信号発生手段と、 ソース電極にドライブパルス信号と同期して試験電圧を
入力する試験電圧発生手段と、 駆動電極と対向配置され、該駆動電極との間に試験電荷
を蓄える電気容量を形成する外部電極と、 ゲート電極に入力されるテストパルス信号に同期して、
駆動電極と外部電極の間に形成された電気容量からソー
ス電極に出力される電気信号を検出する電気信号検出手
段とを具備したことを特徴とする薄膜トランジスタの検
査装置。 - 【請求項２】 前記外部電極が、駆動電極と離間して配
置された導電体であることを特徴とする請求項１記載の
薄膜トランジスタの検査装置。 - 【請求項３】 前記外部電極が、導電性液体であること
を特徴とする請求項１記載の薄膜トランジスタの検査装
置。 - 【請求項４】 前記外部電極での電極電位を制御する電
極電位制御手段が、外部電極に付随して設けられている
ことを特徴とする請求項１記載の薄膜トランジスタの検
査装置。 - 【請求項５】 電気信号は電流信号であり、電気信号検
出手段は電流検出手段であることを特徴とする請求項１
記載の薄膜トランジスタの検査装置。 - 【請求項６】 電気信号は電圧信号であり、電気信号検
出手段は電圧検出手段であることを特徴とする請求項１
記載の薄膜トランジスタの検査装置。 - 【請求項７】 電気信号は電荷信号であり、電気信号検
出手段は電荷検出手段であることを特徴とする請求項１
記載の薄膜トランジスタの検査装置。 - 【請求項８】 駆動電極と接続したドレイン電極と、ド
レイン電極と離間したソース電極と、ソース電極とドレ
イン電極の間に位置し、絶縁膜によりソース電極および
ドレイン電極と絶縁されたゲート電極とを有し、ゲート
電極に印加される電圧によりソース電極とドレイン電極
の間を流れる電流が制御される薄膜トランジスタの検査
方法であり、 ゲート電極にドライブパルス信号を、ソース電極にドラ
イブパルス信号と同期して試験電圧を入力し、 駆動電極と対向配置された外部電極との間に、試験電荷
を蓄えた電気容量を形成した後、 ゲート電極にテストパルス信号を入力し、駆動電極と外
部電極の間に形成された電気容量からソース電極に電気
信号を出力させ、該出力された電気信号を検出すること
を特徴とする薄膜トランジスタの検査方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24661694A JP2889132B2 (ja) | 1994-10-12 | 1994-10-12 | 薄膜トランジスタの検査装置 |
| US08/533,427 US5550484A (en) | 1994-10-12 | 1995-09-25 | Apparatus and method for inspecting thin film transistor |
| KR1019950034830A KR0166430B1 (ko) | 1994-10-12 | 1995-10-11 | 박막트랜지스터의 검사장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24661694A JP2889132B2 (ja) | 1994-10-12 | 1994-10-12 | 薄膜トランジスタの検査装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08110365A true JPH08110365A (ja) | 1996-04-30 |
| JP2889132B2 JP2889132B2 (ja) | 1999-05-10 |
Family
ID=17151060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24661694A Expired - Lifetime JP2889132B2 (ja) | 1994-10-12 | 1994-10-12 | 薄膜トランジスタの検査装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5550484A (ja) |
| JP (1) | JP2889132B2 (ja) |
| KR (1) | KR0166430B1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002072918A (ja) * | 2000-06-06 | 2002-03-12 | Semiconductor Energy Lab Co Ltd | 素子基板およびその検査方法並びに検査装置 |
| KR100731072B1 (ko) * | 2005-12-29 | 2007-06-22 | 동부일렉트로닉스 주식회사 | 반도체 소자의 테스트 장치 및 테스트 방법 |
| CN103412210A (zh) * | 2013-07-19 | 2013-11-27 | 复旦大学 | 一种铁电薄膜成核可逆电畴极化强度的测量方法 |
| CN116794866A (zh) * | 2023-06-29 | 2023-09-22 | 京东方科技集团股份有限公司 | 显示面板、显示装置及母板 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU6951298A (en) | 1997-04-04 | 1998-10-30 | University Of Florida | Method for testing and diagnosing mos transistors |
| US6762735B2 (en) | 2000-05-12 | 2004-07-13 | Semiconductor Energy Laboratory Co., Ltd. | Electro luminescence display device and method of testing the same |
| TW538246B (en) * | 2000-06-05 | 2003-06-21 | Semiconductor Energy Lab | Display panel, display panel inspection method, and display panel manufacturing method |
| US7053645B2 (en) * | 2003-06-06 | 2006-05-30 | Yieldboost Tech, Inc. | System and method for detecting defects in a thin-film-transistor array |
| US20040249608A1 (en) * | 2003-06-06 | 2004-12-09 | Yieldboost Tech, Inc. | System and method for detecting defects in a thin-film-transistor array |
| EP2008264B1 (en) * | 2006-04-19 | 2016-11-16 | Ignis Innovation Inc. | Stable driving scheme for active matrix displays |
| JP5077538B2 (ja) * | 2007-07-30 | 2012-11-21 | 株式会社島津製作所 | Ｔｆｔアレイ検査装置 |
| CN101750765B (zh) * | 2008-12-18 | 2011-12-28 | 北京京东方光电科技有限公司 | 液晶显示器公共电极线断线不良的检测方法 |
| CN102456592A (zh) * | 2010-10-15 | 2012-05-16 | 北京京东方光电科技有限公司 | 测试阵列基板上薄膜晶体管特性的方法和装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03200121A (ja) * | 1989-12-13 | 1991-09-02 | Internatl Business Mach Corp <Ibm> | 薄膜トランジスタアレイのアナログ試験方法及び装置 |
| JPH05107303A (ja) * | 1991-10-18 | 1993-04-27 | Sharp Corp | トランジスタ回路特性検査装置 |
| JPH0659283A (ja) * | 1992-04-27 | 1994-03-04 | Terenikusu:Kk | Ｔｆｔ−ｌｃｄの検査方法及びその装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3636450A (en) * | 1969-12-23 | 1972-01-18 | Collins Radio Co | Digital mos fet characteristic tester |
| US4819038A (en) * | 1986-12-22 | 1989-04-04 | Ibm Corporation | TFT array for liquid crystal displays allowing in-process testing |
| US5113134A (en) * | 1991-02-28 | 1992-05-12 | Thomson, S.A. | Integrated test circuit for display devices such as LCD's |
| US5377030A (en) * | 1992-03-30 | 1994-12-27 | Sony Corporation | Method for testing active matrix liquid crystal by measuring voltage due to charge in a supplemental capacitor |
| US5428300A (en) * | 1993-04-26 | 1995-06-27 | Telenix Co., Ltd. | Method and apparatus for testing TFT-LCD |
-
1994
- 1994-10-12 JP JP24661694A patent/JP2889132B2/ja not_active Expired - Lifetime
-
1995
- 1995-09-25 US US08/533,427 patent/US5550484A/en not_active Expired - Lifetime
- 1995-10-11 KR KR1019950034830A patent/KR0166430B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03200121A (ja) * | 1989-12-13 | 1991-09-02 | Internatl Business Mach Corp <Ibm> | 薄膜トランジスタアレイのアナログ試験方法及び装置 |
| JPH05107303A (ja) * | 1991-10-18 | 1993-04-27 | Sharp Corp | トランジスタ回路特性検査装置 |
| JPH0659283A (ja) * | 1992-04-27 | 1994-03-04 | Terenikusu:Kk | Ｔｆｔ−ｌｃｄの検査方法及びその装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002072918A (ja) * | 2000-06-06 | 2002-03-12 | Semiconductor Energy Lab Co Ltd | 素子基板およびその検査方法並びに検査装置 |
| KR100731072B1 (ko) * | 2005-12-29 | 2007-06-22 | 동부일렉트로닉스 주식회사 | 반도체 소자의 테스트 장치 및 테스트 방법 |
| CN103412210A (zh) * | 2013-07-19 | 2013-11-27 | 复旦大学 | 一种铁电薄膜成核可逆电畴极化强度的测量方法 |
| CN103412210B (zh) * | 2013-07-19 | 2017-12-29 | 复旦大学 | 一种铁电薄膜成核可逆电畴极化强度的测量方法 |
| CN116794866A (zh) * | 2023-06-29 | 2023-09-22 | 京东方科技集团股份有限公司 | 显示面板、显示装置及母板 |
| CN116794866B (zh) * | 2023-06-29 | 2024-05-10 | 京东方科技集团股份有限公司 | 显示面板、显示装置及母板 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5550484A (en) | 1996-08-27 |
| KR960015005A (ko) | 1996-05-22 |
| JP2889132B2 (ja) | 1999-05-10 |
| KR0166430B1 (ko) | 1999-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5377030A (en) | Method for testing active matrix liquid crystal by measuring voltage due to charge in a supplemental capacitor | |
| US7212025B2 (en) | Testing method for array substrate | |
| JP3220762B2 (ja) | アクティブ・マトリックスｌｃｄパネル自動検査修理装置と方法 | |
| TW511065B (en) | Inspection method for array substrate and inspection device for the same | |
| KR0166430B1 (ko) | 박막트랜지스터의 검사장치 | |
| US7317325B2 (en) | Line short localization in LCD pixel arrays | |
| US20070158812A1 (en) | Method of testing wires and apparatus for doing the same | |
| JPH0643490A (ja) | アクティブマトリックス基板の製造方法および検査方法と液晶表示装置の製造方法 | |
| JP4473427B2 (ja) | アレイ基板の検査方法及び該検査装置 | |
| US7053645B2 (en) | System and method for detecting defects in a thin-film-transistor array | |
| US5786707A (en) | Method of detecting possible defect of liquid crystal panel | |
| JPH1184420A (ja) | 液晶表示装置、アレイ基板の検査方法およびアレイ基板用テスタ | |
| JP2004093644A (ja) | アレイ基板の検査装置および検査方法 | |
| US20060097744A1 (en) | Apparatus and method for inspecting thin film transistor active matrix substrate | |
| JPH07287247A (ja) | アクティブマトリクス基板の検査方法 | |
| JPH0590373A (ja) | 薄膜トランジスタの特性検査装置 | |
| KR100697130B1 (ko) | 기판 및 이를 결합한 디스플레이 디바이스 | |
| JPH0915645A (ja) | アクティブマトリクス液晶表示素子 | |
| KR100318021B1 (ko) | 액티브매트릭스어레이기판의 검사방법 및 검사장치 | |
| JP3121038B2 (ja) | Ｌｃｄ基板上のｔｆｔ画素の検査方法及び検査装置 | |
| JP3266502B2 (ja) | 液晶表示装置の検査方法 | |
| JPS62151769A (ja) | アクテイブマトリクス基板の検査方法 | |
| JP2002040075A (ja) | アクティブマトリクス基板検査装置及びアクティブマトリクス基板の検査方法 | |
| JPH0774943B2 (ja) | アクテイブマトリツクスアレイの検査方法 | |
| US20040249608A1 (en) | System and method for detecting defects in a thin-film-transistor array |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990126 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080219 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090219 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090219 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090219 Year of fee payment: 10 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100219 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100219 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110219 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110219 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120219 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130219 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140219 Year of fee payment: 15 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |