JPH0651717A

JPH0651717A - マトリクス型単純液晶表示装置の駆動法

Info

Publication number: JPH0651717A
Application number: JP17802692A
Authority: JP
Inventors: Hiroshi Yamazoe; 博司山添; Hisahide Wakita; 尚英脇田
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1992-07-06
Filing date: 1992-07-06
Publication date: 1994-02-25
Anticipated expiration: 2012-10-29
Also published as: JP2671719B2

Abstract

(57)【要約】【目的】マトリクス型単純液晶表示装置の表示性能、
例えばコントラストや表示の明るさを向上させ、かつ駆
動の低電圧化を図る。【構成】アダマール変換を使って、表示データを変換
し、更に、特異パターンの際に駆動電圧の集中を避け
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マトリクス型単純液晶
表示装置の駆動法に関するものである。

【０００２】

【従来の技術】液晶表示装置等、表示装置は、マン・マ
シーン・インターフェースとしては、是非必要となる技
術である。特に、最近、コンピューター端末等におい
て、ダウン・サイジングの意味からも、液晶表示装置は
必須となってきた。そのうちでも、マトリクス型単純液
晶表示装置は、価格等、妥当な範囲にあり、幅広く使わ
れようとしている。

【０００３】従来、これらマトリクス型単純液晶表示装
置の駆動法は、電圧平均化法にのっとり、走査線の線順
次走査が使われている。この方法においては、数学的に
は、以下の様に考えられる。各瞬間に一本の走査線を選
ぶことは、全体として直交関数を発生させることに相当
し（関数間の積を妥当に定義して）、しかも、可能な有
限の表示パターン、ここでは表示装置のある一つの列の
表示に対応するベクトルを要素とする集合ないし数学的
空間に対して、この走査されるべき全体の走査線の内、
一本を選択する関数の全体は、数学的に完備したものと
なっている。

【０００４】数学的に、有限要素を包含する関数空間
の、各要素の直交完備なベース関数による展開等は、
「解析概論」、高木貞治著、岩波書店刊に詳しい。ま
た、電圧平均化法については「液晶エレクトロニクスの
基礎と応用」、佐々木昭夫編、オーム社刊に詳しい。

【０００５】

【発明が解決しようとする課題】最近、コンピューター
端末等に使われる液晶表示装置において、高品位表示の
要求が現実のものとなってきた。これらの液晶表示装置
においては、ＳＴＮ等、単純モードの液晶表示装置が主
に使われている。これらの液晶表示装置には、表示にお
いて、クロストーク現象等、表示の質の低下が見られる
が、現状では仕方なく使われている。

【０００６】また、高速ＳＴＮにおいては、液晶の動き
は、電圧平均化法の想定からはずれ、電圧の波高値に若
干、応答する。この場合、黒レベルも、半選択電圧への
液晶の応答のため、黒状態において若干光が漏れる。す
なわちコントラストは期待に比べて、かなり劣るように
なる。従来の線順次走査において、比較的波高値の大き
い選択された走査線に加わる走査電圧のため、しかも、
１フレームに一度、瞬時に比較的大電圧が加わるため、
明るさは、液晶の高速応答のため、１フレーム内で、一
瞬明るくなり、あとすぐ暗くなる。通常の液晶表示で
は、液晶の緩慢な動きのため、瞬時の大電圧パルスによ
り明るくなると、この状態は１フレーム以上保持され
る。これらの、液晶表示の振舞いはいわゆるフレームレ
スポンスに由来する。フレームレスポンスとは、いまま
で述べてきたような現象を言う。

【０００７】さらに最近、種々の直交、完備な数学的空
間理論を使って、駆動法が工夫されている。例えば、ティ
ー.シ゛ェイ.シェファー他 SID 92 タ゛イシ゛ェストヒ゜ーヒ゜ー228(T.J.Sche
fferetc. SID 92 DIGEST pp228)。ここにおいて、これ
らの方法は優れているが、ある特定表示パターンにおい
ては、電圧値がかなり高くなり、クロストークやフレー
ムレスポンスが厳しくなる場合がある。

【０００８】

【課題を解決するための手段】本発明は前述のような課
題を解決するために、走査線の全本数をＭとするとき、
ＮをＭと等しいか、より大きい正の整数とし、Ｎ次の正
方ユニタリー行列であるウオルシュ−アダマール変換行
列Ｈの発生器を備え、１フレームの表示パターンに対応
するＮ行Ｍ列の行列Ａを行列Ａの行及び列が、マトリク
ス表示装置の行及び列にこの順に対応するように、しか
も、ＯＮ画素には１が、ＯＦＦ画素には−１が対応する
ように、しかもダミー行を挿入することにより定義し、

【０００９】

【数９】

【００１０】の如く、このウオルシュ−アダマール変換
行列Ｈで変換して変換表示パターン行列Ｂを得、この変
換表示パターン行列Ｂの各要素（ｓ，ｐ）のうち、その
絶対値Ｕ_spが所定の大きさＷを越える要素を抽出し、同
一行に該当要素が複数個あれば、最大のもの１個を選
び、該当絶対値を、Ｕ_F1、Ｕ_F2、……、Ｕ_Fdとし、その
ような行の番号をＦ₁、Ｆ₂、……、Ｆ_dとし、

【００１１】

【数１０】

【００１２】が成立する、Ｌ_Fbを決定し、このようなＬ
_Fbを、Ｌ_F1、……、Ｌ_Fdのｄ個とする時、

【００１３】

【数１１】

【００１４】で、Ｓを決定し、ウオルシュ−アダマール
変換行列ＨのＦ_b列目すべての要素を、Ｌ_Fb−１回、任
意の箇所に独立した列として加え、この操作をＦ₁列、
Ｆ₂列、……、Ｆ_d列と繰り返し、Ｎ行、Ｎ＋Ｓ列の疑似
アダマール行列Ｄを得、さらに対応して、変換表示パタ
ーン行列のＦ_b行目すべてを、

【００１５】

【数１２】

【００１６】で変換し、変換した行を、Ｌ_Fb−１回、前
述の疑似アダマール行列Ｄを得る際に行ったのと行番号
が対応するように独立した行として加え、この操作をＦ
₁、Ｆ₂、………Ｆ_dと繰り返し、Ｎ＋Ｓ行、Ｎ列の駆動
パターン行列Ｅを得、１フレーム期間ＴをＮ＋Ｓ個のス
ロットに分割し、１フレーム期間Ｔ＝ｔ_n+S−ｔ₀におい
て、ｔ₀〜ｔ₁、ｔ₁〜ｔ₂、ｔ₂〜ｔ₃、……、ｔ_n+S-1〜
ｔ_n+S、のタイミングで全画素への印加電圧を更新する
において、タイミングｔ_i-1〜ｔ_iにおいて、走査線、及
び信号電極、個々に指定された電圧を、しかも全体、同
時に、走査電圧及び信号電圧を印加し、この際、ｋ行の
走査線には、前記疑似アダマール行列Ｄのｋ行、ｉ列の
数値に比例した走査電圧を印加し、ｊ番目の信号電極に
は同一タイミングで前記駆動パターン行列Ｅのうち、ｉ
行目、ｊ列目の数値に比例した信号電圧を印加するよう
なマトリクス型単純液晶表示装置の駆動法を提供する。

【００１７】本発明は更に、走査線の全本数をＭとする
とき、ＮをＭと等しいか、より大きい正の整数とし、Ｎ
次の正方ユニタリー行列であるウオルシュ−アダマール
変換行列Ｈに対応する行列の発生器を備え、かつ、１フ
レーム期間Ｔ中のスロット数、ないしデューティをＪと
するとき、ＪをＮと等しいか、より大なる正の整数と
し、１フレームの表示パターンに対応するＮ行Ｍ列の行
列Ａを行列Ａの行及び列が、マトリクス表示装置の行及
び列にこの順に対応するように、しかも、ＯＮ画素には
１が、ＯＦＦ画素には−１が対応するように、しかもダ
ミー行を挿入することにより定義し、

【００１８】

【数１３】

【００１９】の如く、このウオルシュ−アダマール変換
行列Ｈで変換して変換表示パターン行列Ｂを得、この変
換表示パターン行列Ｂを得、この変換表示パターン行列
Ｂの各要素（ｓ，ｐ）のうち、その絶対値Ｕ_spが所定の
大きさＷを越える要素を抽出し、同一行に該当要素が複
数個あれば、最大のもの１個を選び、該当絶対値を、大
きさの順に、Ｕ_F1、Ｕ_F2、……、Ｕ_Fdとし、そのような
行の番号をＦ₁、Ｆ₂、……、Ｆ_dとし、

【００２０】

【数１４】

【００２１】が成立する、Ｌ_Fbを決定し、このようなＬ
_Fbを、Ｌ_F1、……、Ｌ_Fdのｄ個とする時、

【００２２】

【数１５】

【００２３】なるＣとＧを決定し、ウオルシュ−アダマ
ール変換行列ＨのＦ_b列目すべての要素を、Ｌ_Fb−１
回、任意の箇所に独立した列として加え、この操作をＦ
₁、Ｆ₂、……、Ｆ_cと繰り返し、Ｎ行、Ｎ＋Ｇ列の疑似
アダマール行列Ｄを得、さらに対応して、変換表示パタ
ーン行列ＢのＦ₁、…、Ｆ_c行目を、

【００２４】

【数１６】

【００２５】で変換し、変換した行を、Ｌ_Fb−１回、前
述の疑似アダマール行列Ｄを得る際に行ったのと行番号
が対応するように独立した行として加え、この操作をＦ
₁、Ｆ₂、……、Ｆ_cと繰り返し、Ｎ＋Ｇ行、Ｎ列の駆動
パターン行列Ｅを得、１フレーム期間ＴをＪ個のスロッ
トに分割し、１フレーム期間Ｔ＝ｔ_J−ｔ₀において、ｔ
₀〜ｔ₁、ｔ₁〜ｔ₂、ｔ₂〜ｔ₃、……、ｔ_n+g-1〜ｔ_n+g、
のタイミングで全画素への印加電圧を更新するにおい
て、タイミングｔ_i-1〜ｔ_iにおいて、走査線、及び信号
電極、個々に指定された電圧を、しかも全体、同時に、
走査電圧及び信号電圧を印加し、この際、ｋ行の走査線
には、前記疑似アダマール行列Ｄのｋ行、ｉ列の数値に
比例した走査電圧を印加し、ｓ番目の信号電極には同一
タイミングで前記駆動パターン行列Ｅのうち、ｉ行目、
ｓ列目の数値に比例した信号電圧を印加し、かつ、ｔ
_n+g〜ｔ_n+g+1、ｔ_n+g+1〜ｔ_n+g+2、……、ｔ_J-1〜ｔ_Jに
おいて、すべての走査側電極及び信号電極は同電位にす
るようなマトリクス型単純液晶表示装置の駆動法をも明
かにする。

【００２６】また、この発明は、前述のような駆動法に
おいて、フレーム毎に、走査側電位と信号側電位を反転
させることを提案するものである。

【００２７】

【作用】ここにおいて、行列の行、列の定義は、数学で
なされているものとし、マトリクス形表示装置のパネル
における行と、列の定義は、走査線に行を対応させ、信
号線に列を対応させる。

【００２８】本発明は、一部は実効値応答するマトリク
ス型単純液晶表示装置に、本質的に関係している。

【００２９】まず、Ｎ次ウオルシュ−アダマール変換行
列Ｈについて述べる。Ｎ次ウオルシュ−アダマール変換
行列Ｈについては、Ｎ＝２^w なる、自然数が存在するＮについて、行列Ｈの構成法が
知られている。勿論、ユニタリー性はＨ・^tＨ＝^tＨ・Ｈ＝Ｅ行列Ｈの各要素は、１または−１のみで構成される。

【００３０】従来の線順次走査に対応する基底ベクトル
を考えることが出来る。ここで、全走査線数をＭ本とす
る。従来の線順次走査に対応する基底ベクトル、これは
互いに直交かつ、完備である。すなわち１フレーム内
で、走査線のうち、ｎ本目を選択している時は、基底ベクトル｛０，０，……，０，１（ｎ個目），０，……，０｝（１７）に対応する。これらＭ個のベクトルは、ベクトルの積を
通常の内積で定義するとき、互いに直向しているのがわ
かる。また、表示さるべき、表示パネルの各列の画素の
状態（この１フレーム内で、ＯＮであるか、ＯＦＦであ
るかの状態−例えば、ＯＮであれば１に対応させ、ＯＦ
Ｆなら−１に対応させる）を、Ｍ次のベクトルで表現す
るとき、常にＭ個の基底ベクトル（１７）の一次結合で
表せる。このベクトルを要素とする空間に対して、Ｍ個
のベクトル（１７）は、完備である。

【００３１】また、１フレームの表示パターンを、行列
形式に表したものを、ここでは表示パターン行列Ａと称
する。公知のごとく、マトリクス表示装置は、Ｍ本の走
査線と、Ｌ本の信号線との交差に１画素が対応する。行
列Ａは（Ｎ、Ｍ）型の行列であり、ＭがＬやＮより大き
くてもかまわない。行列Ａの行は走査線の順番に対応
し、列は信号線の順に対応する。

【００３２】Ａ＝｛Ａ（ｉ，ｊ）｝（１８）但し、ＯＮ画素に対応して、Ａ（ｉ，ｊ）＝１ＯＦＦ画素に対応して、Ａ（ｉ，ｊ）＝−１（１９）とする。

【００３３】さらに、Ａ（ｉ，ｊ）＝１、あるいは−１（任意性あり）但し、少なくともｉ＞Ｍ、（２０）ただし、（２０）の任意性は、駆動の電圧を下げるため
とかに、有用な手段となる。

【００３４】次に表示パターン行列Ａを、（数９）の如
く、このウオルシュ−アダマール変換行列Ｈで変換して
変換表示パターン行列Ｂを得る。

【００３５】さて、従来の直交、完備空間の底一種であ
る、ウオルシュ−アダマール行列のベクトルを利用し
た、提案されている駆動法について述べる。

【００３６】すなわち、提案された駆動法は以下のとう
りである。１フレームあたり、原則的には、Ｎ回、走査
線および、信号線に、走査電圧及び信号電圧を印加す
る。この時、Ｎは原則として、全走査線数Ｍと等しい
か、大きい。この時のここの走査電圧及び信号電圧のタ
イミングを、ｔ₀〜ｔ₁、ｔ₁〜ｔ₂、ｔ₂〜ｔ₃、……、ｔ
_N- ₁〜ｔ_N、とする。

【００３７】ここにおいて、タイミングｔ_i-1〜ｔ_iにお
いて、走査線、及び信号電極、個々に、しかも全体、同
時に、走査電圧及び信号電圧を印加し、この際、ｋ行の
走査線には、前記ウオルシュ−アダマール変換行列Ｈの
ｋ行、ｉ列の数値に比例した走査電圧を印加し（この時
の比例定数をｘとする）、ｊ番目の信号電極には同一タ
イミングで前記変換表示パターン行列Ｂのうち、ｉ行
目、ｊ列目の数値に比例した信号電圧を印加する（比例
定数をｙとする）。ｘ、ｙは、１フレーム内にかかるＯ
Ｎ画素とＯＦＦ画素の電圧実効値をほぼ最大にすること
と、また液晶層のスタティックな電圧しきい値から決ま
る。

【００３８】かくすることにより、従来の電圧平均化法
に基づく線順次駆動に比べて、各画素にかかる実効電圧
値が、上記１フレーム内のＮ回の駆動タイミングに分散
される。これは、駆動電圧を下げること、それからこの
現象に多かれ少なかれ基づいて、表示のクロストークが
大きく削減される。また、高速ＳＴＮ等でのフレームレ
スポンスが大きく改善され、この場合には、黒表示がよ
く沈み、白表示は従来より明るくなる。すなわち、高速
ＳＴＮでは、コントラスト及び表示の明るさが大きく改
善される。

【００３９】しかしながら、この方法は自然画等の表示
には好適であるが、ＯＡ用途の表示の場合、特殊な表示
パターンが有り、特異な走査側電位パターンの時のみ、
信号側電位が極端に大きくなる可能性が出て来る。この
場合、フレームレスポンスは強くなり、クロストークも
大きくなる。

【００４０】本発明はこの事態を防ぐことを、目的とし
ており、信号側電位の大きさを前もって、チェックし、
それに対応する走査側電位パターンの印加時間幅を等価
的に長くして、それだけ信号側電位を下げ得ることを見
いだしたことに端を発する。

【００４１】この実現は、スロット数を増やすことによ
りなされるが、増やされたスロットは、１フレーム中
で、適当に分散されるのが望ましい。フレームレスポン
スやクロストークへの寄与の削減のため理解されるよう
に、１フレーム中のスロット数は、従来のＮと等しい
か、増加する。１フレーム中のスロット数を、所定の数
値より大きな信号側電位の個数やその電位の絶対値を見
て（勿論、回路での演算）、決定する方式が、本発明の
前半である。これを、便宜上ここでは、α型駆動法と称
する。従って、１フレーム毎に、厳密に言えば、スロッ
ト数、またパルス幅がことなり、また前述のｘ、ｙが異
なる可能性がある（すべて、演算可能であるが）。回路
的には、現在、大規模なものになる。現在の技術で、実
現し得るものではあった。

【００４２】次にもう一つの駆動法、β型駆動法につい
て述べる。１フレーム中のスロット数を、予め、Ｎより
大なるＪとし、比較的大きな信号側電位に対応する走査
側電位パターンに、余分のスロットを余計に割当、大き
な信号側電位の分散を図る。なお、比較的大きな信号側
電位がそのフレームで無いときは、（Ｎ−Ｊ）個のスロ
ットは休止位相駆動とする。なお、Ｊは、Ｎよりあまり
大きくすると、デューティが大きくなり、ＯＮ画素とＯ
ＦＦ画素の電圧実効値の選択比が落ちる故に、注意を要
する。

【００４３】本発明のロジックを若干説明する。前述の
如く、変換表示パターン行列Ｂを得る。

【００４４】まず、本発明の一つ目、すなわちα型駆動
法を説明する。この変換表示パターン行列Ｂの各要素
（ｓ，ｐ）のうち、その絶対値Ｕ_spが所定の大きさＷを
越える要素を抽出し、同一行に該当要素が複数個あれ
ば、最大のもの１個を選び、該当絶対値を、Ｕ_F1、
Ｕ_F2、……、Ｕ_Fdとし、そのような行の番号をＦ₁、
Ｆ₂、……、Ｆ_dとし、（数１０）が成立する、Ｌ_Fbを
決定する。このようなＬ_Fbを、Ｌ_F ₁、……、Ｌ_Fdのｄ個
とする。（数１０）は幾つのスロットを使えば、該当絶
対値が、Ｗより小さくし得るかを示す式である。（数１
０）のｋは、１として計算してかまわない。現実には、
経験により、ｋは決められる。

【００４５】次に、１フレーム中の、本発明の効果を出
すために必要な、余分なスロット数Ｓを（数１１）で計
算する。

【００４６】次に、ウオルシュ−アダマール変換行列Ｈ
のＦ_b列目すべての要素を、Ｌ_Fb−１回、任意の箇所に
独立した列として加え、この操作をＦ₁列、Ｆ₂列、…
…、Ｆ _d列と繰り返し、Ｎ行、Ｎ＋Ｓ列の疑似アダマー
ル行列Ｄを得る。

【００４７】さらに対応して、変換表示パターン行列の
Ｆ_b行目すべてを、（数１２）で変換し、変換した行
を、Ｌ_Fb−１回、前述の疑似アダマール行列Ｄを得る際
に行ったのと行番号が対応するように独立した行として
加え、この操作をＦ₁、Ｆ₂、………Ｆ_dと繰り返し、Ｎ
＋Ｓ行、Ｎ列の駆動パターン行列Ｅを得る。

【００４８】１フレーム期間ＴをＮ＋Ｓ個のスロットに
分割し、１フレーム期間Ｔ＝ｔ_n+S−ｔ₀において、ｔ₀
〜ｔ₁、ｔ₁〜ｔ₂、ｔ₂〜ｔ₃、……、ｔ_n+S-1〜ｔ_n+S、
のタイミングで全画素への印加電圧を更新するにおい
て、タイミングｔ_i-1〜ｔ_iにおいて、走査線、及び信号
電極、個々に指定された電圧を、しかも全体、同時に、
走査電圧及び信号電圧を印加し、この際、ｋ行の走査線
には、前記疑似アダマール行列Ｄのｋ行、ｉ列の数値に
比例した走査電圧を印加し、ｊ番目の信号電極には同一
タイミングで前記駆動パターン行列Ｅのうち、ｉ行目、
ｊ列目の数値に比例した信号電圧を印加する。

【００４９】かくて、信号電圧がどのような表示に対し
ても、小さく抑えることが出来、表示特性は格段に向上
する。

【００５０】次に、より現実的なもう一つの発明、すな
わちβ型駆動法について説明する。この場合、予め、１
フレーム内のスロット数ＪをＪ≧Ｎとして決めておく。
Ｊは、実際上、Ｎより５ないし１０大きい程度が良さそ
うである。

【００５１】前述の如く、変換表示パターン行列Ｂを得
る。この変換表示パターン行列Ｂの各要素（ｓ，ｐ）の
うち、その絶対値Ｕ_spが所定の大きさＷを越える要素を
抽出し、同一行に該当要素が複数個あれば、最大のもの
１個を選び、該当絶対値を、大きさの順に、Ｕ_F1、
Ｕ_F2、……、Ｕ_Fdとし、そのような行の番号をＦ₁、
Ｆ₂、……、Ｆ_dとし、（数１４）が成立する、Ｌ_Fbを決
定し、このようなＬ_Fbを、Ｌ_F1、……、Ｌ_Fdのｄ個とす
る。この状況は（数１０）と同じである。

【００５２】次に、（数１５）なるＣとＧを決定する。
すなわち、デューティ、Ｊが決っているとき、Ｕ_F1、Ｕ
_F2、……、Ｕ_Fdのうち、どこまでのＵを本発明の対象と
するか、決定し、それをＵ_F1、Ｕ_F2、……、Ｕ_Fc、（ｃ
≦ｄ）とする。さらに、Ｕ_F1、Ｕ_F2、……、Ｕ_Fcの大き
な電位を分散させるに必要な余分のスロット数をＧとし
ている。勿論、Ｎ＋Ｇ≦Ｊさらに、ウオルシュ−アダマール変換行列Ｈを若干、変
更し、ウオルシュ−アダマール変換行列ＨのＦ_b列目す
べての要素を、Ｌ_Fb−１回、任意の箇所に独立した列と
して加え、この操作をＦ₁、Ｆ₂、……、Ｆ_cと繰り返
し、Ｎ行、Ｎ＋Ｇ列の疑似アダマール行列Ｄを得る。

【００５３】さらに対応して、変換表示パターン行列Ｂ
のＦ₁、…、Ｆ_c行目を、（数１６）で変換し、変換した
行を、Ｌ_Fb−１回、前述の疑似アダマール行列Ｄを得る
際に行ったのと行番号が対応するように独立した行とし
て加え、この操作をＦ₁、Ｆ₂、……、Ｆ_cと繰り返し、
Ｎ＋Ｇ行、Ｎ列の駆動パターン行列Ｅを得る。

【００５４】以下、次のようにする。１フレーム期間Ｔ
をＪ個のスロットに分割し、１フレーム期間Ｔ＝ｔ_J−
ｔ₀において、ｔ₀〜ｔ₁、ｔ₁〜ｔ₂、ｔ₂〜ｔ₃、……、
ｔ_n+g-1〜ｔ_n+g、のタイミングで全画素への印加電圧を
更新するにおいて、タイミングｔ_i-1〜ｔ_iにおいて、走
査線、及び信号電極、個々に指定された電圧を、しかも
全体、同時に、走査電圧及び信号電圧を印加し、この
際、ｋ行の走査線には、前記疑似アダマール行列Ｄのｋ
行、ｉ列の数値に比例した走査電圧を印加し、ｓ番目の
信号電極には同一タイミングで前記駆動パターン行列Ｅ
のうち、ｉ行目、ｓ列目の数値に比例した信号電圧を印
加し、かつ、ｔ_n+g〜ｔ_n+g+1、ｔ_n+g+1〜ｔ_n+g+2、…
…、ｔ_J-1〜ｔ_Jにおいて、すべての走査側電極及び信号
電極は同電位にする（休止位相とする）。

【００５５】また、この発明は、前述のような駆動法に
おいて、フレーム毎に、走査側電位と信号側電位を反転
させることを提案するものである。

【００５６】

【実施例】

（実施例１）以下に本発明のα型駆動法の実施例を述べ
る。ただし、回路はほとんど、論理回路で組まれ、その
概略を（図１）に示す。（図１）はブロック図である。
同図において、１はクロック周波数発生器（演算ブロッ
クよりのフィードバックにより、周波数は制御され
る）、２はＭ＊Ｌ−フレーム−バッファメモリー、３は
Ｎ＊Ｌ−フレームーバッファメモリー（変換表示パター
ン行列に対応）、４は演算回路（比例計算等）、５は行
信号発生ＲＯＭ（アダマール行列発生器に相当）、６は
行信号用レジスター、７は高速メモリーを有するＣＰ
Ｕ、８は高速ディジタル−アナログ変換器（ＤＡＣ）、
９は行側または走査側ドライバー、１０は列側または信
号側ドライバー（アナログＴＦＴドライバーを使用）、
１１はＭ行＊Ｌ列のＳＴＮ液晶パネル、１２は各ブロッ
クユニットへのクロック信号の伝達を表わす。

【００５７】現実には、市販のＳＴＮパネル（Ｍ＝２４
０、Ｌ＝６４０）を工夫し、また列側ドライバーは、市
販のアナログＴＦＴドライバーを使用した。また、
パネルの行側電圧の発生における比例定数、列側信号演
算の際の比例定数は、独立に固定できるようにした。こ
れらは、液晶パネルのしきい値や表示の規模により、最
適値は異なるようである。

【００５８】使ったウオルシュ−アダマール変換行列Ｈ
として、２５６行、２５６列のアダマール行列である。
従って、Ｎ＝２５６である。

【００５９】まず、外部から、画像情報が伝達される。
これは、Ｍ＊Ｌ−フレーム−バッファメモリー２に、１
フレーム分、ストアされる。行信号発生ＲＯＭ５や、行
信号レジスター６、高速メモリーを有するＣＰＵ７を使
用して、変換表示パターン行列を発生させ、Ｎ＊Ｌ−フ
レームーバッファメモリー３にストアする。

【００６０】次に、ＣＰＵ７で以下のことを行い、必要
な情報はＣＰＵ７内の高速メモリーにストアされる。す
なわち、決められた値Ｗより絶対値が大なる、変換表示
パターン行列の要素を抽出し、この要素の行番号、列番
号をストアする。（数１０）と（数１１）に相当する計
算、すなわち、必要なしかも余分のスロット数等を計算
する。このフレームの単位パルスの時間幅が決定され、
クロック周波数発生器１にフィード・バックされる。こ
れの制御は非常に複雑になった。

【００６１】疑似アダマールＤの発生や駆動パターン行
列Ｅの等価的な発生は、ＣＰＵ７によって制御されてい
る。

【００６２】応答速度（＝応答の立ち上がりに要する時
間＋信号のｏｆｆ後、立ち下がりにかかる時間）が、１
２０ｍｓの高速ＳＴＮ表示装置において、クロストーク
やフレームレスポンスは大幅に改善出来、従来に比べ
て、コントラストは５倍以上、明るさは２倍程度に改善
出来た。この表示装置は、将来動画表示の可能性を印象
づけるものであった。

【００６３】表示の際、時間的にほとんど１００％、走
査線、信号線に印加される電圧を監視したところ、従来
に比べて、電圧値は１／２〜１／４になっていた。この
ことと轍をともにしていると推測しているが、表示上、
クロストークは著しく減少した。また、ＯＡ表示によく
現われる、縦罫線等、特殊パターンでも、電圧値は大き
く抑えられている。

【００６４】また、１フレーム内の走査において、同時
に、しかも瞬間に印加される走査線全体の電圧パターン
において、周波数成分の著しく低いものに対応する走査
線全体への電圧の印加を省略しても、自然画の場合、全
く差し支えなかった。これは、回路構成に対する要求を
著しく緩和するものであった。

【００６５】（実施例２）以下に本発明のα型駆動法の
実施例を述べる。ただし、回路はほとんど、論理回路で
組まれ、その概略を（図２）に示す。（図２）はブロッ
ク図である。同図において、１３はＭ＊Ｌ−フレーム−
バッファメモリー、１４はＮ＊Ｌ−フレームーバッファ
メモリー（変換表示パターン行列に対応）、１５は演算
回路（比例計算等）、１６は行信号発生ＲＯＭ（アダマ
ール行列発生器に相当）、１７は行信号用レジスター、
１８は高速メモリーを有するＣＰＵ、１９は高速ディジ
タル−アナログ変換器（ＤＡＣ）、２０は行側または走
査側ドライバー、２１は列側または信号側ドライバー
（アナログＴＦＴドライバーを使用）、２２はＭ行＊Ｌ
列のＳＴＮ液晶パネルである。

【００６６】現実には、市販のＳＴＮパネル（Ｍ＝２４
０、Ｌ＝６４０）を工夫し、また列側ドライバーは、市
販のアナログＴＦＴドライバーを使用した。また、
パネルの行側電圧の発生における比例定数、列側信号演
算の際の比例定数は、独立に固定できるようにした。こ
れらは、液晶パネルのしきい値や表示の規模により、最
適値は異なるようである。

【００６７】使ったウオルシュ−アダマール変換行列Ｈ
として、２５６行、２５６列のアダマール行列である。
従って、Ｎ＝２５６である。

【００６８】１フレームのスロット数ないしデューティ
Ｊを２６５とした。まず、外部から、画像情報が伝達さ
れる。これは、Ｍ＊Ｌ−フレーム−バッファメモリー１
２に、１フレーム分、ストアされる。行信号発生ＲＯＭ
１５や、行信号レジスター１６、高速メモリーを有する
ＣＰＵ１７を使用して、変換表示パターン行列を発生さ
せ、Ｎ＊Ｌ−フレームーバッファメモリー１３にストア
する。

【００６９】次に、ＣＰＵ１７で以下のことを行い、必
要な情報はＣＰＵ１７内の高速メモリーにストアされ
る。すなわち、決められた値Ｗより絶対値が大なる、変
換表示パターン行列の要素を抽出し、この要素の絶対値
の大きい順に並べ、この要素の行番号、列番号をストア
する。

【００７０】ＣＰＵ１７で、（数１４）と（数１５）に
相当する計算、すなわち、余分なスロット数を９とし
て、この範囲で、絶対値が大なる変換表示パターン行列
の要素を分散させる演算を行う。かくして、この処理を
行う前記要素及び、実際に余分に使うスロット数を決定
する。残余のスロットでは、いわゆる休止位相とされ
る。

【００７１】疑似アダマールＤの発生や駆動パターン行
列Ｅの等価的な発生は、ＣＰＵ７によって制御されてい
る。

【００７２】応答速度（＝応答の立ち上がりに要する時
間＋信号のｏｆｆ後、立ち下がりにかかる時間）が、１
２０ｍｓの高速ＳＴＮ表示装置において、クロストーク
やフレームレスポンスは大幅に改善出来、従来に比べ
て、コントラストは５倍以上、明るさは２倍程度に改善
出来た。この表示装置は、将来動画表示の可能性を印象
づけるものであった。

【００７３】表示の際、時間的にほとんど１００％、走
査線、信号線に印加される電圧を監視したところ、従来
に比べて、電圧値は１／２〜１／４になっていた。この
ことと轍をともにしていると推測しているが、表示上、
クロストークは著しく減少した。また、ＯＡ表示によく
現われる、縦罫線等、特殊パターンでも、電圧値は大き
く抑えられている。

【００７４】また、１フレーム内の走査において、同時
に、しかも瞬間に印加される走査線全体の電圧パターン
において、周波数成分の著しく低いものに対応する走査
線全体への電圧の印加を省略しても、自然画の場合、全
く差し支えなかった。これは、回路構成に対する要求を
著しく緩和するものであった。

【００７５】本実施例では、いわゆる単連のマトリクス
表示装置について、述べたが、例えば、いわゆる２連マ
トリクス表示装置については、このうちの単連づつ、本
発明を実施すればよいことは勿論である。

【００７６】

【発明の効果】本発明は、液晶表示装置に限らず、類似
の原理に基づくマトリクス型の表示装置には、適用可能
であり、産業上の価値は大なるものがある。

【図面の簡単な説明】

【図１】本発明を実現するための、システムのブロック
図

【図２】本発明を実現するための、システムのブロック
図

【符号の説明】

１クロック周波数発生器２Ｍ＊Ｌ−フレーム−バッファメモリー３Ｎ＊Ｌ−フレームーバッファメモリー４演算回路（比例計算等）５行信号発生ＲＯＭ（アダマール行列発生器に相当）６行信号用レジスター７高速メモリーを有するＣＰＵ８高速ディジタル−アナログ変換器（ＤＡＣ）９行側または走査側ドライバー１０列側または信号側ドライバー（アナログＴＦＴド
ライバーを使用）１１Ｍ行＊Ｌ列のＳＴＮ液晶パネル１２各ブロックユニットへのクロック信号の伝達表現１３Ｍ＊Ｌ−フレーム−バッファメモリー１４Ｎ＊Ｌ−フレームーバッファメモリー１５演算回路（比例計算等）１６行信号発生ＲＯＭ（アダマール行列発生器に相
当）１７行信号用レジスター１８高速メモリーを有するＣＰＵ１９高速ディジタル−アナログ変換器（ＤＡＣ）２０行側または走査側ドライバー２１列側または信号側ドライバー（アナログＴＦＴド
ライバーを使用）２２Ｍ行＊Ｌ列のＳＴＮ液晶パネル

Claims

【特許請求の範囲】

【請求項１】走査線の全本数をＭとするとき、ＮをＭと
等しいか、より大きい正の整数とし、Ｎ次の正方ユニタ
リー行列であるウオルシュ−アダマール変換行列Ｈの発
生器を備え、１フレームの表示パターンに対応するＮ行
Ｍ列の行列Ａを行列Ａの行及び列が、マトリクス表示装
置の行及び列にこの順に対応するように、しかも、ＯＮ
画素には１が、ＯＦＦ画素には−１が対応するように、
しかもダミー行を挿入することにより定義し、【数１】の如く、このウオルシュ−アダマール変換行列Ｈで変換
して変換表示パターン行列Ｂを得、この変換表示パター
ン行列Ｂの各要素（ｓ，ｐ）のうち、その絶対値Ｕ_spが
所定の大きさＷを越える要素を抽出し、同一行に該当要
素が複数個あれば、最大のもの１個を選び、該当絶対値
を、Ｕ_F1、Ｕ_F2、……、Ｕ_Fdとし、そのような行の番号
をＦ₁、Ｆ₂、……、Ｆ_dとし、【数２】が成立する、Ｌ_Fbを決定し、このようなＬ_Fbを、Ｌ_F1、
……、Ｌ_Fdのｄ個とする時、【数３】で、Ｓを決定し、ウオルシュ−アダマール変換行列Ｈの
Ｆ_b列目すべての要素を、Ｌ_Fb−１回、任意の箇所に独
立した列として加え、この操作をＦ₁列、Ｆ₂列、……、
Ｆ_d列と繰り返し、Ｎ行、Ｎ＋Ｓ列の疑似アダマール行
列Ｄを得、さらに対応して、変換表示パターン行列のＦ
_b行目すべてを、【数４】で変換し、変換した行を、Ｌ_Fb−１回、前述の疑似アダ
マール行列Ｄを得る際に行ったのと行番号が対応するよ
うに独立した行として加え、この操作をＦ₁、Ｆ₂、……
…Ｆ_dと繰り返し、Ｎ＋Ｓ行、Ｎ列の駆動パターン行列
Ｅを得、１フレーム期間ＴをＮ＋Ｓ個のスロットに分割
し、１フレーム期間Ｔ＝ｔ_n+S−ｔ₀において、ｔ₀〜
ｔ₁、ｔ₁〜ｔ₂、ｔ₂〜ｔ₃、……、ｔ_n+S-1〜ｔ_n+S、の
タイミングで全画素への印加電圧を更新するにおいて、
タイミングｔ_i-1〜ｔ_iにおいて、走査線、及び信号電
極、個々に指定された電圧を、しかも全体、同時に、走
査電圧及び信号電圧を印加し、この際、ｋ行の走査線に
は、前記疑似アダマール行列Ｄのｋ行、ｉ列の数値に比
例した走査電圧を印加し、ｊ番目の信号電極には同一タ
イミングで前記駆動パターン行列Ｅのうち、ｉ行目、ｊ
列目の数値に比例した信号電圧を印加することを特徴と
するマトリクス型単純液晶表示装置の駆動法。
【請求項２】走査線の全本数をＭとするとき、ＮをＭと
等しいか、より大きい正の整数とし、Ｎ次の正方ユニタ
リー行列であるウオルシュ−アダマール変換行列Ｈに対
応する行列の発生器を備え、かつ、１フレーム期間Ｔ中
のスロット数、ないしデューティをＪとするとき、Ｊを
Ｎと等しいか、より大なる正の整数とし、１フレームの
表示パターンに対応するＮ行Ｍ列の行列Ａを行列Ａの行
及び列が、マトリクス表示装置の行及び列にこの順に対
応するように、しかも、ＯＮ画素には１が、ＯＦＦ画素
には−１が対応するように、しかもダミー行を挿入する
ことにより定義し、【数５】の如く、このウオルシュ−アダマール変換行列Ｈで変換
して変換表示パターン行列Ｂを得、この変換表示パター
ン行列Ｂを得、この変換表示パターン行列Ｂの各要素
（ｓ，ｐ）のうち、その絶対値Ｕ_spが所定の大きさＷを
越える要素を抽出し、同一行に該当要素が複数個あれ
ば、最大のもの１個を選び、該当絶対値を、大きさの順
に、Ｕ_F1、Ｕ_F2、……、Ｕ_Fdとし、そのような行の番号
をＦ₁、Ｆ₂、……、Ｆ_dとし、【数６】が成立する、Ｌ_Fbを決定し、このようなＬ_Fbを、Ｌ_F1、
……、Ｌ_Fdのｄ個とする時、【数７】なるＣとＧを決定し、ウオルシュ−アダマール変換行列
ＨのＦ_b列目すべての要素を、Ｌ_Fb−１回、任意の箇所
に独立した列として加え、この操作をＦ₁、Ｆ₂、……、
Ｆ_cと繰り返し、Ｎ行、Ｎ＋Ｇ列の疑似アダマール行列
Ｄを得、さらに対応して、変換表示パターン行列ＢのＦ
₁、…、Ｆ_c行目を、【数８】で変換し、変換した行を、Ｌ_Fb−１回、前述の疑似アダ
マール行列Ｄを得る際に行ったのと行番号が対応するよ
うに独立した行として加え、この操作をＦ₁、Ｆ₂、…
…、Ｆ_cと繰り返し、Ｎ＋Ｇ行、Ｎ列の駆動パターン行
列Ｅを得、１フレーム期間ＴをＪ個のスロットに分割
し、１フレーム期間Ｔ＝ｔ_J−ｔ₀において、ｔ₀〜ｔ₁、
ｔ₁〜ｔ₂、ｔ₂〜ｔ₃、……、ｔ_n+g-1〜ｔ_n+g、のタイミ
ングで全画素への印加電圧を更新するにおいて、タイミ
ングｔ_i-1〜ｔ_iにおいて、走査線、及び信号電極、個々
に指定された電圧を、しかも全体、同時に、走査電圧及
び信号電圧を印加し、この際、ｋ行の走査線には、前記
疑似アダマール行列Ｄのｋ行、ｉ列の数値に比例した走
査電圧を印加し、ｓ番目の信号電極には同一タイミング
で前記駆動パターン行列Ｅのうち、ｉ行目、ｓ列目の数
値に比例した信号電圧を印加し、かつ、ｔ_n+g〜
ｔ_n+g+1、ｔ_n+g+1〜ｔ_n+g+2、……、ｔ_J-1〜ｔ_Jにおい
て、すべての走査側電極及び信号電極は同電位にするこ
とを特徴とするマトリクス型単純液晶表示装置の駆動
法。
【請求項３】フレーム毎に、走査側電位と信号側電位を
反転させることを特徴とする請求項１または２のマトリ
クス型単純液晶表示装置の駆動法。