JPH0648729B2 - 電界効果制御可能のバイポーラ・トランジスタ - Google Patents
電界効果制御可能のバイポーラ・トランジスタInfo
- Publication number
- JPH0648729B2 JPH0648729B2 JP1040124A JP4012489A JPH0648729B2 JP H0648729 B2 JPH0648729 B2 JP H0648729B2 JP 1040124 A JP1040124 A JP 1040124A JP 4012489 A JP4012489 A JP 4012489A JP H0648729 B2 JPH0648729 B2 JP H0648729B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- bipolar transistor
- drain side
- side region
- transistor according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005669 field effect Effects 0.000 title claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 14
- 238000005468 ion implantation Methods 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 230000007547 defect Effects 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 229910021332 silicide Inorganic materials 0.000 claims description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims 1
- 238000005275 alloying Methods 0.000 claims 1
- 229910052750 molybdenum Inorganic materials 0.000 claims 1
- 239000011733 molybdenum Substances 0.000 claims 1
- 238000004151 rapid thermal annealing Methods 0.000 claims 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims 1
- 229910052721 tungsten Inorganic materials 0.000 claims 1
- 239000010937 tungsten Substances 0.000 claims 1
- 239000000969 carrier Substances 0.000 description 7
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 229910021339 platinum silicide Inorganic materials 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000005215 recombination Methods 0.000 description 3
- 230000006798 recombination Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- -1 phosphorus ions Chemical class 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000005496 tempering Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 238000004857 zone melting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thyristors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体物体に1つの内部領域およびこの領
域よりも高濃度に逆導電型ドープされたドレン側領域が
作られている電界効果制御可能のバイポーラ・トランジ
スタに関するものである。
域よりも高濃度に逆導電型ドープされたドレン側領域が
作られている電界効果制御可能のバイポーラ・トランジ
スタに関するものである。
この種のバイポーラ・トランジスタは雑誌「ソリッド・
ステート・テクノロジィ(Solid State Technology)」
1985年11月、121−128ページに記載されて
いる。このデバイスのソース側は電力MOSFETと同
様な構成であるが、陽極側には内部領域に対して逆導電
型の第4領域が設けられている。従ってこれはサイリス
タ構造を持ち、陰極側には分路が設けられ、サイリスタ
においてよく知られているラッチング電流をデバイスの
動作条件の下では到達されない値に高める。電流輸送に
は両種のキャリアが関与するが、この情況はサイリスタ
と同様であり電力MOSFETとは異なる。これにより
一方では順方向抵抗が低いという利点があるが、他方で
は遮断時にテイル電流として認められる停止遅延電荷が
生ずるという欠点がある。
ステート・テクノロジィ(Solid State Technology)」
1985年11月、121−128ページに記載されて
いる。このデバイスのソース側は電力MOSFETと同
様な構成であるが、陽極側には内部領域に対して逆導電
型の第4領域が設けられている。従ってこれはサイリス
タ構造を持ち、陰極側には分路が設けられ、サイリスタ
においてよく知られているラッチング電流をデバイスの
動作条件の下では到達されない値に高める。電流輸送に
は両種のキャリアが関与するが、この情況はサイリスタ
と同様であり電力MOSFETとは異なる。これにより
一方では順方向抵抗が低いという利点があるが、他方で
は遮断時にテイル電流として認められる停止遅延電荷が
生ずるという欠点がある。
蓄積電荷は例えば再結合中心あるいは照射によって生ず
る欠陥等の手段によって減少させることができる。別の
手段としては内部領域と陽極領域の間に緩衝領域を挿入
し、この領域の導電型は内部領域と等しくドーピング濃
度はそれよりも高くする。
る欠陥等の手段によって減少させることができる。別の
手段としては内部領域と陽極領域の間に緩衝領域を挿入
し、この領域の導電型は内部領域と等しくドーピング濃
度はそれよりも高くする。
これらの手段又はその組合わせによって停止遅延電荷を
減少させターンオフ時間を短縮することができるが、こ
の発明は簡単な手段により蓄積電荷を更に減少させ遮断
時間を短縮することを課題とする。
減少させターンオフ時間を短縮することができるが、こ
の発明は簡単な手段により蓄積電荷を更に減少させ遮断
時間を短縮することを課題とする。
この発明によればこの課題は、ドレン側領域を1μm以
下の厚さとして注入面密度1×1012ないし1×1015
cm15のイオン注入によってドープし、内部領域内の少数
キャリアの寿命を最低10μsとすることによって解決
される。
下の厚さとして注入面密度1×1012ないし1×1015
cm15のイオン注入によってドープし、内部領域内の少数
キャリアの寿命を最低10μsとすることによって解決
される。
この発明の種々の実施態様は特許請求の範囲第2項以下
に示される。
に示される。
図面を参照し実施例についてこの発明を更に詳細に説明
する。
する。
第1図に示されている電界効果による制御可能のバイポ
ーラ・トランジスタ(今後これをIGBT(Isolated G
ate Bipolar Transistor)と呼ぶことにする)は、n型
にドープされた内部領域2を持つ半導体物体1から構成
される。この領域2のドーピング密度は1ないし2×1
014cm-3である。半導体物体にはソース側表面3とドレ
ン側表面4がある。内部領域2はソース側表面3にまで
達している。この表面に接して高濃度にp型ドープされ
たベース領域5が内部領域2に埋め込まれ、内部領域2
との間にpn接合12を形成する。各ベース領域5には
高濃度にn型ドープされたソース領域6が埋込まれてい
る。そのドーピングはベース領域5より高濃度である。
表面3上には絶縁層7があり、その上に互いに並列接続
されたゲート電極8が設けられる。これらのゲート電極
はベース領域5の表面3に現れた部分を覆い、そこにチ
ャネル領域11を形成する。ゲート電極8は別の絶縁層
9で覆われる。絶縁層7と9には孔が設けられ、絶縁層
9上に置かれたソース電極10がこの孔を通してソース
領域6とベース領域5に接触する。この電極はアルミニ
ウムとするのが有利である。ソース電極10による領域
5と6の共通の接触が強力な分路を構成する。
ーラ・トランジスタ(今後これをIGBT(Isolated G
ate Bipolar Transistor)と呼ぶことにする)は、n型
にドープされた内部領域2を持つ半導体物体1から構成
される。この領域2のドーピング密度は1ないし2×1
014cm-3である。半導体物体にはソース側表面3とドレ
ン側表面4がある。内部領域2はソース側表面3にまで
達している。この表面に接して高濃度にp型ドープされ
たベース領域5が内部領域2に埋め込まれ、内部領域2
との間にpn接合12を形成する。各ベース領域5には
高濃度にn型ドープされたソース領域6が埋込まれてい
る。そのドーピングはベース領域5より高濃度である。
表面3上には絶縁層7があり、その上に互いに並列接続
されたゲート電極8が設けられる。これらのゲート電極
はベース領域5の表面3に現れた部分を覆い、そこにチ
ャネル領域11を形成する。ゲート電極8は別の絶縁層
9で覆われる。絶縁層7と9には孔が設けられ、絶縁層
9上に置かれたソース電極10がこの孔を通してソース
領域6とベース領域5に接触する。この電極はアルミニ
ウムとするのが有利である。ソース電極10による領域
5と6の共通の接触が強力な分路を構成する。
ドレン側では内部領域2にp型層15が続く。この層は
内部領域2よりも著しく高濃度にドープされる。ドレン
側領域15と内部領域2の間にpn接合13が形成され
る。領域15にはドレン電極14が接触する。
内部領域2よりも著しく高濃度にドープされる。ドレン
側領域15と内部領域2の間にpn接合13が形成され
る。領域15にはドレン電極14が接触する。
ドレン側領域の厚さは1μm以下、特に0.1μmとする
のが有利である。この領域は例えばドーピング量1×1
012ないし1×1015cm-2特に1×1013ないし1×
1014cm-2、イオン・エネルギー45keVのホウ素イ
オン注入によって作られる。別種のイオンを使用すると
きは、イオン・エネルギーを調節して上記の侵入深さが
達成されるようにする。半導体物体としてのシリコン
は、領域5と15から発生した少数キャリアが内部領域
2内で少なくとも10μsの寿命を持つように作用す
る。この条件は一般に、従来の帯域溶融又はるつぼ引き
上げによって作られたシリコン単結晶から切り出したま
ま再結晶中心となる物質をドープしない半導体物体が満
たしているものである。上記の寿命は、例えば内部領域
の厚さが200μmで逆電圧1000VのIGBTの内
部領域においてキャリアの再結合が無視できる程度とす
るのに充分な長さである。寿命は更に長く、例えば10
0μsとすることも可能である。しかし厚さが200μ
mの場合走行時間は僅かに2μs程度であるから、10
μsの寿命で充分である。
のが有利である。この領域は例えばドーピング量1×1
012ないし1×1015cm-2特に1×1013ないし1×
1014cm-2、イオン・エネルギー45keVのホウ素イ
オン注入によって作られる。別種のイオンを使用すると
きは、イオン・エネルギーを調節して上記の侵入深さが
達成されるようにする。半導体物体としてのシリコン
は、領域5と15から発生した少数キャリアが内部領域
2内で少なくとも10μsの寿命を持つように作用す
る。この条件は一般に、従来の帯域溶融又はるつぼ引き
上げによって作られたシリコン単結晶から切り出したま
ま再結晶中心となる物質をドープしない半導体物体が満
たしているものである。上記の寿命は、例えば内部領域
の厚さが200μmで逆電圧1000VのIGBTの内
部領域においてキャリアの再結合が無視できる程度とす
るのに充分な長さである。寿命は更に長く、例えば10
0μsとすることも可能である。しかし厚さが200μ
mの場合走行時間は僅かに2μs程度であるから、10
μsの寿命で充分である。
第2図にはドーピング分布を実線で、導通時の自由キャ
リアの密度を一点破線で示す。内部領域2のドーピング
は半導体材料の基本ドーピングによって与えられ一定で
ある。
リアの密度を一点破線で示す。内部領域2のドーピング
は半導体材料の基本ドーピングによって与えられ一定で
ある。
領域15は数桁高い縁端密度をもつ。各ベース領域5も
同様である。ベース領域5が例えばイオン注入とそれに
続く拡散処理によって作られるのに対して、領域15の
形成はイオン注入だけでよく拡散処理を必要としない。
注入後には600℃以下の熱処理が行われるが、この処
理ではドーパントが半導体物体内に拡散することはほと
んどない。600℃以下の熱処理の代わりにレーザ・せ
ん光等を使用するRTA(急速温度アニーリング)によ
ることも可能である。これらの方法によってはイオン注
入によって作られた格子欠陥の僅かな部分だけが回復さ
れる。この事情は領域15の極端な薄さと共にエミッタ
のグンメル数(エミッタ電荷とエミッタ拡散係数の比)
を著しく小さくし、領域15のエミッタ効率を低下させ
る。これによって内部領域2においての少数キャリアの
基底ドーピング以上への上昇が点Aで示すように比較的
僅かになる。しかし内部領域2では再結合中心が極めて
少ないから、自由キャリアの密度(第2図のp=n)は
内部領域の厚さの方向にほぼ直線的にソース側のpn接
合12の密度ゼロに向かって低下する(第1図の一点破
線16)。ゲート電極下の切断面(第1図の一点破線2
4)における自由キャリアの密度は、導通時には自由キ
ャリアの密度がソース側で上昇している点で差異があ
る。
同様である。ベース領域5が例えばイオン注入とそれに
続く拡散処理によって作られるのに対して、領域15の
形成はイオン注入だけでよく拡散処理を必要としない。
注入後には600℃以下の熱処理が行われるが、この処
理ではドーパントが半導体物体内に拡散することはほと
んどない。600℃以下の熱処理の代わりにレーザ・せ
ん光等を使用するRTA(急速温度アニーリング)によ
ることも可能である。これらの方法によってはイオン注
入によって作られた格子欠陥の僅かな部分だけが回復さ
れる。この事情は領域15の極端な薄さと共にエミッタ
のグンメル数(エミッタ電荷とエミッタ拡散係数の比)
を著しく小さくし、領域15のエミッタ効率を低下させ
る。これによって内部領域2においての少数キャリアの
基底ドーピング以上への上昇が点Aで示すように比較的
僅かになる。しかし内部領域2では再結合中心が極めて
少ないから、自由キャリアの密度(第2図のp=n)は
内部領域の厚さの方向にほぼ直線的にソース側のpn接
合12の密度ゼロに向かって低下する(第1図の一点破
線16)。ゲート電極下の切断面(第1図の一点破線2
4)における自由キャリアの密度は、導通時には自由キ
ャリアの密度がソース側で上昇している点で差異があ
る。
領域15にはドレン接触14が接触している。その構成
を第3図、第4図について説明する。この接触は例えば
アルミニウム層18のスパッタリングによって作ること
ができる。このアルミニウム層はその一部が半導体2に
合金化される。これによってアルミニウム・シリコン合
金層19が形成されるが、適当な処理過程によりpn接
合13まで達することはない。これは例えば450℃に
30分間加熱することによって達成される。アルミニウ
ム層18には公知の方法によって例えばチタン層20、
ニッケル層21および銀層22から成る重層接触を設け
ることができる。
を第3図、第4図について説明する。この接触は例えば
アルミニウム層18のスパッタリングによって作ること
ができる。このアルミニウム層はその一部が半導体2に
合金化される。これによってアルミニウム・シリコン合
金層19が形成されるが、適当な処理過程によりpn接
合13まで達することはない。これは例えば450℃に
30分間加熱することによって達成される。アルミニウ
ム層18には公知の方法によって例えばチタン層20、
ニッケル層21および銀層22から成る重層接触を設け
ることができる。
第4図の接触14は、金属ケイ化物を介して半導体物体
に結合することも可能である。そのためには例えば白金
層を半導体物体の表面4(第1図)に設け、テンパー処
理によってケイ化白金層23を形成させる。この場合薄
い白金層のスパッタリング過程を制御して450ないし
470℃、約1hの熱処理によりケイ化白金層23がp
n接合13には達しないようにする。ケイ化白金層23
には第3図と同様に重層接触(20、21、22)を介
して接触することができる。
に結合することも可能である。そのためには例えば白金
層を半導体物体の表面4(第1図)に設け、テンパー処
理によってケイ化白金層23を形成させる。この場合薄
い白金層のスパッタリング過程を制御して450ないし
470℃、約1hの熱処理によりケイ化白金層23がp
n接合13には達しないようにする。ケイ化白金層23
には第3図と同様に重層接触(20、21、22)を介
して接触することができる。
第5図にこの発明によるIGBTの遮断時間tに対する
遮断電流Iと電圧Uの経過を示す。この図から損失電力
が極めて小さいことが分かる。図示の実施例では損失は
約0.68mWsである。
遮断電流Iと電圧Uの経過を示す。この図から損失電力
が極めて小さいことが分かる。図示の実施例では損失は
約0.68mWsである。
この発明をnチャネルIGBTについて説明して来た
が、この発明はpチャネルIGBTに対しても有効であ
る。この場合p+ 型領域15の代わりにn+ 型領域が使
用される。この領域は例えばリン・イオンの注入によっ
て作ることができる。それに続いて例えばケイ化白金、
チタン、ニッケルおよび銀から成る重層接触が設けられ
る。
が、この発明はpチャネルIGBTに対しても有効であ
る。この場合p+ 型領域15の代わりにn+ 型領域が使
用される。この領域は例えばリン・イオンの注入によっ
て作ることができる。それに続いて例えばケイ化白金、
チタン、ニッケルおよび銀から成る重層接触が設けられ
る。
第1図はIGBTの断面構成を示す図面、第2図はIG
BTのドーピングと導通時においてのキャリア分布を示
す図面、第3図と第4図はIGBTのドレン側領域に対
する接触形成の実施例を示す図面であり、第5図はIG
BTの遮断時の電流と電圧の経過を示す。 1……半導体物体 2……内部領域 5……ベース領域 6……ソース領域 7、9……絶縁層 8……ゲート電極 10……ソース電極 14……ドレン電極 15……ドレン側領域
BTのドーピングと導通時においてのキャリア分布を示
す図面、第3図と第4図はIGBTのドレン側領域に対
する接触形成の実施例を示す図面であり、第5図はIG
BTの遮断時の電流と電圧の経過を示す。 1……半導体物体 2……内部領域 5……ベース領域 6……ソース領域 7、9……絶縁層 8……ゲート電極 10……ソース電極 14……ドレン電極 15……ドレン側領域
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−224269(JP,A) IEEE Transactions on Electron Device s,vol.ED−33[9](1986),F ossum et al.:“Charg e−Control Analysis of the COMFET Turn− Off Transient,”PP. 1377−1382.
Claims (7)
- 【請求項1】内部領域と内部領域よりも高濃度に逆導電
型ドープされているドレン側領域を含む半導体物体を備
え、電界効果により制御可能のバイポーラ・トランジス
タにおいて、ドレン側領域(15)が1μm以下の厚さ
であること、この領域が1×1012ないし1×1015cm
-2のドープ量でイオン注入されること、内部領域(2)
内で少数キャリアの寿命が少なくとも10μsであるこ
とを特徴とする電界効果制御可能のバイポーラ・トラン
ジスタ。 - 【請求項2】イオン注入に基づくドレン側領域(15)
の格子欠陥が600℃以下の温度で回復されることを特
徴とする請求項1記載のバイポーラ・トランジスタ。 - 【請求項3】イオン注入に基づくドレン側領域(15)
の格子欠陥が急熱アニーリングによって回復されること
を特徴とする請求項1記載のバイポーラ・トランジス
タ。 - 【請求項4】ドレン側領域(15)に金属層(18)が
接触していること、この金属層が合金化によって半導体
物体(1)に結合されていることを特徴とする請求項1
記載のバイポーラ・トランジスタ。 - 【請求項5】金属層がアルミニウムであることを特徴と
する請求項3記載のバイポーラ・トランジスタ。 - 【請求項6】ドレン側領域(15)に金属層が接触して
いること、この金属層が金属ケイ化物層(23)を介し
て半導体物体(1)に結合されていることを特徴とする
請求項1記載のバイポーラ・トランジスタ。 - 【請求項7】金属層が白金、チタン、タングステン、モ
リブテン中のいずれか1つから成ることを特徴とする請
求項6記載のバイポーラ・トランジスタ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3805799 | 1988-02-24 | ||
DE3805799.9 | 1988-02-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH027569A JPH027569A (ja) | 1990-01-11 |
JPH0648729B2 true JPH0648729B2 (ja) | 1994-06-22 |
Family
ID=6348078
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1040124A Expired - Lifetime JPH0648729B2 (ja) | 1988-02-24 | 1989-02-20 | 電界効果制御可能のバイポーラ・トランジスタ |
Country Status (4)
Country | Link |
---|---|
US (1) | US4893165A (ja) |
EP (1) | EP0330122B1 (ja) |
JP (1) | JPH0648729B2 (ja) |
DE (1) | DE58909474D1 (ja) |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0768460B2 (ja) * | 1987-10-02 | 1995-07-26 | 三菱化学株式会社 | 含金属インドアニリン系化合物および該化合物を用いた光学記録媒体 |
DE3856173D1 (de) * | 1987-10-21 | 1998-06-10 | Siemens Ag | Verfahren zum Herstellen eines Bipolartransistors mit isolierter Gateelektrode |
JPH0784647B2 (ja) * | 1988-09-15 | 1995-09-13 | 日本電装株式会社 | ニッケル膜およびそれを形成するスパッタリング方法 |
JP2526653B2 (ja) * | 1989-01-25 | 1996-08-21 | 富士電機株式会社 | 伝導度変調型mosfet |
JPH02312280A (ja) * | 1989-05-26 | 1990-12-27 | Mitsubishi Electric Corp | 絶縁ゲート型バイポーラトランジスタ |
JP2890519B2 (ja) * | 1989-09-08 | 1999-05-17 | 富士電機株式会社 | 伝導度変調型mosfetの製造方法 |
US5005061A (en) * | 1990-02-05 | 1991-04-02 | Motorola, Inc. | Avalanche stress protected semiconductor device having variable input impedance |
JPH04274368A (ja) * | 1991-03-01 | 1992-09-30 | Fuji Electric Co Ltd | 絶縁ゲート型バイポーラトランジスタ |
DE69223868T2 (de) * | 1991-07-17 | 1998-09-03 | Denso Corp | Verfahren zur Herstellung von Elektroden eines Halbleiterbauelements |
JPH0548111A (ja) * | 1991-08-12 | 1993-02-26 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2984478B2 (ja) * | 1992-08-15 | 1999-11-29 | 株式会社東芝 | 伝導度変調型半導体装置及びその製造方法 |
DE4313170A1 (de) * | 1993-04-22 | 1994-10-27 | Abb Management Ag | Leistungshalbleiterbauelement |
US5466951A (en) * | 1993-12-08 | 1995-11-14 | Siemens Aktiengesellschaft | Controllable power semiconductor element with buffer zone and method for the manufacture thereof |
JP3481287B2 (ja) * | 1994-02-24 | 2003-12-22 | 三菱電機株式会社 | 半導体装置の製造方法 |
DE69434268T2 (de) * | 1994-07-14 | 2006-01-12 | Stmicroelectronics S.R.L., Agrate Brianza | Intergrierte Struktur einer Hochgeschwindigkeits-MOS-Technologe-Leistungsvorrichtung und zugehöriges Herstellungsverfahren |
JP3228093B2 (ja) * | 1995-06-28 | 2001-11-12 | 富士電機株式会社 | 高耐圧ic |
US5589408A (en) * | 1995-07-05 | 1996-12-31 | Motorola, Inc. | Method of forming an alloyed drain field effect transistor and device formed |
DE69631524T2 (de) | 1996-07-05 | 2004-10-07 | St Microelectronics Srl | Asymmetrische MOS-Technologie-Leistungsanordnung |
DE19731495C2 (de) * | 1997-07-22 | 1999-05-20 | Siemens Ag | Durch Feldeffekt steuerbarer Bipolartransistor und Verfahren zu seiner Herstellung |
DE19829614B4 (de) * | 1998-07-02 | 2004-09-23 | Semikron Elektronik Gmbh | Verfahren zur Herstellung eines Leistungshalbleiterbauelementes |
DE19832225C2 (de) * | 1998-07-17 | 2003-03-20 | Semikron Elektronik Gmbh | Vierquadrantenumrichter für mittlere und höhere Spannungen |
JP2002532885A (ja) * | 1998-12-04 | 2002-10-02 | インフィネオン テクノロジース アクチエンゲゼルシャフト | 出力半導体回路 |
US6557554B1 (en) | 1999-10-29 | 2003-05-06 | Suzuki Motor Corporation | High-frequency oscillation artificial respiration apparatus |
JP3727827B2 (ja) * | 2000-05-15 | 2005-12-21 | 株式会社東芝 | 半導体装置 |
JP2001358328A (ja) * | 2000-06-13 | 2001-12-26 | Nippon Inter Electronics Corp | サイリスタ及びそのサイリスタを使用した制御回路 |
JP4750933B2 (ja) | 2000-09-28 | 2011-08-17 | 株式会社東芝 | 薄型パンチスルー型パワーデバイス |
CN100416858C (zh) * | 2001-02-01 | 2008-09-03 | 三菱电机株式会社 | 半导体器件 |
JP5025071B2 (ja) * | 2001-02-01 | 2012-09-12 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JP5160001B2 (ja) * | 2001-04-02 | 2013-03-13 | 富士電機株式会社 | 半導体装置の製造方法 |
DE10250575B4 (de) * | 2002-10-30 | 2010-04-15 | Infineon Technologies Ag | IGBT mit monolithisch integrierter antiparalleler Diode |
JP2005057235A (ja) | 2003-07-24 | 2005-03-03 | Mitsubishi Electric Corp | 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路 |
JP2008311301A (ja) * | 2007-06-12 | 2008-12-25 | Sanyo Electric Co Ltd | 絶縁ゲートバイポーラトランジスタ |
JP5445563B2 (ja) * | 2011-11-21 | 2014-03-19 | 富士電機株式会社 | 半導体装置の製造方法 |
EP2637210A1 (en) * | 2012-03-05 | 2013-09-11 | ABB Technology AG | Power semiconductor device and method for manufacturing thereof |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE8107136L (sv) * | 1980-12-02 | 1982-06-03 | Gen Electric | Styrelektrodforsedd likriktaranordning |
FR2507820A1 (fr) * | 1981-06-16 | 1982-12-17 | Thomson Csf | Transistor bipolaire a commande par effet de champ au moyen d'une grille isolee |
US4443931A (en) * | 1982-06-28 | 1984-04-24 | General Electric Company | Method of fabricating a semiconductor device with a base region having a deep portion |
US4466176A (en) * | 1982-08-09 | 1984-08-21 | General Electric Company | Process for manufacturing insulated-gate semiconductor devices with integral shorts |
FR2556882B1 (fr) * | 1983-12-14 | 1986-05-23 | Fairchild Camera Instr Co | Composant semiconducteur rapide, notamment diode pin haute tension |
US4620211A (en) * | 1984-08-13 | 1986-10-28 | General Electric Company | Method of reducing the current gain of an inherent bipolar transistor in an insulated-gate semiconductor device and resulting devices |
US4779123A (en) * | 1985-12-13 | 1988-10-18 | Siliconix Incorporated | Insulated gate transistor array |
US4821095A (en) * | 1987-03-12 | 1989-04-11 | General Electric Company | Insulated gate semiconductor device with extra short grid and method of fabrication |
-
1989
- 1989-02-20 DE DE58909474T patent/DE58909474D1/de not_active Expired - Lifetime
- 1989-02-20 EP EP89102916A patent/EP0330122B1/de not_active Expired - Lifetime
- 1989-02-20 JP JP1040124A patent/JPH0648729B2/ja not_active Expired - Lifetime
- 1989-02-21 US US07/313,045 patent/US4893165A/en not_active Expired - Lifetime
Non-Patent Citations (1)
Title |
---|
IEEETransactionsonElectronDevices,vol.ED−33[9(1986),Fossumetal.:"Charge−ControlAnalysisoftheCOMFETTurn−OffTransient,"PP.1377−1382. |
Also Published As
Publication number | Publication date |
---|---|
DE58909474D1 (de) | 1995-11-30 |
US4893165A (en) | 1990-01-09 |
JPH027569A (ja) | 1990-01-11 |
EP0330122A1 (de) | 1989-08-30 |
EP0330122B1 (de) | 1995-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0648729B2 (ja) | 電界効果制御可能のバイポーラ・トランジスタ | |
US5900652A (en) | Apparatus for the localized reduction of the lifetime of charge carriers, particularly in integrated electronic devices | |
US6762097B2 (en) | Semiconductor device and method for manufacturing the same | |
US5068704A (en) | Method of manufacturing semiconductor device | |
US4370180A (en) | Method for manufacturing power switching devices | |
JPH07107935B2 (ja) | 半導体装置 | |
JP2001501382A (ja) | 電界効果によって制御可能なバイポーラトランジスタとその製造方法 | |
JP2984478B2 (ja) | 伝導度変調型半導体装置及びその製造方法 | |
JPH01768A (ja) | 半導体素子の製造方法 | |
JPH0691263B2 (ja) | 半導体装置の製造方法 | |
US5589408A (en) | Method of forming an alloyed drain field effect transistor and device formed | |
US6649981B2 (en) | High breakdown voltage semiconductor device | |
JP4862207B2 (ja) | 半導体装置の製造方法 | |
JPH09232332A (ja) | 半導体装置 | |
JP3519173B2 (ja) | 横型半導体装置およびその製造方法 | |
JP2810067B2 (ja) | バイポーラ・トランジスタの製造方法 | |
US5397716A (en) | Method of forming an insulated gate semiconductor device | |
KR20010034362A (ko) | 반도체 장치 및 그 제조방법 | |
JP3282550B2 (ja) | 半導体装置およびその製造方法 | |
JP2003264288A (ja) | 半導体装置 | |
JP2768143B2 (ja) | 伝導度変調型mosfetの製造方法 | |
JPH07321304A (ja) | 絶縁ゲートバイポーラトランジスタおよびその製造方法 | |
JPH0982955A (ja) | 半導体装置の製法 | |
JPH0758322A (ja) | 半導体装置及びその製造方法 | |
JP3344542B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090622 Year of fee payment: 15 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090622 Year of fee payment: 15 |