JPH07321304A - 絶縁ゲートバイポーラトランジスタおよびその製造方法 - Google Patents
絶縁ゲートバイポーラトランジスタおよびその製造方法Info
- Publication number
- JPH07321304A JPH07321304A JP10635294A JP10635294A JPH07321304A JP H07321304 A JPH07321304 A JP H07321304A JP 10635294 A JP10635294 A JP 10635294A JP 10635294 A JP10635294 A JP 10635294A JP H07321304 A JPH07321304 A JP H07321304A
- Authority
- JP
- Japan
- Prior art keywords
- collector layer
- layer
- conductivity type
- collector
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】FZ結晶またはMCZ結晶を用いた高耐圧用の
ノンパンチスルー型絶縁ゲートバイポーラトランジスタ
(IGBT)において、トレードオフ関係にあるオン電
圧とターンオフ損失との最適な組み合わせを実現する。 【構成】p+ コレクタ層1の不純物原子の総量を1×1
014〜1×1015cm -2、より望ましくは5×1014〜1
×1015cm-2とする。最高濃度および層の厚さとして
は、それぞれ1×1019〜5×1020cm-3、0.1〜1
μm とする。p + コレクタ層1の形成法としては、ドー
ズ量を1×1014〜1×1015cm-2としたホウ素イオン
の注入法による。
ノンパンチスルー型絶縁ゲートバイポーラトランジスタ
(IGBT)において、トレードオフ関係にあるオン電
圧とターンオフ損失との最適な組み合わせを実現する。 【構成】p+ コレクタ層1の不純物原子の総量を1×1
014〜1×1015cm -2、より望ましくは5×1014〜1
×1015cm-2とする。最高濃度および層の厚さとして
は、それぞれ1×1019〜5×1020cm-3、0.1〜1
μm とする。p + コレクタ層1の形成法としては、ドー
ズ量を1×1014〜1×1015cm-2としたホウ素イオン
の注入法による。
Description
【0001】
【産業上の利用分野】本発明は、MOS構造のゲートを
有し、電圧駆動のスイッチング素子として用いられる絶
縁ゲートバイポーラトランジスタ(以下IGBTと略
す)、特にその構造および製造方法に関する。
有し、電圧駆動のスイッチング素子として用いられる絶
縁ゲートバイポーラトランジスタ(以下IGBTと略
す)、特にその構造および製造方法に関する。
【0002】
【従来の技術】近年、スイッチング素子として、伝導度
変調を利用したMOSFET、いわゆるIGBTが注目
されている。このIGBTはMOSFETと同様、入力
インピーダンスが高く、しかもバイポーラトランジスタ
と同様にオン抵抗を低くできる。このような利点を生か
しIGBTは従来のバイポーラトランジスタに代わっ
て、可変速モーターの駆動用や、テレビジョン受像機の
水平偏向用にも適用されているが、更に高周波用途への
対応が求められている。スイッチング用半導体素子は、
定常損失とスイッチング損失とを加えた総合損失が小さ
いことが理想である。しかし、スイッチング損失はスイ
ッチング周波数に比例するので、周波数が高い程素子の
発熱量が増え、素子自身の安全動作領域が狭くなる。
変調を利用したMOSFET、いわゆるIGBTが注目
されている。このIGBTはMOSFETと同様、入力
インピーダンスが高く、しかもバイポーラトランジスタ
と同様にオン抵抗を低くできる。このような利点を生か
しIGBTは従来のバイポーラトランジスタに代わっ
て、可変速モーターの駆動用や、テレビジョン受像機の
水平偏向用にも適用されているが、更に高周波用途への
対応が求められている。スイッチング用半導体素子は、
定常損失とスイッチング損失とを加えた総合損失が小さ
いことが理想である。しかし、スイッチング損失はスイ
ッチング周波数に比例するので、周波数が高い程素子の
発熱量が増え、素子自身の安全動作領域が狭くなる。
【0003】図2にパンチスルー型(以下PT型と記
す)IGBTの基本構造の断面図を示す。図に示したの
は、一つの制御電極を含む単位の部分(以後セルと呼
ぶ)であって、IGBTの主電流の導通、遮断のスイッ
チング作用を行う活性領域は、極めて多数のこのような
セルから成っている。IGBTには、このような活性領
域の他に、活性領域を囲む周縁部に耐圧を分担する耐圧
構造部があるが、本発明の本質に関わる部分ではないの
で省略する。図において、p+ コレクタ層1の上にn+
バッファ層2を介して積層されたnベース層3があり、
そのnベース層3の表面層に選択的にpベース領域4が
形成されている。そのpベース領域4内に選択的にn+
エミッタ領域5が形成され、pベース領域4のnベース
層3とn+ エミッタ領域5とにはさまれたチャンネル領
域11の表面上に、ゲート酸化膜6を介して多結晶シリ
コンからなりG端子に接続されるゲート電極7が設けら
れている。また、n+ エミッタ領域5とpベース領域4
の表面上には、両領域に共通に接触し、E端子に接続さ
れるエミッタ電極が、p+ コレクタ層1の裏面には、C
端子に接続されるコレクタ電極8がそれぞれ設けられて
いる。図では、ゲート電極7の上に、絶縁膜10を介し
てエミッタ電極9が延長されている。
す)IGBTの基本構造の断面図を示す。図に示したの
は、一つの制御電極を含む単位の部分(以後セルと呼
ぶ)であって、IGBTの主電流の導通、遮断のスイッ
チング作用を行う活性領域は、極めて多数のこのような
セルから成っている。IGBTには、このような活性領
域の他に、活性領域を囲む周縁部に耐圧を分担する耐圧
構造部があるが、本発明の本質に関わる部分ではないの
で省略する。図において、p+ コレクタ層1の上にn+
バッファ層2を介して積層されたnベース層3があり、
そのnベース層3の表面層に選択的にpベース領域4が
形成されている。そのpベース領域4内に選択的にn+
エミッタ領域5が形成され、pベース領域4のnベース
層3とn+ エミッタ領域5とにはさまれたチャンネル領
域11の表面上に、ゲート酸化膜6を介して多結晶シリ
コンからなりG端子に接続されるゲート電極7が設けら
れている。また、n+ エミッタ領域5とpベース領域4
の表面上には、両領域に共通に接触し、E端子に接続さ
れるエミッタ電極が、p+ コレクタ層1の裏面には、C
端子に接続されるコレクタ電極8がそれぞれ設けられて
いる。図では、ゲート電極7の上に、絶縁膜10を介し
てエミッタ電極9が延長されている。
【0004】このようなIGBTのnベース層3は、p
+ コレクタ層1とその上に積層されたn+ バッファ層2
とからなるサブストレート上にエピタキシャル成長によ
り形成される。また、pベース領域4は、先ず先に形成
したゲート電極7をマスクとした不純物の導入により形
成され、n+ エミッタ領域5は、図示されていないフォ
トレジストをマスクとしての不純物の導入により形成さ
れる。そして、この素子は所定の電圧をE端子−C端子
間に印加したとき、空乏層がnベース層3中を広がり、
n+ バッファ層2に達するのでパンチスルー型IGBT
と呼ばれるのである。
+ コレクタ層1とその上に積層されたn+ バッファ層2
とからなるサブストレート上にエピタキシャル成長によ
り形成される。また、pベース領域4は、先ず先に形成
したゲート電極7をマスクとした不純物の導入により形
成され、n+ エミッタ領域5は、図示されていないフォ
トレジストをマスクとしての不純物の導入により形成さ
れる。そして、この素子は所定の電圧をE端子−C端子
間に印加したとき、空乏層がnベース層3中を広がり、
n+ バッファ層2に達するのでパンチスルー型IGBT
と呼ばれるのである。
【0005】図1にもう一つの型のIGBTの基本構造
の断面図を示す。図2のIGBTとの違いは、p+ コレ
クタ層1上にn+ バッファ層2がなく、nベース層が接
している点である。このようなIGBTのnベース層3
は、浮遊帯溶融(FZ)結晶や磁場中引き上げ(MC
Z)結晶基板であり、p+ コレクタ層1部分は、その基
板にアクセプタ型不純物をイオン注入し拡散熱処理して
形成される。pベース領域4とn+ エミッタ領域5の形
成方法は図1と同じである。この素子は、図1のn+ バ
ッファ層4が無いため、所定の電圧をE端子−C端子間
に印加したとき、空乏層がnベース層3中を広がるが、
p+ 基板1には達しないためノンパンチスルー型(以下
NPT型と略す)IGBTと呼ばれる。
の断面図を示す。図2のIGBTとの違いは、p+ コレ
クタ層1上にn+ バッファ層2がなく、nベース層が接
している点である。このようなIGBTのnベース層3
は、浮遊帯溶融(FZ)結晶や磁場中引き上げ(MC
Z)結晶基板であり、p+ コレクタ層1部分は、その基
板にアクセプタ型不純物をイオン注入し拡散熱処理して
形成される。pベース領域4とn+ エミッタ領域5の形
成方法は図1と同じである。この素子は、図1のn+ バ
ッファ層4が無いため、所定の電圧をE端子−C端子間
に印加したとき、空乏層がnベース層3中を広がるが、
p+ 基板1には達しないためノンパンチスルー型(以下
NPT型と略す)IGBTと呼ばれる。
【0006】PT型IGBTのスイッチング動作は、次
のように行う。C端子に、E端子に対して正の電圧を印
加した状態で、ゲート電極7にしきい値以上の電圧を印
加すると、ゲート電極7直下のpベース領域4の表面の
チャネル領域11にチャネルが形成され、そのチャネル
を通ってn+ エミッタ領域5から、電子がnベース層3
に注入される。n+ バッファ層2とp+ コレクタ層1と
の間の接合は、順バイアスされているので、nベース層
3に注入された電子電流は、n+ バッファ層2を通過
し、上記の接合を通ってp+ コレクタ層1へ流入する。
すると、p+ コレクタ層1からn+ バッファ層2および
nベース層3へ正孔の注入がおこり、その結果n+ バッ
ファ層2およびスタnベース層3において伝導度変調が
おこる。すなわち、p+ コレクタ層1、n+ バッファ層
2とnベース層3、pベース領域4をそれぞれエミッ
タ、ベース、コレクタとするpnpトランジスタが動作
し、nベース層3に注入された正孔電流がpベース領域
4に入り、n+ エミッタ領域5の直下を流れて、エミッ
タ電極9へ抜けてIGBTがオンしたことになる。この
IGBTをオフするには、ゲート電極7の電圧を除去す
れば、エミッタ電極9はpベース領域4とn+ エミッタ
領域5とを短絡しているので、ゲート電極7直下のチャ
ネル領域11に形成されていたチャネルが消滅し、n+
エミッタ領域5からの電子の注入が止まって、p+ コレ
クタ層1、n+ バッファ層2とnベース層3、pベース
領域4およびn+ エミッタ領域5からなる四層のサイリ
スタの動作が阻止され、素子をオフできる。NPT型I
GBTの動作も同様に行われる。
のように行う。C端子に、E端子に対して正の電圧を印
加した状態で、ゲート電極7にしきい値以上の電圧を印
加すると、ゲート電極7直下のpベース領域4の表面の
チャネル領域11にチャネルが形成され、そのチャネル
を通ってn+ エミッタ領域5から、電子がnベース層3
に注入される。n+ バッファ層2とp+ コレクタ層1と
の間の接合は、順バイアスされているので、nベース層
3に注入された電子電流は、n+ バッファ層2を通過
し、上記の接合を通ってp+ コレクタ層1へ流入する。
すると、p+ コレクタ層1からn+ バッファ層2および
nベース層3へ正孔の注入がおこり、その結果n+ バッ
ファ層2およびスタnベース層3において伝導度変調が
おこる。すなわち、p+ コレクタ層1、n+ バッファ層
2とnベース層3、pベース領域4をそれぞれエミッ
タ、ベース、コレクタとするpnpトランジスタが動作
し、nベース層3に注入された正孔電流がpベース領域
4に入り、n+ エミッタ領域5の直下を流れて、エミッ
タ電極9へ抜けてIGBTがオンしたことになる。この
IGBTをオフするには、ゲート電極7の電圧を除去す
れば、エミッタ電極9はpベース領域4とn+ エミッタ
領域5とを短絡しているので、ゲート電極7直下のチャ
ネル領域11に形成されていたチャネルが消滅し、n+
エミッタ領域5からの電子の注入が止まって、p+ コレ
クタ層1、n+ バッファ層2とnベース層3、pベース
領域4およびn+ エミッタ領域5からなる四層のサイリ
スタの動作が阻止され、素子をオフできる。NPT型I
GBTの動作も同様に行われる。
【0007】PT型IGBTは、一般にnベース層が薄
くできるので、スイッチング特性は優秀である。しか
し、高耐圧の素子では必要なnベース層3の厚さが厚く
なり、その厚いnベース層3をエピタキシャル成長によ
り形成するのが困難になる。従って、厚いエピタキシャ
ル層を形成したウェハの価格は高く、その結果素子の価
格は高くならざるを得ない。
くできるので、スイッチング特性は優秀である。しか
し、高耐圧の素子では必要なnベース層3の厚さが厚く
なり、その厚いnベース層3をエピタキシャル成長によ
り形成するのが困難になる。従って、厚いエピタキシャ
ル層を形成したウェハの価格は高く、その結果素子の価
格は高くならざるを得ない。
【0008】これに対し、FZ、MCZウェハを用いた
NPT型IGBTは、ウェハの厚さが厚くなってもウェ
ハの価格がそれほど高くならない。従って、素子の価格
が低く抑えられ、また、素子の耐量も向上も望めるの
で、特に高耐圧の素子では、NPT型の構造が適してい
ると考えられる。
NPT型IGBTは、ウェハの厚さが厚くなってもウェ
ハの価格がそれほど高くならない。従って、素子の価格
が低く抑えられ、また、素子の耐量も向上も望めるの
で、特に高耐圧の素子では、NPT型の構造が適してい
ると考えられる。
【0009】
【発明が解決しようとする課題】従来NPT型IGBT
においても、例えば10μm以上の十分な厚さをもった
p+ コレクタ層1を形成したのち、オン電圧とターンオ
フ時間の調節のため、電子線照射などのライフタイムキ
ラーの導入を行っていた。しかし、ライフタイムキラー
による制御を行わなくても、NPT型IGBTのオン電
圧はチャンネル領域11におけるチャネル長およびp+
コレクタ層1の不純物濃度によって調節できることが分
かった。
においても、例えば10μm以上の十分な厚さをもった
p+ コレクタ層1を形成したのち、オン電圧とターンオ
フ時間の調節のため、電子線照射などのライフタイムキ
ラーの導入を行っていた。しかし、ライフタイムキラー
による制御を行わなくても、NPT型IGBTのオン電
圧はチャンネル領域11におけるチャネル長およびp+
コレクタ層1の不純物濃度によって調節できることが分
かった。
【0010】p+ コレクタ層1の不純物濃度を高くする
と、オン電圧が小さくなり、ターンオフ時間は長くな
る。逆に、p+ コレクタ層の不純物濃度を低くすると、
オン電圧が大きくなり、ターンオフ時間が短くなる。こ
のトレードオフの兼ね合いで、p+ コレクタ層の不純物
濃度をきめる必要がある。また、NPT型IGBTは、
目的とする耐圧に応じて、使用するシリコンウェハの厚
さが変わるため、耐圧に応じた、すなわちシリコンウェ
ハの仕様に応じたp+ コレクタ層1の不純物濃度を検討
しなければならない。特に、1700V以上といった高
耐圧を必要とする素子は、シリコンウェハが厚くなるた
め、不純物濃度の検討は一層重要である。
と、オン電圧が小さくなり、ターンオフ時間は長くな
る。逆に、p+ コレクタ層の不純物濃度を低くすると、
オン電圧が大きくなり、ターンオフ時間が短くなる。こ
のトレードオフの兼ね合いで、p+ コレクタ層の不純物
濃度をきめる必要がある。また、NPT型IGBTは、
目的とする耐圧に応じて、使用するシリコンウェハの厚
さが変わるため、耐圧に応じた、すなわちシリコンウェ
ハの仕様に応じたp+ コレクタ層1の不純物濃度を検討
しなければならない。特に、1700V以上といった高
耐圧を必要とする素子は、シリコンウェハが厚くなるた
め、不純物濃度の検討は一層重要である。
【0011】以上の問題に鑑み、本発明の目的は、高耐
圧素子で、オン電圧が低く、かつ、ターンオフ時間の短
いNPT型IGBT素子を得るためのp+ コレクタ層の
条件を決定することにある。
圧素子で、オン電圧が低く、かつ、ターンオフ時間の短
いNPT型IGBT素子を得るためのp+ コレクタ層の
条件を決定することにある。
【0012】
【課題を解決するための手段】NPT型IGBTのp+
コレクタ層の不純物濃度を変えるため、ホウ素イオンの
注入による注入量を変えた。すなわち、第一導電型の半
導体基板の一方の主面の表面層の一部に選択的に形成さ
れた第二導電型ベース領域と、その第二導電型ベース領
域の表面層に選択的に形成された第一導電型エミッタ領
域と、前記半導体基板と第一導電型エミッタ領域に挟ま
れた第二導電型ベース領域の表面上にゲート絶縁膜を介
して設けられたゲート電極と、前記第二導電型ベース領
域と第一導電型エミッタ領域の表面に共通に接触するエ
ミッタ電極と、半導体基板の他の主面に形成された第二
導電型コレクタ層と、そのコレクタ層の表面上に設けら
れたコレクタ電極とを有するものにおいて、第二導電型
コレクタ層の不純物原子の総量が、1×1014〜1×1
015cm-2であるものとする。
コレクタ層の不純物濃度を変えるため、ホウ素イオンの
注入による注入量を変えた。すなわち、第一導電型の半
導体基板の一方の主面の表面層の一部に選択的に形成さ
れた第二導電型ベース領域と、その第二導電型ベース領
域の表面層に選択的に形成された第一導電型エミッタ領
域と、前記半導体基板と第一導電型エミッタ領域に挟ま
れた第二導電型ベース領域の表面上にゲート絶縁膜を介
して設けられたゲート電極と、前記第二導電型ベース領
域と第一導電型エミッタ領域の表面に共通に接触するエ
ミッタ電極と、半導体基板の他の主面に形成された第二
導電型コレクタ層と、そのコレクタ層の表面上に設けら
れたコレクタ電極とを有するものにおいて、第二導電型
コレクタ層の不純物原子の総量が、1×1014〜1×1
015cm-2であるものとする。
【0013】更に、望ましくは、前記第二導電型コレク
タ層の不純物原子の総量を5×10 14〜1×1015cm
-2とする。第二導電型コレクタ層内の不純物の分布とし
ては、最高不純物濃度が1×10 19〜5×1020cm-3
で、厚さが0.1〜1μmであるのがよい。特に、第二
導電型コレクタ層の不純物がホウ素とするのがよい。
タ層の不純物原子の総量を5×10 14〜1×1015cm
-2とする。第二導電型コレクタ層内の不純物の分布とし
ては、最高不純物濃度が1×10 19〜5×1020cm-3
で、厚さが0.1〜1μmであるのがよい。特に、第二
導電型コレクタ層の不純物がホウ素とするのがよい。
【0014】そのために、コレクタ層の形成を、1×1
014〜1×1015cm-2のドーズ量のホウ素のイオン注
入で行えば良い。
014〜1×1015cm-2のドーズ量のホウ素のイオン注
入で行えば良い。
【0015】
【作用】上記範囲に不純物の注入量を最適化することに
より、第二導電型コレクタ層からのキャリアの注入量を
制御し、かつイオン注入時の結晶欠陥をライフタイムキ
ラーとして利用し、高耐圧仕様の厚いシリコンウェハを
用いたNPT型IGBTにおいても、大電流での低いオ
ン電圧と、PT型IGBTと同じレベルの短いターンオ
フ時間、低いターンオン損失をもった素子を得ることが
できる。
より、第二導電型コレクタ層からのキャリアの注入量を
制御し、かつイオン注入時の結晶欠陥をライフタイムキ
ラーとして利用し、高耐圧仕様の厚いシリコンウェハを
用いたNPT型IGBTにおいても、大電流での低いオ
ン電圧と、PT型IGBTと同じレベルの短いターンオ
フ時間、低いターンオン損失をもった素子を得ることが
できる。
【0016】
【実施例】以下に、図3と共通の部分に同一の符号を付
した図を引用して、本発明の実施例について述べる。図
1に、本発明の実施例として1700V以上といった高
耐圧仕様のNPT型IGBTの部分断面図を示す。図3
の従来例と異なる点は、p+ コレクタ層1の形成時のホ
ウ素イオンの注入量を最適化した点にある。
した図を引用して、本発明の実施例について述べる。図
1に、本発明の実施例として1700V以上といった高
耐圧仕様のNPT型IGBTの部分断面図を示す。図3
の従来例と異なる点は、p+ コレクタ層1の形成時のホ
ウ素イオンの注入量を最適化した点にある。
【0017】すなわち、FZまたはMCZウェハからな
るnベース層3の一方の側の表面層に選択的にpベース
領域4が形成されており、そのpベース領域4内に選択
的にn+ エミッタ領域5が形成されていて、pベース領
域4のnベース層3とn+ エミッタ領域5とに挟まれた
チャネル領域11の表面上に、ゲート酸化膜6を介して
多結晶シリコンからなりG端子に接続されるゲート電極
7が設けられていることと、nベース層3のpベース領
域4を形成した側と反対側にp+ コレクタ層1が形成さ
れ、さらにそのp+ コレクタ層1の表面にコレクタ電極
8が、n+ エミッタ領域5とpベース領域4に共通に接
触しS端子に接続されるソース電極9がそれぞれ設けら
れていることは、従来例と同じである。
るnベース層3の一方の側の表面層に選択的にpベース
領域4が形成されており、そのpベース領域4内に選択
的にn+ エミッタ領域5が形成されていて、pベース領
域4のnベース層3とn+ エミッタ領域5とに挟まれた
チャネル領域11の表面上に、ゲート酸化膜6を介して
多結晶シリコンからなりG端子に接続されるゲート電極
7が設けられていることと、nベース層3のpベース領
域4を形成した側と反対側にp+ コレクタ層1が形成さ
れ、さらにそのp+ コレクタ層1の表面にコレクタ電極
8が、n+ エミッタ領域5とpベース領域4に共通に接
触しS端子に接続されるソース電極9がそれぞれ設けら
れていることは、従来例と同じである。
【0018】このようなIGBTは、次のような工程で
製造される。まず、nベース層3となるFZ基板の表面
にゲート酸化膜6を形成し、続いて多結晶シリコンを堆
積した後、フォトエッチング技術によって、ゲート電極
7を形成する。そのゲート電極7およびゲート酸化膜6
をマスクとして、nベース層3に選択的にホウ素をイオ
ン注入してpベース領域4を形成する。pベース領域4
の表面層の一部に選択的にドナー型不純物を導入してn
+ エミッタ領域5を形成する。ゲート電極7の上に、燐
ガラス(PSG)を堆積して絶縁膜10とした後、表面
にアルミニウムとシリコンとの合金を蒸着してエミッタ
電極9とする。次に、裏面側にホウ素イオンの注入によ
りp+ コレクタ層1を形成する。最後にp+ コレクタ層
1の表面にコレクタ電極8を形成して完成する。
製造される。まず、nベース層3となるFZ基板の表面
にゲート酸化膜6を形成し、続いて多結晶シリコンを堆
積した後、フォトエッチング技術によって、ゲート電極
7を形成する。そのゲート電極7およびゲート酸化膜6
をマスクとして、nベース層3に選択的にホウ素をイオ
ン注入してpベース領域4を形成する。pベース領域4
の表面層の一部に選択的にドナー型不純物を導入してn
+ エミッタ領域5を形成する。ゲート電極7の上に、燐
ガラス(PSG)を堆積して絶縁膜10とした後、表面
にアルミニウムとシリコンとの合金を蒸着してエミッタ
電極9とする。次に、裏面側にホウ素イオンの注入によ
りp+ コレクタ層1を形成する。最後にp+ コレクタ層
1の表面にコレクタ電極8を形成して完成する。
【0019】ここで、図3に示したp+ コレクタ層1を
形成する条件として、加速電圧は50keV、ホウ素イ
オンドーズ量を5×1014cm-2としたところ、最高濃
度が5×1019cm-3、厚さは約0.3μmであった。
図4は、ホウ素イオンの注入量を変えた時のホウ素イオ
ン注入量とオン電圧の関係を図示したものである。オン
電圧は高温の方が高くなるので高温のみの結果を示す。
形成する条件として、加速電圧は50keV、ホウ素イ
オンドーズ量を5×1014cm-2としたところ、最高濃
度が5×1019cm-3、厚さは約0.3μmであった。
図4は、ホウ素イオンの注入量を変えた時のホウ素イオ
ン注入量とオン電圧の関係を図示したものである。オン
電圧は高温の方が高くなるので高温のみの結果を示す。
【0020】ホウ素イオン注入量が1×1012〜1×1
013cm-2の範囲では、オン電圧が6V以上と大きく、
実用には適さない。ホウ素イオン注入量が1×1014c
m-2になると、オン電圧が4.5V、1×1015cm-2
では、3.5Vと低くなることが分かる。注入されたホ
ウ素イオンが少ないと、p+ コレクタ層1からnベース
層2への正孔の注入量が少なくなるためと考えられる。
013cm-2の範囲では、オン電圧が6V以上と大きく、
実用には適さない。ホウ素イオン注入量が1×1014c
m-2になると、オン電圧が4.5V、1×1015cm-2
では、3.5Vと低くなることが分かる。注入されたホ
ウ素イオンが少ないと、p+ コレクタ層1からnベース
層2への正孔の注入量が少なくなるためと考えられる。
【0021】以上の結果から、オン電圧から見ると、1
700V以上といった高耐圧仕様のIGBTでは、p+
コレクタ層1の形成時のホウ素イオン注入量は、1×1
014cm-2以上が必要ということになる。更に、1×1
014cm-2でオン電圧が4.5Vという値は若干高めで
あるため、望ましくは、5×1014cm-2以上のホウ素
イオン注入量が必要と考えられる。
700V以上といった高耐圧仕様のIGBTでは、p+
コレクタ層1の形成時のホウ素イオン注入量は、1×1
014cm-2以上が必要ということになる。更に、1×1
014cm-2でオン電圧が4.5Vという値は若干高めで
あるため、望ましくは、5×1014cm-2以上のホウ素
イオン注入量が必要と考えられる。
【0022】ホウ素のイオン注入においては、注入され
た原子は殆ど全部イオン化するので、ドーズ量はそのま
ま単位面積当たりの不純物原子総量にあたると考えてよ
い。従って、上の値がそのまま最適な不純物原子の総量
となる。図5は、同じく1700V以上といった高耐圧
仕様のNPT型IGBTにおけるホウ素イオン注入量と
ターンオフ損失の関係を図示したものである。
た原子は殆ど全部イオン化するので、ドーズ量はそのま
ま単位面積当たりの不純物原子総量にあたると考えてよ
い。従って、上の値がそのまま最適な不純物原子の総量
となる。図5は、同じく1700V以上といった高耐圧
仕様のNPT型IGBTにおけるホウ素イオン注入量と
ターンオフ損失の関係を図示したものである。
【0023】ホウ素イオン注入量が5×1015より多い
範囲では、ターンオフ損失が70ミリジュール(mJ)
以上と大きく、実用には適さない。ホウ素イオン注入量
が1×1015cm-2になると、ターンオフ損失が60m
J、1×1014cm-2では約40mJと低くなることが
分かる。図5のターンオフ損失についての結果から見る
と、p+ コレクタ層1の形成時のホウ素イオン注入量
は、5×1015cm-2以下が望ましいということにな
る。更に望ましくは、1×1015cm-2以下のホウ素イ
オン注入量が良い。そして、先に述べたように、この最
適なイオン注入量はp+ コレクタ層1の最適な不純物原
子総量となる。
範囲では、ターンオフ損失が70ミリジュール(mJ)
以上と大きく、実用には適さない。ホウ素イオン注入量
が1×1015cm-2になると、ターンオフ損失が60m
J、1×1014cm-2では約40mJと低くなることが
分かる。図5のターンオフ損失についての結果から見る
と、p+ コレクタ層1の形成時のホウ素イオン注入量
は、5×1015cm-2以下が望ましいということにな
る。更に望ましくは、1×1015cm-2以下のホウ素イ
オン注入量が良い。そして、先に述べたように、この最
適なイオン注入量はp+ コレクタ層1の最適な不純物原
子総量となる。
【0024】すなわち、1700V以上の耐圧仕様のシ
リコンウェハを用いたNPT型IGBTの場合、p+ コ
レクタ層1のホウ素原子総量を、1×1014〜5×10
15cm-2の範囲とするのが適当である。。更に望ましく
は、5×1014〜1×1015cm-2とするのが最適と言
える。また、上記のp+ コレクタ層1の適当な不純物原
子の総量の範囲を同層の不純物濃度と厚さに換算する
と、最高濃度は1×1019〜5×1020cm-3で、厚さ
は0.3〜0.5μmとなった。加速電圧を100ke
Vにしても、不純物原子の進入深さが、少し大きくなっ
ただけで、特性は余り変わらなかったが、余り厚さが厚
くなると、正孔の注入効率が変わるので、0.1〜1μ
mが適当であることが分かった。
リコンウェハを用いたNPT型IGBTの場合、p+ コ
レクタ層1のホウ素原子総量を、1×1014〜5×10
15cm-2の範囲とするのが適当である。。更に望ましく
は、5×1014〜1×1015cm-2とするのが最適と言
える。また、上記のp+ コレクタ層1の適当な不純物原
子の総量の範囲を同層の不純物濃度と厚さに換算する
と、最高濃度は1×1019〜5×1020cm-3で、厚さ
は0.3〜0.5μmとなった。加速電圧を100ke
Vにしても、不純物原子の進入深さが、少し大きくなっ
ただけで、特性は余り変わらなかったが、余り厚さが厚
くなると、正孔の注入効率が変わるので、0.1〜1μ
mが適当であることが分かった。
【0025】上記のようなp+ コレクタ層1の実現のた
めには、p+ コレクタ層1のホウ素イオン注入量を、1
×1014〜5×1015cm-2の範囲とするのが適当であ
る。更に望ましくは、5×1014〜1×1015cm-2と
するのが最適と言える。図6は、オン電圧とターンオフ
損失のトレードオフの関係を示した図である。1×10
12から1×1015cm-2の注入量までの実験値を、△、
▲、□、○、●の順に記号を変えて示した。図には、二
種類のエピタキシャルウェハ製PT型IGBTのトレー
ドオフの関係を同時に示した。注意が必要なのは、PT
型IGBTが裏面p+ コレクタ層1と電極とのコンタク
ト金属がチタンであるのに対し、NPT型IGBTはア
ルミニウムを用いており、コンタクト性に差がある点で
ある。厳密な解析には両者の差の検討が必要であるが、
簡易な特性比較としてはこのままでもできる。NPT型
IGBTにおけるオン電圧とターンオフ損失の関係は、
PT型IGBTにおける同じ関係の範囲内にあることが
分かる。すなわち、NPT型IGBTのオン電圧とター
ンオフ損失のトレードオフの関係は、PT型IGBTの
それより劣ることはない。
めには、p+ コレクタ層1のホウ素イオン注入量を、1
×1014〜5×1015cm-2の範囲とするのが適当であ
る。更に望ましくは、5×1014〜1×1015cm-2と
するのが最適と言える。図6は、オン電圧とターンオフ
損失のトレードオフの関係を示した図である。1×10
12から1×1015cm-2の注入量までの実験値を、△、
▲、□、○、●の順に記号を変えて示した。図には、二
種類のエピタキシャルウェハ製PT型IGBTのトレー
ドオフの関係を同時に示した。注意が必要なのは、PT
型IGBTが裏面p+ コレクタ層1と電極とのコンタク
ト金属がチタンであるのに対し、NPT型IGBTはア
ルミニウムを用いており、コンタクト性に差がある点で
ある。厳密な解析には両者の差の検討が必要であるが、
簡易な特性比較としてはこのままでもできる。NPT型
IGBTにおけるオン電圧とターンオフ損失の関係は、
PT型IGBTにおける同じ関係の範囲内にあることが
分かる。すなわち、NPT型IGBTのオン電圧とター
ンオフ損失のトレードオフの関係は、PT型IGBTの
それより劣ることはない。
【0026】そしてホウ素イオン注入量が1×1012〜
1×1013cm-2の範囲では、ターンオフ損失は低く抑
えられているが、前述の如くオン電圧が高く、実用には
適さない。一方ホウ素イオン注入量を高くし過ぎると、
ターンオフ損失が増し、テール電流も増してくるので特
性上よくはない。上記のようなp+ コレクタ層1の実現
のためには、p+ コレクタ層1のホウ素イオン注入量
を、1×1014〜5×1015cm-2の範囲とするのが適
当である。更に望ましくは、5×1014〜1×1015c
m-2とするのが最適であることが、この図からもわか
る。
1×1013cm-2の範囲では、ターンオフ損失は低く抑
えられているが、前述の如くオン電圧が高く、実用には
適さない。一方ホウ素イオン注入量を高くし過ぎると、
ターンオフ損失が増し、テール電流も増してくるので特
性上よくはない。上記のようなp+ コレクタ層1の実現
のためには、p+ コレクタ層1のホウ素イオン注入量
を、1×1014〜5×1015cm-2の範囲とするのが適
当である。更に望ましくは、5×1014〜1×1015c
m-2とするのが最適であることが、この図からもわか
る。
【0027】使用したFZウェハは、従来PT型IGB
Tに用いたエピタキシャルウェハに比べ、安価なだけで
なく、結晶の完全性が高いため、それから形成した半導
体素子の破壊耐量が大きくなる点も有利である。また、
p+ コレクタ層1の形成がイオン注入だけで行われるの
で、従来のような厚い拡散層のための高温の熱処理やラ
イフタイムキラーの導入工程が不要になり、工程が短縮
できると共に、非常に制御がし易いという特長もある。
Tに用いたエピタキシャルウェハに比べ、安価なだけで
なく、結晶の完全性が高いため、それから形成した半導
体素子の破壊耐量が大きくなる点も有利である。また、
p+ コレクタ層1の形成がイオン注入だけで行われるの
で、従来のような厚い拡散層のための高温の熱処理やラ
イフタイムキラーの導入工程が不要になり、工程が短縮
できると共に、非常に制御がし易いという特長もある。
【0028】
【発明の効果】以上に述べたように、本発明によれば、
高耐圧仕様のNPT型IGBTにおいて、第二導電型コ
レクタ層の不純物原子総量を、1×1014〜5×1015
cm-2の範囲とすることにより、最適な正孔注入量とな
り、低いオン電圧と少ないターンオフ損失とを実現で
き、高価なエピタキシャルウェハを用いたPT型IGB
Tと同等のトレードオフとなるNPT型IGBTを得る
ことができる。
高耐圧仕様のNPT型IGBTにおいて、第二導電型コ
レクタ層の不純物原子総量を、1×1014〜5×1015
cm-2の範囲とすることにより、最適な正孔注入量とな
り、低いオン電圧と少ないターンオフ損失とを実現で
き、高価なエピタキシャルウェハを用いたPT型IGB
Tと同等のトレードオフとなるNPT型IGBTを得る
ことができる。
【0029】特に、結晶の完全性が高いFZウェハやM
CZウェハを使うことにより、高破壊耐量の素子が得ら
れる。しかも、イオン注入だけですむので、プロセスも
容易であり、特に高耐圧、大容量IGBTの実用化に益
する点が大である。
CZウェハを使うことにより、高破壊耐量の素子が得ら
れる。しかも、イオン注入だけですむので、プロセスも
容易であり、特に高耐圧、大容量IGBTの実用化に益
する点が大である。
【図1】本発明の実施例のIGBTの部分断面図
【図2】従来のPT型IGBTの部分断面図
【図3】従来のNPT型IGBTの部分断面図
【図4】ホウ素イオン注入量とオン電圧の関係を示す図
【図5】オン電圧とターンオフ損失との関係を示す図
【図6】オン電圧とターンオフ損失のトレードオフの関
係を示す図
係を示す図
1 p+ コレクタ層 2 n+ バッファ層 3 nベース層 4 pベース領域 5 n+ エミッタ領域 6 ゲート酸化膜 7 ゲート電極 8 コレクタ電極 9 エミッタ電極 10 絶縁膜 11 チャネル領域
Claims (5)
- 【請求項1】第一導電型の半導体基板の一方の主面の表
面層の一部に選択的に形成された第二導電型ベース領域
と、その第二導電型ベース領域の表面層に選択的に形成
された第一導電型エミッタ領域と、前記半導体基板と第
一導電型エミッタ領域にはさまれた第二導電型ベース領
域の表面上にゲート絶縁膜を介して設けられたゲート電
極と、前記第二導電型ベース領域と第一導電型エミッタ
領域の表面に共通に接触するエミッタ電極と、半導体基
板の他方の主面に形成された第二導電型コレクタ層と、
そのコレクタ層の表面上に設けられたコレクタ電極とを
有するものにおいて、コレクタ層の不純物原子の総量が
1×1014〜5×1015cm-2であることを特徴とする
絶縁ゲートバイポーラトランジスタ。 - 【請求項2】前記第二導電型コレクタ層の不純物原子の
総量が5×1014〜1×1015cm-2であることを特徴
とする請求項1に記載の絶縁ゲートバイポーラトランジ
スタ。 - 【請求項3】前記第二導電型コレクタ層の最高不純物濃
度が1×1019〜5×1020cm-3で、厚さが0.1〜
1μmであることを特徴とする請求項1または2に記載
の絶縁ゲートバイポーラトランジスタ。 - 【請求項4】第二導電型コレクタ層の不純物がホウ素で
あることを特徴とする請求項1ないし3のいずれかに記
載の絶縁ゲートバイポーラトランジスタ。 - 【請求項5】前記第二導電型コレクタ層の形成を、1×
1014〜5×1015cm-2のドーズ量のイオン注入で行
うことを特徴とする請求項1ないし4のいずれかに記載
の絶縁ゲートバイポーラトランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10635294A JPH07321304A (ja) | 1994-05-20 | 1994-05-20 | 絶縁ゲートバイポーラトランジスタおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10635294A JPH07321304A (ja) | 1994-05-20 | 1994-05-20 | 絶縁ゲートバイポーラトランジスタおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07321304A true JPH07321304A (ja) | 1995-12-08 |
Family
ID=14431394
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10635294A Pending JPH07321304A (ja) | 1994-05-20 | 1994-05-20 | 絶縁ゲートバイポーラトランジスタおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07321304A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002299346A (ja) * | 2001-04-02 | 2002-10-11 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
US6815767B2 (en) | 2001-02-01 | 2004-11-09 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate transistor |
JP2012069983A (ja) * | 2011-11-21 | 2012-04-05 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
JP2012165018A (ja) * | 2012-04-27 | 2012-08-30 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2012238715A (ja) * | 2011-05-11 | 2012-12-06 | Mitsubishi Electric Corp | 半導体装置及び半導体素子 |
-
1994
- 1994-05-20 JP JP10635294A patent/JPH07321304A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6815767B2 (en) | 2001-02-01 | 2004-11-09 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate transistor |
US7250345B2 (en) | 2001-02-01 | 2007-07-31 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate transistor |
US7560771B2 (en) | 2001-02-01 | 2009-07-14 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate transistor |
JP2002299346A (ja) * | 2001-04-02 | 2002-10-11 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
JP2012238715A (ja) * | 2011-05-11 | 2012-12-06 | Mitsubishi Electric Corp | 半導体装置及び半導体素子 |
US8994147B2 (en) | 2011-05-11 | 2015-03-31 | Mitsubishi Electric Corporation | Semiconductor device and semiconductor element |
DE102012203595B4 (de) * | 2011-05-11 | 2016-03-10 | Mitsubishi Electric Corporation | Halbleitervorrichtung und Halbleiterelement |
JP2012069983A (ja) * | 2011-11-21 | 2012-04-05 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
JP2012165018A (ja) * | 2012-04-27 | 2012-08-30 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6168981B1 (en) | Method and apparatus for the localized reduction of the lifetime of charge carriers, particularly in integrated electronic devices | |
JP3684962B2 (ja) | 半導体装置の製造方法 | |
JP2002305304A (ja) | 電力用半導体装置 | |
US5541122A (en) | Method of fabricating an insulated-gate bipolar transistor | |
US5444271A (en) | Conductivity-modulated semiconductor device with high breakdown voltage | |
JPH1154519A (ja) | 半導体装置およびその製造方法 | |
KR950014279B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP2001326353A (ja) | 半導体装置 | |
US6762080B2 (en) | Method of manufacturing a semiconductor device having a cathode and an anode from a wafer | |
US5838027A (en) | Semiconductor device and a method for manufacturing the same | |
US6774407B2 (en) | Semiconductor device with a suppressed increase in turned-on resistance and an improved turn-off response | |
JP2002261281A (ja) | 絶縁ゲートバイポーラトランジスタの製造方法 | |
EP0752724A2 (en) | Method of forming an alloyed drain field effect transistor and device formed | |
JPH1140808A (ja) | 半導体装置およびその製造方法 | |
JPH04274368A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
JP4904612B2 (ja) | Igbt | |
US8314002B2 (en) | Semiconductor device having increased switching speed | |
JPH07321304A (ja) | 絶縁ゲートバイポーラトランジスタおよびその製造方法 | |
WO2000031800A1 (fr) | Dispositif a semiconducteur et son procede de fabrication | |
JPH09260662A (ja) | 絶縁ゲートバイポーラトランジスタ | |
JPH01162368A (ja) | 半導体装置 | |
JP2002359373A (ja) | 半導体装置及びその製造方法 | |
JPH0982955A (ja) | 半導体装置の製法 | |
JPH0671078B2 (ja) | 半導体装置 | |
JPH03166766A (ja) | 絶縁ゲート型バイポーラトランジスタおよびその製造方法 |