JPH07321304A - 絶縁ゲートバイポーラトランジスタおよびその製造方法 - Google Patents
絶縁ゲートバイポーラトランジスタおよびその製造方法Info
- Publication number
- JPH07321304A JPH07321304A JP10635294A JP10635294A JPH07321304A JP H07321304 A JPH07321304 A JP H07321304A JP 10635294 A JP10635294 A JP 10635294A JP 10635294 A JP10635294 A JP 10635294A JP H07321304 A JPH07321304 A JP H07321304A
- Authority
- JP
- Japan
- Prior art keywords
- collector layer
- layer
- conductivity type
- collector
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】ＦＺ結晶またはＭＣＺ結晶を用いた高耐圧用の
ノンパンチスルー型絶縁ゲートバイポーラトランジスタ
（ＩＧＢＴ）において、トレードオフ関係にあるオン電
圧とターンオフ損失との最適な組み合わせを実現する。 【構成】ｐ+ コレクタ層１の不純物原子の総量を１×１
０14〜１×１０15cm -2、より望ましくは５×１０14〜１
×１０15cm-2とする。最高濃度および層の厚さとして
は、それぞれ１×１０19〜５×１０20cm-3、０．１〜１
μm とする。ｐ + コレクタ層１の形成法としては、ドー
ズ量を１×１０14〜１×１０15cm-2としたホウ素イオン
の注入法による。
ノンパンチスルー型絶縁ゲートバイポーラトランジスタ
（ＩＧＢＴ）において、トレードオフ関係にあるオン電
圧とターンオフ損失との最適な組み合わせを実現する。 【構成】ｐ+ コレクタ層１の不純物原子の総量を１×１
０14〜１×１０15cm -2、より望ましくは５×１０14〜１
×１０15cm-2とする。最高濃度および層の厚さとして
は、それぞれ１×１０19〜５×１０20cm-3、０．１〜１
μm とする。ｐ + コレクタ層１の形成法としては、ドー
ズ量を１×１０14〜１×１０15cm-2としたホウ素イオン
の注入法による。
Description
【０００１】
【産業上の利用分野】本発明は、ＭＯＳ構造のゲートを
有し、電圧駆動のスイッチング素子として用いられる絶
縁ゲートバイポーラトランジスタ（以下ＩＧＢＴと略
す）、特にその構造および製造方法に関する。
有し、電圧駆動のスイッチング素子として用いられる絶
縁ゲートバイポーラトランジスタ（以下ＩＧＢＴと略
す）、特にその構造および製造方法に関する。
【０００２】
【従来の技術】近年、スイッチング素子として、伝導度
変調を利用したＭＯＳＦＥＴ、いわゆるＩＧＢＴが注目
されている。このＩＧＢＴはＭＯＳＦＥＴと同様、入力
インピーダンスが高く、しかもバイポーラトランジスタ
と同様にオン抵抗を低くできる。このような利点を生か
しＩＧＢＴは従来のバイポーラトランジスタに代わっ
て、可変速モーターの駆動用や、テレビジョン受像機の
水平偏向用にも適用されているが、更に高周波用途への
対応が求められている。スイッチング用半導体素子は、
定常損失とスイッチング損失とを加えた総合損失が小さ
いことが理想である。しかし、スイッチング損失はスイ
ッチング周波数に比例するので、周波数が高い程素子の
発熱量が増え、素子自身の安全動作領域が狭くなる。
変調を利用したＭＯＳＦＥＴ、いわゆるＩＧＢＴが注目
されている。このＩＧＢＴはＭＯＳＦＥＴと同様、入力
インピーダンスが高く、しかもバイポーラトランジスタ
と同様にオン抵抗を低くできる。このような利点を生か
しＩＧＢＴは従来のバイポーラトランジスタに代わっ
て、可変速モーターの駆動用や、テレビジョン受像機の
水平偏向用にも適用されているが、更に高周波用途への
対応が求められている。スイッチング用半導体素子は、
定常損失とスイッチング損失とを加えた総合損失が小さ
いことが理想である。しかし、スイッチング損失はスイ
ッチング周波数に比例するので、周波数が高い程素子の
発熱量が増え、素子自身の安全動作領域が狭くなる。
【０００３】図２にパンチスルー型（以下ＰＴ型と記
す）ＩＧＢＴの基本構造の断面図を示す。図に示したの
は、一つの制御電極を含む単位の部分（以後セルと呼
ぶ）であって、ＩＧＢＴの主電流の導通、遮断のスイッ
チング作用を行う活性領域は、極めて多数のこのような
セルから成っている。ＩＧＢＴには、このような活性領
域の他に、活性領域を囲む周縁部に耐圧を分担する耐圧
構造部があるが、本発明の本質に関わる部分ではないの
で省略する。図において、ｐ+ コレクタ層１の上にｎ+
バッファ層２を介して積層されたｎベース層３があり、
そのｎベース層３の表面層に選択的にｐベース領域４が
形成されている。そのｐベース領域４内に選択的にｎ+
エミッタ領域５が形成され、ｐベース領域４のｎベース
層３とｎ+ エミッタ領域５とにはさまれたチャンネル領
域１１の表面上に、ゲート酸化膜６を介して多結晶シリ
コンからなりＧ端子に接続されるゲート電極７が設けら
れている。また、ｎ+ エミッタ領域５とｐベース領域４
の表面上には、両領域に共通に接触し、Ｅ端子に接続さ
れるエミッタ電極が、ｐ+ コレクタ層１の裏面には、Ｃ
端子に接続されるコレクタ電極８がそれぞれ設けられて
いる。図では、ゲート電極７の上に、絶縁膜１０を介し
てエミッタ電極９が延長されている。
す）ＩＧＢＴの基本構造の断面図を示す。図に示したの
は、一つの制御電極を含む単位の部分（以後セルと呼
ぶ）であって、ＩＧＢＴの主電流の導通、遮断のスイッ
チング作用を行う活性領域は、極めて多数のこのような
セルから成っている。ＩＧＢＴには、このような活性領
域の他に、活性領域を囲む周縁部に耐圧を分担する耐圧
構造部があるが、本発明の本質に関わる部分ではないの
で省略する。図において、ｐ+ コレクタ層１の上にｎ+
バッファ層２を介して積層されたｎベース層３があり、
そのｎベース層３の表面層に選択的にｐベース領域４が
形成されている。そのｐベース領域４内に選択的にｎ+
エミッタ領域５が形成され、ｐベース領域４のｎベース
層３とｎ+ エミッタ領域５とにはさまれたチャンネル領
域１１の表面上に、ゲート酸化膜６を介して多結晶シリ
コンからなりＧ端子に接続されるゲート電極７が設けら
れている。また、ｎ+ エミッタ領域５とｐベース領域４
の表面上には、両領域に共通に接触し、Ｅ端子に接続さ
れるエミッタ電極が、ｐ+ コレクタ層１の裏面には、Ｃ
端子に接続されるコレクタ電極８がそれぞれ設けられて
いる。図では、ゲート電極７の上に、絶縁膜１０を介し
てエミッタ電極９が延長されている。
【０００４】このようなＩＧＢＴのｎベース層３は、ｐ
+ コレクタ層１とその上に積層されたｎ+ バッファ層２
とからなるサブストレート上にエピタキシャル成長によ
り形成される。また、ｐベース領域４は、先ず先に形成
したゲート電極７をマスクとした不純物の導入により形
成され、ｎ+ エミッタ領域５は、図示されていないフォ
トレジストをマスクとしての不純物の導入により形成さ
れる。そして、この素子は所定の電圧をＥ端子−Ｃ端子
間に印加したとき、空乏層がｎベース層３中を広がり、
ｎ+ バッファ層２に達するのでパンチスルー型ＩＧＢＴ
と呼ばれるのである。
+ コレクタ層１とその上に積層されたｎ+ バッファ層２
とからなるサブストレート上にエピタキシャル成長によ
り形成される。また、ｐベース領域４は、先ず先に形成
したゲート電極７をマスクとした不純物の導入により形
成され、ｎ+ エミッタ領域５は、図示されていないフォ
トレジストをマスクとしての不純物の導入により形成さ
れる。そして、この素子は所定の電圧をＥ端子−Ｃ端子
間に印加したとき、空乏層がｎベース層３中を広がり、
ｎ+ バッファ層２に達するのでパンチスルー型ＩＧＢＴ
と呼ばれるのである。
【０００５】図１にもう一つの型のＩＧＢＴの基本構造
の断面図を示す。図２のＩＧＢＴとの違いは、ｐ+ コレ
クタ層１上にｎ+ バッファ層２がなく、ｎベース層が接
している点である。このようなＩＧＢＴのｎベース層３
は、浮遊帯溶融（ＦＺ）結晶や磁場中引き上げ（ＭＣ
Ｚ）結晶基板であり、ｐ+ コレクタ層１部分は、その基
板にアクセプタ型不純物をイオン注入し拡散熱処理して
形成される。ｐベース領域４とｎ+ エミッタ領域５の形
成方法は図１と同じである。この素子は、図１のｎ+ バ
ッファ層４が無いため、所定の電圧をＥ端子−Ｃ端子間
に印加したとき、空乏層がｎベース層３中を広がるが、
ｐ+ 基板１には達しないためノンパンチスルー型（以下
ＮＰＴ型と略す）ＩＧＢＴと呼ばれる。
の断面図を示す。図２のＩＧＢＴとの違いは、ｐ+ コレ
クタ層１上にｎ+ バッファ層２がなく、ｎベース層が接
している点である。このようなＩＧＢＴのｎベース層３
は、浮遊帯溶融（ＦＺ）結晶や磁場中引き上げ（ＭＣ
Ｚ）結晶基板であり、ｐ+ コレクタ層１部分は、その基
板にアクセプタ型不純物をイオン注入し拡散熱処理して
形成される。ｐベース領域４とｎ+ エミッタ領域５の形
成方法は図１と同じである。この素子は、図１のｎ+ バ
ッファ層４が無いため、所定の電圧をＥ端子−Ｃ端子間
に印加したとき、空乏層がｎベース層３中を広がるが、
ｐ+ 基板１には達しないためノンパンチスルー型（以下
ＮＰＴ型と略す）ＩＧＢＴと呼ばれる。
【０００６】ＰＴ型ＩＧＢＴのスイッチング動作は、次
のように行う。Ｃ端子に、Ｅ端子に対して正の電圧を印
加した状態で、ゲート電極７にしきい値以上の電圧を印
加すると、ゲート電極７直下のｐベース領域４の表面の
チャネル領域１１にチャネルが形成され、そのチャネル
を通ってｎ+ エミッタ領域５から、電子がｎベース層３
に注入される。ｎ+ バッファ層２とｐ+ コレクタ層１と
の間の接合は、順バイアスされているので、ｎベース層
３に注入された電子電流は、ｎ+ バッファ層２を通過
し、上記の接合を通ってｐ+ コレクタ層１へ流入する。
すると、ｐ+ コレクタ層１からｎ+ バッファ層２および
ｎベース層３へ正孔の注入がおこり、その結果ｎ+ バッ
ファ層２およびスタｎベース層３において伝導度変調が
おこる。すなわち、ｐ+ コレクタ層１、ｎ+ バッファ層
２とｎベース層３、ｐベース領域４をそれぞれエミッ
タ、ベース、コレクタとするｐｎｐトランジスタが動作
し、ｎベース層３に注入された正孔電流がｐベース領域
４に入り、ｎ+ エミッタ領域５の直下を流れて、エミッ
タ電極９へ抜けてＩＧＢＴがオンしたことになる。この
ＩＧＢＴをオフするには、ゲート電極７の電圧を除去す
れば、エミッタ電極９はｐベース領域４とｎ+ エミッタ
領域５とを短絡しているので、ゲート電極７直下のチャ
ネル領域１１に形成されていたチャネルが消滅し、ｎ+
エミッタ領域５からの電子の注入が止まって、ｐ+ コレ
クタ層１、ｎ+ バッファ層２とｎベース層３、ｐベース
領域４およびｎ+ エミッタ領域５からなる四層のサイリ
スタの動作が阻止され、素子をオフできる。ＮＰＴ型Ｉ
ＧＢＴの動作も同様に行われる。
のように行う。Ｃ端子に、Ｅ端子に対して正の電圧を印
加した状態で、ゲート電極７にしきい値以上の電圧を印
加すると、ゲート電極７直下のｐベース領域４の表面の
チャネル領域１１にチャネルが形成され、そのチャネル
を通ってｎ+ エミッタ領域５から、電子がｎベース層３
に注入される。ｎ+ バッファ層２とｐ+ コレクタ層１と
の間の接合は、順バイアスされているので、ｎベース層
３に注入された電子電流は、ｎ+ バッファ層２を通過
し、上記の接合を通ってｐ+ コレクタ層１へ流入する。
すると、ｐ+ コレクタ層１からｎ+ バッファ層２および
ｎベース層３へ正孔の注入がおこり、その結果ｎ+ バッ
ファ層２およびスタｎベース層３において伝導度変調が
おこる。すなわち、ｐ+ コレクタ層１、ｎ+ バッファ層
２とｎベース層３、ｐベース領域４をそれぞれエミッ
タ、ベース、コレクタとするｐｎｐトランジスタが動作
し、ｎベース層３に注入された正孔電流がｐベース領域
４に入り、ｎ+ エミッタ領域５の直下を流れて、エミッ
タ電極９へ抜けてＩＧＢＴがオンしたことになる。この
ＩＧＢＴをオフするには、ゲート電極７の電圧を除去す
れば、エミッタ電極９はｐベース領域４とｎ+ エミッタ
領域５とを短絡しているので、ゲート電極７直下のチャ
ネル領域１１に形成されていたチャネルが消滅し、ｎ+
エミッタ領域５からの電子の注入が止まって、ｐ+ コレ
クタ層１、ｎ+ バッファ層２とｎベース層３、ｐベース
領域４およびｎ+ エミッタ領域５からなる四層のサイリ
スタの動作が阻止され、素子をオフできる。ＮＰＴ型Ｉ
ＧＢＴの動作も同様に行われる。
【０００７】ＰＴ型ＩＧＢＴは、一般にｎベース層が薄
くできるので、スイッチング特性は優秀である。しか
し、高耐圧の素子では必要なｎベース層３の厚さが厚く
なり、その厚いｎベース層３をエピタキシャル成長によ
り形成するのが困難になる。従って、厚いエピタキシャ
ル層を形成したウェハの価格は高く、その結果素子の価
格は高くならざるを得ない。
くできるので、スイッチング特性は優秀である。しか
し、高耐圧の素子では必要なｎベース層３の厚さが厚く
なり、その厚いｎベース層３をエピタキシャル成長によ
り形成するのが困難になる。従って、厚いエピタキシャ
ル層を形成したウェハの価格は高く、その結果素子の価
格は高くならざるを得ない。
【０００８】これに対し、ＦＺ、ＭＣＺウェハを用いた
ＮＰＴ型ＩＧＢＴは、ウェハの厚さが厚くなってもウェ
ハの価格がそれほど高くならない。従って、素子の価格
が低く抑えられ、また、素子の耐量も向上も望めるの
で、特に高耐圧の素子では、ＮＰＴ型の構造が適してい
ると考えられる。
ＮＰＴ型ＩＧＢＴは、ウェハの厚さが厚くなってもウェ
ハの価格がそれほど高くならない。従って、素子の価格
が低く抑えられ、また、素子の耐量も向上も望めるの
で、特に高耐圧の素子では、ＮＰＴ型の構造が適してい
ると考えられる。
【０００９】
【発明が解決しようとする課題】従来ＮＰＴ型ＩＧＢＴ
においても、例えば１０μｍ以上の十分な厚さをもった
ｐ+ コレクタ層１を形成したのち、オン電圧とターンオ
フ時間の調節のため、電子線照射などのライフタイムキ
ラーの導入を行っていた。しかし、ライフタイムキラー
による制御を行わなくても、ＮＰＴ型ＩＧＢＴのオン電
圧はチャンネル領域１１におけるチャネル長およびｐ+
コレクタ層１の不純物濃度によって調節できることが分
かった。
においても、例えば１０μｍ以上の十分な厚さをもった
ｐ+ コレクタ層１を形成したのち、オン電圧とターンオ
フ時間の調節のため、電子線照射などのライフタイムキ
ラーの導入を行っていた。しかし、ライフタイムキラー
による制御を行わなくても、ＮＰＴ型ＩＧＢＴのオン電
圧はチャンネル領域１１におけるチャネル長およびｐ+
コレクタ層１の不純物濃度によって調節できることが分
かった。
【００１０】ｐ+ コレクタ層１の不純物濃度を高くする
と、オン電圧が小さくなり、ターンオフ時間は長くな
る。逆に、ｐ+ コレクタ層の不純物濃度を低くすると、
オン電圧が大きくなり、ターンオフ時間が短くなる。こ
のトレードオフの兼ね合いで、ｐ+ コレクタ層の不純物
濃度をきめる必要がある。また、ＮＰＴ型ＩＧＢＴは、
目的とする耐圧に応じて、使用するシリコンウェハの厚
さが変わるため、耐圧に応じた、すなわちシリコンウェ
ハの仕様に応じたｐ+ コレクタ層１の不純物濃度を検討
しなければならない。特に、１７００Ｖ以上といった高
耐圧を必要とする素子は、シリコンウェハが厚くなるた
め、不純物濃度の検討は一層重要である。
と、オン電圧が小さくなり、ターンオフ時間は長くな
る。逆に、ｐ+ コレクタ層の不純物濃度を低くすると、
オン電圧が大きくなり、ターンオフ時間が短くなる。こ
のトレードオフの兼ね合いで、ｐ+ コレクタ層の不純物
濃度をきめる必要がある。また、ＮＰＴ型ＩＧＢＴは、
目的とする耐圧に応じて、使用するシリコンウェハの厚
さが変わるため、耐圧に応じた、すなわちシリコンウェ
ハの仕様に応じたｐ+ コレクタ層１の不純物濃度を検討
しなければならない。特に、１７００Ｖ以上といった高
耐圧を必要とする素子は、シリコンウェハが厚くなるた
め、不純物濃度の検討は一層重要である。
【００１１】以上の問題に鑑み、本発明の目的は、高耐
圧素子で、オン電圧が低く、かつ、ターンオフ時間の短
いＮＰＴ型ＩＧＢＴ素子を得るためのｐ+ コレクタ層の
条件を決定することにある。
圧素子で、オン電圧が低く、かつ、ターンオフ時間の短
いＮＰＴ型ＩＧＢＴ素子を得るためのｐ+ コレクタ層の
条件を決定することにある。
【００１２】
【課題を解決するための手段】ＮＰＴ型ＩＧＢＴのｐ+
コレクタ層の不純物濃度を変えるため、ホウ素イオンの
注入による注入量を変えた。すなわち、第一導電型の半
導体基板の一方の主面の表面層の一部に選択的に形成さ
れた第二導電型ベース領域と、その第二導電型ベース領
域の表面層に選択的に形成された第一導電型エミッタ領
域と、前記半導体基板と第一導電型エミッタ領域に挟ま
れた第二導電型ベース領域の表面上にゲート絶縁膜を介
して設けられたゲート電極と、前記第二導電型ベース領
域と第一導電型エミッタ領域の表面に共通に接触するエ
ミッタ電極と、半導体基板の他の主面に形成された第二
導電型コレクタ層と、そのコレクタ層の表面上に設けら
れたコレクタ電極とを有するものにおいて、第二導電型
コレクタ層の不純物原子の総量が、１×１０14〜１×１
０15ｃｍ-2であるものとする。
コレクタ層の不純物濃度を変えるため、ホウ素イオンの
注入による注入量を変えた。すなわち、第一導電型の半
導体基板の一方の主面の表面層の一部に選択的に形成さ
れた第二導電型ベース領域と、その第二導電型ベース領
域の表面層に選択的に形成された第一導電型エミッタ領
域と、前記半導体基板と第一導電型エミッタ領域に挟ま
れた第二導電型ベース領域の表面上にゲート絶縁膜を介
して設けられたゲート電極と、前記第二導電型ベース領
域と第一導電型エミッタ領域の表面に共通に接触するエ
ミッタ電極と、半導体基板の他の主面に形成された第二
導電型コレクタ層と、そのコレクタ層の表面上に設けら
れたコレクタ電極とを有するものにおいて、第二導電型
コレクタ層の不純物原子の総量が、１×１０14〜１×１
０15ｃｍ-2であるものとする。
【００１３】更に、望ましくは、前記第二導電型コレク
タ層の不純物原子の総量を５×１０ 14〜１×１０15ｃｍ
-2とする。第二導電型コレクタ層内の不純物の分布とし
ては、最高不純物濃度が１×１０ 19〜５×１０20ｃｍ-3
で、厚さが０．１〜１μｍであるのがよい。特に、第二
導電型コレクタ層の不純物がホウ素とするのがよい。
タ層の不純物原子の総量を５×１０ 14〜１×１０15ｃｍ
-2とする。第二導電型コレクタ層内の不純物の分布とし
ては、最高不純物濃度が１×１０ 19〜５×１０20ｃｍ-3
で、厚さが０．１〜１μｍであるのがよい。特に、第二
導電型コレクタ層の不純物がホウ素とするのがよい。
【００１４】そのために、コレクタ層の形成を、１×１
０14〜１×１０15ｃｍ-2のドーズ量のホウ素のイオン注
入で行えば良い。
０14〜１×１０15ｃｍ-2のドーズ量のホウ素のイオン注
入で行えば良い。
【００１５】
【作用】上記範囲に不純物の注入量を最適化することに
より、第二導電型コレクタ層からのキャリアの注入量を
制御し、かつイオン注入時の結晶欠陥をライフタイムキ
ラーとして利用し、高耐圧仕様の厚いシリコンウェハを
用いたＮＰＴ型ＩＧＢＴにおいても、大電流での低いオ
ン電圧と、ＰＴ型ＩＧＢＴと同じレベルの短いターンオ
フ時間、低いターンオン損失をもった素子を得ることが
できる。
より、第二導電型コレクタ層からのキャリアの注入量を
制御し、かつイオン注入時の結晶欠陥をライフタイムキ
ラーとして利用し、高耐圧仕様の厚いシリコンウェハを
用いたＮＰＴ型ＩＧＢＴにおいても、大電流での低いオ
ン電圧と、ＰＴ型ＩＧＢＴと同じレベルの短いターンオ
フ時間、低いターンオン損失をもった素子を得ることが
できる。
【００１６】
【実施例】以下に、図３と共通の部分に同一の符号を付
した図を引用して、本発明の実施例について述べる。図
１に、本発明の実施例として１７００Ｖ以上といった高
耐圧仕様のＮＰＴ型ＩＧＢＴの部分断面図を示す。図３
の従来例と異なる点は、ｐ+ コレクタ層１の形成時のホ
ウ素イオンの注入量を最適化した点にある。
した図を引用して、本発明の実施例について述べる。図
１に、本発明の実施例として１７００Ｖ以上といった高
耐圧仕様のＮＰＴ型ＩＧＢＴの部分断面図を示す。図３
の従来例と異なる点は、ｐ+ コレクタ層１の形成時のホ
ウ素イオンの注入量を最適化した点にある。
【００１７】すなわち、ＦＺまたはＭＣＺウェハからな
るｎベース層３の一方の側の表面層に選択的にｐベース
領域４が形成されており、そのｐベース領域４内に選択
的にｎ+ エミッタ領域５が形成されていて、ｐベース領
域４のｎベース層３とｎ+ エミッタ領域５とに挟まれた
チャネル領域１１の表面上に、ゲート酸化膜６を介して
多結晶シリコンからなりＧ端子に接続されるゲート電極
７が設けられていることと、ｎベース層３のｐベース領
域４を形成した側と反対側にｐ+ コレクタ層１が形成さ
れ、さらにそのｐ+ コレクタ層１の表面にコレクタ電極
８が、ｎ+ エミッタ領域５とｐベース領域４に共通に接
触しＳ端子に接続されるソース電極９がそれぞれ設けら
れていることは、従来例と同じである。
るｎベース層３の一方の側の表面層に選択的にｐベース
領域４が形成されており、そのｐベース領域４内に選択
的にｎ+ エミッタ領域５が形成されていて、ｐベース領
域４のｎベース層３とｎ+ エミッタ領域５とに挟まれた
チャネル領域１１の表面上に、ゲート酸化膜６を介して
多結晶シリコンからなりＧ端子に接続されるゲート電極
７が設けられていることと、ｎベース層３のｐベース領
域４を形成した側と反対側にｐ+ コレクタ層１が形成さ
れ、さらにそのｐ+ コレクタ層１の表面にコレクタ電極
８が、ｎ+ エミッタ領域５とｐベース領域４に共通に接
触しＳ端子に接続されるソース電極９がそれぞれ設けら
れていることは、従来例と同じである。
【００１８】このようなＩＧＢＴは、次のような工程で
製造される。まず、ｎベース層３となるＦＺ基板の表面
にゲート酸化膜６を形成し、続いて多結晶シリコンを堆
積した後、フォトエッチング技術によって、ゲート電極
７を形成する。そのゲート電極７およびゲート酸化膜６
をマスクとして、ｎベース層３に選択的にホウ素をイオ
ン注入してｐベース領域４を形成する。ｐベース領域４
の表面層の一部に選択的にドナー型不純物を導入してｎ
+ エミッタ領域５を形成する。ゲート電極７の上に、燐
ガラス（ＰＳＧ）を堆積して絶縁膜１０とした後、表面
にアルミニウムとシリコンとの合金を蒸着してエミッタ
電極９とする。次に、裏面側にホウ素イオンの注入によ
りｐ+ コレクタ層１を形成する。最後にｐ+ コレクタ層
１の表面にコレクタ電極８を形成して完成する。
製造される。まず、ｎベース層３となるＦＺ基板の表面
にゲート酸化膜６を形成し、続いて多結晶シリコンを堆
積した後、フォトエッチング技術によって、ゲート電極
７を形成する。そのゲート電極７およびゲート酸化膜６
をマスクとして、ｎベース層３に選択的にホウ素をイオ
ン注入してｐベース領域４を形成する。ｐベース領域４
の表面層の一部に選択的にドナー型不純物を導入してｎ
+ エミッタ領域５を形成する。ゲート電極７の上に、燐
ガラス（ＰＳＧ）を堆積して絶縁膜１０とした後、表面
にアルミニウムとシリコンとの合金を蒸着してエミッタ
電極９とする。次に、裏面側にホウ素イオンの注入によ
りｐ+ コレクタ層１を形成する。最後にｐ+ コレクタ層
１の表面にコレクタ電極８を形成して完成する。
【００１９】ここで、図３に示したｐ+ コレクタ層１を
形成する条件として、加速電圧は５０ｋｅＶ、ホウ素イ
オンドーズ量を５×１０14ｃｍ-2としたところ、最高濃
度が５×１０19ｃｍ-3、厚さは約０．３μｍであった。
図４は、ホウ素イオンの注入量を変えた時のホウ素イオ
ン注入量とオン電圧の関係を図示したものである。オン
電圧は高温の方が高くなるので高温のみの結果を示す。
形成する条件として、加速電圧は５０ｋｅＶ、ホウ素イ
オンドーズ量を５×１０14ｃｍ-2としたところ、最高濃
度が５×１０19ｃｍ-3、厚さは約０．３μｍであった。
図４は、ホウ素イオンの注入量を変えた時のホウ素イオ
ン注入量とオン電圧の関係を図示したものである。オン
電圧は高温の方が高くなるので高温のみの結果を示す。
【００２０】ホウ素イオン注入量が１×１０12〜１×１
０13ｃｍ-2の範囲では、オン電圧が６Ｖ以上と大きく、
実用には適さない。ホウ素イオン注入量が１×１０14ｃ
ｍ-2になると、オン電圧が４．５Ｖ、１×１０15ｃｍ-2
では、３．５Ｖと低くなることが分かる。注入されたホ
ウ素イオンが少ないと、ｐ+ コレクタ層１からｎベース
層２への正孔の注入量が少なくなるためと考えられる。
０13ｃｍ-2の範囲では、オン電圧が６Ｖ以上と大きく、
実用には適さない。ホウ素イオン注入量が１×１０14ｃ
ｍ-2になると、オン電圧が４．５Ｖ、１×１０15ｃｍ-2
では、３．５Ｖと低くなることが分かる。注入されたホ
ウ素イオンが少ないと、ｐ+ コレクタ層１からｎベース
層２への正孔の注入量が少なくなるためと考えられる。
【００２１】以上の結果から、オン電圧から見ると、１
７００Ｖ以上といった高耐圧仕様のＩＧＢＴでは、ｐ+
コレクタ層１の形成時のホウ素イオン注入量は、１×１
０14ｃｍ-2以上が必要ということになる。更に、１×１
０14ｃｍ-2でオン電圧が４．５Ｖという値は若干高めで
あるため、望ましくは、５×１０14ｃｍ-2以上のホウ素
イオン注入量が必要と考えられる。
７００Ｖ以上といった高耐圧仕様のＩＧＢＴでは、ｐ+
コレクタ層１の形成時のホウ素イオン注入量は、１×１
０14ｃｍ-2以上が必要ということになる。更に、１×１
０14ｃｍ-2でオン電圧が４．５Ｖという値は若干高めで
あるため、望ましくは、５×１０14ｃｍ-2以上のホウ素
イオン注入量が必要と考えられる。
【００２２】ホウ素のイオン注入においては、注入され
た原子は殆ど全部イオン化するので、ドーズ量はそのま
ま単位面積当たりの不純物原子総量にあたると考えてよ
い。従って、上の値がそのまま最適な不純物原子の総量
となる。図５は、同じく１７００Ｖ以上といった高耐圧
仕様のＮＰＴ型ＩＧＢＴにおけるホウ素イオン注入量と
ターンオフ損失の関係を図示したものである。
た原子は殆ど全部イオン化するので、ドーズ量はそのま
ま単位面積当たりの不純物原子総量にあたると考えてよ
い。従って、上の値がそのまま最適な不純物原子の総量
となる。図５は、同じく１７００Ｖ以上といった高耐圧
仕様のＮＰＴ型ＩＧＢＴにおけるホウ素イオン注入量と
ターンオフ損失の関係を図示したものである。
【００２３】ホウ素イオン注入量が５×１０15より多い
範囲では、ターンオフ損失が７０ミリジュール（ｍＪ）
以上と大きく、実用には適さない。ホウ素イオン注入量
が１×１０15ｃｍ-2になると、ターンオフ損失が６０ｍ
Ｊ、１×１０14ｃｍ-2では約４０ｍＪと低くなることが
分かる。図５のターンオフ損失についての結果から見る
と、ｐ+ コレクタ層１の形成時のホウ素イオン注入量
は、５×１０15ｃｍ-2以下が望ましいということにな
る。更に望ましくは、１×１０15ｃｍ-2以下のホウ素イ
オン注入量が良い。そして、先に述べたように、この最
適なイオン注入量はｐ+ コレクタ層１の最適な不純物原
子総量となる。
範囲では、ターンオフ損失が７０ミリジュール（ｍＪ）
以上と大きく、実用には適さない。ホウ素イオン注入量
が１×１０15ｃｍ-2になると、ターンオフ損失が６０ｍ
Ｊ、１×１０14ｃｍ-2では約４０ｍＪと低くなることが
分かる。図５のターンオフ損失についての結果から見る
と、ｐ+ コレクタ層１の形成時のホウ素イオン注入量
は、５×１０15ｃｍ-2以下が望ましいということにな
る。更に望ましくは、１×１０15ｃｍ-2以下のホウ素イ
オン注入量が良い。そして、先に述べたように、この最
適なイオン注入量はｐ+ コレクタ層１の最適な不純物原
子総量となる。
【００２４】すなわち、１７００Ｖ以上の耐圧仕様のシ
リコンウェハを用いたＮＰＴ型ＩＧＢＴの場合、ｐ+ コ
レクタ層１のホウ素原子総量を、１×１０14〜５×１０
15ｃｍ-2の範囲とするのが適当である。。更に望ましく
は、５×１０14〜１×１０15ｃｍ-2とするのが最適と言
える。また、上記のｐ+ コレクタ層１の適当な不純物原
子の総量の範囲を同層の不純物濃度と厚さに換算する
と、最高濃度は１×１０19〜５×１０20ｃｍ-3で、厚さ
は０．３〜０．５μｍとなった。加速電圧を１００ｋｅ
Ｖにしても、不純物原子の進入深さが、少し大きくなっ
ただけで、特性は余り変わらなかったが、余り厚さが厚
くなると、正孔の注入効率が変わるので、０．１〜１μ
ｍが適当であることが分かった。
リコンウェハを用いたＮＰＴ型ＩＧＢＴの場合、ｐ+ コ
レクタ層１のホウ素原子総量を、１×１０14〜５×１０
15ｃｍ-2の範囲とするのが適当である。。更に望ましく
は、５×１０14〜１×１０15ｃｍ-2とするのが最適と言
える。また、上記のｐ+ コレクタ層１の適当な不純物原
子の総量の範囲を同層の不純物濃度と厚さに換算する
と、最高濃度は１×１０19〜５×１０20ｃｍ-3で、厚さ
は０．３〜０．５μｍとなった。加速電圧を１００ｋｅ
Ｖにしても、不純物原子の進入深さが、少し大きくなっ
ただけで、特性は余り変わらなかったが、余り厚さが厚
くなると、正孔の注入効率が変わるので、０．１〜１μ
ｍが適当であることが分かった。
【００２５】上記のようなｐ+ コレクタ層１の実現のた
めには、ｐ+ コレクタ層１のホウ素イオン注入量を、１
×１０14〜５×１０15ｃｍ-2の範囲とするのが適当であ
る。更に望ましくは、５×１０14〜１×１０15ｃｍ-2と
するのが最適と言える。図６は、オン電圧とターンオフ
損失のトレードオフの関係を示した図である。１×１０
12から１×１０15ｃｍ-2の注入量までの実験値を、△、
▲、□、○、●の順に記号を変えて示した。図には、二
種類のエピタキシャルウェハ製ＰＴ型ＩＧＢＴのトレー
ドオフの関係を同時に示した。注意が必要なのは、ＰＴ
型ＩＧＢＴが裏面ｐ+ コレクタ層１と電極とのコンタク
ト金属がチタンであるのに対し、ＮＰＴ型ＩＧＢＴはア
ルミニウムを用いており、コンタクト性に差がある点で
ある。厳密な解析には両者の差の検討が必要であるが、
簡易な特性比較としてはこのままでもできる。ＮＰＴ型
ＩＧＢＴにおけるオン電圧とターンオフ損失の関係は、
ＰＴ型ＩＧＢＴにおける同じ関係の範囲内にあることが
分かる。すなわち、ＮＰＴ型ＩＧＢＴのオン電圧とター
ンオフ損失のトレードオフの関係は、ＰＴ型ＩＧＢＴの
それより劣ることはない。
めには、ｐ+ コレクタ層１のホウ素イオン注入量を、１
×１０14〜５×１０15ｃｍ-2の範囲とするのが適当であ
る。更に望ましくは、５×１０14〜１×１０15ｃｍ-2と
するのが最適と言える。図６は、オン電圧とターンオフ
損失のトレードオフの関係を示した図である。１×１０
12から１×１０15ｃｍ-2の注入量までの実験値を、△、
▲、□、○、●の順に記号を変えて示した。図には、二
種類のエピタキシャルウェハ製ＰＴ型ＩＧＢＴのトレー
ドオフの関係を同時に示した。注意が必要なのは、ＰＴ
型ＩＧＢＴが裏面ｐ+ コレクタ層１と電極とのコンタク
ト金属がチタンであるのに対し、ＮＰＴ型ＩＧＢＴはア
ルミニウムを用いており、コンタクト性に差がある点で
ある。厳密な解析には両者の差の検討が必要であるが、
簡易な特性比較としてはこのままでもできる。ＮＰＴ型
ＩＧＢＴにおけるオン電圧とターンオフ損失の関係は、
ＰＴ型ＩＧＢＴにおける同じ関係の範囲内にあることが
分かる。すなわち、ＮＰＴ型ＩＧＢＴのオン電圧とター
ンオフ損失のトレードオフの関係は、ＰＴ型ＩＧＢＴの
それより劣ることはない。
【００２６】そしてホウ素イオン注入量が１×１０12〜
１×１０13ｃｍ-2の範囲では、ターンオフ損失は低く抑
えられているが、前述の如くオン電圧が高く、実用には
適さない。一方ホウ素イオン注入量を高くし過ぎると、
ターンオフ損失が増し、テール電流も増してくるので特
性上よくはない。上記のようなｐ+ コレクタ層１の実現
のためには、ｐ+ コレクタ層１のホウ素イオン注入量
を、１×１０14〜５×１０15ｃｍ-2の範囲とするのが適
当である。更に望ましくは、５×１０14〜１×１０15ｃ
ｍ-2とするのが最適であることが、この図からもわか
る。
１×１０13ｃｍ-2の範囲では、ターンオフ損失は低く抑
えられているが、前述の如くオン電圧が高く、実用には
適さない。一方ホウ素イオン注入量を高くし過ぎると、
ターンオフ損失が増し、テール電流も増してくるので特
性上よくはない。上記のようなｐ+ コレクタ層１の実現
のためには、ｐ+ コレクタ層１のホウ素イオン注入量
を、１×１０14〜５×１０15ｃｍ-2の範囲とするのが適
当である。更に望ましくは、５×１０14〜１×１０15ｃ
ｍ-2とするのが最適であることが、この図からもわか
る。
【００２７】使用したＦＺウェハは、従来ＰＴ型ＩＧＢ
Ｔに用いたエピタキシャルウェハに比べ、安価なだけで
なく、結晶の完全性が高いため、それから形成した半導
体素子の破壊耐量が大きくなる点も有利である。また、
ｐ+ コレクタ層１の形成がイオン注入だけで行われるの
で、従来のような厚い拡散層のための高温の熱処理やラ
イフタイムキラーの導入工程が不要になり、工程が短縮
できると共に、非常に制御がし易いという特長もある。
Ｔに用いたエピタキシャルウェハに比べ、安価なだけで
なく、結晶の完全性が高いため、それから形成した半導
体素子の破壊耐量が大きくなる点も有利である。また、
ｐ+ コレクタ層１の形成がイオン注入だけで行われるの
で、従来のような厚い拡散層のための高温の熱処理やラ
イフタイムキラーの導入工程が不要になり、工程が短縮
できると共に、非常に制御がし易いという特長もある。
【００２８】
【発明の効果】以上に述べたように、本発明によれば、
高耐圧仕様のＮＰＴ型ＩＧＢＴにおいて、第二導電型コ
レクタ層の不純物原子総量を、１×１０14〜５×１０15
ｃｍ-2の範囲とすることにより、最適な正孔注入量とな
り、低いオン電圧と少ないターンオフ損失とを実現で
き、高価なエピタキシャルウェハを用いたＰＴ型ＩＧＢ
Ｔと同等のトレードオフとなるＮＰＴ型ＩＧＢＴを得る
ことができる。
高耐圧仕様のＮＰＴ型ＩＧＢＴにおいて、第二導電型コ
レクタ層の不純物原子総量を、１×１０14〜５×１０15
ｃｍ-2の範囲とすることにより、最適な正孔注入量とな
り、低いオン電圧と少ないターンオフ損失とを実現で
き、高価なエピタキシャルウェハを用いたＰＴ型ＩＧＢ
Ｔと同等のトレードオフとなるＮＰＴ型ＩＧＢＴを得る
ことができる。
【００２９】特に、結晶の完全性が高いＦＺウェハやＭ
ＣＺウェハを使うことにより、高破壊耐量の素子が得ら
れる。しかも、イオン注入だけですむので、プロセスも
容易であり、特に高耐圧、大容量ＩＧＢＴの実用化に益
する点が大である。
ＣＺウェハを使うことにより、高破壊耐量の素子が得ら
れる。しかも、イオン注入だけですむので、プロセスも
容易であり、特に高耐圧、大容量ＩＧＢＴの実用化に益
する点が大である。
【図１】本発明の実施例のＩＧＢＴの部分断面図
【図２】従来のＰＴ型ＩＧＢＴの部分断面図
【図３】従来のＮＰＴ型ＩＧＢＴの部分断面図
【図４】ホウ素イオン注入量とオン電圧の関係を示す図
【図５】オン電圧とターンオフ損失との関係を示す図
【図６】オン電圧とターンオフ損失のトレードオフの関
係を示す図
係を示す図
１ ｐ+ コレクタ層 ２ ｎ+ バッファ層 ３ ｎベース層 ４ ｐベース領域 ５ ｎ+ エミッタ領域 ６ ゲート酸化膜 ７ ゲート電極 ８ コレクタ電極 ９ エミッタ電極 １０ 絶縁膜 １１ チャネル領域
Claims (5)
- 【請求項１】第一導電型の半導体基板の一方の主面の表
面層の一部に選択的に形成された第二導電型ベース領域
と、その第二導電型ベース領域の表面層に選択的に形成
された第一導電型エミッタ領域と、前記半導体基板と第
一導電型エミッタ領域にはさまれた第二導電型ベース領
域の表面上にゲート絶縁膜を介して設けられたゲート電
極と、前記第二導電型ベース領域と第一導電型エミッタ
領域の表面に共通に接触するエミッタ電極と、半導体基
板の他方の主面に形成された第二導電型コレクタ層と、
そのコレクタ層の表面上に設けられたコレクタ電極とを
有するものにおいて、コレクタ層の不純物原子の総量が
１×１０14〜５×１０15ｃｍ-2であることを特徴とする
絶縁ゲートバイポーラトランジスタ。 - 【請求項２】前記第二導電型コレクタ層の不純物原子の
総量が５×１０14〜１×１０15ｃｍ-2であることを特徴
とする請求項１に記載の絶縁ゲートバイポーラトランジ
スタ。 - 【請求項３】前記第二導電型コレクタ層の最高不純物濃
度が１×１０19〜５×１０20ｃｍ-3で、厚さが０．１〜
１μｍであることを特徴とする請求項１または２に記載
の絶縁ゲートバイポーラトランジスタ。 - 【請求項４】第二導電型コレクタ層の不純物がホウ素で
あることを特徴とする請求項１ないし３のいずれかに記
載の絶縁ゲートバイポーラトランジスタ。 - 【請求項５】前記第二導電型コレクタ層の形成を、１×
１０14〜５×１０15ｃｍ-2のドーズ量のイオン注入で行
うことを特徴とする請求項１ないし４のいずれかに記載
の絶縁ゲートバイポーラトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10635294A JPH07321304A (ja) | 1994-05-20 | 1994-05-20 | 絶縁ゲートバイポーラトランジスタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10635294A JPH07321304A (ja) | 1994-05-20 | 1994-05-20 | 絶縁ゲートバイポーラトランジスタおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07321304A true JPH07321304A (ja) | 1995-12-08 |
Family
ID=14431394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10635294A Pending JPH07321304A (ja) | 1994-05-20 | 1994-05-20 | 絶縁ゲートバイポーラトランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07321304A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002299346A (ja) * | 2001-04-02 | 2002-10-11 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
| US6815767B2 (en) | 2001-02-01 | 2004-11-09 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate transistor |
| JP2012069983A (ja) * | 2011-11-21 | 2012-04-05 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
| JP2012165018A (ja) * | 2012-04-27 | 2012-08-30 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2012238715A (ja) * | 2011-05-11 | 2012-12-06 | Mitsubishi Electric Corp | 半導体装置及び半導体素子 |
-
1994
- 1994-05-20 JP JP10635294A patent/JPH07321304A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6815767B2 (en) | 2001-02-01 | 2004-11-09 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate transistor |
| US7250345B2 (en) | 2001-02-01 | 2007-07-31 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate transistor |
| US7560771B2 (en) | 2001-02-01 | 2009-07-14 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate transistor |
| JP2002299346A (ja) * | 2001-04-02 | 2002-10-11 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
| JP2012238715A (ja) * | 2011-05-11 | 2012-12-06 | Mitsubishi Electric Corp | 半導体装置及び半導体素子 |
| US8994147B2 (en) | 2011-05-11 | 2015-03-31 | Mitsubishi Electric Corporation | Semiconductor device and semiconductor element |
| DE102012203595B4 (de) * | 2011-05-11 | 2016-03-10 | Mitsubishi Electric Corporation | Halbleitervorrichtung und Halbleiterelement |
| JP2012069983A (ja) * | 2011-11-21 | 2012-04-05 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
| JP2012165018A (ja) * | 2012-04-27 | 2012-08-30 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6168981B1 (en) | Method and apparatus for the localized reduction of the lifetime of charge carriers, particularly in integrated electronic devices | |
| JP3684962B2 (ja) | 半導体装置の製造方法 | |
| JP2002305304A (ja) | 電力用半導体装置 | |
| US5541122A (en) | Method of fabricating an insulated-gate bipolar transistor | |
| US5444271A (en) | Conductivity-modulated semiconductor device with high breakdown voltage | |
| JPH1154519A (ja) | 半導体装置およびその製造方法 | |
| KR950014279B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2001326353A (ja) | 半導体装置 | |
| US6762080B2 (en) | Method of manufacturing a semiconductor device having a cathode and an anode from a wafer | |
| US5838027A (en) | Semiconductor device and a method for manufacturing the same | |
| US6774407B2 (en) | Semiconductor device with a suppressed increase in turned-on resistance and an improved turn-off response | |
| JP2002261281A (ja) | 絶縁ゲートバイポーラトランジスタの製造方法 | |
| EP0752724A2 (en) | Method of forming an alloyed drain field effect transistor and device formed | |
| JPH1140808A (ja) | 半導体装置およびその製造方法 | |
| JPH04274368A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP4904612B2 (ja) | Ｉｇｂｔ | |
| US8314002B2 (en) | Semiconductor device having increased switching speed | |
| JPH07321304A (ja) | 絶縁ゲートバイポーラトランジスタおよびその製造方法 | |
| WO2000031800A1 (fr) | Dispositif a semiconducteur et son procede de fabrication | |
| JPH09260662A (ja) | 絶縁ゲートバイポーラトランジスタ | |
| JPH01162368A (ja) | 半導体装置 | |
| JP2002359373A (ja) | 半導体装置及びその製造方法 | |
| JPH0982955A (ja) | 半導体装置の製法 | |
| JPH0671078B2 (ja) | 半導体装置 | |
| JPH03166766A (ja) | 絶縁ゲート型バイポーラトランジスタおよびその製造方法 |