JPH0644619B2 - 光電変換装置 - Google Patents

光電変換装置

Info

Publication number
JPH0644619B2
JPH0644619B2 JP61168286A JP16828686A JPH0644619B2 JP H0644619 B2 JPH0644619 B2 JP H0644619B2 JP 61168286 A JP61168286 A JP 61168286A JP 16828686 A JP16828686 A JP 16828686A JP H0644619 B2 JPH0644619 B2 JP H0644619B2
Authority
JP
Japan
Prior art keywords
potential
base
electrode region
region
mos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61168286A
Other languages
English (en)
Other versions
JPS6324664A (ja
Inventor
信義 田中
佳夫 中村
成利 須川
逸男 大図
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP61168286A priority Critical patent/JPH0644619B2/ja
Priority to US07/073,220 priority patent/US4810896A/en
Priority to CA000542160A priority patent/CA1278079C/en
Priority to EP87306360A priority patent/EP0253678B1/en
Priority to DE3752221T priority patent/DE3752221T2/de
Priority to AT87306360T priority patent/ATE172056T1/de
Priority to ES87306360T priority patent/ES2120941T3/es
Publication of JPS6324664A publication Critical patent/JPS6324664A/ja
Publication of JPH0644619B2 publication Critical patent/JPH0644619B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
    • H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
    • H04N3/1581—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation using linear image-sensor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14681—Bipolar transistor imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/701—Line sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/7795—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
    • H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
    • H04N3/1506—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation with addressing of the image-sensor elements
    • H04N3/1512—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation with addressing of the image-sensor elements for MOS image-sensors, e.g. MOS-CCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Optical Head (AREA)
  • Glass Compositions (AREA)
  • Amplifiers (AREA)
  • Facsimile Heads (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)

Description

【発明の詳細な説明】 〔発明の目的〕 本発明はフォトトランジスタを用いた光電変換装置に関
し、特に光電変換特性および残像特性の改善と、固定パ
ターン。ノイズの低減を図った光電変換装置に関する。
〔従来の技術〕
従来光電変換装置として例えば特開昭６０−１２５７９
号公報〜特開昭６０−１２７６５号公報に記載されてい
るようなものがある。第１３図（Ａ）は、かかる公報に
開示されている光電変換装置の平面図、第１３図（Ｂ）
は、そのＩ−Ｉ線断面図、第１３図（Ｃ）は、その等価
回路図である。
各図において、ｎシリコン基板１０１上に光電変換セル
が形成されており、各光電変換セルはＳｉＯ２，Ｓｉ３
Ｎ４、又はポリシリコン等より成る素子分離領域１０２
によって隣接する光電変換セルから電気的に絶縁されて
いる。
各光電変換セルは次のような構成を有する。エピタキシ
ャル技術等で形成される不純物濃度の低いｎ−領域１０
３上にはｐタイプの不純物をドーピングすることでｐ領
域１０４が形成され、ｐ領域１０４には不純物拡散技術
又はイオン注入技術等によってｎ＋領域１０５は、各々
バイポーラトランジスタのベースおよびエミツタとして
機能する。
このように各領域が形成されたｎ−領域１０３上には酸
化膜１０６が形成され、酸化膜１０６上に所定の面積を
有するキヤパシタ電極１０７が形成されている。キヤパ
シタ電極１０７は酸化膜１０６を挟んでｐ領域１０４と
対向しキヤパシタＣｏｘを形成する。このキヤパシタ電
極１０７にパルス電圧が印加されることで、浮遊状態に
なされたｐ領域１０４の電位が制御される。
その他に、ｎ＋領域１０５に接続されたエミツタ電極１
０８、エミツタ電極１０８から信号を外部へ読出す配線
１０９、キヤパシタ電極１０７に接続された配線１１
０、基板１０１の面に不純物濃度の高いｎ＋領域１１
１、およびバイポーラトランジスタのコレクタに電位を
与えるための電極１１２がそれぞれ形成されている。
次に、基本的な動作を説明する。まず、バイポーラトラ
ンジスタのベースであるｐ領域１０４は負電位の初期状
態にあるとする。このｐ領域１０４に光１１３が入射
し、光量に対応したキヤリアがｐ領域１０４に蓄積され
る（蓄積動作）。蓄積された電荷によってベース電位は
変化し、その電位変化によってエミツタ・コレクタ間電
流が制御され、浮遊状状態にしたエミツタ電極１０８か
ら入射光量に対応した電気信号を読出す（読出し動
作）。また、ｐ領域１０４に蓄積されたキヤリアを除去
するには、エミツタ電極１０８を接地し、キヤパシタ電
極１０７にリフレツシユ用正電圧パルスを印加する。こ
の正電圧を印加することでｐ領域１０４はｎ＋領域１０
５に対して順方向にバイアスされ、蓄積されたキヤリア
が除去される。そしてリフレツシユ用パルスが立下がる
と、ｐ領域１０４は負電位の初期状態に復帰する（リフ
レツシユ動作）。以後上記の蓄積、読出し、リフレツシ
ユという各動作が繰り返される。
要するに、ここで提案されている方式は、光入射により
発生したキヤリアを、ベースであるｐ領域１０４に蓄積
し、その蓄積電荷量によってエミツタ電極１０８とコレ
クタ電極１１２との間に流れる電流をコントロールする
ものである。したがって、蓄積されたキヤリアを、各セ
ルの増幅機能により電荷増幅してから読出すわけであ
り、高出力、高感度、さらに低雑音を達成できる。
また、光励起によってベースに蓄積されたキヤリアによ
りベースに発生する電位Ｖｐは、Ｑ／Ｃで与えられる。
ここでＱはベースに蓄積されたキヤリアの電荷量、Ｃは
ベースに接続されている容量である。この式により明白
な様に、高集積化された場合、セル・サイズの縮小と共
にＱもＣも小さくなることになり、光励起により発生す
る電位Ｖｐは、ほぼ一定に保たれることがわかる。した
がって、ここで提案されている方式は、将来の高解像度
化に対しても有利なものであると言える。
ところで、リフレツシユ動作におけるリフレツシユ用正
電圧がキヤパシタ電極１０７に印加されている間のベー
ス電位ＶＢの変化は次式から求めることができる。
ここで、Ｃｂｅはベース・エミツタ間容量、Ｃｂｃはベ
ース・コレクタ間容量、ＩＢはベース電流を各々表わ
す。
第１４図は、リフレツシユ用正電圧が印加されている間
のベース電位ＶＢの時間変化を示すグラフである。
同グラフにおいて、リフレツシユ用正電圧が印加された
時点の初期ベース電位は、蓄積電圧ＶＰの大きさによっ
て異なる。すなわち、初期状態で負電位であったベース
電位が蓄積動作によって蓄積電圧Ｖｐだけ正方向に変化
した状態において、リフレツシユ用正電圧がキヤパシタ
電極１０７に印加されると、初期ベース電位はその蓄積
電圧Ｖｐだけ高くなるからである。
また、同グラフに示すように、初期ベース電位の大きさ
によって初期ベース電位が維持される時間は異なるが、
その時間経過後は初期ベース電位に関係なくベース電位
ＶＢは一律に低下する。したがってリフレツシユ時間ｔ
が十分長ければ、蓄積電圧Ｖｐの大小に関係なくベース
電位ＶＢをほぼ０Ｖにすることができ、リフレツシユ用
パルスが立下がった時点でベース電位ＶＢを初期状態の
所定の負電位に復帰させることができる。
しかしながら、実際は高速動作を達成するためには、リ
フレツシユ時間は限られるため、所定時間ｔ＝ｔ０と
し、ベース電位ＶＢがＶＫとなった時点でリフレツシユ
動作を終了している。このようにベース電位ＶＢに残留
電位が存在しても、リフレツシユ時間ｔ＝ｔ０でベース
電位ＶＢが常に一定のＶＫであれば、リフレツシユ用パ
ルスが立下がった時点でベース電位ＶＢを一定の負電位
に復帰させることができ、その負電位を初期状態とする
ことができる。
〔発明が解決しようとする問題点〕
しかしながら、従来の光電変換装置の方法では、リフレ
ツシユ動作が繰り返されると、残留電位ＶＫが徐々に低
下してしまい、光電変換特性非直線現象及び残留現象が
生起するという問題点を有していた。これを説明する。
第４図において、例えば、高照度セルの初期ベース電位
０．８Ｖ，低照度セルの初期ベース電位が０．４Ｖであ
ったとする。この場合高照度セルのリフレツシユ動作が
行なわれてからのベース電位ＶＢは所定の残留電位ＶＫ
となるが、低照度セルのベース電位ＶＢは残留電位Ｖ１
となり、ＶＫより若干低下する。この状態でリフレツシ
ユパルスが立下がると、低照度セルのベース電位ＶＢは
初期電位である負電位より低下し、この初期電圧よりも
更に低い電位から蓄積、読出し動作を行うことになる。
したがって、低照度状態でリフレツシユ動作が繰返され
ると、ベース電位の残留電位は徐々に低下し、この状態
で高照度状態となっても入射光量に対応した出力より低
い出力しか得ることができない。すなわち、光電変換特
性が非直線となる現象、及び残像現象が現われる。
この原因としては、リフレツシユ動作を繰返すことで、
ベース領域中のキヤリア（正孔）が再結合し不足するこ
とが考えられる。したがって不足したキヤリア（正孔）
を補うことができない低照度状態が続くと光電変換特性
の非直線現象及び残像現象が顕著となるわけである。
また、このような問題を解決する為にリフレツシユ動作
を行う際にベース領域に第１３図（Ｃ）に点線で示した
ＭＯＳトランジスタ１１３を介して第４図に示した初期
ベース電位を発生する端子を接続し、該ＭＯＳトランジ
スタ１１３をＯＮ状態とすることによって、ベース領域
のキヤリアを消滅させる方法も本出願人により提案され
ている。
即ち２つの主電極部と該２つの主電極部間に設けられた
制御電極部とから成る半導体領域と、前記制御電極部の
電位を、浮遊状態として制御するためのキヤパシタを有
し、該キヤパシタを介して浮遊状態にした前記制御電極
部の電位を制御することによって該半導体領域に入射す
る電磁波によって発生したキヤリアを蓄積する光電変換
装置において、前記キヤパシタを介して前記制御電極部
の電位を制御することにより前記キヤリアを消滅させる
制御手段と、該制御手段のキヤリアを消滅させる制御手
段と、該制御手段のキヤリア消滅動作の直前に前記制御
電極部に接続されたスイツチにより前記制御電極部の電
位を一定期間定電位に保つ手段とを具備したことを特徴
とするものが提案されている。
上記において制御電極部に、該制御電極部を一定電位に
導く手段を設け、上記キヤリアの消滅動作開始直前に制
御電極領域を一定の電位にしておくことによりキヤリア
の消滅動作終了時の制御電極部の電位を所望の値にする
ことができる。即ち、従来のような光電変換特性の非直
線性および残像現象が改善される。
しかしながら、前記光電変換装置は光電変換特性非直線
性および残像特性の改善に著しく効果があるが、制御電
極領域上に設けられたキヤパシタによる該制御電極領域
の電位制御のため該キヤパシタ自体に起因する問題点が
依然残ることになる。
即ち、第一に制御電極領域に接続される容量Ｃがキヤパ
シタＣｏｘの分だけ大きいので制御電極領域に発生する
電位Ｖｐを低下させる。第二には、複数個のフオトトラ
ンジスタアレイを構成する場合、キヤパシタＣｏｘ形成
時に導入される寸法的なバラツキが光発生電位Ｖｐのバ
ラツキを招くことになる。
即ちリフレツシユ動作を行う場合リフレツシユ動作後の
ベース領域の電位はキヤパシタＣｏｘ，バイポーラトラ
ンジスタのベースエミツタ間の容量Ｃｂｅ，ベースコレ
クタ間の容量Ｃｂｃ及びＭＯＳトランジスタ１１３のゲ
ートドレイン間の容量Ｃｄｇによって決まる定数Ｋ に依存する。したがってかかるＣｏｘ等の容量が素子に
よってバラツク場合にはリフレツシユ動作後のベース領
域の電位が大きくバラつくことになり、該光電変換セル
を複数並べて用いた場合には、かかるバラツキが固定パ
ターンノイズとして表われるという点で改善の余地があ
った。
更に、第三には、キヤパシタＣｏｘの形成は通常ＭＯＳ
構造となるが、一般的にＳｉＯ２とＳｉの界面の状態は
制御が難しく、また該界面の状態は電界により変化し、
この状態の変化はもう一つのバラツキの発生要因ともな
り得る。
本発明はこのような問題を解決し得る光電変換装置を提
供することを目的としている。
〔問題点を解決する為の手段〕
前記従来の問題点を解決するために本発明の光電変換装
置は、第１導電型の第１主電極領域と、 前記第１導電型と同導電型の第２主電極領域と、 電磁波によって発生したキャリアの蓄積部となる第２導
電型の制御電極領域とで形成されるフォトトランジスタ
と、 前記制御電極領域を選択的に第１の電位と浮遊状態にす
る第１の手段と、 前記第１主電極領域を選択的に第２の電位と浮遊状態に
する第２の手段とを具備し、 前記制御電極領域のキャリアの消去を行うために、第１
の期間に制御電極領域を第１の電位に保った状態で前記
第１の主電極領域を第２の電位または浮遊状態に保ち、
続く第２の期間に前記制御電極領域を浮遊状態に保った
状態で前記第１の主電極領域を第２の電位に保っ制御手
段と、 を有することを特徴とする。
〔作用〕
上記において、本発明の実施例のフオトトランジスタは
制御電極領域に接続されたスイッチと該スイツチを介し
て接続される電圧源と、第二主電極領域に接続されたス
イツチと該スイツチを介して接地線もしくは電圧源とを
含み、これらスイツチによりベースおよびエミツタが制
御される。即ち、ベース電位を制御するためのキヤパシ
タを含まず出力の向上、バラツキの低減等の効果が得ら
れる。
〔実施例〕
以下、本発明の実施例を図面を用いて詳細に説明する。
第１図（Ａ）は本発明よる光電変換装置の一実施例の等
価回路図である。
第１図（Ａ）において、ＮＰＮ型バイポーラトランジス
タ１のＰベース領域３がＰチヤネルＭＯＳトランジスタ
（以下ＭＯＳ ｔｒ）５のドレインに接続されている。
次に、上記構成を有する本実施例の動作を説明する。
まず、蓄積動作において、Ｐベース領域３は正電位の初
期の浮遊状態にあり、エミツタ電極４はゼロ電位の浮遊
状態に、各々設定されている。なおクレクタ電極２は以
後正電位に保持される。また、ＰチヤンネルＭＯＳ ｔ
ｒ５のゲート電極６は正電位にあり、ＰチヤネルＭＯＳ
ｔｒは非導通状態になるように設定されている。この
状態で光が入射し、光量に対応したキヤリア（ここでは
正孔）がＰベース領域３に蓄積される。
本実施例では読出し動作は蓄積動作と同時に進行しＰベ
ース領域３に蓄積されたキヤリアに応じた電気信号が浮
遊状態になされたエミツタ電極４へ読出される。
次にキヤリアの消滅動作において、エミツタ電極４は浮
遊状態、またはエミツタ電極４に接続されたＭＯＳ ｔ
ｒ８を介して接地線を含む定電圧源１０に接続された状
態になし、ＰチヤネルＭＯＳ ｔｒ５のソース電極７は
適当な一定電位例えば２Ｖに設定される。そしてＰチヤ
ネルＭＯＳ ｔｒ５のゲート電極６に負のパルス（第２
図のφＲＥＳ）が印加されると、暗状態または入射光量
が小さい状態でＰベース領域３の電位がソース電極７の
電位よりも低い電位にあった場合には、Ｐベース領域３
中に正孔が注入されたＰベース領域３の電位はソース電
極７に接続された電圧源の値、例えば２Ｖになる。第２
図のＶＢがＰベース領域３の電位を示す。ＶＢＧは電圧
源の値を示す。また入射光量が大きい状態でＰベース領
域３の電位がソース電極７の電位より高い電位にあった
場合には、Ｐベース領域３中に蓄積された正孔の一部が
消去され、Ｐベース領域３の電位はソース電極７の電
位、例えば２Ｖと等しくなる。このときに設定されるソ
ース電極７に接続された電圧源の電位は、次のキヤリア
消滅動作における該キヤリア消滅動作開始時のＰベース
領域３の電位が暗状態においても該キヤリア消滅動作終
了時の残留電位ＶＫよりも十分高くなるように設定され
る。この状態にある期間を第一の期間と呼ぶ。（第２図
のＴ１の時間）。
次に、キヤリア消滅動作において、エミツタ電極４は該
エミツタ電極に接続されたＭＯＳ ｔｒ８を介して、前
記ソース電極７に接続された電圧源の電位より十分低い
電位の電圧源か接地線に接続され、ＰチヤネルＭＯＳ
ｔｒ５のゲート電極６は正電位に設定されＰチヤネルＭ
ＯＳ ｔｒ５非導通状態となるように設定される。エミ
ツタ電極に接続されたＭＯＳ ｔｒ８を導通状態にして
おく期間を第二の期間と呼ぶ。（第２図のＴ２またはＴ
２′の時間）。第二の期間において、Ｐベース領域３に
蓄積された正孔は、エミツタ電極４からＰベース領域３
に注入される電子と再結合して除去される。但し、Ｐベ
ース領域３の電位は、暗状態においても、前記した第一
の期間において十分高く設定されており、第二の期間の
初期ベース電位は照度にかかわらず前記残留電位ＶＫよ
り十分高くなっている。したがって第二の期間Ｔ２が経
過した時点でＰベース領域３の電位は照度の高低に関係
なく一定電位ＶＫとなる。この後で、エミツタ電極４に
接続されたＭＯＳ ｔｒ８は非導通に導かれ、エミツタ
電極４は浮遊状態となり、引続き前記蓄積動作、読出し
動作へ状態は移行する。（第２図参照） このようにＰベース領域３の電位を一定電位とする第一
の期間を設けることによって、第二の期間終了後のＰベ
ース領域３の電位を一定とすることができ、低照度状態
での光電変換特性の非直線性および残像現象を完全に防
止することができる。更に、従来例のようにキヤパシタ
による制御を全く行なわないため、キヤパシタに起因す
る出力電位の低下、バラツキの発生はあり得ない。
また本実施例ではバイポーラトランジスタをＮＰＮ型で
説明したがもちろんＰＮＰ型でも良い。ＰＮＰ型とした
場合は前記正孔を電子とし、前記電子を正孔と置換えれ
ば良い。この時の端子電圧の符号は正負逆転する。また
本実施例においてはバイポーラトランジスタを用いたが
他の半導体例えばＦＥＴ，ＳＩＴ等を用いてもよいのは
勿論である。
またベース領域に接続されるＭＯＳスイツチはＰチヤネ
ル型でもＮチヤネル型でも良い。第１図（Ｂ）にベース
領域に接続されるＭＯＳ ｔｒをＮチヤネル型とした第
２実施例を示す。更に、第１図（Ｃ）にＳＩＴ型のフオ
トトランジスタを用いた第３実施例を示す。
次に第３図は本発明の第４実施例を示す図である。本実
施例は第１図（Ａ）に示した光電変換セルを複数個ライ
ン状に配列したものであり各バイポーラ・トランジスタ
１のベースに接続されたＭＯＳ ｔｒのゲートは端子７
０に共通接続されておりパルスφＲＥＳが入力される。
又ＭＯＳ ｔｒのソース端子７２に共通接続され電位Ｖ
ＢＧが与えられる。
又、各バイポーラ・トランジスタ１のエミツタに接続さ
れたＭＯＳ ｔｒ８のゲートは端子７１に共通接続され
ており、この端子７１にはパルスφＶＳＲが入力され
る。
又、上記トランジスタ１のエミツタはＭＯＳ ｔｒ１１
を介して夫々遮光されたキヤパシタＣＴに接続されてお
り、各キヤパシタＣＴの電荷は夫々ＭＯＳ ｔｒ１２を
介して出力アンプ１５に入される。アンプ１５の出力信
号は端子７６を介してＶｏｕｔとして出力される。
又、ＭＯＳ ｔｒ１２はシフトレジスタ１３により順次
ＯＮされる。シフトレジスタ１３は端子７９より入力さ
れるシフトパルスφＳＨによりハイレベルの信号端の位
置が順次シフトしていくよう構成されている。
ＭＯＳ ｔｒ１１のゲートは端子７３に共通接続され、
この端子にはパルスφＴが入力される。又アンプ１５の
入力はＭＯＳ ｔｒ１４を介して端子７４に接続されて
おり、端子７４には一定電位ＶＢＨが供給されている。
又、ＭＯＳ ｔｒ１４のゲートには端子７５からパルス
φＨＲＳが供給される。
又、７７はクロツクドライバーであり、発振器７８のク
ロツク信号に応じて所定のタイミングでパルスφＴ，φ
ＲＥＳ，φＶＲＳ，φＨＲＳ，φＳＨ及び定電位
ＶＢＧ，ＶＢＨを端子７３′，７０′，７１′，７
５′，７９′，７２′，７４′に出力する。
尚、端子７０〜７５，７９と端子７０′〜７５′，７
９′とは互いに一対一で接続されている。
第４図はクロツクドライバー７７から出力される各パル
スのタイミング例を示すタイミングチヤートである。
以下第４図示タイミングチヤートを参照しながら第３図
示構成の動作につき説明する。
尚、第４図中φＴ（Ａ），φＴ（Ｂ）は夫々本発明に係
る読み出し方法の異なる実施例のタイミングを示すもの
である。
先ずφＴ（Ａ）の実施例につき説明する。時刻Ｔ１でφ
Ｔ及びφＶＲＳをハイレベルとした後で時刻ｔ２にφ
ＲＥＳをハイレベルとすることによりすべてのＭＯＳｔ
ｒ５がＯＮし、各トランジスタ１のベース電位ＶＢＧを
印加しベースの残留電位がＶＢＳより小さければトラン
ジスタ１のベースにホールを注入し、ＶＢＧより大きけ
れば余分なキヤリアを再結合させてベース電位をＶＢＧ
とする。
又、この間φＴがハイレベルであるからキヤパシタＣＴ
内の電荷もＭＯＳ ｔｒ８を介して除去される。次に時
刻ｔ３でφＲＥＳが立下がると、φＶＲＳが未だハイレ
ベルであるからベースに蓄積されたキヤリアは徐々に再
結合して消滅していく。このとき、前述の如くベース電
位がＶＢＧに予め設定されているので、時刻ｔ２以前に
ベースに残っていたキヤリアの多少に拘らず、時刻ｔ４
においてベースに残るキヤリアは常にどのトランジスタ
についても等しくなる。
次に時刻ｔ４にφＶＲＳが立下がると、トランジスタ１
のエミツタはＭＯＳ ｔｒ１１を介してキヤパシタＣＴ
に接続されているので時刻ｔ６でφＴが立下がるまでベ
ースで光励起されたキヤリアはキャパシタＣＴに徐々に
蓄積されていく。
次に時刻ｔ６でφＴが立下がると各トランジスタで光電
変換された情報は夫々に接続されたキヤパシタＣＴに蓄
積された記憶されたことになり、以降の光電変換情報は
キヤパシタＣＴには入らなくなる。
この後時刻ｔ７で先ずφＨＲＳを１パルス与えることに
よりＭＯＳ ｔｒ１４をＯＮして出力ラインＬＯＴの浮
遊容量に残っていた電荷をグランドに流し、次いで時刻
ｔ８でφＳＨを１パルス与えることによりシフトレジス
タ１３による各トランジスタ１２の走査を開始する。
又、トランジスタ１２がＯＮするとキヤパシタＣＴに蓄
積された電荷はアンプ１５を介して端子７６にされる。
また、このようにして所定の１つのトランジスタ１２が
ＯＮしてそのトランジスタ１２に接続されたキヤパシタ
ＣＴの電荷が読み出されると、その直後にφＨＲＳによ
りライン２０がクリアされる、という動作が繰り返さ
れ、時刻ｔ４〜ｔ６の間に光電変換された信号を順次読
み出すことができる。
尚、全トランジスタ１の信号の読み出しが終了すると、
再びｔ１〜ｔ６のリフレツシユ動作と蓄積動作を行な
い、その後ｔ７以降の読み出し動作を行なう。このよう
にリフレツシユ動作、蓄積動作、読み出し動作をこの順
番に繰り返す。
尚、φＴ（Ｂ）のタイミングは、以上説明したφ
Ｔ（Ａ）のタイミングを更に改良したものであり、時刻
ｔ４〜ｔ５にかけてφＴをローレベルとしたものであ
る。これによりトランジスタ１のベースで光励起により
発生したキヤリアはキヤパシタＣＴにおいて蓄積される
のではなく、トランジスタ１のベースにおいて蓄積され
る。又、時刻ｔ５〜ｔ６のφＴ（Ｂ）のパルスによりベ
ースに蓄積されたキヤリアに応じた信号がキヤパシＣＴ
に移される。この場合実験によればφＴ（Ａ）による駆
動方法に比べて出力が２０〜３０％向上し、感度のバラ
ツキも大巾に軽減することが確かめられた。
又、φＶＲＳは時刻ｔ１〜ｔ３の間ハイレベルとしてい
るが、このｔ１〜ｔ３の間ローレベルであっても良く、
その方が時刻ｔ１〜ｔ３にかけてトランジスタ１のベー
スエミツタ間に流れる電流を遮断でき、電源のロスを防
ぐ効果を有する。
次に第５図は本発明の第５実施例を示す図でラインセン
サ型の光電変換装置の構成例を示す。
本実施例と第３図示の実施例との違いは第３図示の実施
例はライン状の光電変換セル全体に一括してφＲＥＳ，
φＶＲＳ，φＴを供給してライン全体のリフレツシユ動
作、蓄積動作、読み出し動作をさせるように構成してい
たのに対し、第５図示の構成は各光電変換セル毎にリフ
レツシユ、蓄積、読み出しを行なわせるようにした点に
特徴を有し、又、各光電変換セルからの信号の読み出し
をキヤパシタＣＴを用いず直接行なうようにした点にも
特徴を有する。
以下第５図について詳述すると、第５図中第１図〜第４
図と同じ符番のものは同じ機能を有する要素を示す。即
ち、１２−１〜１２−ｎ（ｎは整数）は夫々ＭＯＳ ｔ
ｒ１２と同様のＭＯＳ ｔｒであり、１−１〜１−ｎは
夫々トランジスタ１と同様のＭＯＳ ｔｒであり、５−
１〜５−７は夫々ＭＯＳ ｔｒ５と同様のＭＯＳであ
る。又、８−１〜８−ｎは夫々ＭＯＳ ｔｒ、８と同様
のＭＯＳ ｔｒである。
又、シフトパルスφＳＨを供給することによりシフトレ
ジスタのφ１〜φｎ＋２には順次ハイレベルのパルスが
出力される。
又、図示の如ＭＯＳ ｔｒ５−ｍと、１２−（ｍ＋１）
と、８−（ｍ−１）（但しｍは（ｎ＋１）以下の整数）
とは共通のパルスφ（ｍ＋１）によりＯＮされるよう構
成されているのでφｍが供給されたときにはバイポーラ
トランジスタ１−（ｍ−１）のベースが電位ＶＢＧとな
ると共に、トランジスタ１−ｍの読み出しが行なわれ、
又、トランジスタ１−（ｍ−２）のリフレツシユが行な
われる。
従って各バイポーラトランジスタを順次読み出すことに
より、この読み出しパルスよりも２パルス分位相が遅れ
て各トランジスタのリフレツシユが順次行なわれること
になる。
このように構成することによりライン状の光電変換セル
のどのセルも蓄積終了時点から読み出し時点までの期間
に差がなく暗電流ノイズによるムラ等が発生しない。
次に第６図は本発明をエリアイメージセンサに利用した
本発明の第６実施例図である。
図中第１〜第５図と同じ符番のものは同じ要素を示す。
１６は垂直走査回路、１７，１７′，１８はＭＯＳ ｔ
ｒ、７７′はドライバー回路で、パルスφＳＨ，φ
ＨＲＳ，φＶ１〜φＶ３，φＶＲＳ，φＴ等を出力する
と共に、パルスＶＲ，φＲＣを出力する。
第７図は第６図示ドライバー回路７７′の出力パルスの
タイミングチヤートである。
以下上記タイミングチヤートを参照しながら第６図示構
成の動作を説明する。
先ずφＶ１がハイレベルφＶ２，φＶ３がローレベルの
状態であるので行及び列から成るマトリクス状に配置さ
れたトランジスタ１のうち第１行の信号が選択されてい
る。
時刻ｔ１０〜ｔ１７にかけての水平ブランキング期間中
に次のような動作が行なわれる。
即ち、時刻ｔ１１〜ｔ１２にかけて２ＶＲＣがハイレベ
ルとなり、これによりＭＯＳ ｔｒ５がＯＮしてトラン
ジスタ１のベースがコレクタ電位（一定）となる。
その後時刻ｔ１３〜ｔ１４にかけてＶＲ及びφＶＲＳが
ハイレベルとなると共にφＴが時刻ｔ１３〜ｔ１６にか
けてハイレベルとなるので、ＭＯＳ ｔｒ８，１８，１
１がＯＮしトランジスタ１のベースのキヤリアがエミツ
タ及びＭＯＳ ｔｒ８を介し流れる電流により消滅され
る。
又、このときキヤパシタＣＴに残っていた電荷もグラン
ドに流れてクリアされる。
時刻ｔ１４以降φＶＲＳ，ＶＲはローレベルとなり第１
行のトランジスタにおける蓄積動作が始まる。その後φ
Ｖ１，φＶ３がローレベル、φＶ２がハイレベルとなっ
てからＶＲがｔ１５〜ｔ１６の間ハイレベルとなる。
これにより、それまで第２行のトランジスタ１のベース
に蓄積されていたキヤリアに応じた電圧がエミツタ、Ｍ
ＯＳ ｔｒ１８，１１を介してキヤパシタＣＴに蓄積さ
れる。
その後時刻ｔ１８でφＨＲＳを１パルス、ｔ１９でφ
ＳＨを１パルスというようにパルスを順次与えることに
より第４図で説明したのと同様にして各キヤパシタＣＴ
の電荷が時刻ｔ２１までに順次アンプ１５介して読み出
されていく、そして時刻ｔ２２において次の水平ブラン
キング期間が始まると今度は第２行のトランジスタに対
するリフレツシユ動作が時刻ｔ２３から始まる。
このようにして各水平ブランキング期間中にそれまでに
読み出された所定の１行分のリフレツシユが行なわれる
と共に、次の行の信号がキヤパシタＣＴに取り込まれ続
く水平走査期間にこのキヤパシタＣＴの順次読み出しが
行なわれる。
又、φＶ１〜φＶ３は１水平期間毎に順次垂直シフトレ
ジスタ１６により切換えられていき１垂直期間毎に循環
するように為されている。
又、図では３行分のマトリクスしか示していないが実際
には１垂直期間に存在する水平走査線数に対応した数の
行のトランジスタがマトリクス配置されている。
又、第８図，第９図は第６図における各光電変換セルの
結線の変形例を示す図であり、第８図のようにＭＯＳ
ｔｒ５のソースをＭＯＳ ｔｒ１８のドレインには接続
した場合には第７図における時刻ｔ１１〜ｔ１３の期間
もＶＲ及びφＶＲＳをハイレベルとする。
即ち、時刻ｔ１１〜ｔ１３の間ＶＲ及びφＶＲＳがハイ
レベルであるからｔ１１〜ｔ１２の間ＶＲＣをハイレベ
ルとしたときトランジスタ１のベースはグランド電位に
接続され、ベースに残ったキヤリアは再結合して消滅す
る。
又、第９図示実施例はＭＯＳ ｔｒ５のソースを垂直信
号線１９に接続したもので、この場合には、第７図のタ
イミングチヤートにおいてφＶＲＳを時刻ｔ１１〜ｔ
１３の間ハイレベルとする。これにより時刻ｔ１１〜ｔ
１２の間ＶＲＣをハイレベルとしたときトランジスタ１
のベースのキヤリアはグランドに流れ消滅する。
次に第１０図は第６図示のエリア型イメージセンサの他
の例を示す図で本実施例は第６図示の構成における水平
信号線２０を各行毎に設けると共に、この水平信号線を
グランドに選択的に接続する為のＭＯＳ ｔｒ１４を夫
々の水平信号線に設けた点、更に各トランジスタのエミ
ツタをＭＯＳ ｔｒ１２により垂直信号線を介さず直接
この水平信号線２０に選択的に接続できるようにした
点、その為に各トランジスタ１のエミツタと各行の水平
信号線の間にＭＯＳ ｔｒ１２を夫々設けた点、各行の
トランジスタ１のエミツタに接続されたＭＯＳ ｔｒ１
８のソースを垂直信号線の代わりに対応する水平信号線
２０に接続した点、垂直信号線及び、これに接続された
キヤパシタＣＴ，ＭＯＳ ｔｒ１１，８等を無くした
点、ＭＯＳ ｔｒ１７″が設けられた点、等が異なる。
尚７７″は、ドライバー回路である。ドライバー回路７
７″の出力はＭＯＳ ｔｒ１４を制御する為の
φＨＲＳ′が第７図のタイミングチヤートにおけるφ
ＨＲＳと若干異なり第１１図示の如くｔ１３〜ｔ１４の
間にもハイレベルとなる。又、ＶＲ′はｔ１５〜ｔ１６
の間ローレベルのままとなる。その他のパルスφＳＨ，
φＶ１〜φＶ３，ＶＲＣのタイミングは同じで良い。
このように構成することにより時刻ｔ１１〜ｔ１２にか
けてトランジスタのベースはコレクタ電位と同じにな
り、ｔ１３〜ｔ１４にかけてベースのキヤリアはＭＯＳ
ｔｒ１８、信号線２０、ＭＯＳ ｔｒ１４を介してグ
ランド徐々に流れる。その後φＶ１〜φＶ３がローレベ
ル、φＶ２がハイレベルとなってからｔ１５〜ｔ１６で
それまでの１垂直期間だけ第２行のトランジスタのベー
スに蓄積されていたキヤリアは水平走査回路１３でＭＯ
Ｓ ｔｒ１２を順次ＯＮさせることにより信号線２０Ｍ
ＯＳ ｔｒ１７″を介してアンプ15に導かれ読み出され
る。
このように構成することにより第６図示の例に比べてブ
ルーミングが発生しにくいという効果がある。
尚、第１２図は第１０図示の例においてＭＯＳ ｔｒ５
の一端をコレクタの代わりに信号線２０に接続しＭＯＳ
ｔｒ１８を省略したものであり、このように構成した
場合には第１０図示構成の駆動タイミングにおいてφ
ＨＲＳ′を時刻ｔ１１〜ｔ１３又はｔ１１〜ｔ１２の期
間ハイレベルとし時刻ｔ１３〜ｔ１４はφＨＲＳ′をロ
ーレベルとすれば良い。即ちＶＲＣがハイレベルとなる
時刻ｔ１１〜ｔ１２において水平信号線２０がグランド
となっていればベース電位はゼロとなりベースになる残
留していたキヤリアは消滅する。
このように本発明を用いたラインセンサータイプ、エリ
アセンサータイプ等の各種の光電変換装置は高集積化、
小型化を行なっても高出力が得られ、残像が少なく、固
定パターンノイズも少ないという数多くの特徴を持って
おり、産業上極めて有用である。
〔効果〕
本発明によれば簡単な構成でありながら高感度でしかも
残像特性が著しく改善され、固定パターンノイズも少な
い光電変換装置を得ることができる。
【図面の簡単な説明】
第１図（Ａ）は本発明の第１実施例の光電変換セルの等
価回路図、第１図（Ｂ）乃至第１図（Ｃ）は夫々第２，
第３実施例の光電変換セルの等価回路図、 第２図は第１図示実施例の動作を説明するためのタイミ
ングチヤート、 第３図は本発明の第４実施例のラインセンサータイプの
光電変換装置の構成図、 第４図は第３図示装置のタイミングチヤート、 第５図は本発明の第５実施例のラインセンサータイプの
光電変換装置の構成図、 第６図は本発明の第６実施例のエリアセンサータイプの
光電変換装置の構成図、 第７図は第６図示装置のタイミングチヤート、 第８図、第９図は第６図示装置の光電変換セルの夫々他
の構成例を示す図、 第１０図は本発明の第７実施例のエリアセンサータイプ
の光電変換装置の構成図、 第１１図は第１０図示実施例の要部タイミングチヤー
ト、 第１２図は第１０図示実施例の光電変換セルの他の例を
示す図、 第１３図（Ａ）は、従来の光電変換装置の概略的平面
図、第１３図（Ｂ）は、そのＩ−Ｉ線断面図、第１３図
（Ｃ）は、その等価回路図、 第１４図はキヤリア消滅動作時のベース電位の経時変化
そ示すグラフ。 １……フオトトランジスタ ５……ＰチヤネルＭＯＳトランジスタ ５′，８……ＮチヤネルＭＯＳトランジスタ

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】第１導電型の第１主電極領域と、 前記第１導電型と同導電型の第２主電極領域と、 電磁波によって発生したキャリアの蓄積部となる第２導
    電型の制御電極領域とで形成されるフォトトランジスタ
    と、 前記制御電極領域を選択的に第１の電位と浮遊状態にす
    る第１の手段と、 前記第１主電極領域を選択的に第２の電位と浮遊状態に
    する第２の手段とを具備し、 前記制御電極領域のキャリアの消去を行うために、第１
    の期間に制御電極領域を第１電位に保った状態で前記第
    １の主電極領域を第２の電位または浮遊状態に保ち、続
    く第２の期間に前記制御電極領域を浮遊状態に保った状
    態で前記第１の主電極領域を第２の電位に保つ制御手段
    と、 を有することを特徴とする光電変換装置。
JP61168286A 1986-07-17 1986-07-17 光電変換装置 Expired - Fee Related JPH0644619B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP61168286A JPH0644619B2 (ja) 1986-07-17 1986-07-17 光電変換装置
US07/073,220 US4810896A (en) 1986-07-17 1987-07-14 Photoelectric conversion device with reduced fixed pattern noises
CA000542160A CA1278079C (en) 1986-07-17 1987-07-15 Photoelectric conversion device
EP87306360A EP0253678B1 (en) 1986-07-17 1987-07-17 Photoelectric conversion device
DE3752221T DE3752221T2 (de) 1986-07-17 1987-07-17 Photoelektrischer Wandler
AT87306360T ATE172056T1 (de) 1986-07-17 1987-07-17 Photoelektrischer wandler
ES87306360T ES2120941T3 (es) 1986-07-17 1987-07-17 Dispositivo de conversion fotoelectrica.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61168286A JPH0644619B2 (ja) 1986-07-17 1986-07-17 光電変換装置

Publications (2)

Publication Number Publication Date
JPS6324664A JPS6324664A (ja) 1988-02-02
JPH0644619B2 true JPH0644619B2 (ja) 1994-06-08

Family

ID=15865204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61168286A Expired - Fee Related JPH0644619B2 (ja) 1986-07-17 1986-07-17 光電変換装置

Country Status (7)

Country Link
US (1) US4810896A (ja)
EP (1) EP0253678B1 (ja)
JP (1) JPH0644619B2 (ja)
AT (1) ATE172056T1 (ja)
CA (1) CA1278079C (ja)
DE (1) DE3752221T2 (ja)
ES (1) ES2120941T3 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4866293A (en) * 1986-12-09 1989-09-12 Canon Kabushiki Kaisha Photoelectric converting apparatus to prevent the outflow of excess carriers
JPS63206069A (ja) * 1987-02-23 1988-08-25 Fuji Photo Film Co Ltd イメ−ジ・センサ
US4942474A (en) * 1987-12-11 1990-07-17 Hitachi, Ltd. Solid-state imaging device having photo-electric conversion elements and other circuit elements arranged to provide improved photo-sensitivity
JP2990435B2 (ja) * 1988-02-02 1999-12-13 セイコーインスツルメンツ株式会社 イメージセンサー
US5262850A (en) * 1988-09-20 1993-11-16 Canon Kabushiki Kaisha Photoelectric converting device having reduced line sensor space
US5262870A (en) * 1989-02-10 1993-11-16 Canon Kabushiki Kaisha Image sensor in which reading and resetting are simultaneously performed
DE69009787T2 (de) * 1989-02-10 1994-11-10 Canon Kk Bildsensor und photoelektrisches Umwandlungsgerät zur Anwendung desselben.
US5272345A (en) * 1989-09-22 1993-12-21 Ada Technologies, Inc. Calibration method and apparatus for measuring the concentration of components in a fluid
JP2810526B2 (ja) * 1989-11-21 1998-10-15 キヤノン株式会社 光電変換装置及び該装置を搭載した装置
US5241169A (en) * 1989-11-21 1993-08-31 Canon Kabushiki Kaisha Photoelectric conversion device having an improved control electrode structure and apparatus equipped with same
US5260560A (en) * 1990-03-02 1993-11-09 Canon Kabushiki Kaisha Photoelectric transfer device
US5184006A (en) * 1990-04-23 1993-02-02 Canon Kabushiki Kaisha Photoelectric conversion apparatus having clock signals of different frequencies
US5288988A (en) * 1990-08-07 1994-02-22 Canon Kabushiki Kaisha Photoconversion device having reset control circuitry
EP0473294B1 (en) * 1990-08-07 2004-09-22 Canon Kabushiki Kaisha Photoconversion device
JPH04100383A (ja) * 1990-08-18 1992-04-02 Seiko Instr Inc 固体撮像素子
JP3050583B2 (ja) * 1990-10-17 2000-06-12 ソニー株式会社 固体撮像装置
US5262873A (en) 1990-11-07 1993-11-16 Canon Kabushiki Kaisha Image signal correcting in image data processing requiring only small memory capacity
US5281803A (en) * 1990-11-26 1994-01-25 Canon Kabushiki Kaisha Image sensor and information processing apparatus
CA2056087C (en) * 1990-11-27 1998-01-27 Masakazu Morishita Photoelectric converting device and information processing apparatus employing the same
JP2662105B2 (ja) * 1991-04-08 1997-10-08 キヤノン株式会社 密着型センサおよびイメージスキャナならびにファクシミリ
JP2768453B2 (ja) 1992-03-03 1998-06-25 キヤノン株式会社 固体撮像装置及びそれを用いた装置
US5406332A (en) * 1992-03-06 1995-04-11 Canon Kabushiki Kaisha Photoelectric converting device
JPH05335615A (ja) * 1992-05-27 1993-12-17 Canon Inc 光電変換装置
CA2098043C (en) * 1992-06-11 1999-09-14 Toshimitsu Iso Gapless support system for contact type image sensor
US5453611A (en) * 1993-01-01 1995-09-26 Canon Kabushiki Kaisha Solid-state image pickup device with a plurality of photoelectric conversion elements on a common semiconductor chip
DE69418754T2 (de) * 1993-03-15 1999-11-04 Canon K.K., Tokio/Tokyo Signalprozessor
US5838176A (en) * 1996-07-11 1998-11-17 Foveonics, Inc. Correlated double sampling circuit
TW421962B (en) 1997-09-29 2001-02-11 Canon Kk Image sensing device using mos type image sensing elements
JP3467013B2 (ja) 1999-12-06 2003-11-17 キヤノン株式会社 固体撮像装置
WO2002027763A2 (en) 2000-09-25 2002-04-04 Foveon, Inc. Active pixel sensor with noise cancellation
US6950131B1 (en) 2000-09-26 2005-09-27 Valley Oak Semiconductor Simultaneous access and reset system for an active pixel sensor

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5528456B2 (ja) * 1972-11-08 1980-07-28
JPS55105480A (en) * 1979-02-07 1980-08-13 Hitachi Ltd Solid state pickup device
JPS5850030B2 (ja) * 1979-03-08 1983-11-08 日本放送協会 光電変換装置およびそれを用いた固体撮像板
US4445117A (en) * 1981-12-28 1984-04-24 Hughes Aircraft Company Transistorized focal plane having floating gate output nodes
JPS59107569A (ja) * 1982-12-13 1984-06-21 Fuji Photo Film Co Ltd 一次元半導体撮像装置
JPS59108476A (ja) * 1982-12-14 1984-06-22 Junichi Nishizawa ２次元固体撮像装置及びその読出し方法
JPH0744661B2 (ja) * 1982-12-14 1995-05-15 オリンパス光学工業株式会社 固体撮像装置
US4686554A (en) * 1983-07-02 1987-08-11 Canon Kabushiki Kaisha Photoelectric converter
JPS61157184A (ja) * 1984-12-28 1986-07-16 Canon Inc 光電変換装置

Also Published As

Publication number Publication date
EP0253678B1 (en) 1998-10-07
CA1278079C (en) 1990-12-18
EP0253678A2 (en) 1988-01-20
ES2120941T3 (es) 1998-11-16
JPS6324664A (ja) 1988-02-02
US4810896A (en) 1989-03-07
DE3752221D1 (de) 1998-11-12
EP0253678A3 (en) 1988-06-01
ATE172056T1 (de) 1998-10-15
DE3752221T2 (de) 1999-03-25

Similar Documents

Publication Publication Date Title
JPH0644619B2 (ja) 光電変換装置
EP0489724B1 (en) Device and method of photoelectrically converting light into electrical signal
KR0155017B1 (ko) 고체촬상장치
US4117514A (en) Solid state imaging device
EP0455311B1 (en) Image sensor device
US4922138A (en) Scan circuit using a plural bootstrap effect for forming scan pulses
US6476371B2 (en) Solid state imaging device and driving method thereof
EP0274236B1 (en) Photoelectric converting apparatus
US5386108A (en) Photoelectric conversion device for amplifying and outputting photoelectrically converted signal, and a method thereof
US4223330A (en) Solid-state imaging device
US4587562A (en) Solid state image pick-up device
JPH0447515B2 (ja)
JPS6147662A (ja) 固体撮像装置
JPH05244513A (ja) 光電変換装置及びその駆動方法
JPH0746839B2 (ja) 光電変換装置
JPS63186466A (ja) 光電変換装置
JPH0697408A (ja) 光電変換装置及びその製造方法
JP2990475B2 (ja) 光電変換装置及びその制御方法
JPH084132B2 (ja) 光電変換装置
JPS63128665A (ja) 光電変換装置
JP2635966B2 (ja) 撮像装置
JPS6393282A (ja) 光電変換装置
JPS6376477A (ja) 光電変換装置
JPS63214083A (ja) 光電変換装置
JPS61141272A (ja) 光電変換装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees