JPH0638436B2 - 半導体ペレツトと基板の接合方法 - Google Patents

半導体ペレツトと基板の接合方法

Info

Publication number
JPH0638436B2
JPH0638436B2 JP60033949A JP3394985A JPH0638436B2 JP H0638436 B2 JPH0638436 B2 JP H0638436B2 JP 60033949 A JP60033949 A JP 60033949A JP 3394985 A JP3394985 A JP 3394985A JP H0638436 B2 JPH0638436 B2 JP H0638436B2
Authority
JP
Japan
Prior art keywords
semiconductor pellet
substrate
adhesive
terminal portion
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60033949A
Other languages
English (en)
Other versions
JPS61194732A (ja
Inventor
和弘 杉山
敏良 出口
久士 正木
好男 鑓田
好則 厚見
敏晴 玉木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP60033949A priority Critical patent/JPH0638436B2/ja
Publication of JPS61194732A publication Critical patent/JPS61194732A/ja
Publication of JPH0638436B2 publication Critical patent/JPH0638436B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/07802Adhesive characteristics other than chemical not being an ohmic electrical conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は半導体ペレットと基板の接合方法に関するも
のである。
〔発明の技術的背景〕
ICペレット等の半導体ペレットを基板に取付ける方法
としては、一般に、半導体ペレットのバンプと基板の端
子部とをワイヤボンディングにより接続する方法が採用
されているが、この方法では、ワイヤボンディングに時
間がかかるだけでなく、ボンディングワイヤも高価であ
るために、かなりコスト高となるから、最近では半導体
ペレットのバンプを直接基板の端子部に接続する方法が
検討されている。
半導体ペレットのバンプを直接基板の端子部に接続する
半導体ペレットと基板の接合方法としては、従来、半導
体ペレットと、この半導体ペレットの各バンプに対応す
る端子部が形成された基板とを、その接合面に異方導電
性接着剤を介在させて相対的に押圧することにより、半
導体ペレットと基板とを前記異方導電性接着剤によって
接着接合する方法が考えられている。
なお、前記異方導電性接着剤は、絶縁性接着剤中に導電
性粒子を、導電性粒子同志が互いに接触し合わないよう
な割合で混入したもので、この異方導電性接着剤からな
る接着剤層は、厚さ方向には導通性を示すが面方向(横
方向)には絶縁性をもっているから、半導体ペレットと
基板との接合面に異方導電性接着剤を介在させて半導体
ペレットと基板とを相対的に押圧すると、半導体ペレッ
トの各バンプと基板の各端子部とが導通接続(導電性粒
子を介して導通接続)される。
〔背景技術の問題点〕
しかしながら、上記のように異方導電性接着剤によって
半導体ペレットと基板とを接着接合する方法では、半導
体ペレットの各バンプと基板の各端子部との全てが必ず
導通接続されるとは限らず、そのために信頼性が悪いと
いう問題をもっていた。
これは、前記異方導電性接着剤の導電性粒子の分布が不
規則にばらついているためであり、これに対して半導体
ペレットの各バンプの巾は非常に狭いから、異方導電性
接着剤にその導電性粒子の間隔が前記バンプの巾より広
くなっている箇所があってこの箇所に半導体ペレットの
バンプがたまたま対応すると、この部分のバンプと基板
の端子部との間には導電性粒子が介在されずにこのバン
プと端子部とが導通接続されない状態になる。なお、異
方導電性接着剤中の導電性粒子の混入比を多くしてやれ
ば、導電性粒子の間隔も小さくなるから、全てのバンプ
と端子部とをほぼ確実に導通接続することができるが、
このように異方導電性接着剤中の導電性粒子の混入比を
多くすると、導電性粒子の間隔が密になっている部分で
導電性粒子同志が接触し合って隣接するバンプ同志を短
絡させてしまうことになる。
また、上記異方導電性接着剤によって半導体ペレットと
基板とを接着接合する方法は、半導体ペレットまたは基
板の接合面に異方導電性接着剤を塗布して半導体ペレッ
トと基板とを押圧することで半導体ペレットのバンプと
基板の端子部とを導通接続することができるから、短時
間で半導体ペレットと基板とを接合することができ、従
ってワイヤボンディングによる方法に比べればある程度
はコストを下げることができるが、それでも、異方導電
性接着剤が高価であるために、大巾なコストダウンはは
かれなかった。
〔発明の目的〕
この発明は上記のような実情にかんがみてなされたもの
であって、その目的とするところは、異方導電性接着剤
によって半導体ペレットと基板とを接着接合する方法と
同程度の短い時間で能率よく半導体ペレットと基板とを
接合することができるとともに、半導体ペレットと基板
とを導通不良部分を生ずることなく確実に導通接続する
ことができ、しかも異方導電性接着剤を用いる方法より
もさらにコストを低減することができる半導体ペレット
と基板の接合方法を提供することにある。
〔発明の概要〕
すなわち、この発明は、端子部を除く主面に保護膜が形
成された半導体ペレットと、この半導体ペレットの端子
部に対応する端子部が形成された基板とを、その両方の
端子部が対向する部分を含む接合面に絶縁性接着剤を介
在させて相対的に押圧し、この押圧力により前記端子部
間の前記接着剤をこの端子部間の外側に押出して前記両
方の端子部を導通接続させるとともに、前記接着剤によ
り前記半導体ペレットと前記基板とを接着する接合方法
であって、前記半導体ペレットの端子部を前記保護膜の
上面より陥入するものとし、且つ前記基板の端子部を前
記半導体ペレットの端子部よりも巾狭となしたものであ
り、この発明は、半導体ペレットと基板とを、その両方
の両端子部が対向する部分を含む接合面に介在させた絶
縁性接着剤で接着接合するものであるから、異方導電性
接着剤によって半導体ペレットと基板とを接着接合する
方法と同程度の短い時間で能率よく半導体ペレットと基
板とを接合することができるし、また、半導体ペレット
と基板との両方の端子部をその間の絶縁性接着剤を外側
に押出すことによって直接導通接続させるようにしてい
るために、異方導電性接着剤を使用する方法のように異
方導電性接着剤中の導電性粒子の分布のばらつきによる
導通不良部分を生ずることもなく、さらに、前記絶縁性
接着剤は異方導電性接着剤に比べてかなり安価であるか
ら、異方導電性接着剤を用いる方法よりもさらにコスト
を低減することができる。
〔発明の実施例〕
以下、この発明の一実施例を図面を参照して説明する。
第1図において、1は半導体ペレット(例えばICペレ
ット)であり、この半導体ペレット1の主面には、その
外周に沿わせて多数の端子部2,2,…が配列され、ま
たこの半導体ペレット1の主面には、前記端子部2,
2,…を除いて、絶縁性の保護膜3が主面全面にわたっ
て形成されている。なお、この半導体ペレット1は、例
えば一辺の長さが4mmの方形で厚さが0.3mmのもの
で、各端子部は0.1〜0.5mmのピッチで配列されて
いる。
また、4は絶縁材からなる配線基板であり、この基板4
面には多数の配線5,5,…が形成されている。この各
配線5,5,…は、基板4面の半導体ペレット取付け位
置から導出されており、各配線5,5,…の半導体ペレ
ット取付け位置側の端部はそれぞれ半導体ペレット1の
各端子部2,2,…とそれぞれ対応する半導体ペレット
接続用端子部5a,5a,…とされている。なお、この
半導体ペレット接続用端子部5a,5a,…の巾は、半
導体ペレット1の端子部2,2,…の巾よりわずかに狭
い巾とされている。
この実施例は、半導体ペレット1と基板4との一方例え
ば基板4の半導体ペレット取付け位置に、この基板4面
に形成した各端子部5a,5a,…の上から絶縁性接着
剤6を塗布し、その上に半導体ペレット1を重ねてこの
半導体ペレット1と基板4とを相対的に押圧することに
より、半導体ペレット1側の各端子部2,2,…と基板
4側の各端子部5a,5a,…とを導通接続させるとと
もに、前記絶縁性接着剤6を硬化させて半導体ペレット
1と基板4とを絶縁性接着剤6によって接着接合するも
のであり、この半導体ペレット1と基板4との接合は具
体的には次のようにして行なわれる。
まず、第2図(a)に示すような半導体ペレット接続用
端子部5a,5a,…を配列形成した基板1面に、その
各端子部5a,5a,…を含む半導体ペレット接合面全
体にわたって各端子部5a,5a,…の上から絶縁性接
着剤6を第2図(b)に示すようにほぼ均一厚さに塗布
する。
この後は、第2図(c)に示すように、前記絶縁性接着
剤6の上から半導体ペレット1を、その各端子部2,
2,…を基板4側の各端子部5a,5a,…とそれぞれ
対応させて重ね、この状態で半導体ペレット1をその上
から加圧治具7により加圧して半導体ペレット1と基板
4とを相対的に押圧するとともに、前記絶縁性接着剤6
を硬化させて半導体ペレット1と基板4とを絶縁性接着
剤6によって接着接合する。
しかして、上記のように絶縁性接着剤6の上から半導体
ペレット1を重ねて半導体ペレット1と基板4とを相対
的に押圧すると、この押圧力により、半導体ペレット1
と基板4との両方の端子部2,5a間の接着剤6がこの
端子部間の外側に押出され、両方の端子部2,5aが第
2図(c)に示すように互いに直接接触してこの両端子
部2,5aが導通接続される。なお、半導体ペレット1
と基板4とを相対的に押圧する加圧力は、700g〜1
kg程度で十分であり、この程度の加圧力で半導体ペレッ
ト1と基板4とを相対的に押圧すると両端子部2,5a
間の接着剤6がほぼ完全に押出されて両端子部2,5a
が十分な導通性をもって接続される。また、この状態で
前記絶縁性接着剤6を硬化させると、この接着剤6によ
り半導体ペレット1と基板4とが互いに接着される。
なお、前記絶縁性接着剤6は、常温硬化型のものでも、
一般にホットメルト型と呼ばれている熱可塑性接着剤で
も、熱硬化型のものでも、あるいはUVインク等でもよ
く、例えば絶縁性接着剤6として常温硬化型接着剤を使
用する場合は、基板4面に接着剤を塗布した後、直ちに
半導体ペレット1を重ねて加圧し、この状態で接着剤を
硬化させればよい。また、絶縁性接着剤6としてUVイ
ンクを使用する場合は、基板4面に塗布した接着剤の上
に半導体ペレット1を重ねて指圧し、この状態で紫外線
を照射して接着剤を硬化させればよく、さらに絶縁性接
着剤6としてホットメルト型と呼ばれている熱可塑性接
着剤を使用する場合は、接着剤を基板4面に塗布してこ
れを乾燥させておき、その上に半導体ペレット1を重ね
て接着剤の溶融温度に加熱(加圧治具7を加熱治具を兼
ねるものとして半導体ペレット1側から加熱するか、ま
たは他の手段で基板4の裏面側から加熱)しながら加圧
し、この後加圧状態で冷却して接着剤を硬化させればよ
い。また、絶縁性接着剤6として熱硬化型接着剤を使用
する場合は、接着剤の塗布後直ちに半導体ペレット1を
重ねて加圧し、この状態で接着剤の硬化温度に加熱する
か、基板4面に塗布した接着剤を乾燥(硬化温度以下の
温度で乾燥)させておき、その上に半導体ペレット1を
重ねて加圧加熱して接着剤を硬化させればよい。なお、
絶縁性接着剤6として熱硬化型接着剤を使用する場合
は、半導体ペレット1に熱破壊を生じさせない程度の比
較的低温度で硬化するものを選ぶことが必要である。
このようにして半導体ペレット1を基板4に接着接合し
た後は、必要に応じて第3図に示すように半導体ペレッ
ト1をエポキシ樹脂等の合成樹脂8でモールドする。
第4図は上記のようにして接合された半導体ペレット1
と基板4の接合部の一部分を拡大して示したもので、半
導体ペレット1は、その端子部2から金バンプをなくし
たものとされている。すけなわち、第4図において、11
は半導体ペレット1の基材(ここではN型基材)、12は
P型拡散層、13はN型拡散層であり、これら拡散層12,1
3が形成されたペレット主面には酸化シリコン(SiO
)からなる絶縁膜14が形成され、その上にはアルミニ
ウムからなる配線15が形成されている。この配線15は、
前記絶縁膜14に設けた開口部において前記拡散層12,13
のうちの所定の拡散層と導通されている。また、この配
線15は、ペレット外周縁部に導出されており、この配線
15の端部は、外部回路との接続用パッド15aとされ、こ
のパッド15aは、そのまま半導体ペレット1の端子部2
とされている。また、3は前記配線15の上から半導体ペ
レット1の主面に形成された酸化シリコンからなる絶縁
保護膜であり、この保護膜3は、前記パッド15aからな
る端子部2を除いて形成されている。
すなわち、半導体ペレット1の端子部2、つまり前記接
続用パッド15aは、保護膜3の上面から第4図に示すよ
うに陥入している。
なお、この実施例において、半導体ペレット1の端子部
2から金バンプをなくしたのは、半導体ペレット1が基
板4に直接接合されるものであるために、ワイヤボンデ
ィングによる場合のようにパッド15a上にボンディング
ワイヤの溶着のための金バンプを設けておく必要がない
からであり、このように半導体ペレット1を端子部2か
ら金バンプをなくしたものとすれば、それだけ半導体ペ
レット1が安価となる。
しかして、この半導体ペレットと基板の接合方法では、
上記のように、基板4面に絶縁性接着剤6を塗布し、そ
の上に半導体ペレットペレット1を重ねて半導体ペレッ
ト1と基板4とを相対的に押圧することにより、この押
圧力で半導体ペレット1と基板4との端子部2,5a間
の接着剤6をこの端子部2,5a間の外側に押出して両
方の端子部2,5aを導通接続させるようにしているか
ら、前記接着剤6は基板4面の各端子部5a,5a,…
を含む半導体ペレット接合面にべた塗りすればよいし、
また半導体ペレット1と基板4との接合も、半導体ペレ
ット1と基板4とを相対的に押圧してその状態で接着剤
6を硬化させるだけで行なえるから、異方導電性接着剤
によって半導体ペレットと基板とを接着接合する方法と
同程度の短い時間で能率よく半導体ペレットと基板とを
接合することができる。また、この接合方法では、半導
体ペレット1と基板4との両方の端子部2,5aをその
間の絶縁性接着剤6を外側に押出すことによって直接導
通接続させるようにしているために、異方導電性接着剤
を使用する方法のように異方導電性接着剤中の導電性粒
子の分布のばらつきによる導通を不良部分を称すること
もなく、さらに、前記絶縁性接着剤6は異方導電性接着
剤に比べてかなり安価であるから、異方導電性接着剤を
用いる方法よりもさらにコストを低減することができ
る。また、半導体ペレット1の端子部2を前記保護膜3
の上面より陥入するものとし、且つ基板4の端子部5a
を前記半導体ペレット1の端子部2よりも巾狭となすこ
とにより、半導体ペレット1と基板4との両方の端子部
2,5aを直接接合するので、半導体ペレット1の端子
部2にバンプを形成する方法に比べても安価となる。
なお、上記実施例では、基板4の半導体ペレット接合面
全体に絶縁性接着剤6を塗布しているが、この絶縁性接
着剤6は、端子部5a,5a,…の配列部分にのみ塗布
してもよい。
さらに絶縁性接着剤は、基板4または半導体ペレット1
に塗布する代わりに、あらかじめシート状に成形してお
いて基板4と半導体ペレット1の間に挟み込むようにし
てもよい。
〔発明の効果〕
この発明は、半導体ペレットと基板とを、その両方の端
子部が対向する部分を含む接合面に介在させた絶縁性接
着剤で接着接合するものであるから、異方導電性接着剤
によって半導体ペレットと基板とを接着接合する方法と
同程度の短い時間で能率よく半導体ペレットと基板とを
接合することができるし、また、半導体ペレットと基板
との両方の端子部をその間の絶縁性接着剤を外側に押出
すことによって直接導通接続させるようにしているため
に、異方導電性接着剤を使用する方法のように異方導電
性接着剤中の導電性粒子の分布のばらつきによる導通不
良部分を生ずることもなく、さらに、前記絶縁性接着剤
は異方導電性接着剤に比べてかなり安易かであるから、
異方導電性接着剤を用いる方法よりもさらにコストを低
減することができる。また、半導体ペレットの端子部を
保護膜の上面より陥入するものとし、且つ基板の端子部
を前記半導体ペレットの端子部よりも巾狭となすことに
より、半導体ペレットと基板との両方の端子部を直接接
合するので、半導体ペレットの端子部にバンプを形成す
る方法に比べても安価となる。
【図面の簡単な説明】
第1図〜第4図はこの発明の一実施例を示したもので、
第1図は接合方法の概略図、第2図は接合工程を示す端
子部配列線に沿う断面図、第3図は半導体ペレットをモ
ールドした状態の断面図、第4図は第3図のA−A線に
沿う拡大断面図である。 1……半導体ペレット、2……端子部、15a……パッ
ド、3……保護膜、4……基板、5……配線、5a……
端子部、6……絶縁性接着剤、7……加圧治具。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 正木 久士 東京都西多摩郡羽村町栄町3丁目2番1号 カシオ計算機株式会社羽村技術センター 内 (72)発明者 鑓田 好男 東京都西多摩郡羽村町栄町3丁目2番1号 カシオ計算機株式会社羽村技術センター 内 (72)発明者 厚見 好則 東京都西多摩郡羽村町栄町3丁目2番1号 カシオ計算機株式会社羽村技術センター 内 (72)発明者 玉木 敏晴 東京都西多摩郡羽村町栄町3丁目2番1号 カシオ計算機株式会社羽村技術センター 内 (56)参考文献 特開 昭60−262430(JP,A)

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】端子部を除く主面に保護膜が形成された半
    導体ペレットと、この半導体ペレットの端子部に対応す
    る端子部が形成された基板とを、その両方の端子部が対
    向する部分を含む接合面に絶縁性接着剤を介在させて相
    対的に押圧し、この押圧力により前記両方の端子部間の
    前記接着剤をこの端子部間の外方に押出して前記両方の
    端子部を導通接続させ、前記接着剤を硬化して前記半導
    体ペレットと前記基板とを接着する接合方法であって、
    前記半導体ペレットの端子部を前記保護膜の上面より陥
    入するものとし、且つ前記基板の端子部を前記半導体ペ
    レットの端子部よりも巾狭となしたことを特徴とする半
    導体ペレットと基板の接合方法。
JP60033949A 1985-02-22 1985-02-22 半導体ペレツトと基板の接合方法 Expired - Lifetime JPH0638436B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60033949A JPH0638436B2 (ja) 1985-02-22 1985-02-22 半導体ペレツトと基板の接合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60033949A JPH0638436B2 (ja) 1985-02-22 1985-02-22 半導体ペレツトと基板の接合方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP4020897A Division JPH06103705B2 (ja) 1992-02-06 1992-02-06 半導体装置と基板の接合方法
JP4020898A Division JPH06103706B2 (ja) 1992-02-06 1992-02-06 半導体装置と基板の接合方法

Publications (2)

Publication Number Publication Date
JPS61194732A JPS61194732A (ja) 1986-08-29
JPH0638436B2 true JPH0638436B2 (ja) 1994-05-18

Family

ID=12400752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60033949A Expired - Lifetime JPH0638436B2 (ja) 1985-02-22 1985-02-22 半導体ペレツトと基板の接合方法

Country Status (1)

Country Link
JP (1) JPH0638436B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0777227B2 (ja) * 1986-12-16 1995-08-16 松下電器産業株式会社 半導体装置の製造方法
JPH084101B2 (ja) * 1987-06-25 1996-01-17 松下電器産業株式会社 半導体装置の製造方法
JP2623762B2 (ja) * 1988-04-28 1997-06-25 セイコーエプソン株式会社 半導体素子の実装構造
JPH05109818A (ja) * 1991-10-16 1993-04-30 Hitachi Chem Co Ltd 半導体チツプの接続構造
EP0979854B1 (en) 1997-03-31 2006-10-04 Hitachi Chemical Company, Ltd. Circuit connecting material, and structure and method of connecting circuit terminal
US7967943B2 (en) 1997-03-31 2011-06-28 Hitachi Chemical Company, Ltd. Circuit-connecting material and circuit terminal connected structure and connecting method
DE10046296C2 (de) * 2000-07-17 2002-10-10 Infineon Technologies Ag Elektronisches Chipbauteil mit einer integrierten Schaltung und Verfahren zu seiner Herstellung
WO2014156159A1 (ja) 2013-03-28 2014-10-02 東芝ホクト電子株式会社 発光装置とその製造方法
CN108922959B (zh) 2013-03-28 2022-07-29 日亚化学工业株式会社 发光装置、及使用发光装置的装置
CN105518886A (zh) 2013-12-02 2016-04-20 东芝北斗电子株式会社 发光单元、发光装置及发光单元的制造方法
WO2015083365A1 (ja) 2013-12-02 2015-06-11 東芝ホクト電子株式会社 発光装置およびその製造方法
JP6431485B2 (ja) 2013-12-02 2018-11-28 東芝ホクト電子株式会社 発光装置
JPWO2015146115A1 (ja) 2014-03-25 2017-04-13 東芝ホクト電子株式会社 発光装置
WO2016047133A1 (ja) 2014-09-26 2016-03-31 東芝ホクト電子株式会社 発光モジュール
EP3128565A4 (en) 2014-09-26 2017-12-13 Toshiba Hokuto Electronics Corp. Light-emission module

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5211862A (en) * 1975-07-18 1977-01-29 Matsushita Electric Ind Co Ltd Semiconductor device
JPS5873126A (ja) * 1981-10-27 1983-05-02 Seiko Keiyo Kogyo Kk 半導体装置の実装方法
JPS60262430A (ja) * 1984-06-08 1985-12-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JPS61194732A (ja) 1986-08-29

Similar Documents

Publication Publication Date Title
US5749997A (en) Composite bump tape automated bonding method and bonded structure
JP3944915B2 (ja) 半導体装置の製造方法
JPH0638436B2 (ja) 半導体ペレツトと基板の接合方法
US6372549B2 (en) Semiconductor package and semiconductor package fabrication method
JPH1084014A (ja) 半導体装置の製造方法
JP3225062B2 (ja) 熱硬化性樹脂シート及びそれを用いた半導体素子の実装方法
JP3552422B2 (ja) ボールグリッドアレイ半導体装置及びその実装方法
JP2553491B2 (ja) 電子部品の接合方法
JPH1167834A (ja) 半導体チップの実装構造および実装方法
US6008072A (en) Tape automated bonding method
JP4195541B2 (ja) 半導体チップをプリント配線基板に装着する方法及びその方法の実施に用いる装着用シート
JP3519924B2 (ja) 半導体装置の構造及びその製造方法
JPH0563031A (ja) 半導体装置と基板の接合方法
JP4441090B2 (ja) プリント配線基板に半導体チップを装着する方法
JP3947502B2 (ja) 異方導電性フィルムからなる封止部材の製造方法
JPH0436574B2 (ja)
JP4572375B2 (ja) 半導体装置の製造方法
JPS61194731A (ja) 半導体ペレツトと基板の接合方法
JP2001077295A (ja) 半導体装置の製造方法
JPH06103705B2 (ja) 半導体装置と基板の接合方法
JPH0779192B2 (ja) 電子部品の接合方法
JP3103170B2 (ja) サーマルヘッド
JP3316998B2 (ja) 薄膜コネクタとそれを用いた半導体チップの実装方法
JPH0638437B2 (ja) 半導体ペレツトの接合方法
JPH0685111A (ja) テープキャリア型半導体装置及びその組立方法