JP2003233347A - 画素へのプログラミング電流の供給 - Google Patents

Abstract

(57)【要約】 【課題】 プログラム電流の電流値の範囲を容易に設定
することのできる技術を提供する。 【解決手段】 データ線駆動回路は、単一ラインドライ
バ３００と、ゲート電圧生成回路４００とを備えてい
る。単一ラインドライバ３００は、駆動トランジスタ２
１〜２８と、スイッチングトランジスタ８１〜８８との
直列接続が、Ｎ組（Ｎは２以上の整数）互いに並列に接
続された構成を有している。ゲート電圧生成回路４００
は、カレントミラー回路部を構成する２つのトランジス
タ７１，７２と、駆動トランジスタ７３と、定電圧発生
用トランジスタ３１とを含んでいる。各種のパラメータ
（トランジスタ３１，３２の利得係数の相対値Ｋａ，Ｋ
ｂ、ゲート電圧生成回路４００の電源電圧VDREF 、駆動
トランジスタ７３のゲート信号VRIN）の設計値を変更す
ることによって、出力電流Ｉout の範囲を調整できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、発光素子の画素
回路に対して、発光階調の設定のために供給されるプロ
グラミング電流を生成する技術に関する。

【０００２】

【従来の技術】近年、有機ＥＬ素子（Organic ElectroL
uminescent devices）を用いた電気光学装置が開発され
ている。有機ＥＬ素子は、自発光素子であり、バックラ
イトが不要なので、低消費電力、高視野角、高コントラ
スト比の表示装置を達成できるものと期待されている。
なお、本明細書において、「電気光学装置」とは、電気
信号を光に変換する装置を意味している。電気光学装置
の最も普通の形態は、画像を表す電気信号を画像を表す
光に変換する表示装置である。

【０００３】有機ＥＬ素子を用いたアクディブマトリク
ス駆動の電気光学装置では、各有機ＥＬ素子に対して、
発光階調を調整するための画素回路が設けられる。各画
素回路における発光階調の設定は、発光階調に応じた電
圧値または電流値を画素回路に供給することによって実
行される。電圧値によって発光階調の設定を行う方法は
電圧プログラミング方式と呼ばれており、また、電流値
によって発光階調の設定を行う方法は電流プログラミン
グ方式と呼ばれている。ここで、「プログラミング」
は、「発光階調の設定」を意味するものとして使用され
ている。電流プログラミング方式では、画素回路をプロ
グラミングする際の電流は「プログラミング電流」と呼
ばれる。電流プログラミング方式の電気光学装置では、
各有機ＥＬ素子の画素回路に対して、発光の階調に応じ
た正確な電流値のプログラミング電流を生成して各画素
回路に供給する電流生成回路が利用される。

【０００４】

【発明が解決しようとする課題】ところで、発光階調に
応じたプログラミング電流値は、画素回路の構成に依存
する。一方、画素回路の構成は、電気光学装置の設計に
応じて多少変更される場合が多い。従って、電流生成回
路としては、画素回路の実際の構成に合わせて、その出
力電流値（プログラミング電流値）の範囲を設定し易い
回路が望まれていた。

【０００５】本発明は、上述した従来の課題を解決する
ためになされたものであり、プログラム電流の電流値の
範囲を容易に設定することのできる技術を提供すること
を第１の目的とする。また、回路構成がシンプルで生産
性や耐久性に優れた電流生成回路およびその駆動方法、
およびこれを用いた電気光学装置、半導体集積回路装
置、電子機器を提供することを第２の目的とする。

【０００６】

【課題を解決するための手段およびその作用・効果】上
述の目的の少なくとも一部を達成するために、本発明の
第１の電気光学装置は、電気光学装置であって、発光素
子を含む画素がマトリクス状に配列された画素マトリク
スと、前記画素マトリクスの行方向に沿って配列された
画素群にそれぞれ接続された複数の走査線と、前記画素
マトリクスの列方向に沿って配列された画素群にそれぞ
れ接続された複数のデータ線と、前記複数の走査線に接
続され、前記画素マトリクスの１つの行を選択するため
の走査線駆動回路と、前記発光素子の発光の階調に応じ
た電流値を有するデータ信号を生成して、前記複数のデ
ータ線のうちの少なくとも１つのデータ線上に出力する
ことが可能なデータ線駆動回路と、を備え、前記データ
線駆動回路は、所定の電流を発生させるための第１の駆
動トランジスタと、外部回路から与えられる制御信号に
応じてオン／オフ制御される第１のスイッチングトラン
ジスタとの直列接続が、Ｎ組（Ｎは２以上の整数）互い
に並列に接続された構成を有する電流加算型の電流生成
回路と、所定の信号レベルを有する制御電極信号を生成
してＮ個の前記第１の駆動トランジスタの制御電極に共
通に供給する制御電極信号生成回路と、を備える。

【０００７】この構成によれば、電流生成回路のＮ個の
第１の駆動トランジスタの設計値の調整によって、それ
ぞれの電流駆動能力を設定することができるので、デー
タ線の電流値（プログラム電流値）の範囲を容易に設定
することが可能である。また、制御電極信号生成回路か
ら、Ｎ個の第１の駆動トランジスタの制御電極に対して
制御電極信号を共通に供給するので、安定した正確な電
流値を有するデータ信号を発生させることが可能であ
る。

【０００８】なお、前記制御電極信号生成回路は、第１
の制御電極を有し、前記制御電極信号を前記第１の制御
電極から発生するための制御電極信号発生用トランジス
タと、前記制御電極信号発生用トランジスタに一定の電
流を流す定電流回路と、を有していてもよい。このと
き、前記制御電極信号発生用トランジスタの前記第１の
制御電極と前記電流生成回路の前記Ｎ個の第１の駆動ト
ランジスタの制御電極とが互いに接続される。

【０００９】この構成によれば、定電流回路に流れる一
定の電流値の設計値を調整することによっても、データ
線の電流値の範囲を設定することが可能となる。

【００１０】前記定電流回路は、第１と第２の配線にそ
れぞれ接続された２つのトランジスタを有し、第１の配
線に発生した電流値に比例した電流値を前記第２の配線
に発生させるためのカレントミラー回路部と、前記第１
の配線に接続され、外部回路から与えられる制御信号に
応じて所定の電流を前記第１の配線上に発生させる第２
の駆動トランジスタと、を含み、前記第２の配線に、前
記制御電極信号発生用トランジスタが接続されているよ
うに構成されていてもよい。

【００１１】この構成によれば、カレントミラー回路部
の構成や、第２の駆動トランジスタの電流駆動能力の設
計値を調整することによっても、データ線の電流値の範
囲を設定することが可能となる。

【００１２】前記電流生成回路は、さらに、前記第１の
駆動トランジスタと前記第１のスイッチングトランジス
タとのＮ組の直列接続と並列に設けられたオフセット電
流発生用の第３の駆動トランジスタを有しており、前記
第３の駆動トランジスタと前記データ線との間にはスイ
ッチングトランジスタが設けられておらず、前記第３の
駆動トランジスタの制御電極が前記制御電極信号発生用
トランジスタの前記第１の制御電極と接続されているよ
うに構成されていてもよい。

【００１３】この構成によれば、発光素子の発光階調と
データ線の電流値との関係にオフセットを設けることが
できるので、データ線の電流値を好ましい範囲に設定す
ることが可能となる。

【００１４】前記第１の駆動トランジスタと前記第１の
スイッチングトランジスタの各直列接続は、抵抗要素を
含んでいてもよい。

【００１５】この構成によれば、データ信号のノイズを
低減することができる。

【００１６】なお、前記抵抗要素は例えばトランジスタ
である。

【００１７】前記Ｎ個の第１の駆動トランジスタのうち
のｎ番目（ｎは１からＮまでの整数）のトランジスタの
利得係数の相対値が２^n-1 になるように、前記Ｎ個の第
１の駆動トランジスタが構成されていてもよい。

【００１８】この構成によれば、データ信号の電流値の
範囲を広く確保することができる。

【００１９】なお、前記画素マトリクスは、アクティブ
マトリクス駆動法によって駆動されるものであってもよ
い。あるいは、前記画素マトリクスは、パッシブマトリ
クス駆動法によって駆動されるものであってもよい。

【００２０】本発明による電流生成回路は、定電流生成
手段と、信号入力線と、出力端と、前記定電流生成手段
により生成される基準電流と前記信号入力線に供給され
る信号とに基づいて生成した出力電流を前記出力端に出
力する電流出力手段と、を備えることを特徴とする。

【００２１】この電流生成回路は、回路構成がシンプル
で生産性や耐久性に優れるといった各種の優れた特徴を
有する。

【００２２】なお、前記定電流生成手段は、カレントミ
ラー回路を含んで構成されていてもよい。

【００２３】また、前記定電流生成手段が少なくとも１
つの基準電圧源を備えて構成されてもよい。

【００２４】前記電流出力手段は、利得係数の異なる複
数の第１のトランジスタを含んで構成されていてもよ
い。

【００２５】前記電流出力手段が、前記複数の第１のト
ランジスタのうち前記信号により選択されたトランジス
タに流れる電流を合成することにより前記出力電流を生
成する手段であるとしてもよい。

【００２６】前記定電流生成手段が、前記第１のトラン
ジスタのゲート電極に接続された第２のトランジスタを
備えて構成されるものとしてもよい。

【００２７】前記第２のトランジスタは、前記基準電流
を前記複数の第１のトランジスタのゲート電圧に変換す
る機能を有することとしてもよい。

【００２８】前記出力端と前記複数の第１のトランジス
タとの間に、前記複数の第１のトランジスタの少なくと
も１つに対応する第１の抵抗付加手段を備えていること
としてもよい。

【００２９】前記第１の抵抗付加手段が第３のトランジ
スタであることとしてもよい。

【００３０】前記定電流生成手段は、前記第３のトラン
ジスタのゲート電極と接続された第４のトランジスタを
備えていることとしてもよい。

【００３１】前記電流出力手段が前記出力電流の下限値
を規定するオフセット電流経路を備えることとしてもよ
い。

【００３２】前記オフセット電流経路は、そのゲート電
極が前記第２のトランジスタに接続された第５のトラン
ジスタを備えることとしてもよい。

【００３３】前記出力端と前記第５のトランジスタとの
間に第２の抵抗付加手段を備えることとしてもよい。

【００３４】前記第２の抵抗付加手段が第６のトランジ
スタであることとしてもよい。

【００３５】前記基準電流を前記出力電流の最大値と最
小値の中間近傍の値に設定することとしてもよい。

【００３６】前記第５のトランジスタの利得係数を変化
させることにより前記出力電流を制御することとしても
よい。

【００３７】本発明による第２の電気光学装置は、複数
の走査線と、複数のデータ線と、前記走査線と前記デー
タ線との交差部に対応して配置された電気光学素子と、
前記走査線を駆動する走査線駆動回路及び前記データ線
を駆動するデータ線駆動回路とを備えた電気光学装置で
あって、前記データ線駆動回路が上述したいずれかの電
流生成回路を備え、前記電流生成回路の出力電流を前記
データ線に入力する手段を備える。

【００３８】前記電気光学素子が電流駆動型素子である
こととしてもよい。

【００３９】また、前記電流駆動型素子が有機エレクト
ロルミネッセンス素子であることとしてもよい。

【００４０】なお、本発明は、種々の形態で実現するこ
とが可能であり、例えば、データ線駆動回路、そのデー
タ線駆動回路を備えた電気光学装置や表示装置、その電
気光学装置や表示装置を備えた電子装置、それらの装置
の駆動方法、その方法の機能を実現するためのコンピュ
ータプログラム、そのコンピュータプログラムを記録し
た記録媒体、そのコンピュータプログラムを含み搬送波
内に具現化されたデータ信号、等の形態で実現すること
ができる。

【００４１】

【発明の実施の形態】次に、本発明の実施の形態を実施
例に基づいて以下の順序で説明する。 Ａ．装置の全体構成： Ｂ．第１実施例： Ｃ．第２実施例： Ｄ．電子機器への適用例： Ｅ．変形例

【００４２】Ａ．装置の全体構成：図１は、本発明の一
実施例としての電気光学装置１００の回路構成を示すブ
ロック図である。この電気光学装置１００は、発光素子
がマトリクス状に配置された表示パネル部１０１（「画
素領域」とも呼ぶ）と、表示パネル部１０１のデータ線
を駆動するデータ線駆動回路１０２と、表示パネル部１
０１の走査線（「ゲート線」とも呼ぶ）を駆動する走査
線駆動回路１０３（「ゲートドライバ」とも呼ぶ）と、
コンピュータ１１０から供給される表示データを記憶す
るメモリ１０４と、基準動作信号を他の構成要素に供給
する発振回路１０６と、電源回路１０７と、電気光学装
置１００内の各構成要素を制御するための制御回路１０
５と、を備えている。

【００４３】電気光学装置１００の各構成要素１０１〜
１０７は、それぞれが独立した部品（例えば、１チップ
の半導体集積回路装置）によって構成されていてもよ
く、あるいは、各構成要素１０１〜１０７の全部もしく
は一部が、一体となった部品として構成されていてもよ
い。例えば、表示パネル部１０１に、データ線駆動回路
１０２と走査線駆動回路１０３とが一体的に構成されて
いてもよい。また、構成要素１０２〜１０６の全部もし
くは一部がプログラマブルなＩＣチップで構成され、そ
の機能がＩＣチップに書き込まれたプログラムによりソ
フトウエア的に実現されていてもよい。

【００４４】図２は、表示パネル部１０１とデータ線駆
動回路１０２の内部構成を示している。表示パネル部１
０１は、マトリクス状に配列された複数の画素回路２０
０を有しており、各画素回路２００は有機ＥＬ素子２２
０をそれぞれ有している。画素回路２００のマトリクス
には、その列方向に沿って伸びる複数のデータ線Ｘｍ
（ｍ＝１〜Ｍ）と、行方向に沿って伸びる複数の走査線
Ｙｎ（ｎ＝１〜Ｎ）とがそれぞれ接続されている。な
お、データ線は「ソース線」とも呼ばれ、また、走査線
は「ゲート線」とも呼ばれる。また、本明細書では、画
素回路２００を「単位回路」あるいは「画素」とも呼
ぶ。画素回路２００内のトランジスタは、通常はＴＦＴ
で構成される。

【００４５】走査線駆動回路１０３は、複数の走査線Ｙ
ｎの中の１本を選択的に駆動して１行分の画素回路群を
選択する。データ線駆動回路１０２は、各データ線Ｘｍ
をそれぞれ駆動するための複数の単一ラインドライバ３
００と、ゲート電圧生成回路４００とを有している。ゲ
ート電圧生成回路４００は、所定の電圧値を有するゲー
ト制御信号を単一ラインドライバ３００に供給する。ゲ
ート電圧生成回路４００と単一ラインドライバ３００の
内部構成については後述する。

【００４６】単一ラインドライバ３００は、各データ線
Ｘｍを介して画素回路２００にデータ信号を供給する。
このデータ信号に応じて画素回路２００の内部状態（後
述する）が設定されると、これに応じて有機ＥＬ素子２
２０に流れる電流値が制御され、この結果、有機ＥＬ素
子２２０の発光の階調が制御される。

【００４７】制御回路１０５（図１）は、表示パネル部
１０１の表示状態を表す表示データ（画像データ）を、
各有機ＥＬ素子２２０の発光の階調を表すマトリクスデ
ータに変換する。マトリクスデータは、１行分の画素回
路群を順次選択するための走査線駆動信号と、選択され
た画素回路群の有機ＥＬ素子２２０に供給するデータ線
信号のレベルを示すデータ線駆動信号とを含んでいる。
走査線駆動信号とデータ線駆動信号は、走査線駆動回路
１０３とデータ線駆動回路１０２にそれぞれ供給され
る。制御回路１０５は、また、走査線とデータ線の駆動
タイミングのタイミング制御を行う。

【００４８】図３は、画素回路２００の内部構成を示す
回路図である。この画素回路２００は、ｍ番目のデータ
線Ｘｍとｎ番目の走査線Ｙｎとの交点に配置されている
回路である。なお、走査線Ｙｎは、２本のサブ走査線Ｖ
１，Ｖ２を含んでいる。

【００４９】画素回路２００は、データ線Ｘｍに流れる
電流値に応じて有機ＥＬ素子２２０の階調を調節する電
流プログラム回路である。具体的には、この画素回路２
００は、有機ＥＬ素子２２０の他に、４つのトランジス
タ２１１〜２１４と、保持キャパシタ２３０（「保持コ
ンデンサ」あるいは「記憶キャパシタ」とも呼ぶ）とを
有している。保持キャパシタ２３０は、データ線Ｘｍを
介して供給されたデータ信号に応じた電荷を保持し、こ
れによって、有機ＥＬ素子２２０の発光の階調を調節す
るためのものである。換言すれば、保持キャパシタ２３
０は、データ線Ｘｍに流れる電流に応じた電圧を保持す
る。第１ないし第３のトランジスタ２１１〜２１３はｎ
チャンネル型ＦＥＴであり、第４のトランジスタ２１４
はｐチャンネル型ＦＥＴである。有機ＥＬ素子２２０
は、フォトダイオードと同様の電流注入型（電流駆動
型）の発光素子なので、ここではダイオードの記号で描
かれている。

【００５０】第１のトランジスタ２１１のソースは、第
２のトランジスタ２１２のドレインと、第３のトランジ
スタ２１３のドレインと、第４のトランジスタ２１４の
ドレインと、にそれぞれ接続されている。第１のトラン
ジスタ２１１のドレインは、第４のトランジスタ２１４
のゲートに接続されている。保持キャパシタ２３０は、
第４のトランジスタ２１４のソースとゲートとの間に接
続されている。また、第４のトランジスタ２１４のソー
スは、電源電位Ｖｄｄにも接続されている。

【００５１】第２のトランジスタ２１２のソースは、デ
ータ線Ｘｍを介して単一ラインドライバ３００（図２）
に接続されている。有機ＥＬ素子２２０は、第３のトラ
ンジスタ２１３のソースと接地電位との間に接続されて
いる。

【００５２】第１と第２のトランジスタ２１１，２１２
のゲートは、第１のサブ走査線Ｖ１に共通に接続されて
いる。また、第３のトランジスタ２１３のゲートは、第
２のサブ走査線Ｖ２に接続されている。

【００５３】第１と第２のトランジスタ２１１，２１２
は、保持キャパシタ２３０に電荷を蓄積する際に使用さ
れるスイッチングトランジスタである。第３のトランジ
スタ２１３は、有機ＥＬ素子２２０の発光期間において
オン状態に保たれるスイッチングトランジスタである。
また、第４のトランジスタ２１４は、有機ＥＬ素子２２
０に流れる電流値を制御するための駆動トランジスタで
ある。第４のトランジスタ２１４の電流値は、保持キャ
パシタ２３０に保持される電荷量（蓄積電荷量）によっ
て制御される。

【００５４】図４は、画素回路２００の動作を示すタイ
ミングチャートである。ここでは、第１のサブ走査線Ｖ
１の電圧値（以下、「第１のゲート信号Ｖ１」も呼ぶ）
と、第２のサブ走査線Ｖ２の電圧値（以下、「第２のゲ
ート信号Ｖ２」も呼ぶ）と、データ線Ｘｍの電流値Ｉou
t （「データ信号Ｉout 」も呼ぶ）と、有機ＥＬ素子２
２０に流れる電流値ＩＥＬとが示されている。

【００５５】駆動周期Ｔｃは、プログラミング期間Ｔｐ
ｒと発光期間Ｔｅｌとに分かれている。ここで、「駆動
周期Ｔｃ」とは、表示パネル部１０１内のすべての有機
ＥＬ素子２２０の発光の階調が１回ずつ更新される周期
を意味しており、いわゆるフレーム周期と同じものであ
る。階調の更新は、１行分の画素回路群毎に行われ、駆
動周期Ｔｃの間にＮ行分の画素回路群の階調が順次更新
される。例えば、３０Ｈｚで全画素回路の階調が更新さ
れる場合には、駆動周期Ｔｃは約３３ｍｓである。

【００５６】プログラミング期間Ｔｐｒは、有機ＥＬ素
子２２０の発光の階調を画素回路２００内に設定する期
間である。本明細書では、画素回路２００への階調の設
定を「プログラミング」と呼んでいる。例えば、駆動周
期Ｔｃが約３３ｍｓであり、走査線Ｙｎの総数Ｎが４８
０本である場合には、プログラミング周期Ｔｐｒは約６
９μｓ（＝３３ｍｓ／４８０）以下になる。

【００５７】プログラミング期間Ｔｐｒでは、まず、第
２のゲート信号Ｖ２をＬレベルに設定して第３のトラン
ジスタ２１３をオフ状態（閉状態）に保つ。次に、デー
タ線Ｘｍ上に発光階調に応じた電流値Ｉｍを流しなが
ら、第１のゲート信号Ｖ１をＨレベルに設定して第１と
第２のトランジスタ２１１，２１２をオン状態（開状
態）にする。このとき、このデータ線Ｘｍの単一ライン
ドライバ３００（図２）は、発光階調に応じた一定の電
流値Ｉｍを流す定電流源として機能する。図４（ｃ）に
示されているように、この電流値Ｉｍは、所定の電流値
の範囲ＲＩ内において、有機ＥＬ素子２２０の発光の階
調に応じた値に設定されている。

【００５８】保持キャパシタ２３０には、第４のトラン
ジスタ２１４（駆動トランジスタ）を流れる電流値Ｉｍ
に対応した電荷が保持される。この結果、第４のトラン
ジスタ２１４のソース／ゲート間には、保持キャパシタ
２３０に記憶された電圧が印加される。なお、本明細書
では、プログラミングに用いられるデータ信号の電流値
Ｉｍを「プログラミング電流値Ｉｍ」と呼ぶ。

【００５９】プログラミングが終了すると、走査線駆動
回路１０３が第１のゲート信号Ｖ１をＬレベルに設定し
て第１と第２のトランジスタ２１１，２１２をオフ状態
とし、また、データ線駆動回路１０２はデータ信号Ｉou
t を停止する。

【００６０】発光期間Ｔｅｌでは、第１のゲート信号Ｖ
１をＬレベルに維持して第１と第２のトランジスタ２１
１，２１２をオフ状態に保ったまま、第２のゲート信号
Ｖ２をＨレベルに設定して第３のトランジスタ２１３を
オン状態に設定する。保持キャパシタ２３０には、プロ
グラミング電流値Ｉｍに対応した電圧が予め記憶されて
いるので、第４のトランジスタ２１４にはプログラミン
グ電流値Ｉｍとほぼ同じ電流が流れる。従って、有機Ｅ
Ｌ素子２２０にもプログラミング電流値Ｉｍとほぼ同じ
電流が流れ、この電流値Ｉｍに応じた階調で発光する。
このように、保持キャパシタ２３０の電圧（すなわち電
荷）が電流値Ｉｍによって書き込まれるタイプの画素回
路２００は、「電流プログラム回路」と呼ばれている。

【００６１】Ｂ．第１実施例：図５は、単一ラインドラ
イバ３００とゲート電圧生成回路４００の内部構成を示
す回路図である。単一ラインドライバ３００は、８ビッ
トのＤ／Ａコンバータ部３１０と、オフセット電流生成
回路３２０とを有している。

【００６２】Ｄ／Ａコンバータ部３１０は、８本の電流
ラインＩＵ１〜ＩＵ８が並列に接続されたものである。
第１の電流ラインＩＵ１には、スイッチングトランジス
タ８１と、一種の抵抗素子として機能する抵抗用トラン
ジスタ４１と、所定の電流を流す定電流源として機能す
る駆動トランジスタ２１とが、データ線３０２と接地電
位との間に直列に接続されている。他の電流ラインＩＵ
２〜ＩＵ８も同様の構成を有している。これらの３種類
のトランジスタ８１〜８８，４１〜４８，２１〜２８
は、図５の例ではいずれもｎチャンネル型ＦＥＴであ
る。８つの駆動トランジスタ２１〜２８のゲートは、第
１の共通ゲート線３０３に共通に接続されている。ま
た、８つの抵抗用トランジスタ４１〜４８のゲートは、
第２の共通ゲート線３０４に共通に接続されている。８
個のスイッチングトランジスタ８１〜８８の各ゲートに
は、信号入力線３０１を介して制御回路１０５（図１）
から与えられる８ビットの階調データＤＡＴＡの各ビッ
トが入力される。

【００６３】８つの駆動トランジスタ２１〜２８の利得
係数βの比Ｋは、１：２：４：８：１６：３２：６４：
１２８に設定されている。すなわち、ｎ番目（ｎ＝１〜
Ｎ）の駆動トランジスタの利得係数βの相対値Ｋは２
^n-1 に設定されている。ここで、利得係数βは、良く知
られているように、β＝Ｋβ₀ ＝（μＣ₀ Ｗ／Ｌ）で定
義される。ここで、Ｋは相対値、β₀ は所定の定数、μ
はキャリアの移動度、Ｃ ₀ はゲート容量、Ｗはチャンネ
ル幅、Ｌはチャンネル長である。駆動トランジスタの数
Ｎは、２以上の整数である。なお、この駆動トランジス
タの数Ｎは、走査線Ｙｎの数とは無関係である。

【００６４】８つの駆動トランジスタ２１〜２８は、定
電流源として機能する。トランジスタの電流駆動能力は
利得係数βに比例するので、８つの駆動トランジスタ２
１〜２８の電流駆動能力の比は、１：２：４：８：１
６：３２：６４：１２８である。換言すれば、各駆動ト
ランジスタ２１〜２８の利得係数の相対値Ｋは、階調デ
ータＤＡＴＡの各ビットの重みに対応づけられた値にそ
れぞれ設定されている。

【００６５】なお、抵抗用トランジスタ４１〜４８の電
流駆動能力は、通常は、対応する各駆動トランジスタ２
１〜２８の電流駆動能力以上の値に設定される。従っ
て、各電流ラインＩＵ１〜ＩＵ８の電流駆動能力は、駆
動トランジスタ２１〜２８によって決定される。なお、
抵抗用トランジスタ４１〜４８は、電流値のノイズを除
去するノイズフィルタとしての機能を有している。

【００６６】オフセット電流生成回路３２０は、抵抗用
トランジスタ５２と、駆動トランジスタ３２とが、デー
タ線３０２と接地電位との間に直列に接続された構成を
有している。駆動トランジスタ３２のゲートは第１の共
通ゲート線３０３に接続されており、抵抗用トランジス
タ５２のゲートは第２の共通ゲート線３０４に接続され
ている。駆動トランジスタ３２の利得係数βの相対値は
Ｋｂである。なお、オフセット電流生成回路３２０で
は、駆動トランジスタ３２とデータ線３０２との間にス
イッチングトランジスタが設けられておらず、この点で
Ｄ／Ａコンバータ部３１０内の各電流ラインとは異なっ
ている。

【００６７】オフセット電流生成回路３２０の電流ライ
ンＩoffsetは、Ｄ／Ａコンバータ部３１０の８本の電流
ラインＩＵ１〜ＩＵ８と並列に接続されている。従っ
て、これらの９本の電流ラインＩoffset，ＩＵ１〜ＩＵ
８を流れる電流の合計が、プログラミング電流としてデ
ータ線３０２上に出力される。すなわち、単一ラインド
ライバ３１０は、電流加算型の電流生成回路である。な
お、以下では、各電流ラインを示す符号Ｉoffset，ＩＵ
１〜ＩＵ８を、それらを流れる電流を示す符号としても
使用する。

【００６８】ゲート電圧生成回路４００は、２つのトラ
ンジスタ７１，７２で構成されたカレントミラー回路部
を含んでいる。２つのトランジスタ７１，７２のゲート
同士は互いに接続されており、また、第１のトランジス
タ７１のゲートとドレインも互いに接続されている。２
つのトランジスタ７１，７２のそれぞれの一方の端子
（ソース）は、ゲート電圧生成回路４００用の電源電位
VDREF に接続されている。第１のトランジスタ７１の他
方の端子（ドレイン）と接地電位との間の第１の配線４
０１上には、駆動トランジスタ７３が直列に接続されて
いる。駆動トランジスタ７３のゲートには、制御回路１
０５から所定の電圧レベルを有する制御信号VRINが入力
される。第２のトランジスタ７２の他方の端子（ドレイ
ン）と接地電位との間の第２の配線４０２上には、抵抗
用トランジスタ５１と定電圧発生用トランジスタ３１
（「制御電極信号発生用トランジスタ」とも呼ぶ）とが
直列に接続されている。定電圧発生用トランジスタ３１
の利得係数βの相対値はＫａである。

【００６９】定電圧発生用トランジスタ３１のゲートと
ドレインは互いに接続されており、これらは単一ライン
ドライバ３００第１の共通ゲート線３０３に接続されて
いる。また、抵抗用トランジスタ５１のゲートとドレイ
ンも互いに接続されており、これらは単一ラインドライ
バ３００第２の共通ゲート線３０４に接続されている。

【００７０】なお、図５の例では、カレントミラー回路
部を構成する２つのトランジスタ７１，７２はｐチャン
ネル型ＦＥＴで構成されており、他のトランジスタはｎ
チャンネル型ＦＥＴで構成されている。

【００７１】ゲート電圧生成回路４００の駆動トランジ
スタ７３のゲートに所定の電圧レベルの制御信号VRINが
入力されると、第１の配線４０１上に、この制御信号VR
INの電圧レベルに応じた一定の基準電流Ｉconst が発生
する。２つのトランジスタ７１，７２はカレントミラー
回路部を構成しているので、第２の配線４０２上にも同
じ基準電流Ｉconst が流れる。但し、２つの配線４０
１，４０２に流れる電流が同一である必要はなく、一般
には、第２の配線４０２上に第１の配線４０１の基準電
流Ｉconst に比例する電流が流れるように、第１と第２
のトランジスタ７１，７２が構成されていればよい。

【００７２】第２の配線４０２上の２つのトランジスタ
３１，５１のゲート／ドレイン間には、この電流Ｉcons
t に応じた所定のゲート電圧Ｖｇ１，Ｖｇ２がそれぞれ
発生する。第１のゲート電圧Ｖｇ１は、第１の共通ゲー
ト線３０３を介して、単一ラインドライバ３００内の９
つの駆動トランジスタ３２，２１〜２８のゲートに共通
に印加される。また、第２のゲート電圧Ｖｇ２は、第２
の共通ゲート線３０４を介して、９つの抵抗用トランジ
スタ５２，４１〜４８のゲートに共通に印加される。

【００７３】各電流ラインＩoffset，ＩＵ１〜ＩＵ８の
電流駆動能力は、各駆動トランジスタ３２，２１〜２８
の利得係数βと、印加電圧とによって決定される。従っ
て、単一ラインドライバ３００の各電流ラインＩoffse
t，ＩＵ１〜ＩＵ８には、ゲート電圧Ｖｇ１に応じて、
各駆動トランジスタの利得係数βの相対値Ｋに比例した
電流値が流れ得る。このとき、信号入力線３０１を介し
て制御回路１０５から８ビットの階調データＤＡＴＡが
与えられると、この階調データＤＡＴＡの各ビットの値
に応じて８つのスイッチングトランジスタ８１〜８８が
オン／オフ制御される。この結果、階調データＤＡＴＡ
の値に応じた電流値を有するプログラミング電流Ｉｍが
データ線３０２上に出力される。

【００７４】なお、この単一ラインドライバ３００は、
オフセット電流生成回路３２０を有しているので、階調
データＤＡＴＡの値とプログラミング電流Ｉｍとは、原
点を通る完全な比例関係ではなく、オフセットを有して
いる。このようなオフセットを設けることによって、プ
ログラミング電流値の範囲の設定の自由度が増すので、
プログラミング電流値を好ましい範囲に容易に設定でき
るという利点がある。

【００７５】図６は、データ線駆動回路１０２の出力電
流Ｉout と、階調データＤＡＴＡの値（階調値）との関
係の例１〜例５を示す説明図である。図６（ａ）の表に
は、標準の例１と、以下の４つのパラメータをそれぞれ
変化させた場合の例２〜例５が示されている。 （１）ＶＲＩＮ：ゲート電圧生成回路４００の駆動トラ
ンジスタ７３のゲート信号の電圧値。 （２）ＶＤＲＥＦ：ゲート電圧生成回路４００のカレン
トミラー回路部の電源電圧。 （３）Ｋａ：ゲート電圧生成回路４００の定電圧発生用
トランジスタ３１の利得係数βの相対値。 （４）Ｋｂ：オフセット電流生成回路３２０の駆動トラ
ンジスタ３２の利得係数βの相対値。

【００７６】図６（ｂ）は、図６（ａ）の関係をグラフ
に示したものである。なお、「標準」とされている例１
は、各パラメータを所定の標準値に設定した場合の例で
ある。例２は、標準である例１よりも駆動トランジスタ
７３の電圧ＶＲＩＮのみを高い値に設定した場合の例で
ある。例３は、標準である例１よりもカレントミラー回
路部の電源電圧ＶＤＲＥＦのみを高い値に設定した場合
の例である。例４は、標準である例１よりも、定電圧発
生用トランジスタ３１の利得係数βの相対値Ｋａのみを
大きな値に設定した例である。例５は、標準である例１
よりも、駆動トランジスタ３２の利得係数βの相対値Ｋ
ｂのみを大きな値に設定した例である。

【００７７】これらの表およびグラフに示されているよ
うに、出力電流Ｉout の値は、各パラメータＶＲＩＮ，
ＶＤＲＥＦ，Ｋａ，Ｋｂに応じて変化する。従って、こ
れらのパラメータの１つ以上の値を変更することによっ
て、発光階調の制御に利用される電流値の範囲を変更す
ることができる。なお、各パラメータＶＲＩＮ，ＶＤＲ
ＥＦ，Ｋａ，Ｋｂの値は、それぞれに関連する回路部分
の設計値を調整することによって設定される。図５に示
した回路構成では、４つのパラメータＶＲＩＮ，ＶＤＲ
ＥＦ，Ｋａ，Ｋｂがいずれも出力電流Ｉout の範囲に影
響を与えるので、出力電流Ｉout の範囲を設定する際の
自由度が高く、任意の範囲に容易に設定できるという利
点がある。

【００７８】ところで、出力電流Ｉout は、ゲート電圧
生成回路４００内の基準電流Ｉconst に比例する。従っ
て、基準電流Ｉconst は、出力電流Ｉout （すなわちプ
ログラミング電流Ｉｍ）に要求される電流値の範囲に応
じて決定される。この際、基準電流Ｉconst の値を、出
力電流Ｉout として要求される電流値の範囲の両端近傍
に設定してしまうと、回路部品の性能によっては、基準
電流Ｉconst の小さなバラツキ（誤差）が、出力電流Ｉ
out の大きなバラツキ（誤差）を生じるおそれがある。
従って、出力電流Ｉout の誤差を低減するためには、基
準電流Ｉconstの値を、出力電流Ｉout の電流値の範囲
の最大値と最小値の中間近傍の値に設定することが好ま
しい。ここで、「最大値と最小値の中間近傍」とは、最
大値と最小値の平均値（すなわち中央値）の±１０％程
度の範囲を意味している。

【００７９】図７は、出力電流Ｉout と発光階調との関
係の一例を示すグラフである。この例では、０〜２５５
までの２５６階調を表現するために、０ｎＡ〜５０００
ｎＡの範囲の出力電流Ｉout が利用される。このとき、
基準電流Ｉconst の値は、その中間値である２５００ｎ
Ａ程度に設定することが好ましい。

【００８０】なお、図５の回路において、基準電流Ｉco
nst の値を階調の中央値（＝１２８）に対応する出力電
流Ｉout の値に等しく設定するためには、定電圧発生用
トランジスタ３１の利得係数βの相対値Ｋａを、階調の
中央値に等しい値（＝１２８）に設定すれば良い。

【００８１】以上説明したように、第１実施例のデータ
線駆動回路１０２は、１つまたは複数のパラメータの設
計値を任意に変更することによって、出力電流Ｉout
（プログラミング電流Ｉｍ）の範囲を任意に調節するこ
とができるという利点を有している。また、この回路１
０２は構成が非常にシンプルであるため、耐久性や生産
性にも優れているという利点がある。

【００８２】Ｃ．第２実施例：図８は、第２実施例にお
ける表示パネル部１０１ａとデータ線駆動回路１０２ａ
の内部構成を示している。この表示装置では、図２の構
成における複数の単一ラインドライバ３００の代わり
に、１つの単一ラインドライバ３００と、シフトレジス
タ５００と、が設けられている。また、表示パネル部１
０１ａの各データ線には、スイッチングトランジスタ５
２０が設けられている。スイッチングトランジスタ５２
０の一方の端子は各データ線Ｘｍに接続されており、他
方の端子は単一ラインドライバ３００の出力信号線３０
２に共通に接続されている。シフトレジスタ５００は、
各データ線Ｘｍのスイッチングトランジスタ５２０にオ
ン／オフ制御信号を供給しており、これによって、デー
タ線Ｘｍを１つずつ順次選択する。

【００８３】この表示装置では、画素回路２００が点順
次に更新される。すなわち、走査線駆動回路１０３で選
択されたゲート線Ｙｎと、シフトレジスタ５００で選択
されたデータ線Ｘｍと、の交点に存在する１つの画素回
路２００のみが１回のプログラミングで更新される。例
えば、ｎ番目のゲート線Ｙｎで選択されたＭ個の画素回
路２００について１つずつ順次プログラミングが行わ
れ、その終了後、次の（ｎ＋１）番目のゲート線上のＭ
個の画素回路２００が１つずつプログラミングされる。
これに対して、上述した第１実施例においては、１行分
の画素回路群が同時に（すなわち、線順次に）プログラ
ミングされていた点で、図８に示した表示装置と動作が
異なっている。

【００８４】図８の表示装置のように、点順次で画素回
路２００のプログラミングを行う場合にも、上述した第
１実施例と同じ単一ラインドライバ３００とゲート電圧
生成回路４００とを用いて、所望の電流範囲の出力電流
Ｉout （プログラミング電流Ｉｍ）を発生させることが
可能である。

【００８５】Ｄ．電子機器への適用例：有機ＥＬ素子を
利用した表示装置は、モバイル型のパーソナルコンピュ
ータや、携帯電話や、ディジタルスチルカメラ等の種々
の電子装置に適用することができる。

【００８６】図９は、モバイル型のパーソナルコンピュ
ータの構成を示す斜視図である。パーソナルコンピュー
タ１０００は、キーボード１０２０を備えた本体部１０
４０と、有機ＥＬ素子を用いた表示ユニット１０６０と
を備えている。

【００８７】図１０は、携帯電話の斜視図である。この
携帯電話２０００は、複数の操作ボタン２０２０と、受
話口２０４０と、送話口２０６０と、有機ＥＬ素子を用
いた表示パネル２０８０を備えている。

【００８８】図１１は、ディジタルスチルカメラ３００
０の構成を示す斜視図である。なお、外部機器との接続
についても簡易的に示している。通常のカメラは、被写
体の光像によってフィルムを感光するのに対し、ディジ
タルスチルカメラ３０００は、被写体の光像をＣＣＤ
（Charge Coupled Device)等の撮像素子の光電変換によ
って撮像信号を生成するものである。ここで、ディジタ
ルスチルカメラ３０００のケース３０２０の背面には、
有機ＥＬ素子を用いた表示パネル３０４０が設けられて
おり、ＣＣＤによる撮像信号に基づいて表示が行われ
る。このため、表示パネル３０４０は、被写体を表示す
るファイダとして機能する。また、ケース３０２０の観
察側（図においては裏面側）には、光学レンズやＣＣＤ
等を含んだ受光ユニット３０６０が設けられている。

【００８９】ここで、撮影者が表示パネル３０４０に表
示された被写体像を確認して、シャッタボタン３０８０
を押下すると、その時点におけるＣＣＤの撮像信号が、
回路基板３１００のメモリに転送・格納される。また、
このディジタルスチルカメラ３０００にあっては、ケー
ス３０２０の側面に、ビデオ信号出力端子３１２０と、
データ通信用の入出力端子３１４０とが設けられてい
る。そして、図に示されるように、前者のビデオ信号出
力端子３１２０には、テレビモニタ４３００が、また、
後者のデータ通信用の入出力端子３１４０にはパーソナ
ルコンピュータ４４００が、それぞれ必要に応じて接続
される。さらに、所定の操作によって、回路基板３１０
０のメモリに格納された撮像信号が、テレビモニタ４３
００や、パーソナルコンピュータ４４００に出力され
る。

【００９０】なお、電子機器としては、図９のパーソナ
ルコンピュータや、図１０の携帯電話、図１１のディジ
タルスチルカメラの他にも、テレビ、ビューファインダ
型やモニタ直視型のビデオテープレコーダ、カーナビゲ
ーション装置、ページャ、電子手帳、電卓、ワードプロ
セッサ、ワークステーション、テレビ電話、ＰＯＳ端
末、タッチパネルを備えた機器等を挙げることができ
る。これらの各種の電子機器の表示部として、有機ＥＬ
素子を用いた上述の表示装置が適用可能である。

【００９１】Ｅ．変形例：なお、この発明は上記の実施
例や実施形態に限られるものではなく、その要旨を逸脱
しない範囲において種々の態様において実施することが
可能であり、例えば次のような変形も可能である。

【００９２】Ｅ１：図５に示した実施例では、駆動トラ
ンジスタ３２，２１〜２８に抵抗用トランジスタ５２，
４１〜４８が接続されていたが、抵抗用トランジスタ５
２，４１〜４８を他の抵抗要素（抵抗付加手段）と置き
換えることも可能である。また、このような抵抗要素
は、必ずしもすべての駆動トランジスタ３２，２１〜２
８に接続する必要はなく、必要に応じて設ければよい。

【００９３】Ｅ２：図５の回路構成のうちの一部を省略
することも可能である。例えば、オフセット電流生成回
路３２０を省略してもよい。但し、オフセット電流生成
回路３２０を設けるようにすれば、プログラミング電流
値の範囲の設定の自由度が増すので、プログラミング電
流値を好ましい範囲に設定し易いという利点がある。

【００９４】Ｅ３：上述した実施例において、一部また
は全部のトランジスタを、バイポーラトランジスタ、薄
膜ダイオードなどや他の種類のスイッチング素子で置き
換えることも可能である。ＦＥＴのゲート電極やバイポ
ーラトランジスタのベース電極は、本発明の「制御電
極」に相当する。

【００９５】Ｅ４：上述した各実施例では、表示パネル
部１０１が１組の画素回路マトリクスを有するものとし
ていたが、表示パネル部１０１が複数組の画素回路マト
リクスを有するものとしても良い。例えば、大型パネル
を構成する際に、表示パネル部１０１を隣接する複数の
領域に区分し、各領域毎に１組の画素回路マトリクスを
それぞれ設けるようにしても良い。また、１つの表示パ
ネル部１０１内にＲＧＢの３つの色に相当する３組の画
素回路マトリクスを設けるようにしても良い。複数の画
素回路マトリクスが存在する場合には、各マトリクス毎
に上述した実施例を適用することが可能である。

【００９６】Ｅ５：上述した各実施例で用いた画素回路
では、図５に示したようにプログラミング期間Ｔｐｒと
発光期間Ｔｅｌとが分かれていたが、プログラミング期
間Ｔｐｒが発光期間Ｔｅｌの一部に重なるような画素回
路を用いることも可能である。このような画素回路に対
しては、発光期間Ｔｅｌの初期にプログラミングが行わ
れて発光の階調が設定され、その後、設定された階調で
発光が継続する。このような画素回路を利用した装置に
関しても、上述したデータ線駆動回路を適用することが
可能である。

【００９７】Ｅ６：上述した各実施例では、有機ＥＬ素
子を用いた表示装置の例を説明したが、本発明は、有機
ＥＬ素子以外の発光素子を用いた表示装置や電子装置に
も適用可能である。例えば、駆動電流に応じて発光の階
調が調整可能な他の種類の発光素子（ＬＥＤやＦＥＤ
（Field Emission Display）など）を有する装置にも適
用することができる。

【００９８】Ｅ７：本発明は、画素回路を有するアクテ
ィブ駆動法によって駆動される回路や装置に限らず、画
素回路を有さないパッシブ駆動法によって駆動される回
路や装置にも適用可能である。

【図面の簡単な説明】

【図１】本発明の一実施例としての電気光学装置１００
の回路構成を示すブロック図。

【図２】表示パネル部１０１とデータ線駆動回路１０２
の内部構成を示すブロック図。

【図３】画素回路２００の内部構成を示す回路図。

【図４】画素回路２００の動作を示すタイミングチャー
ト。

【図５】単一ラインドライバ３００とゲート電圧生成回
路４００の内部構成を示す回路図。

【図６】データ線駆動回路１０２の出力電流Ｉout と階
調値との関係の例を示す説明図。

【図７】出力電流Ｉout と発光階調との関係の一例を示
すグラフ。

【図８】第２実施例における表示パネル部１０１ａとデ
ータ線駆動回路１０２ａの内部構成を示すブロック図。

【図９】本発明に係る表示装置を適用した電子機器の一
例としてのパーソナルコンピュータの構成を示す斜視
図。

【図１０】本発明に係る表示装置を適用した電子機器の
一例としての携帯電話の構成を示す斜視図。

【図１１】本発明に係る表示装置を適用した電子機器の
一例としてのディジタルスチルカメラの背面側の構成を
示す斜視図。

【符号の説明】

２１〜２８…駆動トランジスタ ３１…定電圧発生用トランジスタ ３２…駆動トランジスタ ４１〜４８…抵抗用トランジスタ ５１…抵抗用トランジスタ ５２…抵抗用トランジスタ ７１，７２…トランジスタ ７３…駆動トランジスタ ８１〜８８…スイッチングトランジスタ １００…電気光学装置 １０１…表示パネル部 １０２…データ線駆動回路 １０３…走査線駆動回路 １０４…メモリ １０５…制御回路 １０６…発振回路 １０７…電源回路 １１０…コンピュータ ２００…画素回路 ２１１〜２１４…トランジスタ ２２０…有機ＥＬ素子 ２３０…保持キャパシタ ３００…単一ラインドライバ ３０１…信号入力線 ３０２…出力信号線（データ線） ３０３…第１の共通ゲート線 ３０４…第２の共通ゲート線 ３１０…Ｄ／Ａコンバータ部 ３２０…オフセット電流生成回路 ４００…ゲート電圧生成回路 ４０１…第１の配線 ４０２…第２の配線 ５００…シフトレジスタ ５２０…スイッチングトランジスタ １０００…パーソナルコンピュータ １０２０…キーボード １０４０…本体部 １０６０…表示ユニット ２０００…携帯電話 ２０２０…操作ボタン ２０４０…受話口 ２０６０…送話口 ２０８０…表示パネル ３０００…ディジタルスチルカメラ ３０２０…ケース ３０４０…表示パネル ３０６０…受光ユニット ３０８０…シャッタボタン ３１００…回路基板 ３１２０…ビデオ信号出力端子 ３１４０…入出力端子 ４３００…テレビモニタ ４４００…パーソナルコンピュータ

フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６２４ Ｇ０９Ｇ 3/20 ６２４Ｂ ６３１ ６３１Ｕ ６４１ ６４１Ｄ

Claims (33)

【特許請求の範囲】
1. 【請求項１】 電気光学装置であって、 発光素子を含む画素がマトリクス状に配列された画素マ
   トリクスと、 前記画素マトリクスの行方向に沿って配列された画素群
   にそれぞれ接続された複数の走査線と、 前記画素マトリクスの列方向に沿って配列された画素群
   にそれぞれ接続された複数のデータ線と、 前記複数の走査線に接続され、前記画素マトリクスの１
   つの行を選択するための走査線駆動回路と、 前記発光素子の発光の階調に応じた電流値を有するデー
   タ信号を生成して、前記複数のデータ線のうちの少なく
   とも１つのデータ線上に出力することが可能なデータ線
   駆動回路と、を備え、 前記データ線駆動回路は、 所定の電流を発生させるための第１の駆動トランジスタ
   と、外部回路から与えられる制御信号に応じてオン／オ
   フ制御される第１のスイッチングトランジスタとの直列
   接続が、Ｎ組（Ｎは２以上の整数）互いに並列に接続さ
   れた構成を有する電流加算型の電流生成回路と、 所定の信号レベルを有する制御電極信号を生成してＮ個
   の前記第１の駆動トランジスタの制御電極に共通に供給
   する制御電極信号生成回路と、を備える電気光学装置。
2. 【請求項２】 請求項１記載の電気光学装置であって、 前記制御電極信号生成回路は、 第１の制御電極を有し、前記制御電極信号を前記第１の
   制御電極から発生するための制御電極信号発生用トラン
   ジスタと、 前記制御電極信号発生用トランジスタに一定の電流を流
   す定電流回路と、を有しており、 前記制御電極信号発生用トランジスタの前記第１の制御
   電極と前記電流生成回路の前記Ｎ個の第１の駆動トラン
   ジスタの制御電極とが互いに接続されている、電気光学
   装置。
3. 【請求項３】 請求項２記載の電気光学装置であって、 前記定電流回路は、 第１と第２の配線にそれぞれ接続された２つのトランジ
   スタを有し、第１の配線に発生した電流値に比例した電
   流値を前記第２の配線に発生させるためのカレントミラ
   ー回路部と、 前記第１の配線に接続され、外部回路から与えられる制
   御信号に応じて所定の電流を前記第１の配線上に発生さ
   せる第２の駆動トランジスタと、を含み、 前記第２の配線に、前記制御電極信号発生用トランジス
   タが接続されている、電気光学装置。
4. 【請求項４】 請求項２または３記載の電気光学装置で
   あって、 前記電流生成回路は、さらに、 前記第１の駆動トランジスタと前記第１のスイッチング
   トランジスタとのＮ組の直列接続と並列に設けられたオ
   フセット電流発生用の第３の駆動トランジスタを有して
   おり、 前記第３の駆動トランジスタと前記データ線との間には
   スイッチングトランジスタが設けられておらず、前記第
   ３の駆動トランジスタの制御電極が前記制御電極信号発
   生用トランジスタの前記第１の制御電極と接続されてい
   る、電気光学装置。
5. 【請求項５】 請求項１ないし４のいずれかに記載の電
   気光学装置であって、 前記第１の駆動トランジスタと前記第１のスイッチング
   トランジスタの各直列接続は、抵抗要素を含んでいる、
   電気光学装置。
6. 【請求項６】 請求項５記載の電気光学装置であって、 前記抵抗要素はトランジスタである、電気光学装置。
7. 【請求項７】 請求項１ないし６のいずれかに記載の電
   気光学装置であって、 前記Ｎ個の第１の駆動トランジスタのうちのｎ番目（ｎ
   は１からＮまでの整数）のトランジスタの利得係数の相
   対値が２^n-1 になるように、前記Ｎ個の第１の駆動トラ
   ンジスタが構成されている、電気光学装置。
8. 【請求項８】 請求項１ないし７のいずれかに記載の電
   気光学装置であって、 前記画素マトリクスは、アクティブマトリクス駆動法に
   よって駆動される、電気光学装置。
9. 【請求項９】 請求項１ないし７のいずれかに記載の電
   気光学装置であって、 前記画素マトリクスは、パッシブマトリクス駆動法によ
   って駆動される、電気光学装置。
10. 【請求項１０】 発光素子を含む画素のマトリクスを駆
    動する際に、前記画素に接続されたデータ線に前記発光
    素子の発光の階調に応じた電流値を有するデータ信号を
    出力するためのデータ線駆動回路であって、 所定の電流を発生させるための第１の駆動トランジスタ
    と、外部回路から与えられる制御信号に応じてオン／オ
    フ制御される第１のスイッチングトランジスタとの直列
    接続が、Ｎ組（Ｎは２以上の整数）互いに並列に接続さ
    れた構成を有する電流加算型の電流生成回路と、 所定の信号レベルを有する制御電極信号を生成してＮ個
    の前記第１の駆動トランジスタの制御電極に共通に供給
    する制御電極信号生成回路と、を備えるデータ線駆動回
    路。
11. 【請求項１１】 定電流生成手段と、信号入力線と、出
    力端と、 前記定電流生成手段により生成される基準電流と前記信
    号入力線に供給される信号とに基づいて生成した出力電
    流を前記出力端に出力する電流出力手段と、 を備えることを特徴とする電流生成回路。
12. 【請求項１２】 請求項１１に記載の電流生成回路であ
    って、前記定電流生成手段がカレントミラー回路を含ん
    で構成されることを特徴とする電流生成回路。
13. 【請求項１３】 請求項１１または１２に記載の電流生
    成回路であって、前記定電流生成手段が少なくとも１つ
    の基準電圧源を備えて構成されることを特徴とする電流
    生成回路。
14. 【請求項１４】 請求項１１から１３のいずれかに記載
    の電流生成回路であって、前記電流出力手段が、利得係
    数の異なる複数の第１のトランジスタを含んで構成され
    ることを特徴とする電流生成回路。
15. 【請求項１５】 請求項１４に記載の電流生成回路であ
    って、前記電流出力手段が、前記複数の第１のトランジ
    スタのうち前記信号により選択されたトランジスタに流
    れる電流を合成することにより前記出力電流を生成する
    手段であることを特徴とする電流生成回路。
16. 【請求項１６】 請求項１４または１５に記載の電流生
    成回路であって、前記定電流生成手段が、前記第１のト
    ランジスタのゲート電極に接続された第２のトランジス
    タを備えて構成されることを特徴とする電流生成回路。
17. 【請求項１７】 請求項１６に記載の電流生成回路であ
    って、前記第２のトランジスタは、前記基準電流を前記
    複数の第１のトランジスタのゲート電圧に変換する機能
    を有することを特徴とする電流生成回路。
18. 【請求項１８】 請求項１４から１７のいずれかに記載
    の電流生成回路であって、前記出力端と前記複数の第１
    のトランジスタとの間に、前記複数の第１のトランジス
    タの少なくとも１つに対応する第１の抵抗付加手段を備
    えていることを特徴とする電流生成回路。
19. 【請求項１９】 請求項１８に記載の電流生成回路であ
    って、前記第１の抵抗付加手段が第３のトランジスタで
    あることを特徴とする電流生成回路。
20. 【請求項２０】 請求項１９に記載の電流生成回路であ
    って、前記定電流生成手段は、前記第３のトランジスタ
    のゲート電極と接続された第４のトランジスタを備えて
    いることを特徴とする電流生成回路。
21. 【請求項２１】 請求項１１から２０のいずれかに記載
    の電流生成回路であって、前記電流出力手段が前記出力
    電流の下限値を規定するオフセット電流経路を備えるこ
    とを特徴とする電流生成回路。
22. 【請求項２２】 請求項１６かつ２１に記載の電流生成
    回路であって、前記オフセット電流経路は、そのゲート
    電極が前記第２のトランジスタに接続された第５のトラ
    ンジスタを備えることを特徴とする電流生成回路。
23. 【請求項２３】 請求項２２に記載の電流生成回路であ
    って、前記出力端と前記第５のトランジスタとの間に第
    ２の抵抗付加手段を備えることを特徴とする電流生成回
    路。
24. 【請求項２４】 請求項２３に記載の電流生成回路であ
    って、前記第２の抵抗付加手段が第６のトランジスタで
    あることを特徴とする電流生成回路。
25. 【請求項２５】 請求項１１から２４のいずれかに記載
    の前記電流生成回路の駆動方法であって、前記基準電流
    を前記出力電流の最大値と最小値の中間近傍の値に設定
    することを特徴とする電流生成回路の駆動方法。
26. 【請求項２６】 請求項２２から２４のいずれかに記載
    の前記電流生成回路の駆動方法であって、前記第５のト
    ランジスタの利得係数を変化させることにより前記出力
    電流を制御することを特徴とする電流生成回路の駆動方
    法。
27. 【請求項２７】 複数の走査線と、複数のデータ線と、
    前記走査線と前記データ線との交差部に対応して配置さ
    れた電気光学素子と、前記走査線を駆動する走査線駆動
    回路及び前記データ線を駆動するデータ線駆動回路とを
    備えた電気光学装置であって、 前記データ線駆動回路が請求項１１から２４のいずれか
    に記載の前記電流生成回路を備え、前記電流生成回路の
    出力電流を前記データ線に入力する手段を備えることを
    特徴とする電気光学装置。
28. 【請求項２８】 請求項２７に記載の電気光学装置であ
    って、 前記電気光学素子が電流駆動型素子であることを特徴と
    する電気光学装置。
29. 【請求項２９】 請求項２８に記載の電気光学装置であ
    って、前記電流駆動型素子が有機エレクトロルミネッセ
    ンス素子であることを特徴とする電気光学装置。
30. 【請求項３０】 請求項２７から２９のいずれかに記載
    の電気光学装置であって、前記電気光学素子に供給され
    るデータを記憶するメモリと、前記メモリから読み出し
    たデータを前記信号として前記走査線駆動回路もしくは
    前記データ線駆動回路に供給し、前記走査線駆動回路お
    よび前記データ線駆動回路の動作を制御する制御回路と
    を備えることを特徴とする電気光学装置。
31. 【請求項３１】 請求項２７から３０のいずれかに記載
    の電気光学装置であって、当該駆動システムを構成する
    所定の回路に基準動作信号を供給する発振回路を備える
    ことを特徴とする電気光学装置。
32. 【請求項３２】 請求項１１から２４のいずれかに記載
    の前記電流生成回路が実装されてなる半導体集積回路装
    置。
33. 【請求項３３】 請求項２７から３１のいずれかに記載
    の前記電気光学装置が実装されてなる電子機器。