JPH06301574A - 電子制御ユニットの故障検出装置 - Google Patents
電子制御ユニットの故障検出装置Info
- Publication number
- JPH06301574A JPH06301574A JP5088790A JP8879093A JPH06301574A JP H06301574 A JPH06301574 A JP H06301574A JP 5088790 A JP5088790 A JP 5088790A JP 8879093 A JP8879093 A JP 8879093A JP H06301574 A JPH06301574 A JP H06301574A
- Authority
- JP
- Japan
- Prior art keywords
- electronic control
- failure
- control unit
- abnormality
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Valves And Accessory Devices For Braking Systems (AREA)
- Regulating Braking Force (AREA)
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【目的】 車両用アンチロックブレーキ制御(ABS電
子制御)ユニット等のマイクロコンピュータを備えた電
子制御ユニットにおいて、簡単なアルゴリズムで、しか
も迅速な故障判定手段の異常検出を可能とする。 【構成】 マイクロコンピュータを備えて構成された電
子制御ユニットと、一定周期で所定の監視信号を発生す
る監視信号発生手段と、該監視信号発生手段より供給さ
れる監視信号の変化に基いて上記電子制御ユニットの故
障を判定する故障判定手段と、該故障判定手段の異常を
検出する異常検出手段とを備えてなる電子制御ユニット
の故障検出装置であって、上記異常検出手段は、当該制
御システムへの電源投入後、上記故障判定手段に入力さ
れる監視信号を所定時間遅延させる遅延手段を有し、該
遅延時間内と遅延時間後における上記故障判定手段の判
定出力から異常を検出するように構成した。
子制御)ユニット等のマイクロコンピュータを備えた電
子制御ユニットにおいて、簡単なアルゴリズムで、しか
も迅速な故障判定手段の異常検出を可能とする。 【構成】 マイクロコンピュータを備えて構成された電
子制御ユニットと、一定周期で所定の監視信号を発生す
る監視信号発生手段と、該監視信号発生手段より供給さ
れる監視信号の変化に基いて上記電子制御ユニットの故
障を判定する故障判定手段と、該故障判定手段の異常を
検出する異常検出手段とを備えてなる電子制御ユニット
の故障検出装置であって、上記異常検出手段は、当該制
御システムへの電源投入後、上記故障判定手段に入力さ
れる監視信号を所定時間遅延させる遅延手段を有し、該
遅延時間内と遅延時間後における上記故障判定手段の判
定出力から異常を検出するように構成した。
Description
【0001】
【産業上の利用分野】本願発明は、マイクロコンピュー
タを使用した電子制御ユニットの故障検出装置に関する
ものである。
タを使用した電子制御ユニットの故障検出装置に関する
ものである。
【0002】
【従来の技術】最近では、路面状態に応じて車両の制動
力を確実に得ることを目的としてアンチロックブレーキ
システム(ABS)の採用が多くなってきている。
力を確実に得ることを目的としてアンチロックブレーキ
システム(ABS)の採用が多くなってきている。
【0003】このアンチロックブレーキシステムは、例
えば各車輪の車輪速を検出する車輪速センサと、油圧ア
クチュエータと、該油圧アクチュエータによって駆動さ
れるブレーキホイールシリンダと、上記車輪速センサの
出力信号を基に車速および路面状態に応じて適切な制動
力が得られるようにアクチュエータの制御を行うアンチ
ロックブレーキ・コントロールユニット(ABS電子制
御ユニット)とから構成されている。
えば各車輪の車輪速を検出する車輪速センサと、油圧ア
クチュエータと、該油圧アクチュエータによって駆動さ
れるブレーキホイールシリンダと、上記車輪速センサの
出力信号を基に車速および路面状態に応じて適切な制動
力が得られるようにアクチュエータの制御を行うアンチ
ロックブレーキ・コントロールユニット(ABS電子制
御ユニット)とから構成されている。
【0004】ところで、このような電子制御システムに
おける上記電子制御ユニットは、常に正常な制御動作が
確保されなければならない。
おける上記電子制御ユニットは、常に正常な制御動作が
確保されなければならない。
【0005】そこで、従来から例えば英国特許第156
9313号に示されるように一般に上記電子制御ユニッ
トには障害監視回路を備えた故障診断装置が設けられて
いる。
9313号に示されるように一般に上記電子制御ユニッ
トには障害監視回路を備えた故障診断装置が設けられて
いる。
【0006】該故障診断装置は、上記電子制御ユニット
に対し、例えばウオッチドッグタイマなどの制御ユニッ
ト正常時には常に一定の周期の監視信号(ウオッチドッ
グパルス)を発生する監視信号発生手段を設け、該監視
信号の変化を監視することによって当該制御ユニットの
故障判定を行うようにしている。
に対し、例えばウオッチドッグタイマなどの制御ユニッ
ト正常時には常に一定の周期の監視信号(ウオッチドッ
グパルス)を発生する監視信号発生手段を設け、該監視
信号の変化を監視することによって当該制御ユニットの
故障判定を行うようにしている。
【0007】しかし、該故障診断装置自体も異常状態を
呈する可能性があることから、さらに該故障診断装置に
対しても、その異常を検出する異常検出装置が設けられ
ている。
呈する可能性があることから、さらに該故障診断装置に
対しても、その異常を検出する異常検出装置が設けられ
ている。
【0008】該異常検出装置は、上記従来例の場合、例
えば上記電子制御ユニットの異常を示す疑似フェイル信
号を形成し、該疑似フェイル信号を上記故障診断装置の
フェイル判定回路に入力して同フェイル判定回路が正常
に作動するか否かを判定することによって行っている。
えば上記電子制御ユニットの異常を示す疑似フェイル信
号を形成し、該疑似フェイル信号を上記故障診断装置の
フェイル判定回路に入力して同フェイル判定回路が正常
に作動するか否かを判定することによって行っている。
【0009】
【発明が解決しようとする課題】しかし、上記のように
異常状態を示す疑似信号を形成する検出システムでは、
どうしても異常検出装置自体の構成およびそのアルゴリ
ズムが相当に複雑になるとともに異常検出に長い時間が
かかる問題がある。
異常状態を示す疑似信号を形成する検出システムでは、
どうしても異常検出装置自体の構成およびそのアルゴリ
ズムが相当に複雑になるとともに異常検出に長い時間が
かかる問題がある。
【0010】
【課題を解決するための手段】本願の請求項1〜6各項
記載の発明は、各々上記の問題を解決することを目的と
してなされたものであって、それぞれ次のように構成さ
れている。
記載の発明は、各々上記の問題を解決することを目的と
してなされたものであって、それぞれ次のように構成さ
れている。
【0011】(1) 請求項1記載の発明の構成 該発明の電子制御ユニットの故障検出装置は、マイクロ
コンピュータを備えて構成された電子制御ユニットと、
一定周期で所定の監視信号を発生する監視信号発生手段
と、該監視信号発生手段より供給される監視信号の変化
に基いて上記電子制御ユニットの故障を判定する故障判
定手段と、該故障判定手段の異常を検出する異常検出手
段とを備えてなる電子制御ユニットの故障検出装置にお
いて、上記異常検出手段は、当該制御システムへの電源
投入後、上記故障判定手段に入力される監視信号を所定
時間遅延させる遅延手段を有し、該遅延時間内における
上記故障判定手段の判定出力から当該故障判定手段の異
常を検出するように構成されていることを特徴としてい
る。
コンピュータを備えて構成された電子制御ユニットと、
一定周期で所定の監視信号を発生する監視信号発生手段
と、該監視信号発生手段より供給される監視信号の変化
に基いて上記電子制御ユニットの故障を判定する故障判
定手段と、該故障判定手段の異常を検出する異常検出手
段とを備えてなる電子制御ユニットの故障検出装置にお
いて、上記異常検出手段は、当該制御システムへの電源
投入後、上記故障判定手段に入力される監視信号を所定
時間遅延させる遅延手段を有し、該遅延時間内における
上記故障判定手段の判定出力から当該故障判定手段の異
常を検出するように構成されていることを特徴としてい
る。
【0012】(2) 請求項2記載の発明の構成 該発明の電子制御ユニットの故障検出装置は、マイクロ
コンピュータを備えて構成された電子制御ユニットと、
一定周期で所定の監視信号を発生する監視信号発生手段
と、該監視信号発生手段より供給される監視信号の変化
に基いて上記電子制御ユニットの故障を判定する故障判
定手段と、該故障判定手段の異常を検出する異常検出手
段とを備えてなる電子制御ユニットの故障検出装置にお
いて、上記異常検出手段は、当該制御システムへの電源
投入後、上記故障判定手段に入力される監視信号を所定
時間遅延させる遅延手段を有し、該遅延時間経過後にお
ける上記故障判定手段の判定出力から当該故障判定手段
の異常を検出するように構成されていることを特徴とし
ている。
コンピュータを備えて構成された電子制御ユニットと、
一定周期で所定の監視信号を発生する監視信号発生手段
と、該監視信号発生手段より供給される監視信号の変化
に基いて上記電子制御ユニットの故障を判定する故障判
定手段と、該故障判定手段の異常を検出する異常検出手
段とを備えてなる電子制御ユニットの故障検出装置にお
いて、上記異常検出手段は、当該制御システムへの電源
投入後、上記故障判定手段に入力される監視信号を所定
時間遅延させる遅延手段を有し、該遅延時間経過後にお
ける上記故障判定手段の判定出力から当該故障判定手段
の異常を検出するように構成されていることを特徴とし
ている。
【0013】(3) 請求項3記載の発明の構成 該発明の電子制御ユニットの故障検出装置は、マイクロ
コンピュータを備えて構成された電子制御ユニットと、
一定周期で所定の監視信号を発生する監視信号発生手段
と、該監視信号発生手段より供給される監視信号の変化
に基いて上記電子制御ユニットの故障を判定する故障判
定手段と、該故障判定手段の異常を検出する異常検出手
段とを備えてなる電子制御ユニットの故障検出装置にお
いて、上記異常検出手段は、当該制御システムへの電源
投入後、上記故障判定手段に入力される監視信号を所定
時間遅延させる遅延手段を有し、該遅延時間内と該遅延
時間経過後における上記故障判定手段の両判定出力から
当該故障判定手段の異常を検出するように構成されてい
ることを特徴としている。
コンピュータを備えて構成された電子制御ユニットと、
一定周期で所定の監視信号を発生する監視信号発生手段
と、該監視信号発生手段より供給される監視信号の変化
に基いて上記電子制御ユニットの故障を判定する故障判
定手段と、該故障判定手段の異常を検出する異常検出手
段とを備えてなる電子制御ユニットの故障検出装置にお
いて、上記異常検出手段は、当該制御システムへの電源
投入後、上記故障判定手段に入力される監視信号を所定
時間遅延させる遅延手段を有し、該遅延時間内と該遅延
時間経過後における上記故障判定手段の両判定出力から
当該故障判定手段の異常を検出するように構成されてい
ることを特徴としている。
【0014】(4) 請求項4記載の発明の構成 該発明の電子制御ユニットの故障検出装置は、マイクロ
コンピュータを備えて構成された一対の電子制御ユニッ
トと、該一対の電子制御ユニットの各々に設けられた一
定周期で所定の監視信号を発生する監視信号発生手段
と、該各監視信号発生手段より供給される監視信号の変
化に基いて上記一対の電子制御ユニットの各々の故障を
判定する故障判定手段と、当該システムへの電源投入
後、上記故障判定手段に入力される上記各監視信号発生
手段からの監視信号を各々所定時間遅延させる第1、第
2の遅延手段を有し、該遅延時間内における上記故障判
定手段の判定出力から当該故障判定手段の異常を検出す
る異常検出手段とを備えてなる電子制御ユニットの故障
検出装置において、上記上記第1、第2の遅延手段は、
相互に直列に接続され、先ず第1の遅延手段で一方側電
子制御ユニットの監視信号発生手段からの監視信号を遅
延させた後、次に第2の遅延手段で他方側電子制御ユニ
ットの監視信号発生手段からの監視信号を遅延させるよ
うに構成されていることを特徴としている。
コンピュータを備えて構成された一対の電子制御ユニッ
トと、該一対の電子制御ユニットの各々に設けられた一
定周期で所定の監視信号を発生する監視信号発生手段
と、該各監視信号発生手段より供給される監視信号の変
化に基いて上記一対の電子制御ユニットの各々の故障を
判定する故障判定手段と、当該システムへの電源投入
後、上記故障判定手段に入力される上記各監視信号発生
手段からの監視信号を各々所定時間遅延させる第1、第
2の遅延手段を有し、該遅延時間内における上記故障判
定手段の判定出力から当該故障判定手段の異常を検出す
る異常検出手段とを備えてなる電子制御ユニットの故障
検出装置において、上記上記第1、第2の遅延手段は、
相互に直列に接続され、先ず第1の遅延手段で一方側電
子制御ユニットの監視信号発生手段からの監視信号を遅
延させた後、次に第2の遅延手段で他方側電子制御ユニ
ットの監視信号発生手段からの監視信号を遅延させるよ
うに構成されていることを特徴としている。
【0015】(5) 請求項5記載の発明の構成 該発明の電子制御ユニットの故障検出装置は、マイクロ
コンピュータを備えて構成された一対の電子制御ユニッ
トと、該一対の電子制御ユニットの各々に設けられた一
定周期で所定の監視信号を発生する監視信号発生手段
と、該各監視信号発生手段より供給される監視信号の変
化に基いて上記一対の電子制御ユニットの各々の故障を
判定する故障判定手段と、当該システムへの電源投入
後、上記故障判定手段に入力される上記各監視信号発生
手段からの監視信号を各々所定時間遅延させる第1、第
2の遅延手段を有し、該遅延時間内における上記故障判
定手段の判定出力から当該故障判定手段の異常を検出す
る異常検出手段とを備えてなる電子制御ユニットの故障
検出装置において、上記第1、第2の遅延手段は、相互
に並列に接続され、各々対応する電子制御ユニットの監
視信号発生手段からの監視信号を遅延させるように構成
されていることを特徴としている。
コンピュータを備えて構成された一対の電子制御ユニッ
トと、該一対の電子制御ユニットの各々に設けられた一
定周期で所定の監視信号を発生する監視信号発生手段
と、該各監視信号発生手段より供給される監視信号の変
化に基いて上記一対の電子制御ユニットの各々の故障を
判定する故障判定手段と、当該システムへの電源投入
後、上記故障判定手段に入力される上記各監視信号発生
手段からの監視信号を各々所定時間遅延させる第1、第
2の遅延手段を有し、該遅延時間内における上記故障判
定手段の判定出力から当該故障判定手段の異常を検出す
る異常検出手段とを備えてなる電子制御ユニットの故障
検出装置において、上記第1、第2の遅延手段は、相互
に並列に接続され、各々対応する電子制御ユニットの監
視信号発生手段からの監視信号を遅延させるように構成
されていることを特徴としている。
【0016】(6) 請求項6記載の発明の構成 該発明の電子制御ユニットの故障検出装置は、上記請求
項1,2,3,4,5又は6記載の発明の構成を前提とし、
同構成における上記電子制御ユニットは、車両用アンチ
ロックブレーキ制御ユニットであることを特徴としてい
る。
項1,2,3,4,5又は6記載の発明の構成を前提とし、
同構成における上記電子制御ユニットは、車両用アンチ
ロックブレーキ制御ユニットであることを特徴としてい
る。
【0017】
【作用】本願の請求項1〜6各項記載の発明は、上記の
構成に対応して各々次のような作用を奏する。
構成に対応して各々次のような作用を奏する。
【0018】(1) 請求項1記載の発明の作用 該発明の電子制御ユニットの故障検出装置では、上記の
ように、マイクロコンピュータを備えて構成された電子
制御ユニットと、一定周期で所定の監視信号を発生する
監視信号発生手段と、該監視信号発生手段より供給され
る監視信号の変化に基いて上記電子制御ユニットの故障
を判定する故障判定手段と、該故障判定手段の異常を検
出する異常検出手段とを備えてなる電子制御ユニットの
故障検出装置において、上記異常検出手段は、当該制御
システムへの電源投入後、上記故障判定手段に入力され
る監視信号を所定時間遅延させる遅延手段を有し、該遅
延時間内における上記故障判定手段の判定出力から当該
故障判定出力手段の異常を検出するようになっている。
ように、マイクロコンピュータを備えて構成された電子
制御ユニットと、一定周期で所定の監視信号を発生する
監視信号発生手段と、該監視信号発生手段より供給され
る監視信号の変化に基いて上記電子制御ユニットの故障
を判定する故障判定手段と、該故障判定手段の異常を検
出する異常検出手段とを備えてなる電子制御ユニットの
故障検出装置において、上記異常検出手段は、当該制御
システムへの電源投入後、上記故障判定手段に入力され
る監視信号を所定時間遅延させる遅延手段を有し、該遅
延時間内における上記故障判定手段の判定出力から当該
故障判定出力手段の異常を検出するようになっている。
【0019】したがって、例えば上記遅延時間内であっ
て本来監視信号が正常に出力されていないにも拘わらず
故障判定出力が正常判定出力状態を示したような場合に
は、当該故障判定手段が異常であると、極めて容易に検
出することができる。
て本来監視信号が正常に出力されていないにも拘わらず
故障判定出力が正常判定出力状態を示したような場合に
は、当該故障判定手段が異常であると、極めて容易に検
出することができる。
【0020】しかも、該異常検出は、当該制御システム
への電源が投入されてから所定時間内の制御開始初期の
極めて短い時間で速やかになされる。
への電源が投入されてから所定時間内の制御開始初期の
極めて短い時間で速やかになされる。
【0021】(2) 請求項2記載の発明の作用 該発明の電子制御ユニットの故障検出装置では、マイク
ロコンピュータを備えて構成された電子制御ユニット
と、一定周期で所定の監視信号を発生する監視信号発生
手段と、該監視信号発生手段より供給される監視信号の
変化に基いて上記電子制御ユニットの故障を判定する故
障判定手段と、該故障判定手段の異常を検出する異常検
出手段とを備えてなる電子制御ユニットの故障検出装置
において、上記異常検出手段は、当該制御システムへの
電源投入後、上記故障判定手段に入力される監視信号を
所定時間遅延させる遅延手段を有し、該遅延時間経過後
における上記故障判定手段の判定出力から当該故障判定
手段の異常を検出するようになっている。
ロコンピュータを備えて構成された電子制御ユニット
と、一定周期で所定の監視信号を発生する監視信号発生
手段と、該監視信号発生手段より供給される監視信号の
変化に基いて上記電子制御ユニットの故障を判定する故
障判定手段と、該故障判定手段の異常を検出する異常検
出手段とを備えてなる電子制御ユニットの故障検出装置
において、上記異常検出手段は、当該制御システムへの
電源投入後、上記故障判定手段に入力される監視信号を
所定時間遅延させる遅延手段を有し、該遅延時間経過後
における上記故障判定手段の判定出力から当該故障判定
手段の異常を検出するようになっている。
【0022】したがって、例えば上記所定時間経過後で
あって本来監視信号が正常に出力されているにも拘わら
ず故障判定出力が異常判定出力状態を示したような場合
には、当該故障判定手段が異常であると、極めて容易に
検出することができる。
あって本来監視信号が正常に出力されているにも拘わら
ず故障判定出力が異常判定出力状態を示したような場合
には、当該故障判定手段が異常であると、極めて容易に
検出することができる。
【0023】しかも、該異常検出は、当該制御システム
への電源が投入されてから所定時間経過後の制御開始初
期の極めて短い時間で速やかになされる。
への電源が投入されてから所定時間経過後の制御開始初
期の極めて短い時間で速やかになされる。
【0024】(3) 請求項3記載の発明の作用 該発明の電子制御ユニットの故障検出装置では、マイク
ロコンピュータを備えて構成された電子制御ユニット
と、一定周期で所定の監視信号を発生する監視信号発生
手段と、該監視信号発生手段より供給される監視信号の
変化に基いて上記電子制御ユニットの故障を判定する故
障判定手段と、該故障判定手段の異常を検出する異常検
出手段とを備えてなる電子制御ユニットの故障検出装置
において、上記異常検出手段は、当該制御システムへの
電源投入後、上記故障判定手段に入力される監視信号を
所定時間遅延させる遅延手段を有し、該遅延時間内と該
遅延時間経過後における上記故障判定手段の両判定出力
から当該故障判定手段の異常を検出するようになっいて
る。
ロコンピュータを備えて構成された電子制御ユニット
と、一定周期で所定の監視信号を発生する監視信号発生
手段と、該監視信号発生手段より供給される監視信号の
変化に基いて上記電子制御ユニットの故障を判定する故
障判定手段と、該故障判定手段の異常を検出する異常検
出手段とを備えてなる電子制御ユニットの故障検出装置
において、上記異常検出手段は、当該制御システムへの
電源投入後、上記故障判定手段に入力される監視信号を
所定時間遅延させる遅延手段を有し、該遅延時間内と該
遅延時間経過後における上記故障判定手段の両判定出力
から当該故障判定手段の異常を検出するようになっいて
る。
【0025】したがって、例えば上記所定時間前後にお
いて本来監視信号が正常に出力されていないにも拘わら
ず故障判定出力が正常判定出力状態を示したり、逆に正
常に出力されるようになったにも拘わらず異常判定を示
したような場合には、故障判定手段自体が異常であると
極めて容易に検出することができる。
いて本来監視信号が正常に出力されていないにも拘わら
ず故障判定出力が正常判定出力状態を示したり、逆に正
常に出力されるようになったにも拘わらず異常判定を示
したような場合には、故障判定手段自体が異常であると
極めて容易に検出することができる。
【0026】しかも、該異常検出は、当該制御システム
への電源が投入されてから所定時間前後の制御開始初期
の極めて短い時間で速やかになされる。
への電源が投入されてから所定時間前後の制御開始初期
の極めて短い時間で速やかになされる。
【0027】(4) 請求項4記載の発明の作用 該発明の電子制御ユニットの故障検出装置では、マイク
ロコンピュータを備えて構成された一対の電子制御ユニ
ットと、該一対の電子制御ユニットの各々に設けられた
一定周期で所定の監視信号を発生する監視信号発生手段
と、該各監視信号発生手段より供給される監視信号の変
化に基いて上記一対の電子制御ユニットの各々の故障を
判定する故障判定手段と、当該システムへの電源投入
後、上記故障判定手段に入力される上記各監視信号発生
手段からの監視信号を各々所定時間遅延させる第1、第
2の遅延手段を有し、該遅延時間内における上記故障判
定手段の判定出力から当該故障判定手段の異常を検出す
る異常検出手段とを備えてなる電子制御ユニットの故障
検出装置において、上記上記第1、第2の遅延手段が、
相互に直列に接続され、先ず第1の遅延手段で一方側電
子制御ユニットの監視信号発生手段からの監視信号を遅
延させた後、次に第2の遅延手段で他方側電子制御ユニ
ットの監視信号発生手段からの監視信号を遅延させるよ
うになっている。
ロコンピュータを備えて構成された一対の電子制御ユニ
ットと、該一対の電子制御ユニットの各々に設けられた
一定周期で所定の監視信号を発生する監視信号発生手段
と、該各監視信号発生手段より供給される監視信号の変
化に基いて上記一対の電子制御ユニットの各々の故障を
判定する故障判定手段と、当該システムへの電源投入
後、上記故障判定手段に入力される上記各監視信号発生
手段からの監視信号を各々所定時間遅延させる第1、第
2の遅延手段を有し、該遅延時間内における上記故障判
定手段の判定出力から当該故障判定手段の異常を検出す
る異常検出手段とを備えてなる電子制御ユニットの故障
検出装置において、上記上記第1、第2の遅延手段が、
相互に直列に接続され、先ず第1の遅延手段で一方側電
子制御ユニットの監視信号発生手段からの監視信号を遅
延させた後、次に第2の遅延手段で他方側電子制御ユニ
ットの監視信号発生手段からの監視信号を遅延させるよ
うになっている。
【0028】したがって、例えば2組の電子制御ユニッ
トの各々について、上記所定時間前後において監視信号
が正常に出力されていないにも拘わらず故障判定出力が
正常判定出力状態を示したり、又その逆となったような
場合には、当該故障判定手段が異常であると、極めて容
易に検出することができる。
トの各々について、上記所定時間前後において監視信号
が正常に出力されていないにも拘わらず故障判定出力が
正常判定出力状態を示したり、又その逆となったような
場合には、当該故障判定手段が異常であると、極めて容
易に検出することができる。
【0029】しかも、該異常検出は、当該制御システム
への電源が投入されてから所定時間前後の制御開始初期
の極めて短い時間で速やかになされる。
への電源が投入されてから所定時間前後の制御開始初期
の極めて短い時間で速やかになされる。
【0030】(5) 請求項5記載の発明の作用 該発明の電子制御ユニットの故障検出装置では、マイク
ロコンピュータを備えて構成された一対の電子制御ユニ
ットと、該一対の電子制御ユニットの各々に設けられた
一定周期で所定の監視信号を発生する監視信号発生手段
と、該各監視信号発生手段より供給される監視信号の変
化に基いて上記一対の電子制御ユニットの各々の故障を
判定する故障判定手段と、当該システムへの電源投入
後、上記故障判定手段に入力される上記各監視信号発生
手段からの監視信号を各々所定時間遅延させる第1、第
2の遅延手段を有し、該遅延時間内における上記故障判
定手段の判定出力から当該故障判定手段の異常を検出す
る異常検出手段とを備えてなる電子制御ユニットの故障
検出装置において、上記第1、第2の遅延手段は、相互
に並列に接続され、各々対応する電子制御ユニットの監
視信号発生手段からの監視信号を遅延させるようになっ
いてる。
ロコンピュータを備えて構成された一対の電子制御ユニ
ットと、該一対の電子制御ユニットの各々に設けられた
一定周期で所定の監視信号を発生する監視信号発生手段
と、該各監視信号発生手段より供給される監視信号の変
化に基いて上記一対の電子制御ユニットの各々の故障を
判定する故障判定手段と、当該システムへの電源投入
後、上記故障判定手段に入力される上記各監視信号発生
手段からの監視信号を各々所定時間遅延させる第1、第
2の遅延手段を有し、該遅延時間内における上記故障判
定手段の判定出力から当該故障判定手段の異常を検出す
る異常検出手段とを備えてなる電子制御ユニットの故障
検出装置において、上記第1、第2の遅延手段は、相互
に並列に接続され、各々対応する電子制御ユニットの監
視信号発生手段からの監視信号を遅延させるようになっ
いてる。
【0031】したがって、例えば2組の電子制御ユニッ
トの各々について、上記所定時間前後において監視信号
が正常に出力されていないにも拘わらず故障判定出力が
正常判定出力状態を示したり、又その逆の状態となった
ような場合には、当該故障判定手段が異常であると、極
めて容易に検出することができる。
トの各々について、上記所定時間前後において監視信号
が正常に出力されていないにも拘わらず故障判定出力が
正常判定出力状態を示したり、又その逆の状態となった
ような場合には、当該故障判定手段が異常であると、極
めて容易に検出することができる。
【0032】しかも、該異常検出は、当該制御システム
への電源が投入されてから所定時間前後の制御開始初期
の極めて短い時間で速やかになされる。
への電源が投入されてから所定時間前後の制御開始初期
の極めて短い時間で速やかになされる。
【0033】(6) 請求項6記載の発明の作用 該発明の電子制御ユニットの故障検出装置では、上記請
求項1,2,3,4,5又は6記載の発明の構成を前提と
し、同構成における上記電子制御ユニットが、車両用ア
ンチロックブレーキ制御ユニットにより構成されてい
る。
求項1,2,3,4,5又は6記載の発明の構成を前提と
し、同構成における上記電子制御ユニットが、車両用ア
ンチロックブレーキ制御ユニットにより構成されてい
る。
【0034】したがって、該車両用アンチロックブレー
キ制御ユニットにおいて上記請求項1,2,3,4,5各項
の発明と全く同様の作用を得ることができる。
キ制御ユニットにおいて上記請求項1,2,3,4,5各項
の発明と全く同様の作用を得ることができる。
【0035】
【発明の効果】以上の結果、本願発明の電子制御ユニッ
トの故障検出装置によると、敢えて従来のような異常状
態を示す疑似信号を形成するまでもなく、電源ON時の
初期動作に連動して極めて短時間で故障判定手段の異常
を検出することができ、アルゴリズムも簡略化できる。
トの故障検出装置によると、敢えて従来のような異常状
態を示す疑似信号を形成するまでもなく、電源ON時の
初期動作に連動して極めて短時間で故障判定手段の異常
を検出することができ、アルゴリズムも簡略化できる。
【0036】
(1) 第1実施例 本実施例は、本願発明を例えば自動車のアンチロックブ
レーキ制御用ABS電子制御ユニットの故障検出システ
ムに適用して構成されている。
レーキ制御用ABS電子制御ユニットの故障検出システ
ムに適用して構成されている。
【0037】そして、図1〜図6は、同本願発明の第1
実施例に係るABS電子制御ユニットの故障検出(診断)
装置の構成および作用を示している。
実施例に係るABS電子制御ユニットの故障検出(診断)
装置の構成および作用を示している。
【0038】先ず図1は、同装置を備えた車両用ABS
システムの全体的な構成を示すものである。該ABSシ
ステムは、例えば図示のように、第1のABS電子制御
ユニットCPU1と第2のABS電子制御ユニットCP
U2との2組のABS電子制御ユニットを備えて構成さ
れており、それらが全く同様にして車輪速センサ9の出
力を基に車速、路面状態に応じてABSアクチュエータ
(各ホイールシリンダへの油圧制御用アクチュエータ)用
の増減圧ソレノイド19を通電又は非通電制御するよう
になっている。
システムの全体的な構成を示すものである。該ABSシ
ステムは、例えば図示のように、第1のABS電子制御
ユニットCPU1と第2のABS電子制御ユニットCP
U2との2組のABS電子制御ユニットを備えて構成さ
れており、それらが全く同様にして車輪速センサ9の出
力を基に車速、路面状態に応じてABSアクチュエータ
(各ホイールシリンダへの油圧制御用アクチュエータ)用
の増減圧ソレノイド19を通電又は非通電制御するよう
になっている。
【0039】第1、第2のABS電子制御ユニットCP
U1,CPU2は、マイクロコンピュータにより構成されて
おり、各々定電圧電源回路20より例えば5(V)の動作
電源が供給されるようになっている。そして、その入力
インターフェース回路部には、上記車輪速センサ9から
の車輪速検出信号S1、後述するフェイルセーフリレー
(以下、F/Sリレーと略称する)7のON,OFF状態
モニター信号S2(図3の(e)および図4の(e))、F/S
リレー駆動モニター信号(ウオッチドッグモニタ信号:図
3の(d)および図4(d))S3が各々入力されるようになっ
ている。
U1,CPU2は、マイクロコンピュータにより構成されて
おり、各々定電圧電源回路20より例えば5(V)の動作
電源が供給されるようになっている。そして、その入力
インターフェース回路部には、上記車輪速センサ9から
の車輪速検出信号S1、後述するフェイルセーフリレー
(以下、F/Sリレーと略称する)7のON,OFF状態
モニター信号S2(図3の(e)および図4の(e))、F/S
リレー駆動モニター信号(ウオッチドッグモニタ信号:図
3の(d)および図4(d))S3が各々入力されるようになっ
ている。
【0040】また、その出力インターフェース回路部か
らは、各々上記増減圧ソレノイド19を駆動するための
増減圧ソレノイド駆動信号S4,S4、図示しないウオッ
チドッグパルス発生回路(ウオッチドッグタイマー)から
のウオッチドッグパルス(異常監視信号)S5,S5(図3の
(b)および図4の(b))、F/SリレーON,OFF信号S
6,S6(図3の(c)および図4の(c)が各々出力されるよう
になっている。
らは、各々上記増減圧ソレノイド19を駆動するための
増減圧ソレノイド駆動信号S4,S4、図示しないウオッ
チドッグパルス発生回路(ウオッチドッグタイマー)から
のウオッチドッグパルス(異常監視信号)S5,S5(図3の
(b)および図4の(b))、F/SリレーON,OFF信号S
6,S6(図3の(c)および図4の(c)が各々出力されるよう
になっている。
【0041】両ABS電子制御ユニットCPU1,CPU
2からの増減圧ソレノイド駆動信号S4,S4は、各々第4
のAND回路17に入力される。第4のAND回路17
の出力端子は、上記増減圧ソレノイド19のアース側に
挿入された増減圧ソレノイド駆動トランジスタ18のベ
ース部に対して接続されており、上記第1、第2のAB
S電子制御ユニットCPU1,CPU2からの2組の増減
圧駆動信号S4,S4の論理積出力S4′によって同増減圧
ソレノイド駆動トランジスタ18をON,OFFするよ
うになっている。増減圧ソレノイド19は、上記F/S
リレー7のリレー接点7aを介して車載電源Eに接続さ
れており、上記F/Sリレー7のリレー接点7aがON
の状態において上記増減圧ソレノイド駆動トランジスタ
18がONになった時にのみ通電されて上記ABSアク
チュエータの減圧作動制御を行う。
2からの増減圧ソレノイド駆動信号S4,S4は、各々第4
のAND回路17に入力される。第4のAND回路17
の出力端子は、上記増減圧ソレノイド19のアース側に
挿入された増減圧ソレノイド駆動トランジスタ18のベ
ース部に対して接続されており、上記第1、第2のAB
S電子制御ユニットCPU1,CPU2からの2組の増減
圧駆動信号S4,S4の論理積出力S4′によって同増減圧
ソレノイド駆動トランジスタ18をON,OFFするよ
うになっている。増減圧ソレノイド19は、上記F/S
リレー7のリレー接点7aを介して車載電源Eに接続さ
れており、上記F/Sリレー7のリレー接点7aがON
の状態において上記増減圧ソレノイド駆動トランジスタ
18がONになった時にのみ通電されて上記ABSアク
チュエータの減圧作動制御を行う。
【0042】また、F/Sリレー7は、上記リレー接点
7aと該リレー接点7aをON,OFF作動するリレーコ
イル7bとから構成されていて、該リレーコイル7bはF
/Sリレー駆動トランジスタ6のON動作により駆動
(通電)されるようになっている。一方、該F/Sリレー
駆動トランジスタ6は、図2に拡大して詳細に示すよう
な故障検出回路10からのF/Sリレー駆動信号S5(ウ
オッチドッグモニタ信号:図3の(d)、図4の(d)参照)に
よってON,OFF制御されるようになっている。
7aと該リレー接点7aをON,OFF作動するリレーコ
イル7bとから構成されていて、該リレーコイル7bはF
/Sリレー駆動トランジスタ6のON動作により駆動
(通電)されるようになっている。一方、該F/Sリレー
駆動トランジスタ6は、図2に拡大して詳細に示すよう
な故障検出回路10からのF/Sリレー駆動信号S5(ウ
オッチドッグモニタ信号:図3の(d)、図4の(d)参照)に
よってON,OFF制御されるようになっている。
【0043】すなわち、図2中、先ず符号T1は上記第
1のABS電子制御ユニットCPU1側のF/Sリレー
駆動信号モニタ端子(ウオッチドッグモニタ端子)、T2
は同じく第1のABS電子制御ユニットCPU1側ウオ
ッチドッグパルス発生回路(ウオッチドッグタイマー)か
らの第1のウオッチドッグパルスが入力される第1のウ
オッチドッグパルス入力端子、T3は同じく第1のAB
S電子制御ユニットCPU1からのF/SリレーON/
OFF信号入力端子、T4は第2のABS電子制御ユニ
ットCPU2側ウオッチドッグパルス発生回路(ウオッチ
ドッグタイマー)からの第2のウオッチドッグパルスが
入力される第2のウオッチドッグパルス入力端子、T5
は同じく第2のABS電子制御ユニットCPU2からの
F/SリレーON/OFF信号入力端子、T6は同じく
第2のABS電子制御ユニットCPU2側のF/Sリレ
ー駆動信号モニタ端子(ウオッチドッグモニタ端子)であ
る。
1のABS電子制御ユニットCPU1側のF/Sリレー
駆動信号モニタ端子(ウオッチドッグモニタ端子)、T2
は同じく第1のABS電子制御ユニットCPU1側ウオ
ッチドッグパルス発生回路(ウオッチドッグタイマー)か
らの第1のウオッチドッグパルスが入力される第1のウ
オッチドッグパルス入力端子、T3は同じく第1のAB
S電子制御ユニットCPU1からのF/SリレーON/
OFF信号入力端子、T4は第2のABS電子制御ユニ
ットCPU2側ウオッチドッグパルス発生回路(ウオッチ
ドッグタイマー)からの第2のウオッチドッグパルスが
入力される第2のウオッチドッグパルス入力端子、T5
は同じく第2のABS電子制御ユニットCPU2からの
F/SリレーON/OFF信号入力端子、T6は同じく
第2のABS電子制御ユニットCPU2側のF/Sリレ
ー駆動信号モニタ端子(ウオッチドッグモニタ端子)であ
る。
【0044】次に符号1は、図3又は図4に示されるよ
うに、イグニッションスイッチIGSWがONになった
後、上記制御ユニットのマイクロコンピュータの動作/
出力が保証されるまでの時間t1が経過した時点で上記第
1のウオッチドッグパルス入力端子T2を介して入力さ
れるウオッチドッグパルスS5(図3又は図4の(b)参照)
を所定回数(3パルス)カウントした時に例えば図3
(d)、図4(d)のようにH出力を発生するウオッチドッグ
信号遅延手段としての第1のウオッチドッグパルスカウ
ンタ、2は同じく所定パルス(3パルス)分のウオッチド
ッグ信号遅延手段としての第2のウオッチドッグパルス
カウンタ、3は上記第1のウオッチドッグパルスカウン
タ1の出力と第2のウオッチドッグパルスとの論理積を
とる第1のAND回路、4は上記第1、第2ののABS
電子制御ユニットCPU1,CPU2からのF/Sリレー
ON,OFF信号の論理積をとる第2のAND回路、5
は上記第2のウオッチドッグパルスカウンタ2の出力と
第2のAND回路4の出力との論理積をとる第3のAN
D回路である。
うに、イグニッションスイッチIGSWがONになった
後、上記制御ユニットのマイクロコンピュータの動作/
出力が保証されるまでの時間t1が経過した時点で上記第
1のウオッチドッグパルス入力端子T2を介して入力さ
れるウオッチドッグパルスS5(図3又は図4の(b)参照)
を所定回数(3パルス)カウントした時に例えば図3
(d)、図4(d)のようにH出力を発生するウオッチドッグ
信号遅延手段としての第1のウオッチドッグパルスカウ
ンタ、2は同じく所定パルス(3パルス)分のウオッチド
ッグ信号遅延手段としての第2のウオッチドッグパルス
カウンタ、3は上記第1のウオッチドッグパルスカウン
タ1の出力と第2のウオッチドッグパルスとの論理積を
とる第1のAND回路、4は上記第1、第2ののABS
電子制御ユニットCPU1,CPU2からのF/Sリレー
ON,OFF信号の論理積をとる第2のAND回路、5
は上記第2のウオッチドッグパルスカウンタ2の出力と
第2のAND回路4の出力との論理積をとる第3のAN
D回路である。
【0045】そして、上記各部が相互に図示のように接
続されて本実施例の故障検出装置が構成されている。
続されて本実施例の故障検出装置が構成されている。
【0046】先ず図1の回路において、今イグニッショ
ンスイッチIGSWが投入されると、上記第1、第2の
ABS電子制御ユニットCPU1,CPU2の各ウオッチ
ドッグパルス発生回路に各々対応した第1、第2のウオ
ッチドッグパルス入力端子T2,T4には、それぞれ図3
(b),図4(b)に示すような所定周期の第1、第2のウオ
ッチドッグパルス(S5,S5)が上述のようにt1時間経過
した時点で入力される。そして、これにより該第1、第
2の各ウオッチドッグパルスは第1のウオッチドッグパ
ルスカウンタ1および第2のAND回路4に各々供給入
力される。また、これと全く同時に上記第1、第2のF
/SリレーON,OFF信号入力端子T3,T5には各々図
3(c),図4(c)に示すF/SリレーのON,OFF信号が
入力される。このF/SリレーのON,OFF信号は、
図3(c),図4(c)に示すように、ON状態でH(ハイ)、
OFF状態でL(ロウ)の信号となっている。
ンスイッチIGSWが投入されると、上記第1、第2の
ABS電子制御ユニットCPU1,CPU2の各ウオッチ
ドッグパルス発生回路に各々対応した第1、第2のウオ
ッチドッグパルス入力端子T2,T4には、それぞれ図3
(b),図4(b)に示すような所定周期の第1、第2のウオ
ッチドッグパルス(S5,S5)が上述のようにt1時間経過
した時点で入力される。そして、これにより該第1、第
2の各ウオッチドッグパルスは第1のウオッチドッグパ
ルスカウンタ1および第2のAND回路4に各々供給入
力される。また、これと全く同時に上記第1、第2のF
/SリレーON,OFF信号入力端子T3,T5には各々図
3(c),図4(c)に示すF/SリレーのON,OFF信号が
入力される。このF/SリレーのON,OFF信号は、
図3(c),図4(c)に示すように、ON状態でH(ハイ)、
OFF状態でL(ロウ)の信号となっている。
【0047】上記第1のウオッチドッグパルスカウンタ
1は、上述の如く上記入力された第1のABS電子制御
ユニットCPU1側第1のウオッチドッグパルス信号を
先ず所定時間t2遅延させる機能を有し、上述のように入
力される図3(b)、図4(b)のウオッチドッグパルスを図
示のように所定数(3パルス)カウントした後に初めてH
(ハイ)出力を発生し、上記第1のABS電子制御ユニッ
トCPU1から供給される第1のウオッチドッグパルス
の供給開始よりt2時間遅延したH(ハイ)出力(図3の(c)
又は図4の(c))を形成する。
1は、上述の如く上記入力された第1のABS電子制御
ユニットCPU1側第1のウオッチドッグパルス信号を
先ず所定時間t2遅延させる機能を有し、上述のように入
力される図3(b)、図4(b)のウオッチドッグパルスを図
示のように所定数(3パルス)カウントした後に初めてH
(ハイ)出力を発生し、上記第1のABS電子制御ユニッ
トCPU1から供給される第1のウオッチドッグパルス
の供給開始よりt2時間遅延したH(ハイ)出力(図3の(c)
又は図4の(c))を形成する。
【0048】該カウント出力は、上記第1のAND回路
3の上記第2のウオッチドッグパルスが入力される端子
に対する他方側入力端子に供給入力される。
3の上記第2のウオッチドッグパルスが入力される端子
に対する他方側入力端子に供給入力される。
【0049】そして、同第1のAND回路3は、上記第
2のウオッチドッグパルス入力端子T4から供給される
第2のABS電子制御ユニットCPU2側第2のウオッ
チドッグパルスと上記第1のウオッチドッグパルスカウ
ンタ1の出力との論理積をとり、両入力が共にH(ハイ)
レベルの時にH出力のパルス信号を発生して上記第2の
ウオッチドッグパルスカウンタ2に入力する。
2のウオッチドッグパルス入力端子T4から供給される
第2のABS電子制御ユニットCPU2側第2のウオッ
チドッグパルスと上記第1のウオッチドッグパルスカウ
ンタ1の出力との論理積をとり、両入力が共にH(ハイ)
レベルの時にH出力のパルス信号を発生して上記第2の
ウオッチドッグパルスカウンタ2に入力する。
【0050】第2のウオッチドッグパルスカウンタ2
は、上記第1のAND回路3の論理積出力パルスを入力
し、上記第1のウオッチドッグパルスカウンタ1と同様
に、それを所定数(3パルス)カウントした時にH(ハイ)
出力を発生して第3のAND回路5の一方の入力端子に
供給入力する。この結果、第2のウオッチドッグパルス
も、その出力状態が当該3パルス期間遅延される。
は、上記第1のAND回路3の論理積出力パルスを入力
し、上記第1のウオッチドッグパルスカウンタ1と同様
に、それを所定数(3パルス)カウントした時にH(ハイ)
出力を発生して第3のAND回路5の一方の入力端子に
供給入力する。この結果、第2のウオッチドッグパルス
も、その出力状態が当該3パルス期間遅延される。
【0051】他方、上記第2のAND回路4は、上述の
如く上記第1のABS電子制御ユニットCPU1からの
F/SリレーON/OFF信号(図3(c)、図4(c))と第
2のABS電子制御ユニットCPU2からのF/Sリレ
ーON/OFF信号(図3(c),図4(c))との論理積をと
り、両信号が共にH(ハイ)出力の時にH(ハイ)出力を発
生して上記第3のAND回路5の他方側入力端子に同期
信号として供給する。
如く上記第1のABS電子制御ユニットCPU1からの
F/SリレーON/OFF信号(図3(c)、図4(c))と第
2のABS電子制御ユニットCPU2からのF/Sリレ
ーON/OFF信号(図3(c),図4(c))との論理積をと
り、両信号が共にH(ハイ)出力の時にH(ハイ)出力を発
生して上記第3のAND回路5の他方側入力端子に同期
信号として供給する。
【0052】第3のAND回路5は、上記両入力の論理
積をとり、上記両入力が図4の(c),(d)に示すように上
記遅延期間t2内において共にH(ハイ)入力の時(ウオッ
チドッグモニタのON固着時)にH(ハイ)出力を発生し
て、上記F/Sリレー駆動信号モニタ端子T1,T6に供
給するとともに上記F/Sリレー駆動トランジスタ6を
ONにする。この結果、ウオッチドッグモニタ回路の異
常が判定されるとともに上記F/Sリレー7のリレーコ
イル7bが通電されて、対応するリレー接点7aがOFF
になり、上記ABSアクチュエータの増減圧ソレノイド
19が通電不可能な状態となる(フエイルセーフ)。
積をとり、上記両入力が図4の(c),(d)に示すように上
記遅延期間t2内において共にH(ハイ)入力の時(ウオッ
チドッグモニタのON固着時)にH(ハイ)出力を発生し
て、上記F/Sリレー駆動信号モニタ端子T1,T6に供
給するとともに上記F/Sリレー駆動トランジスタ6を
ONにする。この結果、ウオッチドッグモニタ回路の異
常が判定されるとともに上記F/Sリレー7のリレーコ
イル7bが通電されて、対応するリレー接点7aがOFF
になり、上記ABSアクチュエータの増減圧ソレノイド
19が通電不可能な状態となる(フエイルセーフ)。
【0053】以上のように、本実施例のABS電子制御
ユニットの故障検出装置の構成では、先ず第1のAND
回路3の論理積入力として、上記第1、第2のの両AB
S電子制御ユニットCPU1,CPU2の各ウオッチドッ
グパルスを入力するようにするとともに、第1のABS
電子制御ユニットCPU1からのウオッチドッグパルス
については第1のウオッチドッグパルスカウンタ1によ
る遅延出力を入力するようにし、さらに、その論理積出
力を第2のウオッチドッグパルスカウンタ2で遅延させ
た上でウオッチドッグモニタ信号を形成するようにして
いる。従って、ABS電子制御ユニット(CPU1又はC
PU2)のウオッチドッグパルスの入力がないにも拘わら
ず、モニタ信号がON固着していれば、必ず第3のAN
D回路3の出力はH(ハイ)出力となって異常が検出され
るようになっている。
ユニットの故障検出装置の構成では、先ず第1のAND
回路3の論理積入力として、上記第1、第2のの両AB
S電子制御ユニットCPU1,CPU2の各ウオッチドッ
グパルスを入力するようにするとともに、第1のABS
電子制御ユニットCPU1からのウオッチドッグパルス
については第1のウオッチドッグパルスカウンタ1によ
る遅延出力を入力するようにし、さらに、その論理積出
力を第2のウオッチドッグパルスカウンタ2で遅延させ
た上でウオッチドッグモニタ信号を形成するようにして
いる。従って、ABS電子制御ユニット(CPU1又はC
PU2)のウオッチドッグパルスの入力がないにも拘わら
ず、モニタ信号がON固着していれば、必ず第3のAN
D回路3の出力はH(ハイ)出力となって異常が検出され
るようになっている。
【0054】従って、該構成では、例えば上記遅延時間
内であって本来監視信号が正常に出力されていないにも
拘わらず故障判定出力が正常判定出力状態を示したよう
な場合には、当該故障判定手段が異常であると、極めて
容易に検出することができる。
内であって本来監視信号が正常に出力されていないにも
拘わらず故障判定出力が正常判定出力状態を示したよう
な場合には、当該故障判定手段が異常であると、極めて
容易に検出することができる。
【0055】しかも、該異常検出は、当該制御システム
への電源が投入されてから所定時間内の制御開始初期の
極めて短い時間で速やかになされる。
への電源が投入されてから所定時間内の制御開始初期の
極めて短い時間で速やかになされる。
【0056】また、該構成では、例えば上記所定の遅延
時間経過後であって本来監視信号が正常に出力されてい
るにも拘わらず故障判定出力が異常判定出力状態を示し
たような場合には、やはり当該故障判定手段が異常であ
ると、極めて容易に検出することができる。
時間経過後であって本来監視信号が正常に出力されてい
るにも拘わらず故障判定出力が異常判定出力状態を示し
たような場合には、やはり当該故障判定手段が異常であ
ると、極めて容易に検出することができる。
【0057】しかも、該異常検出は、当該制御システム
への電源が投入されてから上記所定時間経過後の制御開
始初期の極めて短い時間で速やかになされる。
への電源が投入されてから上記所定時間経過後の制御開
始初期の極めて短い時間で速やかになされる。
【0058】その結果、このABS電子制御ユニットの
故障検出装置によると、敢えて従来のような異常状態を
示す疑似信号を形成するまでもなく、電源ON時の初期
動作に連動して極めて短時間で故障判定手段の異常を検
出することができようになり、アルゴリズムも簡略化で
きる。
故障検出装置によると、敢えて従来のような異常状態を
示す疑似信号を形成するまでもなく、電源ON時の初期
動作に連動して極めて短時間で故障判定手段の異常を検
出することができようになり、アルゴリズムも簡略化で
きる。
【0059】なお、以上の実施例における上記第1、第
2のウオッチドッグパルスカウンタ1,2は、例えば抵
抗およびコンデンサによって形成される第1、第2の積
分フィルタ回路によって構成しても良い。
2のウオッチドッグパルスカウンタ1,2は、例えば抵
抗およびコンデンサによって形成される第1、第2の積
分フィルタ回路によって構成しても良い。
【0060】その場合、該第1、第2の各積分フィルタ
回路は、例えば図6に示すように上記所定のパルス数N
のカウントに要する時間t2(図5参照)と同様の積分時間
t2をしきい値(時定数CR)として設定し、該しきい値t2
(CR)を越えるとH(ハイ)出力を発生するようにすれば
上記と全く同様の遅延作用を実現することができる。
回路は、例えば図6に示すように上記所定のパルス数N
のカウントに要する時間t2(図5参照)と同様の積分時間
t2をしきい値(時定数CR)として設定し、該しきい値t2
(CR)を越えるとH(ハイ)出力を発生するようにすれば
上記と全く同様の遅延作用を実現することができる。
【0061】(2) 第2実施例 次に、図7は本願発明の第2実施例に係るABS電子制
御ユニットの故障検出装置の構成を示している。
御ユニットの故障検出装置の構成を示している。
【0062】本実施例では、先ず上記第1、第2の両A
BS電子制御ユニットCPU1,CPU2の各ウオッチド
ッグパルス出力を各々上述の第1実施例のものと同様の
第1、第2のパルスカウンタ(又は積分フィルタ回路)2
1,22を介して遅延させた後に第1のAND回路23
に入力して、それらの論理積をとり、該論理積出力を上
記第1実施例と同様の第3のAND回路25に第2のA
ND回路24の論理積出力とともに入力する。第2のA
ND回路24は上記第1実施例の場合と同様に上記第
1、第2の各ABS電子制御ユニットCPU1,CPU2
からのF/SリレーON,OFFモニター信号の論理積
信号を出力するようになっている。
BS電子制御ユニットCPU1,CPU2の各ウオッチド
ッグパルス出力を各々上述の第1実施例のものと同様の
第1、第2のパルスカウンタ(又は積分フィルタ回路)2
1,22を介して遅延させた後に第1のAND回路23
に入力して、それらの論理積をとり、該論理積出力を上
記第1実施例と同様の第3のAND回路25に第2のA
ND回路24の論理積出力とともに入力する。第2のA
ND回路24は上記第1実施例の場合と同様に上記第
1、第2の各ABS電子制御ユニットCPU1,CPU2
からのF/SリレーON,OFFモニター信号の論理積
信号を出力するようになっている。
【0063】そして、上記第3のAND回路25は、上
記第1実施例同様第1、第2の各AND回路23,24
の論理積出力の論理積をとり、その出力で上述の第1実
施例の場合と同様にF/Sリレーの駆動モニター信号
(ウオッチドッグモニター信号)を形成するとともにF/
Sリレー駆動トランジスタ26を駆動(その駆動トラン
ジスタをON又はOFF)するようになっている。
記第1実施例同様第1、第2の各AND回路23,24
の論理積出力の論理積をとり、その出力で上述の第1実
施例の場合と同様にF/Sリレーの駆動モニター信号
(ウオッチドッグモニター信号)を形成するとともにF/
Sリレー駆動トランジスタ26を駆動(その駆動トラン
ジスタをON又はOFF)するようになっている。
【0064】すなわち、該構成では、第1のAND回路
23の論理積入力として、第1、第2の両ABS電子制
御ユニットCPU1,CPU2の各ウオッチドッグパルス
の第1、第2のパルスカウンタ21,22による遅延出
力を入力するようにしており、ウオッチドッグモニタ回
路がON固着していれば必ず第3のAND回路25の出
力は上記遅延期間内においてもH(ハイ)出力となる。従
って、上記第1実施例と同様の作用効果を得ることがで
きる。
23の論理積入力として、第1、第2の両ABS電子制
御ユニットCPU1,CPU2の各ウオッチドッグパルス
の第1、第2のパルスカウンタ21,22による遅延出
力を入力するようにしており、ウオッチドッグモニタ回
路がON固着していれば必ず第3のAND回路25の出
力は上記遅延期間内においてもH(ハイ)出力となる。従
って、上記第1実施例と同様の作用効果を得ることがで
きる。
【0065】(3) 第3実施例 次に、図8は本願発明の第3実施例に係るABS電子制
御ユニットの故障検出装置の構成を示している。
御ユニットの故障検出装置の構成を示している。
【0066】本実施例では、先ず上記第1、第2の両A
BS電子制御ユニットCPU1,CPU2の各ウオッチド
ッグパルス出力を各々上述の第1、第2実施例のものと
同様の第1、第2のパルスカウンタ(又は積分フィルタ
回路)21,22を介して遅延させた後に上記第1、第2
の両ABS電子制御ユニットCPU1,CPU2からのF
/SリレーON/OFF信号とともにAND回路13に
入力するようになっていてる。
BS電子制御ユニットCPU1,CPU2の各ウオッチド
ッグパルス出力を各々上述の第1、第2実施例のものと
同様の第1、第2のパルスカウンタ(又は積分フィルタ
回路)21,22を介して遅延させた後に上記第1、第2
の両ABS電子制御ユニットCPU1,CPU2からのF
/SリレーON/OFF信号とともにAND回路13に
入力するようになっていてる。
【0067】そして、同第3のAND回路25は、それ
ら4組の出力の論理積をとり、その出力で上述の第1、
第2実施例の場合と同様にウオッチドッグモニタ信号を
形成するとともにF/Sリレー駆動用トランジスタ16
をON又はOFFするようになっている。
ら4組の出力の論理積をとり、その出力で上述の第1、
第2実施例の場合と同様にウオッチドッグモニタ信号を
形成するとともにF/Sリレー駆動用トランジスタ16
をON又はOFFするようになっている。
【0068】すなわち、該構成では、AND回路13の
論理積入力として、第1、第2の両ABS電子制御ユニ
ットCPU1,CPU2の各ウオッチドッグパルスの第
1、第2のパルスカウンタ11,12を介した遅延出力
並びにF/SリレーのON/OFF信号を合わせて入力
するようにしており、ウオッチドッグモニタ回路がON
固着していれば必ず上記遅延期間内においてもAND回
路13の出力はH(ハイ)出力となる。つまり、各ABS
電子制御ユニットCPU1,CPU2のF/SリレーのO
N,OFFモニタ信号がH(ハイ)出力であれば、AND
回路13の論理積出力は必ずH(ハイ)となって異常であ
ることを示す。
論理積入力として、第1、第2の両ABS電子制御ユニ
ットCPU1,CPU2の各ウオッチドッグパルスの第
1、第2のパルスカウンタ11,12を介した遅延出力
並びにF/SリレーのON/OFF信号を合わせて入力
するようにしており、ウオッチドッグモニタ回路がON
固着していれば必ず上記遅延期間内においてもAND回
路13の出力はH(ハイ)出力となる。つまり、各ABS
電子制御ユニットCPU1,CPU2のF/SリレーのO
N,OFFモニタ信号がH(ハイ)出力であれば、AND
回路13の論理積出力は必ずH(ハイ)となって異常であ
ることを示す。
【0069】またその結果、F/Sリレーの駆動トラン
ジスタはON作動してF/SリレーはOFFになる(フ
エイルセーフ)。
ジスタはON作動してF/SリレーはOFFになる(フ
エイルセーフ)。
【図1】図1は、本願発明の第1実施例に係るABS電
子制御ユニットの故障検出装置の構成を示すロジック回
路図である。
子制御ユニットの故障検出装置の構成を示すロジック回
路図である。
【図2】図2は、同装置の要部の構成を示すロジック回
路図である。
路図である。
【図3】図3は、同装置の正常動作時の回路動作を示す
タイムチャートである。
タイムチャートである。
【図4】図4は、同装置の異常検出時の回路動作を示す
タイムチャートである。
タイムチャートである。
【図5】図5は、同装置の第1、第2のウオッチドッグ
パルスカウンタの遅延動作を示す動作特性図である。
パルスカウンタの遅延動作を示す動作特性図である。
【図6】図6は、同装置のウオッチドッグパルスカウン
タに代えた積分フィルタ回路の遅延動作を示す動作特性
図である。
タに代えた積分フィルタ回路の遅延動作を示す動作特性
図である。
【図7】図7は、本願発明の第2実施例に係るABS電
子制御ユニットの故障検出装置の要部の構成を示すロジ
ック回路図である。
子制御ユニットの故障検出装置の要部の構成を示すロジ
ック回路図である。
【図8】図8は、本願発明の第3実施例に係るABS電
子制御ユニットの故障検出装置の要部の構成を示すロジ
ック回路図である。
子制御ユニットの故障検出装置の要部の構成を示すロジ
ック回路図である。
1は第1のウオッチドッグパルスカウンタ、2は第2の
ウオッチドッグパルスカウンタ、3は第1のAND回
路、4は第2のAND回路、5は第3のAND回路、6
はF/Sリレー駆動トランジスタ、7はF/Sリレー、
9は車輪速センサ、11は第1のウオッチドッグパルス
カウンタ、12は第2のウオッチドッグパルスカウン
タ、13は第1のAND回路、14は第2のAND回
路、15は第3のAND回路、21は第1のウオッチド
ッグパルスカウンタ、22は第2のウオッチドッグパル
スカウンタ、23は第1のAND回路、24は第2のA
ND回路、25は第3のAND回路である。
ウオッチドッグパルスカウンタ、3は第1のAND回
路、4は第2のAND回路、5は第3のAND回路、6
はF/Sリレー駆動トランジスタ、7はF/Sリレー、
9は車輪速センサ、11は第1のウオッチドッグパルス
カウンタ、12は第2のウオッチドッグパルスカウン
タ、13は第1のAND回路、14は第2のAND回
路、15は第3のAND回路、21は第1のウオッチド
ッグパルスカウンタ、22は第2のウオッチドッグパル
スカウンタ、23は第1のAND回路、24は第2のA
ND回路、25は第3のAND回路である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮本 誠司 広島県安芸郡府中町新地3番1号 マツダ 株式会社内
Claims (6)
- 【請求項1】 マイクロコンピュータを備えて構成され
た電子制御ユニットと、一定周期で所定の監視信号を発
生する監視信号発生手段と、該監視信号発生手段より供
給される監視信号の変化に基いて上記電子制御ユニット
の故障を判定する故障判定手段と、該故障判定手段の異
常を検出する異常検出手段とを備えてなる電子制御ユニ
ットの故障検出装置であって、上記異常検出手段は、当
該制御システムへの電源投入後、上記故障判定手段に入
力される監視信号を所定時間遅延させる遅延手段を有
し、該遅延時間内における上記故障判定手段の判定出力
から当該故障判定手段の異常を検出するように構成され
ていることを特徴とする電子制御ユニットの故障検出装
置。 - 【請求項2】 マイクロコンピュータを備えて構成され
た電子制御ユニットと、一定周期で所定の監視信号を発
生する監視信号発生手段と、該監視信号発生手段より供
給される監視信号の変化に基いて上記電子制御ユニット
の故障を判定する故障判定手段と、該故障判定手段の異
常を検出する異常検出手段とを備えてなる電子制御ユニ
ットの故障検出装置であって、上記異常検出手段は、当
該制御システムへの電源投入後、上記故障判定手段に入
力される監視信号を所定時間遅延させる遅延手段を有
し、該遅延時間経過後における上記故障判定手段の判定
出力から当該故障判定手段の異常を検出するように構成
されていることを特徴とする電子制御ユニットの故障検
出装置。 - 【請求項3】 マイクロコンピュータを備えて構成され
た電子制御ユニットと、一定周期で所定の監視信号を発
生する監視信号発生手段と、該監視信号発生手段より供
給される監視信号の変化に基いて上記電子制御ユニット
の故障を判定する故障判定手段と、該故障判定手段の異
常を検出する異常検出手段とを備えてなる電子制御ユニ
ットの故障検出装置であって、上記異常検出手段は、当
該制御システムへの電源投入後、上記故障判定手段に入
力される監視信号を所定時間遅延させる遅延手段を有
し、該遅延時間内と該遅延時間経過後における上記故障
判定手段の両判定出力から当該故障判定手段の異常を検
出するように構成されていることを特徴とする電子制御
ユニットの故障検出装置。 - 【請求項4】 マイクロコンピュータを備えて構成され
た一対の電子制御ユニットと、該一対の電子制御ユニッ
トの各々に設けられた一定周期で所定の監視信号を発生
する監視信号発生手段と、該各監視信号発生手段より供
給される監視信号の変化に基いて上記一対の電子制御ユ
ニットの各々の故障を判定する故障判定手段と、当該シ
ステムへの電源投入後、上記故障判定手段に入力される
上記各監視信号発生手段からの監視信号を各々所定時間
遅延させる第1、第2の遅延手段を有し、該遅延時間内
における上記故障判定手段の判定出力から当該故障判定
手段の異常を検出する異常検出手段とを備えてなる電子
制御ユニットの故障検出装置であって、上記第1、第2
の遅延手段は、相互に直列に接続され、先ず第1の遅延
手段で一方側電子制御ユニットの監視信号発生手段から
の監視信号を遅延させた後、次に第2の遅延手段で他方
側電子制御ユニットの監視信号発生手段からの監視信号
を遅延させるように構成されていることを特徴とする電
子制御ユニットの故障検出装置。 - 【請求項5】 マイクロコンピュータを備えて構成され
た一対の電子制御ユニットと、該一対の電子制御ユニッ
トの各々に設けられた一定周期で所定の監視信号を発生
する監視信号発生手段と、該各監視信号発生手段より供
給される監視信号の変化に基いて上記一対の電子制御ユ
ニットの各々の故障を判定する故障判定手段と、当該シ
ステムへの電源投入後、上記故障判定手段に入力される
上記各監視信号発生手段からの監視信号を各々所定時間
遅延させる第1、第2の遅延手段を有し、該遅延時間内
における上記故障判定手段の判定出力から当該故障判定
手段の異常を検出する異常検出手段とを備えてなる電子
制御ユニットの故障検出装置であって、上記第1、第2
の遅延手段は、相互に並列に接続され、各々対応する電
子制御ユニットの監視信号発生手段からの監視信号を遅
延させるように構成されていることを特徴とする電子制
御ユニットの故障検出装置。 - 【請求項6】 上記電子制御ユニットは、車両用アンチ
ロックブレーキ制御ユニットであることを特徴とする請
求項1,2,3,4,5又は6記載の電子制御ユニットの故
障検出装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08879093A JP3184362B2 (ja) | 1993-04-15 | 1993-04-15 | 電子制御ユニットの故障検出装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08879093A JP3184362B2 (ja) | 1993-04-15 | 1993-04-15 | 電子制御ユニットの故障検出装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06301574A true JPH06301574A (ja) | 1994-10-28 |
JP3184362B2 JP3184362B2 (ja) | 2001-07-09 |
Family
ID=13952644
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP08879093A Expired - Fee Related JP3184362B2 (ja) | 1993-04-15 | 1993-04-15 | 電子制御ユニットの故障検出装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3184362B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6240534B1 (en) | 1997-09-24 | 2001-05-29 | Denso Corporation | Apparatus and method for detecting abnormality-Monitoring circuit malfunction |
JP2016141270A (ja) * | 2015-02-02 | 2016-08-08 | アルプス電気株式会社 | タイヤ空気圧検知システム |
CN113335298A (zh) * | 2021-05-28 | 2021-09-03 | 广汽丰田汽车有限公司 | Cpu故障处理方法、车辆及可读存储介质 |
-
1993
- 1993-04-15 JP JP08879093A patent/JP3184362B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6240534B1 (en) | 1997-09-24 | 2001-05-29 | Denso Corporation | Apparatus and method for detecting abnormality-Monitoring circuit malfunction |
JP2016141270A (ja) * | 2015-02-02 | 2016-08-08 | アルプス電気株式会社 | タイヤ空気圧検知システム |
CN113335298A (zh) * | 2021-05-28 | 2021-09-03 | 广汽丰田汽车有限公司 | Cpu故障处理方法、车辆及可读存储介质 |
Also Published As
Publication number | Publication date |
---|---|
JP3184362B2 (ja) | 2001-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3752022B2 (ja) | 故障診断機能付き電子制御装置 | |
KR0146369B1 (ko) | 제어시스템에 의한 마이크로 제어기를 위한 고장검출기구 | |
US6356821B1 (en) | Electronic control unit for vehicle having reduced circuit scale | |
US6243629B1 (en) | Electronic control unit for automotive vehicles | |
US5713643A (en) | Control circuit for automotive vehicle motion control systems | |
JPH02296570A (ja) | 自動車両のアンチロックブレーキ装置 | |
JPH0519649B2 (ja) | ||
US5074626A (en) | Antilock brake controller | |
JPH0382661A (ja) | 安全リレー作動回路 | |
JPS5853553A (ja) | アンチスキツド制御システムの監視装置 | |
US4049325A (en) | Safety circuit arrangement for wheel anti-skid brake control system | |
US4106820A (en) | Circuit arrangement for periodically testing the operating reliability of an electronic antiskid control system | |
KR920008333B1 (ko) | 앤티스키드장치 | |
US5236254A (en) | Anti-lock brake pressure control system with failure mode | |
JPH06301574A (ja) | 電子制御ユニットの故障検出装置 | |
JP7254827B2 (ja) | 電子制御装置 | |
JP3463426B2 (ja) | ソレノイド駆動回路の診断装置 | |
JP3508614B2 (ja) | 自己監視機能付き車載用電子制御装置 | |
JP3150001B2 (ja) | アンチスキッド装置のフェールセーフ方法 | |
JPH06199221A (ja) | アンチスキッド装置の故障検出方法 | |
JPH0991034A (ja) | 電子制御ユニット | |
JPH02250124A (ja) | 車載用電子制御装置の誤動作防止方法 | |
JP3579163B2 (ja) | スイッチングデバイスの故障検出方法 | |
JPH0872697A (ja) | アンチスキッド装置の故障検出方法 | |
JPH05158742A (ja) | 複数のマイクロコンピュータの暴走監視回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |