JPH02250124A - 車載用電子制御装置の誤動作防止方法 - Google Patents
車載用電子制御装置の誤動作防止方法Info
- Publication number
- JPH02250124A JPH02250124A JP1070435A JP7043589A JPH02250124A JP H02250124 A JPH02250124 A JP H02250124A JP 1070435 A JP1070435 A JP 1070435A JP 7043589 A JP7043589 A JP 7043589A JP H02250124 A JPH02250124 A JP H02250124A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- reset
- function
- normal
- cpus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007257 malfunction Effects 0.000 title claims abstract description 7
- 238000000034 method Methods 0.000 title claims description 10
- 230000005856 abnormality Effects 0.000 claims abstract description 12
- 230000002159 abnormal effect Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000013256 coordination polymer Substances 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はＣＰＵを備えた車載用電子制御装置の誤動作防
止方法に関する。
止方法に関する。
（従来技術）
例えば、滑り易い路面上における制動時の車輪ロックを
防止するためのアンチロック制御装置として、中央処理
装置（以下ｒＣＰ ＬＪＪと呼ふ）を備えた電子制御装
置（以下ｒＥｃＵＪと呼ぶ）が用いられている。
防止するためのアンチロック制御装置として、中央処理
装置（以下ｒＣＰ ＬＪＪと呼ふ）を備えた電子制御装
置（以下ｒＥｃＵＪと呼ぶ）が用いられている。
第３図はこのような従来の２チヤンネルアンチロツク制
御装置の概略的構成を示すブロック図で、ＥＣＵＩには
ＣＰＵ２が内蔵され、さらに接点入力回路３、パルス入
力回路４、ウオーニングランプ駆動回路５、リレー駆動
回路６、バルブ駆動回路７およびウォッチドッグタイマ
回路８等を備えている。パルス入力回路４には、右前輪
速度センサ１１、左前輪速度センサ１２、右後輪速度セ
ンサ１３および左後輪速度センサ１４から発生ずる各車
輪速度をあられす信号が入力され、接点入力回路３には
、ブレーキスイッチＳｌがＯＮになったとき信号が入力
されるようになっている。１５はブレーキランプである
。ウォソチドソグタイマ回路８は、処理プログラムが一
周する毎に（例えば１０ｍ５ｅｃ毎に）ＣＰＵ２から出
力される周期的なパルス信号（いわゆるドッグフード信
号）の周期を監視し、ＣＰＵ２が暴走してドッグフード
信号の周期が異常を来たした場合、ＣＰ Ｕ ２の動作
を一旦停止させ、所定時間（例えば１００ｍ５ｅｃ）経
過後にリセット信号を出力して上記ＣＰＵ２を再スター
トさせる機能を有する。
御装置の概略的構成を示すブロック図で、ＥＣＵＩには
ＣＰＵ２が内蔵され、さらに接点入力回路３、パルス入
力回路４、ウオーニングランプ駆動回路５、リレー駆動
回路６、バルブ駆動回路７およびウォッチドッグタイマ
回路８等を備えている。パルス入力回路４には、右前輪
速度センサ１１、左前輪速度センサ１２、右後輪速度セ
ンサ１３および左後輪速度センサ１４から発生ずる各車
輪速度をあられす信号が入力され、接点入力回路３には
、ブレーキスイッチＳｌがＯＮになったとき信号が入力
されるようになっている。１５はブレーキランプである
。ウォソチドソグタイマ回路８は、処理プログラムが一
周する毎に（例えば１０ｍ５ｅｃ毎に）ＣＰＵ２から出
力される周期的なパルス信号（いわゆるドッグフード信
号）の周期を監視し、ＣＰＵ２が暴走してドッグフード
信号の周期が異常を来たした場合、ＣＰ Ｕ ２の動作
を一旦停止させ、所定時間（例えば１００ｍ５ｅｃ）経
過後にリセット信号を出力して上記ＣＰＵ２を再スター
トさせる機能を有する。
一方、ＥＣＵｌの出力側にはりレーボソクス１６および
モジュレータ１７よりなる被駆動ユニットが接続されて
おり、リレーボックス１６内には、ソレノイドリレー１
８およびモータリレー１９が設けられている。上記モジ
ュレータ１７内には、ブレーキ液をリザーバから汲み上
げるポンプを駆動するモータ２０と、４個のバルブソレ
ノイドＨＶ １、ＤＶＩ、ＨＶ ２、ＤＶ２が設けられ
ている。モータ２０にはモータリレー１９を通じて電ａ
（バッテリ）から電力が供給される。ウオーニングラン
プ駆動回路５にはウオーニングランプ２１が接続され、
またダイオード２２を介してオルタネータの■一端子に
接続されている。なお、木アンチロック制御装置はＸ配
管２チヤンネル制御型に構成され、右前輪ブレーキと左
後輪ブレーキとが第１の油圧系で制御され、左前輪ブレ
ーキと右後輪ブレーキとが第２の油圧系で制御されるよ
うになっており、各油圧系にそれぞれ設＆ノられた加圧
バルブおよび減圧バルブの開閉によって第１よび第２の
油圧系の油圧が制御される。この場合、ＨＶＩおよびＤ
ＶＩは第１の油圧系の加圧バルブのソレノイドおよび減
圧バルブのソレノイドを示し、ＨＶ２およびＤＶ２は第
２の油圧系の加圧バルブのソレノイドおよび減圧バルブ
のソレノイドを示している。各ソレノイドＨＶ ］、Ｄ
ＶＩ、ＨＶ２、ＤＶ２は、ソレノイドリレー１７の常開
接点の閉成時にバルブ駆動口９７により駆動されるよう
になっている。
モジュレータ１７よりなる被駆動ユニットが接続されて
おり、リレーボックス１６内には、ソレノイドリレー１
８およびモータリレー１９が設けられている。上記モジ
ュレータ１７内には、ブレーキ液をリザーバから汲み上
げるポンプを駆動するモータ２０と、４個のバルブソレ
ノイドＨＶ １、ＤＶＩ、ＨＶ ２、ＤＶ２が設けられ
ている。モータ２０にはモータリレー１９を通じて電ａ
（バッテリ）から電力が供給される。ウオーニングラン
プ駆動回路５にはウオーニングランプ２１が接続され、
またダイオード２２を介してオルタネータの■一端子に
接続されている。なお、木アンチロック制御装置はＸ配
管２チヤンネル制御型に構成され、右前輪ブレーキと左
後輪ブレーキとが第１の油圧系で制御され、左前輪ブレ
ーキと右後輪ブレーキとが第２の油圧系で制御されるよ
うになっており、各油圧系にそれぞれ設＆ノられた加圧
バルブおよび減圧バルブの開閉によって第１よび第２の
油圧系の油圧が制御される。この場合、ＨＶＩおよびＤ
ＶＩは第１の油圧系の加圧バルブのソレノイドおよび減
圧バルブのソレノイドを示し、ＨＶ２およびＤＶ２は第
２の油圧系の加圧バルブのソレノイドおよび減圧バルブ
のソレノイドを示している。各ソレノイドＨＶ ］、Ｄ
ＶＩ、ＨＶ２、ＤＶ２は、ソレノイドリレー１７の常開
接点の閉成時にバルブ駆動口９７により駆動されるよう
になっている。
以上が従来のアンチロック制御装置の一例構成であるが
、このような構成では、ＣＰＵ２の接地不完全、ザージ
電流によるＣＰＵ２の内部破損等によってＣＰＵ２が暴
走した場合、ウォッチドッグタイマ回路８からのリセッ
ト信号によりＣＰＵ２がリセットされるとしても、再び
処理プログラムが再スタートされるため、ＣＰＵ２の暴
走が反復されることになり、ＥＣＵＩが誤動作するとい
う問題があった。
、このような構成では、ＣＰＵ２の接地不完全、ザージ
電流によるＣＰＵ２の内部破損等によってＣＰＵ２が暴
走した場合、ウォッチドッグタイマ回路８からのリセッ
ト信号によりＣＰＵ２がリセットされるとしても、再び
処理プログラムが再スタートされるため、ＣＰＵ２の暴
走が反復されることになり、ＥＣＵＩが誤動作するとい
う問題があった。
（発明の目的）
そこで本発明は、ＣＰＵに異常を生じた場合、Ｅ ＣＵ
の機能を停止させるようにしてシステムの信頼性の向上
を図った車載用電子制御装置の誤動作防止方法を提供す
ることを目的とする。
の機能を停止させるようにしてシステムの信頼性の向上
を図った車載用電子制御装置の誤動作防止方法を提供す
ることを目的とする。
（発明の構成）
本発明は、所定の処理プログラムに従って動作するＣＰ
Ｕと、このＣＰＵに上記処理プログラムの途中で異常を
生じた場合、このＣＰＵをリセットして上記所定の処理
プログラムを再スタートさせるリセット手段とを備えた
車載用電子制御装置において、上記リセット手段をそれ
ぞれ伴ったＣＰＵを複数設け、１つのＣＰＵに異常を生
じてこのＣＰＵが上記リセット手段により反復リセット
された場合、そのリセット回数を他の正常なＣＰＵで計
測し、この計測されたりセット回数が所定数を超えたと
き、上記正常なＣＰ Ｕにより上記電子制御装置の機能
を停止させるようにしたことを特徴とする。
Ｕと、このＣＰＵに上記処理プログラムの途中で異常を
生じた場合、このＣＰＵをリセットして上記所定の処理
プログラムを再スタートさせるリセット手段とを備えた
車載用電子制御装置において、上記リセット手段をそれ
ぞれ伴ったＣＰＵを複数設け、１つのＣＰＵに異常を生
じてこのＣＰＵが上記リセット手段により反復リセット
された場合、そのリセット回数を他の正常なＣＰＵで計
測し、この計測されたりセット回数が所定数を超えたと
き、上記正常なＣＰ Ｕにより上記電子制御装置の機能
を停止させるようにしたことを特徴とする。
（実 施 例）
以下、本発明の一実施例について図面を参照して詳細に
説明する。
説明する。
第１図は本発明が適用される２チヤンネルアンチロツク
制御装置の要部の概略的構成を示すブロック図で、第３
図の装置に対応する部分には同一符号を付して重複する
説明は省略するが、ＥＣＵｌは各チャンネル毎にＣＰＵ
を２ａ、２ｂとして搭載しており、ＣＰＵ２ ａは１−
ランジスタＴＲＩおよびＴＲ２を介して第１の油圧系の
加圧バルブソレノイドＨＶＩおよび減圧バルブソレノイ
ドＤＶＩを制御し、ＣＰ ｔＪ ２ ｂはトランジスタ
ＴＲ３およびＴＲ４を介して第２の油圧系の加圧バルブ
ソレノイドＨＶ ２および減圧バルブソレノイドＤＶ２
をそれぞれ制御している。１−ランジスタＴＲ１〜ＴＲ
４のコレクク電位ばＣＰＵ２ａ、ＣＰＵ２ ｂにフィー
ドバックされており、各バルブの動作がＣＰＵ２ａおよ
びＣＰＵ２ｂの双方によって確認される。また、ＣＰＵ
２ａ、２ｂの動作は第３図の場合と同様に、それぞれウ
オ・７チドソグタイマ回路８ａ、８ｂによって監視され
、かつ異常が生じた場合、その機能が一旦停止され、所
定時間（例えば１００ ｍ５ｅｃ）後にリセットされて
再スタートするようになっている。両ＣＰＵ２ａ、２ｂ
は、相互間でリセット信号を含むデータ交換を行なって
他系統のＣＰＵの異常を検知するようになっている。さ
らにアンド回路２５が設けられており、両ＣＰＵ２ａ、
２ｂが正常に動作している場合は、双方のＣＰＵ２ａ、
２ｂからの出力が上記アンド回路２５に与えられ、この
アンド回路２５の出力によってトランジスタＴＲ５が常
時ＯＮになっている。トランジスタＴＲ５のコレクタ回
路にはリレー２６が接続されており、トランジスタＴＲ
５のコレクタ電流によってリレー２６の接点はＯＮ状態
に保持され、これによってモジュレータ１７のバルブソ
レノイドＨＶＩ、ＤＶＩ、１−Ｔ Ｖ ２、ＤＶ２が電
源に接続されてモジュレータ１７が動作しうるように構
成されている。
制御装置の要部の概略的構成を示すブロック図で、第３
図の装置に対応する部分には同一符号を付して重複する
説明は省略するが、ＥＣＵｌは各チャンネル毎にＣＰＵ
を２ａ、２ｂとして搭載しており、ＣＰＵ２ ａは１−
ランジスタＴＲＩおよびＴＲ２を介して第１の油圧系の
加圧バルブソレノイドＨＶＩおよび減圧バルブソレノイ
ドＤＶＩを制御し、ＣＰ ｔＪ ２ ｂはトランジスタ
ＴＲ３およびＴＲ４を介して第２の油圧系の加圧バルブ
ソレノイドＨＶ ２および減圧バルブソレノイドＤＶ２
をそれぞれ制御している。１−ランジスタＴＲ１〜ＴＲ
４のコレクク電位ばＣＰＵ２ａ、ＣＰＵ２ ｂにフィー
ドバックされており、各バルブの動作がＣＰＵ２ａおよ
びＣＰＵ２ｂの双方によって確認される。また、ＣＰＵ
２ａ、２ｂの動作は第３図の場合と同様に、それぞれウ
オ・７チドソグタイマ回路８ａ、８ｂによって監視され
、かつ異常が生じた場合、その機能が一旦停止され、所
定時間（例えば１００ ｍ５ｅｃ）後にリセットされて
再スタートするようになっている。両ＣＰＵ２ａ、２ｂ
は、相互間でリセット信号を含むデータ交換を行なって
他系統のＣＰＵの異常を検知するようになっている。さ
らにアンド回路２５が設けられており、両ＣＰＵ２ａ、
２ｂが正常に動作している場合は、双方のＣＰＵ２ａ、
２ｂからの出力が上記アンド回路２５に与えられ、この
アンド回路２５の出力によってトランジスタＴＲ５が常
時ＯＮになっている。トランジスタＴＲ５のコレクタ回
路にはリレー２６が接続されており、トランジスタＴＲ
５のコレクタ電流によってリレー２６の接点はＯＮ状態
に保持され、これによってモジュレータ１７のバルブソ
レノイドＨＶＩ、ＤＶＩ、１−Ｔ Ｖ ２、ＤＶ２が電
源に接続されてモジュレータ１７が動作しうるように構
成されている。
以上の構成において、いま例えば第１系統のＣＰＵ２ａ
に異常が生じた場合を考える。この場合、ＣＰＵ２ａか
らウォッチドッグタイマ回路８ａに出力されるドッグフ
ード信号が異常になるからウォッチドッグタイマ回路８
ａはＣＰＵ２ ａをリセットし、所定時間後頁スタート
させる。ここで、ＣＰＵ２ａの機能が正常に戻らない限
り、ＣＰＵ２ａのリセット、再スタートは反復されるこ
とになるが、第２系統の正常なＣＰＵ２ｂは、第１系統
のＣＰＵ２ ａがつｆ ソチドソグタイマ回路８ａによ
ってリセットされた回数をカウントしており、このリセ
ット回数が所定の回数（例えば１０回）を超えると、正
常なＣＰＵ２ｂは自らの機能を停止する。このＣＰＵ２
ｂの機能停止により、アンド回路２５に対するＣＰＵ
２ ｂの出力がゼロになり、これに伴ってアンド回路２
５の出力もゼロになるからトランジスタＴＲ５はＯＦＦ
になり、リレー２６の接点が開放される。したがってモ
ジュレータ１７のバルブソレノイドＨＶＩ、ＤＶＩ、Ｈ
Ｖ２、ＤＶ２に対する電源供給が断たれ、このアンチロ
ック制御装置の機能は停止される。
に異常が生じた場合を考える。この場合、ＣＰＵ２ａか
らウォッチドッグタイマ回路８ａに出力されるドッグフ
ード信号が異常になるからウォッチドッグタイマ回路８
ａはＣＰＵ２ ａをリセットし、所定時間後頁スタート
させる。ここで、ＣＰＵ２ａの機能が正常に戻らない限
り、ＣＰＵ２ａのリセット、再スタートは反復されるこ
とになるが、第２系統の正常なＣＰＵ２ｂは、第１系統
のＣＰＵ２ ａがつｆ ソチドソグタイマ回路８ａによ
ってリセットされた回数をカウントしており、このリセ
ット回数が所定の回数（例えば１０回）を超えると、正
常なＣＰＵ２ｂは自らの機能を停止する。このＣＰＵ２
ｂの機能停止により、アンド回路２５に対するＣＰＵ
２ ｂの出力がゼロになり、これに伴ってアンド回路２
５の出力もゼロになるからトランジスタＴＲ５はＯＦＦ
になり、リレー２６の接点が開放される。したがってモ
ジュレータ１７のバルブソレノイドＨＶＩ、ＤＶＩ、Ｈ
Ｖ２、ＤＶ２に対する電源供給が断たれ、このアンチロ
ック制御装置の機能は停止される。
なお、一方の系統のＣＰＵがハードウェア的に破損して
他系統のＣＰＵとの間のデータ交換が不可能になったよ
うな場合でも、同様に正常なＣＰＵがこれを検知して自
らの機能を停止させ、これによりモジュレータ１７に対
する電源供給を遮断する。
他系統のＣＰＵとの間のデータ交換が不可能になったよ
うな場合でも、同様に正常なＣＰＵがこれを検知して自
らの機能を停止させ、これによりモジュレータ１７に対
する電源供給を遮断する。
次に第２図は他系統のＣＰＵの異常を検知した場合に正
常なＣＰＵが実行する処理のフローチャートである。
常なＣＰＵが実行する処理のフローチャートである。
まずステップＳ１において、通信時間が正常か否かを判
定する。この通信時間とは、他系統のＣＰＵに対して送
信を行なってから、他系統のｃｐｕより受信確認の信号
を受は取るまでの時間を意味し、正常な場合を例えば５
ｍ５ｅｃとしている。
定する。この通信時間とは、他系統のＣＰＵに対して送
信を行なってから、他系統のｃｐｕより受信確認の信号
を受は取るまでの時間を意味し、正常な場合を例えば５
ｍ５ｅｃとしている。
この通信時間が正常な場合は（ＹＥＳ）自らのメインプ
ログラムを実行する。
ログラムを実行する。
次にステップＳ１で上記通信時間が異常である（ＮＯ）
と判定した場合は、ステップＳ２に進み、他系統のＣＰ
Ｕに異常が発生したと判断し、ステップＳ３でタイム
アツプ時間をＴ１とするタイマをスタートさせる。この
タイマ時間ＴＩは、ＣＰＵがウォッチドッグタイマ回路
によりリセットされるまでの時間（例えば１００ｍ５ｅ
ｃ）よりも長い時間（例えば２００ｍ５ｅｃ）に設定さ
れる。次にステップＳ４において、他系統のＣＰ Ｕが
ウォッチドッグタイマ回路によってリセットされたか否
かを判定する。リセットされたことが検知された場合（
ＹＥＳ）、ステップＳ５でカウンタのカウント数Ｃをイ
ンクリメントし、次のステップＳ６でカウント数Ｃが規
定回数Ｎ（例えば１０回）以上になったか否かを判定す
る。そしてカウント数ＣがＮ未満の間はステップＳ１に
戻るが、Ｃ≧Ｎとなった場合、ステップＳ７へ進んで他
系統のＣＰＵがソフトウェア的に暴走していると判定し
、次のステップＳ８で自系統のＣＰＵの機能を停止さ・
已る。したがって電源が断になり、これにより他系統の
機能も停止する。なお、」二記カウンタはイグニソショ
ンスインチがＯＦＦされることによってリセットされる
。
と判定した場合は、ステップＳ２に進み、他系統のＣＰ
Ｕに異常が発生したと判断し、ステップＳ３でタイム
アツプ時間をＴ１とするタイマをスタートさせる。この
タイマ時間ＴＩは、ＣＰＵがウォッチドッグタイマ回路
によりリセットされるまでの時間（例えば１００ｍ５ｅ
ｃ）よりも長い時間（例えば２００ｍ５ｅｃ）に設定さ
れる。次にステップＳ４において、他系統のＣＰ Ｕが
ウォッチドッグタイマ回路によってリセットされたか否
かを判定する。リセットされたことが検知された場合（
ＹＥＳ）、ステップＳ５でカウンタのカウント数Ｃをイ
ンクリメントし、次のステップＳ６でカウント数Ｃが規
定回数Ｎ（例えば１０回）以上になったか否かを判定す
る。そしてカウント数ＣがＮ未満の間はステップＳ１に
戻るが、Ｃ≧Ｎとなった場合、ステップＳ７へ進んで他
系統のＣＰＵがソフトウェア的に暴走していると判定し
、次のステップＳ８で自系統のＣＰＵの機能を停止さ・
已る。したがって電源が断になり、これにより他系統の
機能も停止する。なお、」二記カウンタはイグニソショ
ンスインチがＯＦＦされることによってリセットされる
。
一方、ステップＳ４の判定で、他系統のＣＰＵのリセッ
ト信号が受信できなかった場合（Ｎｏ）、ステップＳ９
へ進んでリセット信号が受信不能な時間Ｔがタイマ時間
Ｔ１以上となったか否かを判定し、Ｔ≧Ｔ１になったと
き、ステップＳ７へ進んで他系統のＣＰＵがハードウェ
ア的に故障したと判定して、ステップＳ８で自系統のＣ
ＰＵの機能を停止させ、電源を断にする。
ト信号が受信できなかった場合（Ｎｏ）、ステップＳ９
へ進んでリセット信号が受信不能な時間Ｔがタイマ時間
Ｔ１以上となったか否かを判定し、Ｔ≧Ｔ１になったと
き、ステップＳ７へ進んで他系統のＣＰＵがハードウェ
ア的に故障したと判定して、ステップＳ８で自系統のＣ
ＰＵの機能を停止させ、電源を断にする。
以上の説明で本発明による車載用電子制御装置における
誤動作防止方法の一実施例が明らかとなったが、本発明
はアンチロック制御装置のみでなく、ＣＰＵを備えた種
々の車載用電子制御装置にも適用することができるもの
である。
誤動作防止方法の一実施例が明らかとなったが、本発明
はアンチロック制御装置のみでなく、ＣＰＵを備えた種
々の車載用電子制御装置にも適用することができるもの
である。
（発明の効果）
本発明によれば、ＣＰＵを複数設け、１つのＣＰＵに異
常が生じた場合、他の正常なＣＰＵがこれを感知してＥ
ＣＵ全体の機能を停止させるようになっているから、Ｅ
ＣＵが誤動作するおそれがなく、システムの信頼性を向
」ニさせることができる。
常が生じた場合、他の正常なＣＰＵがこれを感知してＥ
ＣＵ全体の機能を停止させるようになっているから、Ｅ
ＣＵが誤動作するおそれがなく、システムの信頼性を向
」ニさせることができる。
第１図は本発明の方法が適用される２ヂヤン不ルアンチ
ロツク制御装置の要部の概略的構成を示すブロック図、
第２図は本発明の方法の一例を示すフローチャート、第
３図は従来の２チヤンネルアンチロツク制御装置の概略
的構成を示すブロック図である。 １−Ｅ ＣＵ ２．２ ａ 、 ２ ｂ−Ｃ
Ｐ Ｕ７ バルブ駆動回路 ８．８ａ、８ｂ・−ウォッチドッグタイマ回路１７−−
モジユレータ ２５−アンド回路
ロツク制御装置の要部の概略的構成を示すブロック図、
第２図は本発明の方法の一例を示すフローチャート、第
３図は従来の２チヤンネルアンチロツク制御装置の概略
的構成を示すブロック図である。 １−Ｅ ＣＵ ２．２ ａ 、 ２ ｂ−Ｃ
Ｐ Ｕ７ バルブ駆動回路 ８．８ａ、８ｂ・−ウォッチドッグタイマ回路１７−−
モジユレータ ２５−アンド回路
Claims (1)
- 所定の処理プログラムに従って動作するＣＰＵと、こ
のＣＰＵに上記処理プログラムの途中で異常を生じた場
合、このＣＰＵをリセットして上記所定の処理プログラ
ムを再スタートさせるリセット手段とを備えた車載用電
子制御装置において、上記リセット手段をそれぞれ伴っ
たＣＰＵを複数設け、１つのＣＰＵに異常を生じてこの
ＣＰＵが上記リセット手段により反復リセットされた場
合、そのリセット回数を他の正常なＣＰＵで計測し、こ
の計測されたリセット回数が所定数を超えたとき、上記
正常なＣＰＵにより上記電子制御装置の機能を停止させ
るようにしたことを特徴とする車載用電子制御装置の誤
動作防止方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1070435A JPH02250124A (ja) | 1989-03-24 | 1989-03-24 | 車載用電子制御装置の誤動作防止方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1070435A JPH02250124A (ja) | 1989-03-24 | 1989-03-24 | 車載用電子制御装置の誤動作防止方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02250124A true JPH02250124A (ja) | 1990-10-05 |
Family
ID=13431401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1070435A Pending JPH02250124A (ja) | 1989-03-24 | 1989-03-24 | 車載用電子制御装置の誤動作防止方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02250124A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07334381A (ja) * | 1994-06-03 | 1995-12-22 | Brother Ind Ltd | 機器の異常検出装置 |
| JP2003167601A (ja) * | 2001-11-30 | 2003-06-13 | Denso Corp | 車両用電子制御装置 |
| JP2007286859A (ja) * | 2006-04-17 | 2007-11-01 | Ricoh Co Ltd | 制御装置および画像形成装置 |
| US7305587B2 (en) | 2003-02-27 | 2007-12-04 | Denso Corporation | Electronic control unit for monitoring a microcomputer |
| EP3169558B1 (de) * | 2014-07-17 | 2019-05-01 | Continental Automotive GmbH | Fahrzeug-infotainmentsystem |
-
1989
- 1989-03-24 JP JP1070435A patent/JPH02250124A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07334381A (ja) * | 1994-06-03 | 1995-12-22 | Brother Ind Ltd | 機器の異常検出装置 |
| JP2003167601A (ja) * | 2001-11-30 | 2003-06-13 | Denso Corp | 車両用電子制御装置 |
| US7305587B2 (en) | 2003-02-27 | 2007-12-04 | Denso Corporation | Electronic control unit for monitoring a microcomputer |
| JP2007286859A (ja) * | 2006-04-17 | 2007-11-01 | Ricoh Co Ltd | 制御装置および画像形成装置 |
| EP3169558B1 (de) * | 2014-07-17 | 2019-05-01 | Continental Automotive GmbH | Fahrzeug-infotainmentsystem |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3752022B2 (ja) | 故障診断機能付き電子制御装置 | |
| US6356821B1 (en) | Electronic control unit for vehicle having reduced circuit scale | |
| US20180290642A1 (en) | Device for controlling a safety-relevant process, method for testing the functionality of the device, and motor vehicle with the device | |
| WO2016147794A1 (ja) | 車両用制御装置及びその制御方法、並びに車両用制御システム | |
| EP1637437B1 (en) | Fail-safe mechanism | |
| EP0575854B1 (en) | Mutual monitoring circuit for computers | |
| US6411872B1 (en) | Vehicle controlling apparatus | |
| US10497189B2 (en) | Vehicular control device and method of controlling vehicular control device | |
| US5236254A (en) | Anti-lock brake pressure control system with failure mode | |
| JPH02250124A (ja) | 車載用電子制御装置の誤動作防止方法 | |
| CN107340763B (zh) | 基于外部看门狗的电动助力转向***及其控制方法 | |
| JP2768693B2 (ja) | ２台のプロセッサを有するコンピュータシステムを監視する装置 | |
| JPH05122801A (ja) | 電気自動車の制御装置 | |
| CN108604083A (zh) | 具有集成的反向再生支持件的外部监视器 | |
| JP3463426B2 (ja) | ソレノイド駆動回路の診断装置 | |
| JP6068931B2 (ja) | 自動車用制御装置 | |
| JP3916495B2 (ja) | フェイルセーフ機能を備えたコントローラ | |
| US9187070B2 (en) | System and method for maintaining operational states of vehicle remote actuators during failure conditions | |
| JPH09305223A (ja) | 車載用電子制御ユニット | |
| JPH0396469A (ja) | 液圧源装置の異常検出装置 | |
| JPH0991034A (ja) | 電子制御ユニット | |
| JP3184362B2 (ja) | 電子制御ユニットの故障検出装置 | |
| KR20000035321A (ko) | 전자제어장치 | |
| JP3830837B2 (ja) | センサ自己診断信号適正処理機能付き車載電子制御回路 | |
| JP2906789B2 (ja) | 複数のマイクロコンピュータの暴走監視回路 |