JP3184362B2 - 電子制御ユニットの故障検出装置 - Google Patents
電子制御ユニットの故障検出装置Info
- Publication number
- JP3184362B2 JP3184362B2 JP08879093A JP8879093A JP3184362B2 JP 3184362 B2 JP3184362 B2 JP 3184362B2 JP 08879093 A JP08879093 A JP 08879093A JP 8879093 A JP8879093 A JP 8879093A JP 3184362 B2 JP3184362 B2 JP 3184362B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic control
- control unit
- monitoring signal
- failure
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Valves And Accessory Devices For Braking Systems (AREA)
- Regulating Braking Force (AREA)
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【０００１】
【産業上の利用分野】本願発明は、マイクロコンピュー
タを使用した電子制御ユニットの故障検出装置に関する
ものである。
タを使用した電子制御ユニットの故障検出装置に関する
ものである。
【０００２】
【従来の技術】最近では、路面状態に応じて車両の制動
力を確実に得ることを目的としてアンチロックブレーキ
システム(ＡＢＳ)の採用が多くなってきている。
力を確実に得ることを目的としてアンチロックブレーキ
システム(ＡＢＳ)の採用が多くなってきている。
【０００３】このアンチロックブレーキシステムは、例
えば各車輪の車輪速を検出する車輪速センサと、油圧ア
クチュエータと、該油圧アクチュエータによって駆動さ
れるブレーキホイールシリンダと、上記車輪速センサの
出力信号を基に車速および路面状態に応じて適切な制動
力が得られるようにアクチュエータの制御を行うアンチ
ロックブレーキ・コントロールユニット(ＡＢＳ電子制
御ユニット)とから構成されている。
えば各車輪の車輪速を検出する車輪速センサと、油圧ア
クチュエータと、該油圧アクチュエータによって駆動さ
れるブレーキホイールシリンダと、上記車輪速センサの
出力信号を基に車速および路面状態に応じて適切な制動
力が得られるようにアクチュエータの制御を行うアンチ
ロックブレーキ・コントロールユニット(ＡＢＳ電子制
御ユニット)とから構成されている。
【０００４】ところで、このような電子制御システムに
おける上記電子制御ユニットは、常に正常な制御動作が
確保されなければならない。
おける上記電子制御ユニットは、常に正常な制御動作が
確保されなければならない。
【０００５】そこで、従来から例えば英国特許第１５６
９３１３号に示されるように一般に上記電子制御ユニッ
トには障害監視回路を備えた故障診断装置が設けられて
いる。
９３１３号に示されるように一般に上記電子制御ユニッ
トには障害監視回路を備えた故障診断装置が設けられて
いる。
【０００６】該故障診断装置は、上記電子制御ユニット
に対し、例えばウオッチドッグタイマなどの制御ユニッ
ト正常時には常に一定の周期の監視信号(ウオッチドッ
グパルス)を発生する監視信号発生手段を設け、該監視
信号の変化を監視することによって当該制御ユニットの
故障判定を行うようにしている。
に対し、例えばウオッチドッグタイマなどの制御ユニッ
ト正常時には常に一定の周期の監視信号(ウオッチドッ
グパルス)を発生する監視信号発生手段を設け、該監視
信号の変化を監視することによって当該制御ユニットの
故障判定を行うようにしている。
【０００７】しかし、該故障診断装置自体も異常状態を
呈する可能性があることから、さらに該故障診断装置に
対しても、その異常を検出する異常検出装置が設けられ
ている。
呈する可能性があることから、さらに該故障診断装置に
対しても、その異常を検出する異常検出装置が設けられ
ている。
【０００８】該異常検出装置は、上記従来例の場合、例
えば上記電子制御ユニットの異常を示す疑似フェイル信
号を形成し、該疑似フェイル信号を上記故障診断装置の
フェイル判定回路に入力して同フェイル判定回路が正常
に作動するか否かを判定することによって行っている。
えば上記電子制御ユニットの異常を示す疑似フェイル信
号を形成し、該疑似フェイル信号を上記故障診断装置の
フェイル判定回路に入力して同フェイル判定回路が正常
に作動するか否かを判定することによって行っている。
【０００９】
【発明が解決しようとする課題】しかし、上記のように
異常状態を示す疑似信号を形成する検出システムでは、
どうしても異常検出装置自体の構成およびそのアルゴリ
ズムが相当に複雑になるとともに異常検出に長い時間が
かかる問題がある。
異常状態を示す疑似信号を形成する検出システムでは、
どうしても異常検出装置自体の構成およびそのアルゴリ
ズムが相当に複雑になるとともに異常検出に長い時間が
かかる問題がある。
【００１０】
【課題を解決するための手段】本願の請求項１，２各項
記載の発明は、各々上記の問題を解決することを目的と
してなされたものであって、それぞれ次のように構成さ
れている。
記載の発明は、各々上記の問題を解決することを目的と
してなされたものであって、それぞれ次のように構成さ
れている。
【００１１】(１) 請求項１記載の発明の構成 該発明の電子制御ユニットの故障検出装置は、マイクロ
コンピュータを備えて構成された一対の電子制御ユニッ
トと、該一対の電子制御ユニットの各々に設けられた一
定周期で所定の監視信号を発生する監視信号発生手段
と、該各監視信号発生手段より供給される監視信号の変
化に基いて上記一対の電子制御ユニットの各々の故障を
判定する故障判定手段と、当該システムへの電源投入
後、上記故障判定手段に入力される上記各監視信号発生
手段からの監視信号を各々所定時間遅延させる第１、第
２の遅延手段を有し、該遅延時間内における上記故障判
定手段の判定出力から当該故障判定手段の異常を検出す
る異常検出手段とを備えてなる電子制御ユニットの故障
検出装置において、上記第１、第２の遅延手段は、相互
に直列に接続され、先ず第１の遅延手段で一方側電子制
御ユニットの監視信号発生手段からの監視信号を遅延さ
せた後、次に第２の遅延手段で他方側電子制御ユニット
の監視信号発生手段からの監視信号を遅延させるように
構成されていることを特徴としている。
コンピュータを備えて構成された一対の電子制御ユニッ
トと、該一対の電子制御ユニットの各々に設けられた一
定周期で所定の監視信号を発生する監視信号発生手段
と、該各監視信号発生手段より供給される監視信号の変
化に基いて上記一対の電子制御ユニットの各々の故障を
判定する故障判定手段と、当該システムへの電源投入
後、上記故障判定手段に入力される上記各監視信号発生
手段からの監視信号を各々所定時間遅延させる第１、第
２の遅延手段を有し、該遅延時間内における上記故障判
定手段の判定出力から当該故障判定手段の異常を検出す
る異常検出手段とを備えてなる電子制御ユニットの故障
検出装置において、上記第１、第２の遅延手段は、相互
に直列に接続され、先ず第１の遅延手段で一方側電子制
御ユニットの監視信号発生手段からの監視信号を遅延さ
せた後、次に第２の遅延手段で他方側電子制御ユニット
の監視信号発生手段からの監視信号を遅延させるように
構成されていることを特徴としている。
【００１２】(２) 請求項２記載の発明の構成 該発明の電子制御ユニットの故障検出装置は、上記請求
項１記載の発明の構成を前提とし、同構成における上記
電子制御ユニットは、車両用アンチロックブレーキ制御
ユニットであることを特徴としている。
項１記載の発明の構成を前提とし、同構成における上記
電子制御ユニットは、車両用アンチロックブレーキ制御
ユニットであることを特徴としている。
【００１３】
【作用】本願の請求項１，２各項記載の発明は、上記の
構成に対応して各々次のような作用を奏する。
構成に対応して各々次のような作用を奏する。
【００１４】(１) 請求項１記載の発明の作用 該発明の電子制御ユニットの故障検出装置では、マイク
ロコンピュータを備えて構成された一対の電子制御ユニ
ットと、該一対の電子制御ユニットの各々に設けられた
一定周期で所定の監視信号を発生する監視信号発生手段
と、該各監視信号発生手段より供給される監視信号の変
化に基いて上記一対の電子制御ユニットの各々の故障を
判定する故障判定手段と、当該システムへの電源投入
後、上記故障判定手段に入力される上記各監視信号発生
手段からの監視信号を各々所定時間遅延させる第１、第
２の遅延手段を有し、該遅延時間内における上記故障判
定手段の判定出力から当該故障判定手段の異常を検出す
る異常検出手段とを備えてなる電子制御ユニットの故障
検出装置において、上記第１、第２の遅延手段が、相互
に直列に接続され、先ず第１の遅延手段で一方側電子制
御ユニットの監視信号発生手段からの監視信号を遅延さ
せた後、次に第２の遅延手段で他方側電子制御ユニット
の監視信号発生手段からの監視信号を遅延させるように
なっている。
ロコンピュータを備えて構成された一対の電子制御ユニ
ットと、該一対の電子制御ユニットの各々に設けられた
一定周期で所定の監視信号を発生する監視信号発生手段
と、該各監視信号発生手段より供給される監視信号の変
化に基いて上記一対の電子制御ユニットの各々の故障を
判定する故障判定手段と、当該システムへの電源投入
後、上記故障判定手段に入力される上記各監視信号発生
手段からの監視信号を各々所定時間遅延させる第１、第
２の遅延手段を有し、該遅延時間内における上記故障判
定手段の判定出力から当該故障判定手段の異常を検出す
る異常検出手段とを備えてなる電子制御ユニットの故障
検出装置において、上記第１、第２の遅延手段が、相互
に直列に接続され、先ず第１の遅延手段で一方側電子制
御ユニットの監視信号発生手段からの監視信号を遅延さ
せた後、次に第２の遅延手段で他方側電子制御ユニット
の監視信号発生手段からの監視信号を遅延させるように
なっている。
【００１５】したがって、例えば２組の電子制御ユニッ
トの各々について、上記所定時間前後において監視信号
が正常に出力されていないにも拘わらず故障判定出力が
正常判定出力状態を示したり、又その逆となったような
場合には、当該故障判定手段が異常であると、極めて容
易に検出することができる。
トの各々について、上記所定時間前後において監視信号
が正常に出力されていないにも拘わらず故障判定出力が
正常判定出力状態を示したり、又その逆となったような
場合には、当該故障判定手段が異常であると、極めて容
易に検出することができる。
【００１６】しかも、該異常検出は、当該制御システム
への電源が投入されてから所定時間前後の制御開始初期
の極めて短い時間で速やかになされる。
への電源が投入されてから所定時間前後の制御開始初期
の極めて短い時間で速やかになされる。
【００１７】(２) 請求項２記載の発明の作用 該発明の電子制御ユニットの故障検出装置では、上記請
求項１記載の発明の構成を前提とし、同構成における上
記電子制御ユニットが、車両用アンチロックブレーキ制
御ユニットにより構成されている。
求項１記載の発明の構成を前提とし、同構成における上
記電子制御ユニットが、車両用アンチロックブレーキ制
御ユニットにより構成されている。
【００１８】したがって、該車両用アンチロックブレー
キ制御ユニットにおいて上記請求項１の発明と全く同様
の作用を得ることができる。
キ制御ユニットにおいて上記請求項１の発明と全く同様
の作用を得ることができる。
【００１９】
【発明の効果】以上の結果、本願発明の電子制御ユニッ
トの故障検出装置によると、敢えて従来のような異常状
態を示す疑似信号を形成するまでもなく、電源ＯＮ時の
初期動作に連動して極めて短時間で故障判定手段の異常
を検出することができ、アルゴリズムも簡略化できる。
トの故障検出装置によると、敢えて従来のような異常状
態を示す疑似信号を形成するまでもなく、電源ＯＮ時の
初期動作に連動して極めて短時間で故障判定手段の異常
を検出することができ、アルゴリズムも簡略化できる。
【００２０】
【実施例】(１) 第１実施例 本実施例は、本願発明を例えば自動車のアンチロックブ
レーキ制御用ＡＢＳ電子制御ユニットの故障検出システ
ムに適用して構成されている。
レーキ制御用ＡＢＳ電子制御ユニットの故障検出システ
ムに適用して構成されている。
【００２１】そして、図１〜図６は、同本願発明の第１
実施例に係るＡＢＳ電子制御ユニットの故障検出(診断)
装置の構成および作用を示している。
実施例に係るＡＢＳ電子制御ユニットの故障検出(診断)
装置の構成および作用を示している。
【００２２】先ず図１は、同装置を備えた車両用ＡＢＳ
システムの全体的な構成を示すものである。該ＡＢＳシ
ステムは、例えば図示のように、第１のＡＢＳ電子制御
ユニットＣＰＵ1と第２のＡＢＳ電子制御ユニットＣＰ
Ｕ2との２組のＡＢＳ電子制御ユニットを備えて構成さ
れており、それらが全く同様にして車輪速センサ９の出
力を基に車速、路面状態に応じてＡＢＳアクチュエータ
(各ホイールシリンダへの油圧制御用アクチュエータ)用
の増減圧ソレノイド１９を通電又は非通電制御するよう
になっている。
システムの全体的な構成を示すものである。該ＡＢＳシ
ステムは、例えば図示のように、第１のＡＢＳ電子制御
ユニットＣＰＵ1と第２のＡＢＳ電子制御ユニットＣＰ
Ｕ2との２組のＡＢＳ電子制御ユニットを備えて構成さ
れており、それらが全く同様にして車輪速センサ９の出
力を基に車速、路面状態に応じてＡＢＳアクチュエータ
(各ホイールシリンダへの油圧制御用アクチュエータ)用
の増減圧ソレノイド１９を通電又は非通電制御するよう
になっている。
【００２３】第１、第２のＡＢＳ電子制御ユニットＣＰ
Ｕ1,ＣＰＵ2は、マイクロコンピュータにより構成され
ており、各々定電圧電源回路２０より例えば５(Ｖ)の動
作電源が供給されるようになっている。そして、その入
力インターフェース回路部には、上記車輪速センサ９か
らの車輪速検出信号Ｓ1、後述するフェイルセーフリレ
ー(以下、Ｆ／Ｓリレーと略称する)７のＯＮ,ＯＦＦ状
態モニター信号Ｓ2(Ｆ／Ｓリレーモニター信号：図３の
(e)および図４の(e))、Ｆ／Ｓリレー駆動モニター信号
(ウオッチドッグモニタ信号，Ｆ／Ｓリレー駆動信号:図
３の(d)および図４(d))Ｓ3が各々入力されるようになっ
ている。
Ｕ1,ＣＰＵ2は、マイクロコンピュータにより構成され
ており、各々定電圧電源回路２０より例えば５(Ｖ)の動
作電源が供給されるようになっている。そして、その入
力インターフェース回路部には、上記車輪速センサ９か
らの車輪速検出信号Ｓ1、後述するフェイルセーフリレ
ー(以下、Ｆ／Ｓリレーと略称する)７のＯＮ,ＯＦＦ状
態モニター信号Ｓ2(Ｆ／Ｓリレーモニター信号：図３の
(e)および図４の(e))、Ｆ／Ｓリレー駆動モニター信号
(ウオッチドッグモニタ信号，Ｆ／Ｓリレー駆動信号:図
３の(d)および図４(d))Ｓ3が各々入力されるようになっ
ている。
【００２４】また、その出力インターフェース回路部か
らは、各々上記増減圧ソレノイド１９を駆動するための
増減圧ソレノイド駆動信号Ｓ4,Ｓ4、図示しないウオッ
チドッグパルス発生回路(ウオッチドッグタイマー)から
のウオッチドッグパルス(異常監視信号)Ｓ5,Ｓ5(図３の
(b)および図４の(b))、Ｆ／ＳリレーＯＮ・ＯＦＦ信号
Ｓ6,Ｓ6(図３の(c)および図４の(c)が各々出力されるよ
うになっている。
らは、各々上記増減圧ソレノイド１９を駆動するための
増減圧ソレノイド駆動信号Ｓ4,Ｓ4、図示しないウオッ
チドッグパルス発生回路(ウオッチドッグタイマー)から
のウオッチドッグパルス(異常監視信号)Ｓ5,Ｓ5(図３の
(b)および図４の(b))、Ｆ／ＳリレーＯＮ・ＯＦＦ信号
Ｓ6,Ｓ6(図３の(c)および図４の(c)が各々出力されるよ
うになっている。
【００２５】両ＡＢＳ電子制御ユニットＣＰＵ1,ＣＰＵ
2からの増減圧ソレノイド駆動信号Ｓ4,Ｓ4は、各々第４
のＡＮＤ回路１７に入力される。第４のＡＮＤ回路１７
の出力端子は、上記増減圧ソレノイド１９のアース側に
挿入された増減圧ソレノイド駆動トランジスタ１８のベ
ース部に対して接続されており、上記第１、第２のＡＢ
Ｓ電子制御ユニットＣＰＵ1,ＣＰＵ2からの２組の増減
圧駆動信号Ｓ4,Ｓ4の論理積出力Ｓ4′によって同増減圧
ソレノイド駆動トランジスタ１８をＯＮ,ＯＦＦするよ
うになっている。増減圧ソレノイド１９は、上記Ｆ／Ｓ
リレー７のリレー接点７aを介して車載電源Ｅに接続さ
れており、上記Ｆ／Ｓリレー７のリレー接点７aがＯＮ
の状態において上記増減圧ソレノイド駆動トランジスタ
１８がＯＮになった時にのみ通電されて上記ＡＢＳアク
チュエータの減圧作動制御を行う。
2からの増減圧ソレノイド駆動信号Ｓ4,Ｓ4は、各々第４
のＡＮＤ回路１７に入力される。第４のＡＮＤ回路１７
の出力端子は、上記増減圧ソレノイド１９のアース側に
挿入された増減圧ソレノイド駆動トランジスタ１８のベ
ース部に対して接続されており、上記第１、第２のＡＢ
Ｓ電子制御ユニットＣＰＵ1,ＣＰＵ2からの２組の増減
圧駆動信号Ｓ4,Ｓ4の論理積出力Ｓ4′によって同増減圧
ソレノイド駆動トランジスタ１８をＯＮ,ＯＦＦするよ
うになっている。増減圧ソレノイド１９は、上記Ｆ／Ｓ
リレー７のリレー接点７aを介して車載電源Ｅに接続さ
れており、上記Ｆ／Ｓリレー７のリレー接点７aがＯＮ
の状態において上記増減圧ソレノイド駆動トランジスタ
１８がＯＮになった時にのみ通電されて上記ＡＢＳアク
チュエータの減圧作動制御を行う。
【００２６】また、Ｆ／Ｓリレー７は、上記リレー接点
７aと該リレー接点７aをＯＮ,ＯＦＦ作動するリレーコ
イル７bとから構成されていて、該リレーコイル７bはＦ
／Ｓリレー駆動トランジスタ６のＯＮ動作により駆動
(通電)されるようになっている。一方、該Ｆ／Ｓリレー
駆動トランジスタ６は、図２に拡大して詳細に示すよう
な故障検出回路１０からのＦ／Ｓリレー駆動信号Ｓ５
(ウオッチドッグモニタ信号:図３の(d)、図４の(d)参
照)によってＯＮ,ＯＦＦ制御されるようになっている。
７aと該リレー接点７aをＯＮ,ＯＦＦ作動するリレーコ
イル７bとから構成されていて、該リレーコイル７bはＦ
／Ｓリレー駆動トランジスタ６のＯＮ動作により駆動
(通電)されるようになっている。一方、該Ｆ／Ｓリレー
駆動トランジスタ６は、図２に拡大して詳細に示すよう
な故障検出回路１０からのＦ／Ｓリレー駆動信号Ｓ５
(ウオッチドッグモニタ信号:図３の(d)、図４の(d)参
照)によってＯＮ,ＯＦＦ制御されるようになっている。
【００２７】すなわち、図２中、先ず符号Ｔ1は上記第
１のＡＢＳ電子制御ユニットＣＰＵ1側のＦ／Ｓリレー
駆動信号モニタ端子(ウオッチドッグモニタ端子)、Ｔ2
は同じく第１のＡＢＳ電子制御ユニットＣＰＵ1側ウオ
ッチドッグパルス発生回路(ウオッチドッグタイマー)か
らの第１のウオッチドッグパルスが入力される第１のウ
オッチドッグパルス入力端子、Ｔ3は同じく第１のＡＢ
Ｓ電子制御ユニットＣＰＵ1からのＦ／ＳリレーＯＮ・
ＯＦＦ信号入力端子、Ｔ4は第２のＡＢＳ電子制御ユニ
ットＣＰＵ2側ウオッチドッグパルス発生回路(ウオッチ
ドッグタイマー)からの第２のウオッチドッグパルスが
入力される第２のウオッチドッグパルス入力端子、Ｔ5
は同じく第２のＡＢＳ電子制御ユニットＣＰＵ2からの
Ｆ／ＳリレーＯＮ・ＯＦＦ信号入力端子、Ｔ6は同じく
第２のＡＢＳ電子制御ユニットＣＰＵ2側のＦ／Ｓリレ
ー駆動信号モニタ端子(ウオッチドッグモニタ端子)であ
る。
１のＡＢＳ電子制御ユニットＣＰＵ1側のＦ／Ｓリレー
駆動信号モニタ端子(ウオッチドッグモニタ端子)、Ｔ2
は同じく第１のＡＢＳ電子制御ユニットＣＰＵ1側ウオ
ッチドッグパルス発生回路(ウオッチドッグタイマー)か
らの第１のウオッチドッグパルスが入力される第１のウ
オッチドッグパルス入力端子、Ｔ3は同じく第１のＡＢ
Ｓ電子制御ユニットＣＰＵ1からのＦ／ＳリレーＯＮ・
ＯＦＦ信号入力端子、Ｔ4は第２のＡＢＳ電子制御ユニ
ットＣＰＵ2側ウオッチドッグパルス発生回路(ウオッチ
ドッグタイマー)からの第２のウオッチドッグパルスが
入力される第２のウオッチドッグパルス入力端子、Ｔ5
は同じく第２のＡＢＳ電子制御ユニットＣＰＵ2からの
Ｆ／ＳリレーＯＮ・ＯＦＦ信号入力端子、Ｔ6は同じく
第２のＡＢＳ電子制御ユニットＣＰＵ2側のＦ／Ｓリレ
ー駆動信号モニタ端子(ウオッチドッグモニタ端子)であ
る。
【００２８】次に符号１は、図３又は図４に示されるよ
うに、イグニッションスイッチＩＧＳＷがＯＮになった
後、上記制御ユニットのマイクロコンピュータの動作／
出力が保証されるまでの時間t1が経過した時点で上記第
１のウオッチドッグパルス入力端子Ｔ2を介して入力さ
れるウオッチドッグパルスＳ5(図３又は図４の(b)参照)
を所定回数(２パルス)カウントした時にＨ出力を発生す
るウオッチドッグ信号遅延手段としての第１のウオッチ
ドッグパルスカウンタ、２は同じく所定パルス(１パル
ス)分のウオッチドッグ信号遅延手段としての第２のウ
オッチドッグパルスカウンタ、３は上記第１のウオッチ
ドッグパルスカウンタ１の出力と第２のウオッチドッグ
パルスとの論理積をとる第１のＡＮＤ回路、４は上記第
１、第２のＡＢＳ電子制御ユニットＣＰＵ1,ＣＰＵ2か
らのＦ／ＳリレーＯＮ・ＯＦＦ信号の論理積をとる第２
のＡＮＤ回路、５は上記第２のウオッチドッグパルスカ
ウンタ２の出力と第２のＡＮＤ回路４の出力との論理積
をとる第３のＡＮＤ回路である。
うに、イグニッションスイッチＩＧＳＷがＯＮになった
後、上記制御ユニットのマイクロコンピュータの動作／
出力が保証されるまでの時間t1が経過した時点で上記第
１のウオッチドッグパルス入力端子Ｔ2を介して入力さ
れるウオッチドッグパルスＳ5(図３又は図４の(b)参照)
を所定回数(２パルス)カウントした時にＨ出力を発生す
るウオッチドッグ信号遅延手段としての第１のウオッチ
ドッグパルスカウンタ、２は同じく所定パルス(１パル
ス)分のウオッチドッグ信号遅延手段としての第２のウ
オッチドッグパルスカウンタ、３は上記第１のウオッチ
ドッグパルスカウンタ１の出力と第２のウオッチドッグ
パルスとの論理積をとる第１のＡＮＤ回路、４は上記第
１、第２のＡＢＳ電子制御ユニットＣＰＵ1,ＣＰＵ2か
らのＦ／ＳリレーＯＮ・ＯＦＦ信号の論理積をとる第２
のＡＮＤ回路、５は上記第２のウオッチドッグパルスカ
ウンタ２の出力と第２のＡＮＤ回路４の出力との論理積
をとる第３のＡＮＤ回路である。
【００２９】そして、上記各部が相互に図示のように接
続されて本実施例の故障検出装置が構成されている。
続されて本実施例の故障検出装置が構成されている。
【００３０】先ず図１の回路において、今イグニッショ
ンスイッチＩＧＳＷが投入されると、上記第１、第２の
ＡＢＳ電子制御ユニットＣＰＵ1,ＣＰＵ2の各ウオッチ
ドッグパルス発生回路に各々対応した第１、第２のウオ
ッチドッグパルス入力端子Ｔ2,Ｔ4には、それぞれ図３
(b),図４(b)に示すような所定周期の第１、第２のウオ
ッチドッグパルス(Ｓ5,Ｓ5)が上述のようにt1時間経過
した時点で入力される。そして、これにより該第１、第
２の各ウオッチドッグパルスは第１のウオッチドッグパ
ルスカウンタ１および第２のＡＮＤ回路４に各々供給入
力される。また、これと全く同時に上記第１、第２のＦ
／ＳリレーＯＮ・ＯＦＦ信号入力端子Ｔ3,Ｔ5には各々
図３(c),図４(c)に示すＦ／ＳリレーのＯＮ・ＯＦＦ信
号が入力される。このＦ／ＳリレーのＯＮ・ＯＦＦ信号
は、図３(c),図４(c)に示すように、ＯＮ状態でＨ(ハ
イ)、ＯＦＦ状態でＬ(ロウ)の信号となっている。
ンスイッチＩＧＳＷが投入されると、上記第１、第２の
ＡＢＳ電子制御ユニットＣＰＵ1,ＣＰＵ2の各ウオッチ
ドッグパルス発生回路に各々対応した第１、第２のウオ
ッチドッグパルス入力端子Ｔ2,Ｔ4には、それぞれ図３
(b),図４(b)に示すような所定周期の第１、第２のウオ
ッチドッグパルス(Ｓ5,Ｓ5)が上述のようにt1時間経過
した時点で入力される。そして、これにより該第１、第
２の各ウオッチドッグパルスは第１のウオッチドッグパ
ルスカウンタ１および第２のＡＮＤ回路４に各々供給入
力される。また、これと全く同時に上記第１、第２のＦ
／ＳリレーＯＮ・ＯＦＦ信号入力端子Ｔ3,Ｔ5には各々
図３(c),図４(c)に示すＦ／ＳリレーのＯＮ・ＯＦＦ信
号が入力される。このＦ／ＳリレーのＯＮ・ＯＦＦ信号
は、図３(c),図４(c)に示すように、ＯＮ状態でＨ(ハ
イ)、ＯＦＦ状態でＬ(ロウ)の信号となっている。
【００３１】上記第１のウオッチドッグパルスカウンタ
１は、上述の如く上記入力された第１のＡＢＳ電子制御
ユニットＣＰＵ1側第１のウオッチドッグパルス信号を
先ず所定時間遅延させる機能を有し、上述のように入力
される図３(b)、図４(b)のウオッチドッグパルスを所定
数(２パルス)カウントした後に初めてＨ(ハイ)出力を発
生し、上記第１のＡＢＳ電子制御ユニットＣＰＵ1から
供給される第１のウオッチドッグパルスの供給開始より
所定時間遅延したＨ(ハイ)出力を形成する。
１は、上述の如く上記入力された第１のＡＢＳ電子制御
ユニットＣＰＵ1側第１のウオッチドッグパルス信号を
先ず所定時間遅延させる機能を有し、上述のように入力
される図３(b)、図４(b)のウオッチドッグパルスを所定
数(２パルス)カウントした後に初めてＨ(ハイ)出力を発
生し、上記第１のＡＢＳ電子制御ユニットＣＰＵ1から
供給される第１のウオッチドッグパルスの供給開始より
所定時間遅延したＨ(ハイ)出力を形成する。
【００３２】該カウント出力は、上記第１のＡＮＤ回路
３の上記第２のウオッチドッグパルスが入力される端子
に対する他方側入力端子に供給入力される。
３の上記第２のウオッチドッグパルスが入力される端子
に対する他方側入力端子に供給入力される。
【００３３】そして、同第１のＡＮＤ回路３は、上記第
２のウオッチドッグパルス入力端子Ｔ4から供給される
第２のＡＢＳ電子制御ユニットＣＰＵ2側第２のウオッ
チドッグパルスと上記第１のウオッチドッグパルスカウ
ンタ１の出力との論理積をとり、両入力が共にＨ(ハイ)
レベルの時にＨ出力のパルス信号を発生して上記第２の
ウオッチドッグパルスカウンタ２に入力する。
２のウオッチドッグパルス入力端子Ｔ4から供給される
第２のＡＢＳ電子制御ユニットＣＰＵ2側第２のウオッ
チドッグパルスと上記第１のウオッチドッグパルスカウ
ンタ１の出力との論理積をとり、両入力が共にＨ(ハイ)
レベルの時にＨ出力のパルス信号を発生して上記第２の
ウオッチドッグパルスカウンタ２に入力する。
【００３４】第２のウオッチドッグパルスカウンタ２
は、上記第１のＡＮＤ回路３の論理積出力パルスを入力
し、上記第１のウオッチドッグパルスカウンタ１と同様
に、それを所定数(１パルス)カウントした時にＨ(ハイ)
出力を発生して第３のＡＮＤ回路５の一方の入力端子に
供給入力する。
は、上記第１のＡＮＤ回路３の論理積出力パルスを入力
し、上記第１のウオッチドッグパルスカウンタ１と同様
に、それを所定数(１パルス)カウントした時にＨ(ハイ)
出力を発生して第３のＡＮＤ回路５の一方の入力端子に
供給入力する。
【００３５】他方、上記第２のＡＮＤ回路４は、上述の
如く上記第１のＡＢＳ電子制御ユニットＣＰＵ1からの
Ｆ／ＳリレーＯＮ・ＯＦＦ信号(図３(c)、図４(c))と第
２のＡＢＳ電子制御ユニットＣＰＵ2からのＦ／Ｓリレ
ーＯＮ・ＯＦＦ信号(図３(c),図４(c))との論理積をと
り、両信号が共にＨ(ハイ)出力の時にＨ(ハイ)出力を発
生して上記第３のＡＮＤ回路５の他方側入力端子に同期
信号として供給する。
如く上記第１のＡＢＳ電子制御ユニットＣＰＵ1からの
Ｆ／ＳリレーＯＮ・ＯＦＦ信号(図３(c)、図４(c))と第
２のＡＢＳ電子制御ユニットＣＰＵ2からのＦ／Ｓリレ
ーＯＮ・ＯＦＦ信号(図３(c),図４(c))との論理積をと
り、両信号が共にＨ(ハイ)出力の時にＨ(ハイ)出力を発
生して上記第３のＡＮＤ回路５の他方側入力端子に同期
信号として供給する。
【００３６】第３のＡＮＤ回路５は、上記両入力の論理
積をとり、上記両入力が図４の(c),(d)に示すように遅
延期間t 2 内において共にＨ(ハイ)入力の時(ウオッチド
ッグモニタのＯＮ固着時)にＨ(ハイ)出力を発生して、
上記Ｆ／Ｓリレー駆動信号モニタ端子Ｔ1,Ｔ6に供給す
るとともに上記Ｆ／Ｓリレー駆動トランジスタ６をＯＮ
にする。この結果、ウオッチドッグモニタ回路の異常が
判定されるとともに上記Ｆ／Ｓリレー７のリレーコイル
７bが通電されて、対応するリレー接点７aがＯＦＦにな
り、上記ＡＢＳアクチュエータの増減圧ソレノイド１９
が通電不可能な状態となる(フエイルセーフ)。
積をとり、上記両入力が図４の(c),(d)に示すように遅
延期間t 2 内において共にＨ(ハイ)入力の時(ウオッチド
ッグモニタのＯＮ固着時)にＨ(ハイ)出力を発生して、
上記Ｆ／Ｓリレー駆動信号モニタ端子Ｔ1,Ｔ6に供給す
るとともに上記Ｆ／Ｓリレー駆動トランジスタ６をＯＮ
にする。この結果、ウオッチドッグモニタ回路の異常が
判定されるとともに上記Ｆ／Ｓリレー７のリレーコイル
７bが通電されて、対応するリレー接点７aがＯＦＦにな
り、上記ＡＢＳアクチュエータの増減圧ソレノイド１９
が通電不可能な状態となる(フエイルセーフ)。
【００３７】以上のように、本実施例のＡＢＳ電子制御
ユニットの故障検出装置の構成では、先ず第１のＡＮＤ
回路３の論理積入力として、上記第１、第２の両ＡＢＳ
電子制御ユニットＣＰＵ1,ＣＰＵ2の各ウオッチドッグ
パルスを入力するようにするとともに、第１のＡＢＳ電
子制御ユニットＣＰＵ1からのウオッチドッグパルスに
ついては第１のウオッチドッグパルスカウンタ１による
遅延出力を入力するようにし、さらに、その論理積出力
を第２のウオッチドッグパルスカウンタ２で遅延させた
上でウオッチドッグモニタ信号を形成するようにしてい
る。従って、ＡＢＳ電子制御ユニット(ＣＰＵ1又はＣＰ
Ｕ2)のウオッチドッグパルスの入力がないにも拘わら
ず、モニタ信号がＯＮ固着していれば、必ず第３のＡＮ
Ｄ回路３の出力はＨ(ハイ)出力となって異常が検出され
るようになっている。
ユニットの故障検出装置の構成では、先ず第１のＡＮＤ
回路３の論理積入力として、上記第１、第２の両ＡＢＳ
電子制御ユニットＣＰＵ1,ＣＰＵ2の各ウオッチドッグ
パルスを入力するようにするとともに、第１のＡＢＳ電
子制御ユニットＣＰＵ1からのウオッチドッグパルスに
ついては第１のウオッチドッグパルスカウンタ１による
遅延出力を入力するようにし、さらに、その論理積出力
を第２のウオッチドッグパルスカウンタ２で遅延させた
上でウオッチドッグモニタ信号を形成するようにしてい
る。従って、ＡＢＳ電子制御ユニット(ＣＰＵ1又はＣＰ
Ｕ2)のウオッチドッグパルスの入力がないにも拘わら
ず、モニタ信号がＯＮ固着していれば、必ず第３のＡＮ
Ｄ回路３の出力はＨ(ハイ)出力となって異常が検出され
るようになっている。
【００３８】従って、該構成では、例えば上記遅延時間
内であって本来監視信号が正常に出力されていないにも
拘わらず故障判定出力が正常判定出力状態を示したよう
な場合には、当該故障判定手段が異常であると、極めて
容易に検出することができる。
内であって本来監視信号が正常に出力されていないにも
拘わらず故障判定出力が正常判定出力状態を示したよう
な場合には、当該故障判定手段が異常であると、極めて
容易に検出することができる。
【００３９】しかも、該異常検出は、当該制御システム
への電源が投入されてから所定時間内の制御開始初期の
極めて短い時間で速やかになされる。
への電源が投入されてから所定時間内の制御開始初期の
極めて短い時間で速やかになされる。
【００４０】また、該構成では、例えば上記所定の遅延
時間経過後であって本来監視信号が正常に出力されてい
るにも拘わらず故障判定出力が異常判定出力状態を示し
たような場合には、やはり当該故障判定手段が異常であ
ると、極めて容易に検出することができる。
時間経過後であって本来監視信号が正常に出力されてい
るにも拘わらず故障判定出力が異常判定出力状態を示し
たような場合には、やはり当該故障判定手段が異常であ
ると、極めて容易に検出することができる。
【００４１】しかも、該異常検出は、当該制御システム
への電源が投入されてから上記所定時間経過後の制御開
始初期の極めて短い時間で速やかになされる。
への電源が投入されてから上記所定時間経過後の制御開
始初期の極めて短い時間で速やかになされる。
【００４２】その結果、このＡＢＳ電子制御ユニットの
故障検出装置によると、敢えて従来のような異常状態を
示す疑似信号を形成するまでもなく、電源ＯＮ時の初期
動作に連動して極めて短時間で故障判定手段の異常を検
出することができようになり、アルゴリズムも簡略化で
きる。
故障検出装置によると、敢えて従来のような異常状態を
示す疑似信号を形成するまでもなく、電源ＯＮ時の初期
動作に連動して極めて短時間で故障判定手段の異常を検
出することができようになり、アルゴリズムも簡略化で
きる。
【００４３】なお、以上の実施例における上記第１、第
２のウオッチドッグパルスカウンタ１,２は、例えば抵
抗およびコンデンサによって形成される第１、第２の積
分フィルタ回路によって構成しても良い。
２のウオッチドッグパルスカウンタ１,２は、例えば抵
抗およびコンデンサによって形成される第１、第２の積
分フィルタ回路によって構成しても良い。
【００４４】その場合、該第１、第２の各積分フィルタ
回路は、例えば図６に示すように上記所定のパルス数Ｎ
のカウントに要する時間t2(図５参照)と同様の積分時間
t2をしきい値(時定数ＣＲ)として設定し、該しきい値t2
(ＣＲ)を越えるとＨ(ハイ)出力を発生するようにすれば
上記と全く同様の遅延作用を実現することができる。
回路は、例えば図６に示すように上記所定のパルス数Ｎ
のカウントに要する時間t2(図５参照)と同様の積分時間
t2をしきい値(時定数ＣＲ)として設定し、該しきい値t2
(ＣＲ)を越えるとＨ(ハイ)出力を発生するようにすれば
上記と全く同様の遅延作用を実現することができる。
【００４５】(２) 第２実施例 次に、図７は本願発明の第２実施例に係るＡＢＳ電子制
御ユニットの故障検出装置の構成を示している。
御ユニットの故障検出装置の構成を示している。
【００４６】本実施例では、先ず上記第１、第２の両Ａ
ＢＳ電子制御ユニットＣＰＵ1,ＣＰＵ2の各ウオッチド
ッグパルス出力を各々上述の第１実施例のものと同様の
第１、第２のパルスカウンタ(又は積分フィルタ回路)２
１,２２を介して遅延させた後に第１のＡＮＤ回路２３
に入力して、それらの論理積をとり、該論理積出力を上
記第１実施例と同様の第３のＡＮＤ回路２５に第２のＡ
ＮＤ回路２４の論理積出力とともに入力する。第２のＡ
ＮＤ回路２４は上記第１実施例の場合と同様に上記第
１、第２の各ＡＢＳ電子制御ユニットＣＰＵ1,ＣＰＵ2
からのＦ／ＳリレーＯＮ,ＯＦＦモニター信号の論理積
信号を出力するようになっている。
ＢＳ電子制御ユニットＣＰＵ1,ＣＰＵ2の各ウオッチド
ッグパルス出力を各々上述の第１実施例のものと同様の
第１、第２のパルスカウンタ(又は積分フィルタ回路)２
１,２２を介して遅延させた後に第１のＡＮＤ回路２３
に入力して、それらの論理積をとり、該論理積出力を上
記第１実施例と同様の第３のＡＮＤ回路２５に第２のＡ
ＮＤ回路２４の論理積出力とともに入力する。第２のＡ
ＮＤ回路２４は上記第１実施例の場合と同様に上記第
１、第２の各ＡＢＳ電子制御ユニットＣＰＵ1,ＣＰＵ2
からのＦ／ＳリレーＯＮ,ＯＦＦモニター信号の論理積
信号を出力するようになっている。
【００４７】そして、上記第３のＡＮＤ回路２５は、上
記第１実施例同様第１、第２の各ＡＮＤ回路２３,２４
の論理積出力の論理積をとり、その出力で上述の第１実
施例の場合と同様にＦ／Ｓリレーの駆動モニター信号
(ウオッチドッグモニター信号)を形成するとともにＦ／
Ｓリレー駆動トランジスタ２６を駆動(その駆動トラン
ジスタをＯＮ又はＯＦＦ)するようになっている。
記第１実施例同様第１、第２の各ＡＮＤ回路２３,２４
の論理積出力の論理積をとり、その出力で上述の第１実
施例の場合と同様にＦ／Ｓリレーの駆動モニター信号
(ウオッチドッグモニター信号)を形成するとともにＦ／
Ｓリレー駆動トランジスタ２６を駆動(その駆動トラン
ジスタをＯＮ又はＯＦＦ)するようになっている。
【００４８】すなわち、該構成では、第１のＡＮＤ回路
２３の論理積入力として、第１、第２の両ＡＢＳ電子制
御ユニットＣＰＵ1,ＣＰＵ2の各ウオッチドッグパルス
の第１、第２のパルスカウンタ２１,２２による遅延出
力を入力するようにしており、ウオッチドッグモニタ回
路がＯＮ固着していれば必ず第３のＡＮＤ回路２５の出
力は上記遅延期間内においてもＨ(ハイ)出力となる。従
って、上記第１実施例と同様の作用効果を得ることがで
きる。
２３の論理積入力として、第１、第２の両ＡＢＳ電子制
御ユニットＣＰＵ1,ＣＰＵ2の各ウオッチドッグパルス
の第１、第２のパルスカウンタ２１,２２による遅延出
力を入力するようにしており、ウオッチドッグモニタ回
路がＯＮ固着していれば必ず第３のＡＮＤ回路２５の出
力は上記遅延期間内においてもＨ(ハイ)出力となる。従
って、上記第１実施例と同様の作用効果を得ることがで
きる。
【００４９】(３) 第３実施例 次に、図８は本願発明の第３実施例に係るＡＢＳ電子制
御ユニットの故障検出装置の構成を示している。
御ユニットの故障検出装置の構成を示している。
【００５０】本実施例では、先ず上記第１、第２の両Ａ
ＢＳ電子制御ユニットＣＰＵ1,ＣＰＵ2の各ウオッチド
ッグパルス出力を各々上述の第１、第２実施例のものと
同様の第１、第２のパルスカウンタ(又は積分フィルタ
回路)２１,２２を介して遅延させた後に上記第１、第２
の両ＡＢＳ電子制御ユニットＣＰＵ1,ＣＰＵ2からのＦ
／ＳリレーＯＮ・ＯＦＦ信号とともにＡＮＤ回路１３に
入力するようになっていてる。
ＢＳ電子制御ユニットＣＰＵ1,ＣＰＵ2の各ウオッチド
ッグパルス出力を各々上述の第１、第２実施例のものと
同様の第１、第２のパルスカウンタ(又は積分フィルタ
回路)２１,２２を介して遅延させた後に上記第１、第２
の両ＡＢＳ電子制御ユニットＣＰＵ1,ＣＰＵ2からのＦ
／ＳリレーＯＮ・ＯＦＦ信号とともにＡＮＤ回路１３に
入力するようになっていてる。
【００５１】そして、同第３のＡＮＤ回路２５は、それ
ら４組の出力の論理積をとり、その出力で上述の第１、
第２実施例の場合と同様にウオッチドッグモニタ信号を
形成するとともにＦ／Ｓリレー駆動用トランジスタ１６
をＯＮ又はＯＦＦするようになっている。
ら４組の出力の論理積をとり、その出力で上述の第１、
第２実施例の場合と同様にウオッチドッグモニタ信号を
形成するとともにＦ／Ｓリレー駆動用トランジスタ１６
をＯＮ又はＯＦＦするようになっている。
【００５２】すなわち、該構成では、ＡＮＤ回路１３の
論理積入力として、第１、第２の両ＡＢＳ電子制御ユニ
ットＣＰＵ1,ＣＰＵ2の各ウオッチドッグパルスの第
１、第２のパルスカウンタ１１,１２を介した遅延出力
並びにＦ／ＳリレーのＯＮ／ＯＦＦ信号を合わせて入力
するようにしており、ウオッチドッグモニタ回路がＯＮ
固着していれば必ず上記遅延期間内においてもＡＮＤ回
路１３の出力はＨ(ハイ)出力となる。つまり、各ＡＢＳ
電子制御ユニットＣＰＵ1,ＣＰＵ2のＦ／ＳリレーのＯ
Ｎ,ＯＦＦモニタ信号がＨ(ハイ)出力であれば、ＡＮＤ
回路１３の論理積出力は必ずＨ(ハイ)となって異常であ
ることを示す。
論理積入力として、第１、第２の両ＡＢＳ電子制御ユニ
ットＣＰＵ1,ＣＰＵ2の各ウオッチドッグパルスの第
１、第２のパルスカウンタ１１,１２を介した遅延出力
並びにＦ／ＳリレーのＯＮ／ＯＦＦ信号を合わせて入力
するようにしており、ウオッチドッグモニタ回路がＯＮ
固着していれば必ず上記遅延期間内においてもＡＮＤ回
路１３の出力はＨ(ハイ)出力となる。つまり、各ＡＢＳ
電子制御ユニットＣＰＵ1,ＣＰＵ2のＦ／ＳリレーのＯ
Ｎ,ＯＦＦモニタ信号がＨ(ハイ)出力であれば、ＡＮＤ
回路１３の論理積出力は必ずＨ(ハイ)となって異常であ
ることを示す。
【００５３】またその結果、Ｆ／Ｓリレーの駆動トラン
ジスタはＯＮ作動してＦ／ＳリレーはＯＦＦになる(フ
エイルセーフ)。
ジスタはＯＮ作動してＦ／ＳリレーはＯＦＦになる(フ
エイルセーフ)。
【図１】図１は、本願発明の第１実施例に係るＡＢＳ電
子制御ユニットの故障検出装置の構成を示すロジック回
路図である。
子制御ユニットの故障検出装置の構成を示すロジック回
路図である。
【図２】図２は、同装置の要部の構成を示すロジック回
路図である。
路図である。
【図３】図３は、同装置の正常動作時の回路動作を示す
タイムチャートである。
タイムチャートである。
【図４】図４は、同装置の異常検出時の回路動作を示す
タイムチャートである。
タイムチャートである。
【図５】図５は、同装置の第１、第２のウオッチドッグ
パルスカウンタの遅延動作を示す動作特性図である。
パルスカウンタの遅延動作を示す動作特性図である。
【図６】図６は、同装置のウオッチドッグパルスカウン
タに代えた積分フィルタ回路の遅延動作を示す動作特性
図である。
タに代えた積分フィルタ回路の遅延動作を示す動作特性
図である。
【図７】図７は、本願発明の第２実施例に係るＡＢＳ電
子制御ユニットの故障検出装置の要部の構成を示すロジ
ック回路図である。
子制御ユニットの故障検出装置の要部の構成を示すロジ
ック回路図である。
【図８】図８は、本願発明の第３実施例に係るＡＢＳ電
子制御ユニットの故障検出装置の要部の構成を示すロジ
ック回路図である。
子制御ユニットの故障検出装置の要部の構成を示すロジ
ック回路図である。
１は第１のウオッチドッグパルスカウンタ、２は第２の
ウオッチドッグパルスカウンタ、３は第１のＡＮＤ回
路、４は第２のＡＮＤ回路、５は第３のＡＮＤ回路、６
はＦ／Ｓリレー駆動トランジスタ、７はＦ／Ｓリレー、
９は車輪速センサ、１１は第１のウオッチドッグパルス
カウンタ、１２は第２のウオッチドッグパルスカウン
タ、１３は第１のＡＮＤ回路、１４は第２のＡＮＤ回
路、１５は第３のＡＮＤ回路、２１は第１のウオッチド
ッグパルスカウンタ、２２は第２のウオッチドッグパル
スカウンタ、２３は第１のＡＮＤ回路、２４は第２のＡ
ＮＤ回路、２５は第３のＡＮＤ回路である。
ウオッチドッグパルスカウンタ、３は第１のＡＮＤ回
路、４は第２のＡＮＤ回路、５は第３のＡＮＤ回路、６
はＦ／Ｓリレー駆動トランジスタ、７はＦ／Ｓリレー、
９は車輪速センサ、１１は第１のウオッチドッグパルス
カウンタ、１２は第２のウオッチドッグパルスカウン
タ、１３は第１のＡＮＤ回路、１４は第２のＡＮＤ回
路、１５は第３のＡＮＤ回路、２１は第１のウオッチド
ッグパルスカウンタ、２２は第２のウオッチドッグパル
スカウンタ、２３は第１のＡＮＤ回路、２４は第２のＡ
ＮＤ回路、２５は第３のＡＮＤ回路である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮本 誠司 広島県安芸郡府中町新地３番１号 マツ ダ株式会社内 (56)参考文献 特開 平３−231336（ＪＰ，Ａ) 特開 昭62−72038（ＪＰ，Ａ) 特開 平２−250124（ＪＰ，Ａ) 特開 平１−103750（ＪＰ，Ａ) 特開 平３−95636（ＪＰ，Ａ) 特開 昭54−56740（ＪＰ，Ａ) 特開 平４−283840（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 11/28 - 11/36
Claims (2)
- 【請求項１】 マイクロコンピュータを備えて構成され
た一対の電子制御ユニットと、該一対の電子制御ユニッ
トの各々に設けられた一定周期で所定の監視信号を発生
する監視信号発生手段と、該各監視信号発生手段より供
給される監視信号の変化に基いて上記一対の電子制御ユ
ニットの各々の故障を判定する故障判定手段と、当該シ
ステムへの電源投入後、上記故障判定手段に入力される
上記各監視信号発生手段からの監視信号を各々所定時間
遅延させる第１、第２の遅延手段を有し、該遅延時間内
における上記故障判定手段の判定出力から当該故障判定
手段の異常を検出する異常検出手段とを備えてなる電子
制御ユニットの故障検出装置であって、上記第１、第２
の遅延手段は、相互に直列に接続され、先ず第１の遅延
手段で一方側電子制御ユニットの監視信号発生手段から
の監視信号を遅延させた後、次に第２の遅延手段で他方
側電子制御ユニットの監視信号発生手段からの監視信号
を遅延させるように構成されていることを特徴とする電
子制御ユニットの故障検出装置。 - 【請求項２】 上記電子制御ユニットは、車両用アンチ
ロックブレーキ制御ユニットであることを特徴とする請
求項１記載の電子制御ユニットの故障検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08879093A JP3184362B2 (ja) | 1993-04-15 | 1993-04-15 | 電子制御ユニットの故障検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08879093A JP3184362B2 (ja) | 1993-04-15 | 1993-04-15 | 電子制御ユニットの故障検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06301574A JPH06301574A (ja) | 1994-10-28 |
| JP3184362B2 true JP3184362B2 (ja) | 2001-07-09 |
Family
ID=13952644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08879093A Expired - Fee Related JP3184362B2 (ja) | 1993-04-15 | 1993-04-15 | 電子制御ユニットの故障検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3184362B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1196044A (ja) | 1997-09-24 | 1999-04-09 | Denso Corp | 異常監視回路の異常検出装置及び異常検出方法 |
| JP6363525B2 (ja) * | 2015-02-02 | 2018-07-25 | アルプス電気株式会社 | タイヤ空気圧検知システム |
| CN113335298B (zh) * | 2021-05-28 | 2024-07-09 | 广汽丰田汽车有限公司 | Cpu故障处理方法、车辆及可读存储介质 |
-
1993
- 1993-04-15 JP JP08879093A patent/JP3184362B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06301574A (ja) | 1994-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6356821B1 (en) | Electronic control unit for vehicle having reduced circuit scale | |
| KR0146369B1 (ko) | 제어시스템에 의한 마이크로 제어기를 위한 고장검출기구 | |
| JPH0519649B2 (ja) | ||
| JPH1153207A (ja) | 車両用制御装置 | |
| EP0575854A2 (en) | Mutual monitoring circuit for computers | |
| JPH03176259A (ja) | アンチスキッド制御装置の故障検出回路 | |
| US5074626A (en) | Antilock brake controller | |
| US6012156A (en) | Process and circuit arrangement for monitoring the function of a program-controlled circuit | |
| JPH09501626A (ja) | Ａｂｓやｔｃｓを有するブレーキシステム用制御回路 | |
| US4106820A (en) | Circuit arrangement for periodically testing the operating reliability of an electronic antiskid control system | |
| JP3055630B2 (ja) | ブレーキ圧制御方法 | |
| JP3184362B2 (ja) | 電子制御ユニットの故障検出装置 | |
| JP3207418B2 (ja) | 二輪車両の車輪のブレーキ方法および装置 | |
| JP3463426B2 (ja) | ソレノイド駆動回路の診断装置 | |
| JP2000142363A (ja) | 電子制御装置 | |
| JPH0750020B2 (ja) | 電子制御装置 | |
| JPH06199221A (ja) | アンチスキッド装置の故障検出方法 | |
| JP3150001B2 (ja) | アンチスキッド装置のフェールセーフ方法 | |
| JPH02250124A (ja) | 車載用電子制御装置の誤動作防止方法 | |
| JPH0991034A (ja) | 電子制御ユニット | |
| JP2906789B2 (ja) | 複数のマイクロコンピュータの暴走監視回路 | |
| JPH0514281B2 (ja) | ||
| JP2000301990A (ja) | 自己監視機能付き車載用電子制御装置 | |
| JPH06282301A (ja) | アンチスキッド制御装置 | |
| JP2003276624A (ja) | 電気式動力舵取装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |