JPH06295252A - 計算機 - Google Patents

Abstract

(57)【要約】 【目的】分岐トレースを容易に実行する。 【構成】分岐割り込みの発生制御を分岐先命令の実行サ
イクル内で行うことにより、分岐割り込み動作を遅延命
令の実行後に行う。 【効果】命令トレース／デバッグの分岐情報収集が容易
になる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は遅延分岐を行う計算機に
関する。

【０００２】

【従来の技術】近年、パイプラインを用いて命令を実行
する計算機のなかには、遅延分岐とよばれる手法により
分岐を行うものがある。遅延分岐とは、計算機が命令列
を実行する場合、通常、分岐命令の直後のアドレスの命
令はすでにメモリから計算機内部に取り込み（フェッ
チ）が完了しているか、あるいはさらに実行可能な状態
にあるため、計算機内部のパイプラインの有効な活用の
ために、分岐命令実行後さらに一つまたは複数個の命令
を実行した後に分岐（実行の対象となる命令のアドレス
の変更）を行うものである。

【０００３】また、デバッグ／トレース（ここでは、計
算機の使用者が要求する時点における計算機の状態情報
を収集することをデバッグ／トレースと呼び、そのため
に用いられるソフトウェアをトレーサ／デバッガと呼
ぶ。以下同じ）を支援するために分岐割り込み機能を有
する計算機がある（特開平1−111236 号公報）。分岐割
り込み機能とは、分岐の実行にともない割り込みを発生
する機能である。この分岐割り込み機能は、分岐時に割
り込みを発生させ、トレーサ／デバッガを起動し、トレ
ーサ／デバッガに分岐時の計算機の状態をトレース／デ
バッグ情報として収集させる目的に主に用いられる。

【０００４】しかし、遅延分岐を行うプロセッサにおい
て、従来の技術による分岐割り込みは、分岐命令実行
後、遅延スロット内の命令（分岐命令実行後から分岐ま
での間に実行される一つまたは複数の命令。以下同
じ。）の実行までの間に行っている。

【０００５】

【発明が解決しようとする課題】遅延分岐を行うプロセ
ッサにおいて、従来のように、分岐割り込み動作を分岐
命令のサイクル内で行う場合、（あるいは、分岐命令の
次の命令の実行サイクルの先頭で行う場合も同様）一連
の動作は、(1）分岐割り込み発生、(2）割り込み復帰、
(3）遅延命令を実行、(4）分岐、の順序となる。いいか
えると、分岐割り込みが発生したプロセッサの状態は遅
延スロット内の命令の実行前であり、分岐時（遅延スロ
ット内の命令実行を終了し、分岐先命令の実行を開始す
るまで）の状態ではない（図６）。

【０００６】そのため、このようなプロセッサで、トレ
ーサ／デバッガが分岐時のプロセッサ状態情報を収集し
ようとした場合、分岐割り込み時のプロセッサ状態はま
だ遅延スロット内の命令を実行していないので、これを
分岐時のプロセッサ状態情報として用いることができな
い。トレーサ／デバッガが分岐時の情報を得ようとする
ならば、さらにトレーサ／デバッガが遅延スロット内に
ある命令を実行する等の方法によりプロセッサを分岐時
の状態にした後、改めて情報収集をしなければならな
い。そのため、ソフトウェアの負担が増し、プログラマ
の負担が増大する。また、トレーサのオーバーヘッドが
増し、非効率的なデバッグ／トレースの原因となるなど
の問題が生じる。

【０００７】

【課題を解決するための手段】上記問題の解決手段とし
て、本発明による計算機は、分岐割り込みを遅延スロッ
ト内の命令の実行後から分岐先命令の実行開始までの間
に行う。即ち、分岐割り込み動作を含む一連の分岐動作
を、(1）遅延命令を実行、(2）分岐割り込み発生、(3）
割り込み復帰、(4）分岐、の順序で行う（図５）。いい
かえると、分岐割り込みが発生した計算機の状態が遅延
スロット内の命令の実行後の状態であり、割り込み発生
時の状態をそのまま分岐時の計算機の状態情報として用
いることができるような割り込みを発生させる。

【０００８】

【作用】上記手段を用いた計算機で、トレーサ／デバッ
ガが分岐時のプロセッサ状態情報を収集しようとした場
合、分岐割り込みが発生した時の計算機は、遅延スロッ
ト内の命令をすでに実行しているので、このときの状態
を分岐時の計算機の状態情報として用いる。トレーサ／
デバッガが分岐時の情報を得ようとするとき、割り込み
時に退避された計算機の状態情報をもとに分岐時の情報
を収集する。トレーサ／デバッガは情報を収集した後、
割り込み復帰によりトレース対象のプログラムの実行を
再開する。

【０００９】

【実施例】本発明の方法による計算機の実施例を図１に
示す。さらに同実施例における命令実行サイクル（分岐
割り込みに関する部分）を図３に示す。

【００１０】以下、本発明の方式による計算機の実施例
の構成，動作を説明する。

【００１１】この計算機は実行ユニット１１０，インス
トラクションユニット１２０及びアドレスバス／データ
バス・インターフェイスユニット１３０その他のユニッ
トにより構成される。

【００１２】インストラクションユニットは、インスト
ラクションキュー１２１、及びインストラクションフェ
ッチャ１２３を含む。さらにインストラクションユニッ
トは、１命令実行毎にインストラクションキューを先頭
方向に１命令分シフトする機能を備える。

【００１３】実行ユニットは、デコーダ１１１，分岐命
令実行ユニット１１２，分岐割り込み検出ユニット１１
３及び、その他命令の実行に必要なユニット(ＰＳＷ(計
算機の状態を表す状態語：Processor Status Word)１１
４，レジスタ１１５,ALU116)を含む。デコーダはインス
トラクションキューの先頭要素から命令コードを取り出
す。レジスタは計算に必要な情報を記憶するために用い
られる。ＡＬＵはレジスタからの情報をもとに演算を行
い、結果をレジスタ，メモリに格納する。

【００１４】インストラクションキュー１２１は要素数
が７（本実施例の場合。）の配列で、分岐フラグキュー
１２１−１，プログラムカウンタキュー１２１−２およ
びインストラクションレジスタキュー１２１−３により
構成される。

【００１５】インストラクションフェッチャ１２３は、
命令のフェッチ（計算機が実行すべき命令をメモリから
プロセッサ内にロードすること）を行う。すなわちイン
ストラクションレジスタキュー１２１−３のなかから未
フェッチ状態のものを見つけ、メモリ上から命令コード
をアドレスバス／データバス・インターフェイスユニッ
ト１３０を通して読みだし、ロードする。

【００１６】アドレスバス／データバス・インターフェ
イスユニット１３０は、実行ユニット１１０及び命令ユ
ニット１２０に代わり、外部バスとの情報のやりとりを
行う。

【００１７】実行ユニット１１０はインストラクション
レジスタキュー１２１−１の先頭１２１−１１に命令コ
ードがすでにフェッチされていれば、デコーダ１１１に
より命令コードを取り出しこれをデコードする。実行ユ
ニット１１０はデコードされた命令により動作する（ス
テップ３０４，３０５）。

【００１８】分岐命令実行時、あるいは条件付き分岐命
令実行時において分岐条件成立の時の動作を説明する。
分岐命令実行ユニットはプログラムカウンタの特定の要
素１２１−２３に分岐先アドレスの設定を行い、これと
ともに、分岐フラグ１２１−１３を１にセットする。

【００１９】分岐命令以外の実行時、あるいは条件付き
分岐命令実行時において分岐条件不成立の時、分岐命令
実行ユニットはプログラムカウンタ及び分岐フラグには
何もしない。このとき、プログラムカウンタにはプログ
ラムカウンタの一つ前のキュー要素の１命令長分インク
リメントされたアドレスを設定し、分岐フラグにはデフ
ォルト値０をセットする。

【００２０】１命令実行毎にインストラクションユニッ
トは、インストラクションキューを先頭方向に１命令分
シフトする。

【００２１】分岐割り込み制御に係る動作を次に説明す
る。分岐割り込み検出ユニットは分岐フラグキューの先
頭要素１２１−１１によって分岐を検査する。要素が１
であれば、計算機内のユニットに分岐割り込み動作を要
求する。

【００２２】分岐実行ユニットは、分岐割り込み検出ユ
ニットの制御を、分岐フラグキューを介して行ってい
る。このため、分岐実行ユニットの実行が、分岐フラグ
キューがシフトされる間、すなわち、遅延スロットの命
令実行の間遅れて伝達される。すなわち分岐割り込みが
遅延スロットの実行後に発生する。

【００２３】本実施例において、分岐命令を実行すると
き、分岐命令実行ユニット１１２は、インストラクショ
ンキュー１２１の先頭から３番目の分岐フラグ１２１−
１３に１を設定し、プログラムカウンタ１２１−２３に
分岐先アドレスを設定し（ステップ３０７）、先頭から
３番目以降のインストラクションレジスタキュー121−
３３をすべて未フェッチとする。キューの先頭要素は現
在実行中の命令であり、分岐命令の実行にともなう分岐
先アドレス及び分岐フラグの設定を先頭から３番目のキ
ュー要素に行っている。このため、遅延スロット内の命
令（遅延命令）は先頭から２番目の要素であり、その命
令数は１である。

【００２４】分岐の検出は分岐割り込み検出ユニット１
１３が行う。分岐割り込みの発生／非発生は、PSW114の
Ｔビット（分岐割り込み発生制御ビット）により制御可
能になっており、Ｔビットが１のときにのみ分岐割り込
みが発生する（ステップ301)。分岐割り込み検出ユニッ
ト１１３は、PSW114のＴビットが１の時、かつ、分岐フ
ラグキューの先頭要素１２１−１１が１のとき分岐の発
生条件の成立を検出する（ステップ３０２）。この時、
分岐割り込み検出ユニット１１３はプロセッサ状態退避
手段１４０と割り込みアドレス生成ユニット１５０へ信
号を送出し、分岐割り込み動作の実行を指示する（割り
込み復帰後の動作を保障するために、割り込み動作時に
は、命令アドレスおよび分岐フラグの先頭２要素を、割
り込み時のプロセッサ状態として退避する必要があ
る。）。

【００２５】次に、分岐命令のフェッチ，実行から分岐
割り込み発生までの過程を説明する。

【００２６】インストラクションフェッチャ１２３によ
りメモリからフェッチされた命令は一旦、インストラク
ションレジスタ１２１−３にロードされる。デコーダは
インストラクションレジスタキュー１３０の先頭１２１
−３１から命令を取り出しデコードする。

【００２７】実行ユニットはデコードされた命令により
動作する(ステップ３０４，３０５)。分岐命令の実行時
は、分岐命令実行ユニットがプログラムカウンタ１２１
−２の先頭から３番目の要素１２１−２３に分岐先アド
レスの設定を行い、かつ、分岐フラグキュー１１０の先
頭から３番目の要素を１にセットする（ステップ307)。
図１中のインストラクションキュー１２１は、プロセッ
サが、番地 0x0100のbranch 0x0200命令(0x0200
への分岐命令）の実行中の状態をあらわしている。ここ
では、分岐命令実行ユニット１１２が分岐フラグに１
（分岐先であることを示すフラグ）をセットし１２１−
１３、分岐先アドレスをセット１１２−２３）してい
る。0x0104番地のload ｘ１，ｘ２ 命令は遅延スロット
内の命令であり、この命令の実行後、0x0200番地への分
岐を行う。

【００２８】分岐命令以外の実行時、あるいは条件付き
分岐命令実行時において分岐条件不成立の時、分岐命令
実行ユニット１１２はインストラクションキューの変更
は行わない。このとき、プログラムカウンタキュー１２
１−２の各要素には、プログラムカウンタより１命令手
前のアドレスに１命令長分インクリメントしたアドレス
が設定され、分岐フラグにはデフォルト値０がセットさ
れる。

【００２９】インストラクションユニットは１命令実行
サイクル毎に、インストラクションキュー１２１）のシ
フト（キューの各要素を一要素分先頭方向へ移動させ
る。先頭要素は捨てる。）を行う（ステップ３０８）。

【００３０】分岐命令実行後、さらに命令実行のため、
２回目のキューシフトが行われたとき、さきに分岐命令
実行ユニット１１２によりセットされた分岐フラグの値
１が分岐フラグキューの先頭要素となる。分岐割り込み
検出ユニット１１３は分岐フラグキューの先頭要素１２
１−１１によって分岐を検査するが、このときの先頭要
素が１であるため、計算機内の割り込みアドレス生成ユ
ニット１４０およびプロセッサ状態退避手段１５０に分
岐割り込み動作を要求する信号を送出する。

【００３１】さらに、図２は従来例の計算機を、図４に
同従来例における命令実行サイクル（分岐割り込みに関
する部分）を、図６に従来技術による分岐割り込みの動
作順序を示す。

【００３２】本従来例では、分岐命令の実行(条件付き
分岐の場合は分岐条件の成立した時)にともなう分岐命
令実行ユニット２１２からの指示により、分岐割り込み
検出ユニット２１３が分岐の検出を行っている。（ただ
し、通常の計算機においては、分岐割り込みはPSW214内
の分岐割り込み発生制御フラグＴの値が１である場合に
のみ発生する。このため、上述の検出もこの時にのみ行
われるのが一般的である。）分岐割り込み検出ユニット
２１３による分岐の検出は分岐命令の実行と同一サイク
ル内で行い、計算機は遅延命令の実行を待たずに、分岐
割り込みを行う。

【００３３】このため、このような計算機により分岐命
令を含む命令列の実行順序を図６を用いて説明すると、
分岐命令６０１実行，割り込み動作６０２，割り込み復
帰後に遅延命令６０３，分岐先命令６０４の実行順序と
なる。

【００３４】次に、本発明による計算機において分岐ト
レースを行うソフトウェア（以下、トレーサ）について
説明する。

【００３５】トレーサはトレースの開始を、PSW114のＴ
ビットを１にセットし、割り込みアドレス生成ユニット
１４０にトレーサのエントリアドレスを、分岐割り込み
の発生により実行が開始される命令アドレスとして設定
することにより行う。

【００３６】分岐割り込みが発生すると、トレーサは分
岐割り込み処理ルーチンとして実行開始される。トレー
サは割り込み発生時に退避されたプロセッサ状態情報
を、分岐実行時のプロセッサ状態情報として収集し、こ
の情報よりトレースレコードを生成し、磁気ディスク，
磁気テープ等の記録媒体に出力する。

【００３７】その後、トレーサはプロセッサを割り込み
発生の直前の状態に復元し、割り込み復帰命令により計
算機を割り込み前の状態に戻す。

【００３８】

【発明の効果】本発明により、プロセッサでトレーサ／
デバッガが分岐時のプロセッサ情報を収集する場合、分
岐割り込みによって起動されたトレーサ／デバッガが、
分岐割り込み発生時のプロセッサ状態を、分岐時のプロ
セッサ状態として収集することができる。

【００３９】すなわち、従来の分岐割り込み発生方法に
比べ、遅延スロット内の命令を改めて実行する必要がな
いため、ソフトウェアの負担が軽減する。

【図面の簡単な説明】

【図１】本発明の計算機の実施例を示したブロック図。

【図２】従来例を示したブロック図。

【図３】本発明の計算機の実施例における命令実行サイ
クルを示したフローチャート。

【図４】従来例における命令実行サイクルを示したフロ
ーチャート。

【図５】本発明の計算機による分岐割り込みの動作順序
を示した説明図。

【図６】従来技術による分岐割り込みの動作順序を示し
た説明図。

【符号の説明】

１２１…インストラクションキュー、１２１−１…分岐
フラグキュー、１２１−１１…分岐フラグ、１２１−１
３…分岐フラグ、１２１−２…プログラムカウンタキュ
ー、１２１−２１…プログラムカウンタ、１２１−２３
…プログラムカウンタ、１２１−３…インストラクショ
ンレジスタキュー、１２１−３３…インストラクション
レジスタ。

Claims (3)

【特許請求の範囲】
1. 【請求項１】分岐命令による分岐成立を原因とした割り
   込みを発生させる機能をもち、かつ、分岐割り込み動作
   を遅延命令の実行後に行うことを特徴とする計算機。
2. 【請求項２】プログラムカウンタに記憶されるアドレス
   が分岐先アドレスであるか否かを記憶する記憶手段をプ
   ログラムカウンタと同数個備えたことを特徴とする計算
   機。
3. 【請求項３】分岐割り込み検出ユニットを備え、前記分
   岐割り込み検出ユニットが、分岐フラグの先頭要素によ
   り分岐検出を行うことを特徴とする計算機。