JP2765831B2 - データ処理装置 - Google Patents

データ処理装置

Info

Publication number
JP2765831B2
JP2765831B2 JP61251760A JP25176086A JP2765831B2 JP 2765831 B2 JP2765831 B2 JP 2765831B2 JP 61251760 A JP61251760 A JP 61251760A JP 25176086 A JP25176086 A JP 25176086A JP 2765831 B2 JP2765831 B2 JP 2765831B2
Authority
JP
Japan
Prior art keywords
microprogram
page fault
address
checkpoint
execution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61251760A
Other languages
English (en)
Other versions
JPS63106850A (ja
Inventor
伸一郎 山口
秀和 松本
忠秋 坂東
洋一 平山
隆行 森岡
壮一 高谷
幸雄 川本
寿之 井手
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61251760A priority Critical patent/JP2765831B2/ja
Priority to DE3735828A priority patent/DE3735828C2/de
Priority to US07/111,618 priority patent/US5003458A/en
Publication of JPS63106850A publication Critical patent/JPS63106850A/ja
Priority to US07/674,398 priority patent/US5146569A/en
Application granted granted Critical
Publication of JP2765831B2 publication Critical patent/JP2765831B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Retry When Errors Occur (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロプログラム制御によるデータ処理に
係り、特にページフオールト割込処理終了後、命令の実
行途中から処理を再開するのに好適な、データ処理装置
に関するものである。 〔従来の技術〕 マイクロプログラム制御によるデータ処理装置におい
て、ページフオールト再開処理方式の1つが特開昭53-8
4540号に示されている。ここには、命令の実行途中にペ
ージフオールトが発生した場合、命令の実行途中にペー
ジフオールト割込が発生したことを示す割込情報フラグ
をセツし、プログラムの実行状態を示すプログラムステ
ータスワードと、命令の実行途中の内部レジスタの内容
をメモリ領域にに退避し、ページフオールト処理終了
後、メモリ領域内の該プログラムステータスワードに従
つて、命令を再開するようにしていた。 これらのメモリ領域への退避・回復情報は、いずれも
ページフオールト割込が発生した時点の情報であつた。 しかし、ページフオールト割込を検出するマイクロプ
ログラムアドレスと、処理を再開するマイクロプログラ
ムアドレスが異なる場合には、ページフオールト割込が
発生した時点の情報によつて処理を再開することはでき
なかつた。 〔発明が解決しようとする問題点〕 上記従来の技術では、ページフオールト割込が発生し
た時点の情報によつて、命令実行途中の処理中断及び再
開を行うことが、非常に困難な場合も発生してくる。 たとえば、高性能なコンピユータでのメモリデータを
読出す場合、メモリ起動をかけるマイクロプログラム
と、メモリアクセス終了待ちを行うマイクロプログラム
は異なる。ページフオールト割込は、メモリアクセス終
了待ちを行う際に検出する。このような高性能コンピユ
ータでは、ページフオールト処理終了後の命令再開は、
メモリ起動をかけるマイクロプログラムに戻らなければ
ならない。 さらにまた、パイプライン制御を行う計算機において
は、ユニツト間の情報転送の手順が絡んでおり、メモリ
起動をかけた所に戻つても再開がうまくゆかない場合が
ある。このような場合には、マイクロプログラム記述者
が、再開アドレスを適切に設定することにより、再開す
ることが可能となる。これはソフトウエアの分野では、
謂ゆるチエツクポイントと言われている方法であり、ペ
ージフオールトが起つた時、チエツクポイントマイクロ
プログラムアドレスに戻る方法である。 本発明の目的は、ページフオールト処理終了後の命令
再開を、チエツクポイントマイクロプログラムアドレス
に基づいたアドレス(以下チエツクポイントアドレスと
称す)から行うことが可能なデータ処理装置を提供する
ことにある。 〔問題点を解決するための手段〕 本発明は、ページフォールトを発生させるオペレシー
ションよりも前のステップにチェックポイントを設定し
たマイクロプログラムを有してデータの処理を行うデー
タ処理装置において、上記マイクロプログラムの実行中
に上記ページフォールトが発生すると上記チェックポイ
ントから上記マイクロプログラムの実行を再開するのに
必要なレジスタの内容を格納する主記憶装置と、上記主
記憶装置とは独立したデータ処理部であって、上記マイ
クロプログラムの実行に伴って上記チェックポイントの
検出を行なうデコード部と、上記デコード部によって上
記チェックポイントが検出される毎に上記チェックポイ
ントが示す上記マイクロプログラムのアドレスを格納す
るアドレスレジスタと、ページフォールトの発生によっ
てページフォールトの処理を行ない、ページフォールト
の処理終了後、上記主記憶装置に格納したレジスタの内
容を上記レジスタへ復帰するページフォールト処理部
と、上記ページフォールトが発生したときにアドレスレ
ジスタに格納されていた上記チェックポイントが示すア
ドレスよりマイクロプログラムの実行を再開するマイク
ロプログラム実行再開部とからなるデータ処理部とを具
備したことを特徴とする。 〔作用〕 実行中のマイクロプログラムの指定により、現在実行
中のマイクロプログラムアドレス或いはこのアドレスの
次のアドレスを、第1のレジスタに格納することと、ペ
ージフオールト処理終了後、命令の実行途中から処理を
再開する場合、メモリに退避した該第1のレジスタの内
容を、命令を再開するためのマイクロプログラムアドレ
スとして用いるようにした。 これによつて、命令再開は、チエツクポイントマイク
ロプログラムアドレスから始められる。 〔実施例〕 以下、本発明の実施例を図を用いて説明する。 第2図は、本発明を適用したマイクロプログラム制御
によるデータ処理装置の実施例の全体構成を示すブロツ
ク図である。該データ処理装置は、主記憶装置(略称M
M)200,MM200を制御する装置(略称MCU)205,命令を解
読するユニツト(略称IU)210,命令を実行するユニツト
(略称FU)215から構成される。 第2図において、MM200は命令及びこの命令が扱うデ
ータを記憶する装置である。 MCU205は、MM200へのデータの読出し及び書込みを行
い、この際発生するページフオールト割込を検出し、信
号線10を介してEU215へページフオールト発生の信号を
送出する。IU210は、MM200からMCU205を介して命令を取
込み、解読して、命令を実行するための情報をEU215へ
送出する。EU215は、IU210からの情報を取込み、信号機
12及び14によつてメモリ内データのアドレスとメモリへ
の起動をMCU205へ送出し、MCU205から信号線16を介して
メモリアクセス終了信号を取込んだ後、信号線18を介し
てメモリ内のデータを取込み、命令の実行を開始する。
また、メモリアクセス終了信号と同時に、MCU205から信
号線10を介してページフオールト割込発生信号を取込ん
だならば、命令を実行途中で中断し、ページフオールト
処理を行う。 本発明は、マイクロプログラムの実行制御方式に係
り、これは第3図で示すEU215に特徴がある。これによ
り第3図を詳しく説明する。 第3図は、EU215の詳細ブロツク図である。EU215は、
マイクロプログラム制御部(略称ECONT)300,メモリデ
ータ退避レジスタ(略称OBR)305,プログラムの命令実
行状態を示すプログラムステータスワード(略称PSW)3
10,ワードレジスタ等のマイクロプログラム実行時の内
部レジスタ(略称INTR)315,演算器(略称ALU)320,メ
モリ上に存在するデータのアドレスを格納するレジスタ
(略称MAR)325,メモリへの書込みデータを格納するレ
ジスタ(略称MWR)330から構成される。 第3図において、MAR325は、信号線12を介してメモリ
内データのアドレスをMCU205へ送出し、ECONT300は信号
線14を介してメモリへの起動信号を送出する。 ECONT300はMCU205からのメモリアクセス終了信信号を
信号線16を介して受取り、OBR305の、信号線18を介して
セツトされているメモリ内データを用いて、命令の実行
を行う。MCU205からの信号線10を介してページフオール
ト割込発生信号を取込むと、命令の実行を中断し、PSW3
01,INTR315等の情報をMWR330,信号線20を介してメモリ
領域へ退避し、ページフオールト処理を行う。 EU215の中で、マイクロプログラム制御部であるECONT
300が、本発明に特に関係するため、第1図により詳し
く説明する。 ECONT300は、マイクロプログラムのアドレスを生成す
る回路(略称MAGEN)100,マイクロプログラムのアドレ
スをインクリメントする回路(略称INC)110,マイクロ
プログラムのアドレスを示すレジスタ(略称CSAR)115,
マイクロプログラムを格納するRAM(略称WCS)120,WCS1
20から取込んだマイクロ命令を一時格納するレジスタ
(略称WCSOUT)125,マイクロ命令を各制御部へ分配する
レジスタ(略称MIR)130,常時、CSARの値をセーブして
いるレジスタ(略称S-CSAR)135,S-CSAR135の内容をマ
イクロプログラムの指定により格納するレジスタ(MACS
AR)140,MACSAR140の入力データを選択するセレクタ
(略称SEL)145,MCU205からのページフオールト割込信
号10を、マイクロプログラムの指定により取込む回路
(略称PE)155,MIR130からのマイクロプログラムを解読
するデコーダ(略称MPDEC)160から構成される。 第1図においてMAGEN100で生成されたマイクロプログ
ラムのアドレスは、CSAR115を介し、WCS120からマイク
ロ命令を読出し、WCSOUT125にセツトされる。又、CSAP1
15の内容は、S-CSAR135へ、WCSOUT125と同じタイミング
でセツトされる。 ここで、主に第1図を用いて、マイクロ命令がメモリ
データ読出し制御時の、各制御部の動作を説明する。 第4図はマイクロプログラムの流れ図を示したもので
ある。メモリ起動の処理500に先行してマイクロプログ
ラム記述者により、ページフオールト発生後の命令実行
再開に影響を与えない適切なアドレスに設定されたチェ
ックポイント400の処理があり、メモリアクセス終了待
ちの処理600において、ページフオールトの有無が検出
される。 チエツクポイント400の処理においては、マイクロプ
ログラムの指定により、再開するマイクロプログラムア
ドレスを第1図のMACSAR140へ書込む。これはMPDEC160
により、マイクロプログラムでチエツクポイントが指定
したことをデコードして、書込み可能信号ENABLE150を
出力することによつて実行される。 マイクロプログラムアドレスは、S-CSAR135から信号
線30,セレクタSEL145及び信号線32を介してMACSAR140へ
格納される。第5図はマイクロプログラムのフオーマツ
トの一例を示したものであつて、OPはマイクロプログラ
ムオペレーシヨンで、演算や転送のマイクロオペレーシ
ヨンを指定する。RA,RBは、演算や転送に使用するレジ
スタを指定するフイールド、DEST,CCONTは、演算結果
を、どこへ格納するか(例えばメモリアドレスレジス
タ;MAR,メモリ書込みレジスタ;MWR等)指定するフイー
ルド、STCONTは演算結果のステータスの生成方法を指定
するフイールドである。FFCONTは、各種のフリツプフロ
ツプ等のセツト,リセツトを指定する信号,MEXはメモリ
起動及び終了待ちを指定するフイールド、BCONTは、分
岐方法の指定,BAは分岐アドレスの指定フイールドであ
る。この中で、本発明には、FFCONT,MEX,BCONTが関係す
る。FFCONTでは、前述したチエツクポイントを指定す
る。本指定がある時に、MPDEC160からENABLE150が出力
され現在実行中のマイクロプログラムアドレスを、MACS
AR140に退避する。 また、MEXフイールドをMPDEC160でデコードし、メモ
リ起動信号14およびメモリアクセス終了待ち信号34を出
力する。またFFCONTは、EUバスから信号線40を介して再
開アドレスを、MACSARにセツトするための選択信号42と
しても使用する。 さて、第4図のマイクロプログラムの流れにおいて、
メモリ起動500の処理においては、メモリ起動信号が信
号線14を介してMCU205へ送出され、メモリのアクセスが
終了すると、メモリアクセス終了信号が信号線16を介し
てPF155へ保持される。 以後、ページフオールト割込が命令実行途中に発生し
た場合の、命令の中断,再開について説明する。 i)ページフオールト割込み検出。 MCU205がページフオールト割込を検出すると、メモリ
アクセス終了信号と一緒にページフオールト割込発生信
号も、信号線16及び10を介して取込まれ、PE155に保持
される。 第4図のマイクロプログラムの流れにおいて、マイク
ロプログラムがメモリアクセス終了待ち600を出力する
と、MPDEC160によつて解読され、メモリアクセス待ちで
あることが、信号線34を介し、PE155へ送出される。 第6図は、ページフオールト割込の検出をマイクロプ
ログラムの指定により行う流れ図である。メモリアクセ
ス終了信号とページフオールト割込発生信号を、すでに
取込んでいる場合について明する。この時、マイクロプ
ログラムがメモリアクセス終了待ちを信号線34を介して
出力すると、PF155は、MAGEN100がページフオールト処
理マイクロプログラム先頭アドレスを生成することを指
定する信号を、信号線36を介して送出する。 第4図のマイクロプログラムの流れにおいて、メモリ
アクセス待ち600のクイクロプログラムで、ページフオ
ールト割込が発生したことを検出すると、MAGEN100は、
ページフオールト処理マイクロプログラム先頭アドレス
を生成し、ページフオールト処理マイクケプログラムが
実行される。 ii)メモリ領域への内部情報の退避。 第7図は、第3図内PSW310の詳細図である。ページフ
オールト割込が発生すると実行中の命令は中断され、PS
W310の1ワード目の中断表示ビツトに1をセツトし、退
避情報をスタツクに積んでいく。この様子を、第4図70
0〜740に示している。 まず、プログラムの実行状態を示すPSW310の内容をAL
U320,MWR330及び信号線20を介してメモリ領域に退避す
る。 次に、チエツクポイントマイクロプログラムアドレス
が入つているMACSAR140の内容を、信号線28,ALU320,MWR
330及び信号線20を介してメモリ領域に退避する。その
次に、内部レジスタであるINTR315の内容をALU320,MWR3
30及び信号線20を介してメモリ領域内に退避する。 上記メモリ領域内の退避状態は、第8図に詳細に示し
てある。 iii)メモリ領域からの内部情報の回復。 まず、メモリ領域内に退避したPSW310の内容をOBR305
を介して取込み、表示ビツトのチエツクを行い、PSWに
格納する。 この場合、表示ビツトは「1」であるから、MACSAR14
0及びINTR315を回復しなければならないことがわかる。 メモリ領域内に退避したMACSAR140の内容をMACSAR140
へ回復する時、該回復を指定するマイクロプログラムを
MPDEC160によつて解読し、信号線42を介してSEL145に送
出する。該信号線42から回復指定信号を取込んだSEL145
は、MACSAR140の入力として、信号線40を選択し、信号
線32を介して、MACSAR140に格納する。 メモリ領域内に退避したINTR315の内容も、同様にし
て、INTR315に回復する。 iv)命令の再開。 マイクロプログラム先頭アドレスとしてMACSAR140の
内容を選択することを指定するマイクロプログラムをMP
DEC160でデコードする。 MAGEN100へ該デコード結果を信号線44を介して送出す
ることによつて、MAGEN100は、マイクロプログラム先頭
アドレスとして、MACSAR140の内容を示す信号線46を選
択し、CSAP115へ送出する。 これによつて、ページフオールト割込が発生する以前
に、MACSAR140に格納してあつたチエツクポイントマイ
クロプログラムアドレスから、命令を再開することが可
能になる。 なお、上記実施例では、チエツクポイントとメモリ起
動は、独立に指定できるようになつているが、メモリ起
動を指定するマイクロプログラムから必ず再開できるよ
うにマイクロプログラムを作成することが可能であれ
ば、チエツクポイントは、メモリ起動の時とすることも
可能である。 この場合には、メモリ起動をMPDEC160でデコードした
時に、現在実行中のマイクロプログラムアドレスをMACS
AR140に格納すればよい。 更に、上記実施例では、メモリからチエツクポイント
アドレスを、回復する場合、MACSAR140を介して行つて
いるが、MACSAR140とは別に、レジスタを設け、このレ
ジスタを介してCSAP115に回復するようにしても、チエ
ツクポイントアドレスからの命令の再開実行が可能とな
る。 更にまた、上記実施例では、チエツクポイントを指定
したアドレスをチエツクポイントアドレスとして退避す
るようになつているが、次に実行するマイクロプログラ
ムのアドレスを退避する方が容易な場合がある。この時
には、チエツクポイントを指定するマイクロプログラム
は、再開すべきマイクロプログラムのひとつ前に実行さ
れるようにし、チエツクポイントアドレスとしては実行
中のマイクロプログラムアドレスの次のアドレスとな
る。 〔発明の効果〕 本発明によれば、ページフオールト割込が発生する以
前に、チエツクポイントマイクロプログラムアドレスを
退避する手段と、ページフオールト処理終了後、該チエ
ツクポイントマイクロプログラムアドレスからの命令を
再開する手段を設けることによつて、ページフオールト
が発生しても、予め指定した任意のチエツクポイントア
ドレスからの処理再開を可能にした。
【図面の簡単な説明】 第1図は本発明に特に係わる部分の詳細ブロツク図、第
2図は本発明に適用するデータ処理装置全体を示すブロ
ツク図、第3図は本発明に係わる詳細ブロツク図、第4
図はマイクロプログラムの流れ図、第5図はマイクロプ
ログラムのフオーマツトの一例を示す図、第6図は、第
1図内に存在する回路の動作を示す流れ図、第7図は第
3図内に存在するレジスタの詳細図、第8図はメモリ領
域内の詳細図である。 145……セレクタ、310,315,140……レジスタ、100,150,
155……制御回路、38,40,44,16,10,34,14……信号線。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 坂東 忠秋 日立市久慈町4026番地 株式会社日立製 作所日立研究所内 (72)発明者 平山 洋一 日立市久慈町4026番地 株式会社日立製 作所日立研究所内 (72)発明者 森岡 隆行 日立市大みか町5丁目2番1号 株式会 社日立製作所大みか工場内 (72)発明者 高谷 壮一 日立市大みか町5丁目2番1号 株式会 社日立製作所大みか工場内 (72)発明者 川本 幸雄 日立市久慈町4026番地 株式会社日立製 作所日立研究所内 (72)発明者 井手 寿之 日立市大みか町5丁目2番1号 株式会 社日立製作所大みか工場内 (56)参考文献 特開 昭53−54540(JP,A) 特開 昭55−28190(JP,A)

Claims (1)

  1. (57)【特許請求の範囲】 1.ページフォールトを発生させるオペレシーションよ
    りも前のステップにチェックポイントを設定したマイク
    ロプログラムを有してデータの処理を行うデータ処理装
    置において、 上記マイクロプログラムの実行中に上記ページフォール
    トが発生すると上記チェックポイントから上記マイクロ
    プログラムの実行を再開するのに必要なレジスタの内容
    を格納する主記憶装置と、 上記主記憶装置とは独立したデータ処理部であって、上
    記マイクロプログラムの実行に伴って上記チェックポイ
    ントの検出を行なうデコード部と、上記デコード部によ
    って上記チェックポイントが検出される毎に上記チェッ
    クポイントが示す上記マイクロプログラムのアドレスを
    格納するアドレスレジスタと、ページフォールトの発生
    によってページフォールトの処理を行ない、ページフォ
    ールトの処理終了後、上記主記憶装置に格納したレジス
    タの内容を上記レジスタへ復帰するページフォールト処
    理部と、上記ページフォールトが発生したときにアドレ
    スレジスタに格納されていた上記チェックポイントが示
    すアドレスよりマイクロプログラムの実行を再開するマ
    イクロプログラム実行再開部とからなるデータ処理部と を具備したことを特徴とするデータ処理装置。 2.特許請求の範囲第1項において、 上記ページフォールトを発生させるオペレーションは、
    メモリのアクセスに関するオペレーションであることを
    特徴とするデータ処理装置。 3.特許請求の範囲第1項又は第2項において、 上記マイクロプログラムで上記メモリアクセスに関する
    オペレーションを指定したことを検出したときに上記チ
    ェックポイントが示すアドレスを上記アドレスレジスタ
    に格納することを特徴とするデータ処理装置。 4.特許請求の範囲第1項において、 上記アドレスレジスタの内容を上記主記憶装置に格納す
    ることを特徴とするデータ処理装置。 5.特許請求の範囲第1項において、 上記マイクロプログラムには、上記チェックポイントが
    示すアドレスを格納するか否かを指定するフィールドを
    有し、上記マイクロプログラムの実行中に上記フィール
    ドの内容が上記チェックポイントが示すアドレスを格納
    するものであれば、上記チェックポイントが示すアドレ
    スを上記アドレスレジスタに格納することを特徴とする
    データ処理装置。 6.特許請求の範囲第1項において、 上記チェックポイントから上記マイクロプログラムの実
    行を再開するのに必要なレジスタの内容には、上記ペー
    ジフォールトが発生したか否かを示すフラグを有し、上
    記マイクロプログラムの実行中に上記ページフォールト
    が発生したならば上記フラグをセットし、上記ページフ
    ォールトの処理終了後、上記フラグがセットされている
    ならば、上記チェックポイントが示すアドレスから上記
    マイクロプログラムの実行を再開することを特徴とする
    データ処理装置。
JP61251760A 1986-10-24 1986-10-24 データ処理装置 Expired - Lifetime JP2765831B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP61251760A JP2765831B2 (ja) 1986-10-24 1986-10-24 データ処理装置
DE3735828A DE3735828C2 (de) 1986-10-24 1987-10-22 Verfahren zur Wiederaufnahme der Ausführung von Anweisungen nach einer Unterbrechung in einer mikroprogrammgesteuerten Datenverarbeitungsvorrichtung
US07/111,618 US5003458A (en) 1986-10-24 1987-10-23 Suspended instruction restart processing system based on a checkpoint microprogram address
US07/674,398 US5146569A (en) 1986-10-24 1991-03-25 System for storing restart address of microprogram, determining the validity, and using valid restart address to resume execution upon removal of suspension

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61251760A JP2765831B2 (ja) 1986-10-24 1986-10-24 データ処理装置

Publications (2)

Publication Number Publication Date
JPS63106850A JPS63106850A (ja) 1988-05-11
JP2765831B2 true JP2765831B2 (ja) 1998-06-18

Family

ID=17227513

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61251760A Expired - Lifetime JP2765831B2 (ja) 1986-10-24 1986-10-24 データ処理装置

Country Status (1)

Country Link
JP (1) JP2765831B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63251681A (ja) * 1987-04-03 1988-10-19 株式会社東郷製作所 パイプ保持具

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5384540A (en) * 1976-12-29 1978-07-26 Fujitsu Ltd Data processing unit
JPS5528190A (en) * 1978-08-22 1980-02-28 Nippon Telegr & Teleph Corp <Ntt> Microprogram control system

Also Published As

Publication number Publication date
JPS63106850A (ja) 1988-05-11

Similar Documents

Publication Publication Date Title
US5003458A (en) Suspended instruction restart processing system based on a checkpoint microprogram address
US4841439A (en) Method for restarting execution interrupted due to page fault in a data processing system
JPH1021074A (ja) 割り込み制御方式、プロセッサ及び計算機システム
US5146569A (en) System for storing restart address of microprogram, determining the validity, and using valid restart address to resume execution upon removal of suspension
JP2522158B2 (ja) マルチプロセッサシステムのプログラムデバッグ方法
JPS6250934A (ja) 処理装置の割込制御方式
JP2765831B2 (ja) データ処理装置
EP0212132A1 (en) Method and digital computer for recovering from errors
US5673391A (en) Hardware retry trap for millicoded processor
JPH056281A (ja) 情報処理装置
US6550005B1 (en) Mechanism for recovery from termination of a program instruction due to an exception in a pipeland processing system
JP2671160B2 (ja) 例外処理方式
JPH0133856B2 (ja)
JP2562838B2 (ja) プロセッサ及びストアバッファ制御方法
JPH05165663A (ja) データ処理装置
JP2564290B2 (ja) 命令再開処理方法および装置
JP3029355B2 (ja) 命令のシングルステップ実行方式
JPH0554141B2 (ja)
JPH0531777B2 (ja)
JPH04106652A (ja) 例外処理システム
JPH06295252A (ja) 計算機
JPS58166454A (ja) デ−タ処理装置
JP2002189603A (ja) 計算機とその制御方法
JPH0264815A (ja) ディスクキャッシュ制御方式
JPS6149695B2 (ja)