JPH0795288B2 - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH0795288B2 JPH0795288B2 JP63211163A JP21116388A JPH0795288B2 JP H0795288 B2 JPH0795288 B2 JP H0795288B2 JP 63211163 A JP63211163 A JP 63211163A JP 21116388 A JP21116388 A JP 21116388A JP H0795288 B2 JPH0795288 B2 JP H0795288B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction code
- execution
- circuit
- address
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Debugging And Monitoring (AREA)
- Microcomputers (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Advance Control (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、外部メモリと命令実行回路との間に高速緩衡
記憶回路（キャッシュメモリ）を設けたマイクロコンピ
ュータに関し、特に命令実行を中断させる手段を設けた
マイクロコンピュータに関する。
記憶回路（キャッシュメモリ）を設けたマイクロコンピ
ュータに関し、特に命令実行を中断させる手段を設けた
マイクロコンピュータに関する。
［従来の技術］ 従来よりメモリアクセス速度の向上を図るため、マイク
ロコンピュータの内部に高速のキャッシュメモリを設け
ることが行なわれている。この種のマイクロコンピュー
タでは、外部メモリの現在実行中のアドレス付近の命令
コード群が一旦キャッシュメモリに格納され、命令コー
ドのフェッチ及び実行はこのキャッシュメモリに対して
行なわれる。即ち、キャッシュメモリを内蔵した従来の
マイクロコンピュータでは、マイクロコンピュータの内
部において、実行回路が直接キャッシュメモリ内の命令
コードをフェッチ及び実行し、かつ現在どの命令コード
が実行されようとしているかという情報はマイクロコン
ピュータの外部に出力されなかった。
ロコンピュータの内部に高速のキャッシュメモリを設け
ることが行なわれている。この種のマイクロコンピュー
タでは、外部メモリの現在実行中のアドレス付近の命令
コード群が一旦キャッシュメモリに格納され、命令コー
ドのフェッチ及び実行はこのキャッシュメモリに対して
行なわれる。即ち、キャッシュメモリを内蔵した従来の
マイクロコンピュータでは、マイクロコンピュータの内
部において、実行回路が直接キャッシュメモリ内の命令
コードをフェッチ及び実行し、かつ現在どの命令コード
が実行されようとしているかという情報はマイクロコン
ピュータの外部に出力されなかった。
［発明が解決しようとする課題］ このように、キャッシュメモリを内蔵した従来のマイク
ロコンピュータでは、命令コードの実行がマイクロコン
ピュータ内部のキャッシュメモリと実行回路との間で行
なわれるため、外部からは、キャッシュメモリ内のどの
命令コードが現在実行されているかを知ることができな
かった。従って、例えば、プログラム開発時やデバッグ
時において、マイクロコンピュータに対し、特定の命令
コードの実行時点で以降の実行を中断させることができ
ず、マイクロコンピュータ開発支援装置を用いた効率的
なプログラム開発ができないという欠点があった。
ロコンピュータでは、命令コードの実行がマイクロコン
ピュータ内部のキャッシュメモリと実行回路との間で行
なわれるため、外部からは、キャッシュメモリ内のどの
命令コードが現在実行されているかを知ることができな
かった。従って、例えば、プログラム開発時やデバッグ
時において、マイクロコンピュータに対し、特定の命令
コードの実行時点で以降の実行を中断させることができ
ず、マイクロコンピュータ開発支援装置を用いた効率的
なプログラム開発ができないという欠点があった。
本発明はかかる問題点に鑑みてなされたものであって、
キャッシュメモリを内蔵したマイクロコンピュータにお
いて、任意の命令コードの実行時点で以降の実行を中断
させることを可能とし、もってその開発を効率良く行な
うことを可能にするマイクロコンピュータを提供するこ
とを目的とする。
キャッシュメモリを内蔵したマイクロコンピュータにお
いて、任意の命令コードの実行時点で以降の実行を中断
させることを可能とし、もってその開発を効率良く行な
うことを可能にするマイクロコンピュータを提供するこ
とを目的とする。
［課題を解決するための手段］ 本発明に係るマイクロコンピュータは、命令コードと共
に、この命令コードと対応させてその命令コードの実行
時点以降の実行を中断させるか否かの中断情報を、外部
からの設定によって記憶するキャッシュメモリと、この
キャッシュメモリ又は外部メモリのアドレスを指定する
アドレス管理回路と、このアドレス管理回路で指定され
たアドレスから命令コードと中断情報とをフェッチする
命令コードフェッチ回路と、この命令コードフェッチ回
路でフェッチされた命令コードを実行しフェッチされた
中断情報に基づいて命令の実行を中断する命令実行回路
とを具備している。
に、この命令コードと対応させてその命令コードの実行
時点以降の実行を中断させるか否かの中断情報を、外部
からの設定によって記憶するキャッシュメモリと、この
キャッシュメモリ又は外部メモリのアドレスを指定する
アドレス管理回路と、このアドレス管理回路で指定され
たアドレスから命令コードと中断情報とをフェッチする
命令コードフェッチ回路と、この命令コードフェッチ回
路でフェッチされた命令コードを実行しフェッチされた
中断情報に基づいて命令の実行を中断する命令実行回路
とを具備している。
［作用］ 本発明によれば、キャッシュメモリには命令コードだけ
でなく、この命令コードの実行後、命令の実行を中断さ
せるかどうかの中断情報も、上記命令コードと対応づけ
て記憶される。そして、上記中断情報に基づいて命令実
行回路が命令を実行・中断する。従って、本発明によれ
ば、外部からキャッシュメモリに対して特定の命令コー
ドと対応づけて命令実行の中断を指定する中断情報を書
込むことにより、上記命令コードの実行時点で命令の実
行を中断させることができる。
でなく、この命令コードの実行後、命令の実行を中断さ
せるかどうかの中断情報も、上記命令コードと対応づけ
て記憶される。そして、上記中断情報に基づいて命令実
行回路が命令を実行・中断する。従って、本発明によれ
ば、外部からキャッシュメモリに対して特定の命令コー
ドと対応づけて命令実行の中断を指定する中断情報を書
込むことにより、上記命令コードの実行時点で命令の実
行を中断させることができる。
［実施例］ 以下、添付の図面を参照して本発明の実施例について説
明する。
明する。
第１図は本発明の実施例に係るマイクロコンピュータの
構成を示すブロック図である。図示しない外部メモリか
ら読出された命令コードは外部データバス101を介して
マイクロコンピュータの内部に取り込まれ、上記命令コ
ードの実行終了後に実行を中断させるかどうかを示す１
ビットの中断情報は外部中断情報線102を介して内部に
取込まれる。取込まれた命令コードと中断情報は外部バ
ス制御回路103の制御の下に内部データバス104及び内部
中断情報線105を介してキャッシュメモリ106及び命令コ
ードフェッチ回路107に与えられる。キャッシュメモリ1
06は、通常の命令コード108の他に、この命令コード108
に対応した中断情報109を記憶する高速メモリで、アド
レス管理回路110から内部アドレスバス111を介して与え
られるアドレスに従って命令コード108と中断情報109と
を読出す。
構成を示すブロック図である。図示しない外部メモリか
ら読出された命令コードは外部データバス101を介して
マイクロコンピュータの内部に取り込まれ、上記命令コ
ードの実行終了後に実行を中断させるかどうかを示す１
ビットの中断情報は外部中断情報線102を介して内部に
取込まれる。取込まれた命令コードと中断情報は外部バ
ス制御回路103の制御の下に内部データバス104及び内部
中断情報線105を介してキャッシュメモリ106及び命令コ
ードフェッチ回路107に与えられる。キャッシュメモリ1
06は、通常の命令コード108の他に、この命令コード108
に対応した中断情報109を記憶する高速メモリで、アド
レス管理回路110から内部アドレスバス111を介して与え
られるアドレスに従って命令コード108と中断情報109と
を読出す。
命令コードフェッチ回路107は、読出された命令コード
と中断情報とをプリフェッチし、所定のパイプライン動
作に従って上記命令コードと中断情報とを内部データバ
ス114及び内部中断情報線115を介して実行回路116に出
力する。実行回路116は、入力された命令コードを解釈
し実行する。また、この実行回路116には、命令コード
中断回路117が備えられている。この命令コード中断回
路117は命令コードに伴って内部中断情報線115を介して
入力された中断情報を解釈し、該情報が中断を指示して
いるとき（「１」のとき）には当該命令コードの実行終
了後に実行回路116の実行を中断させる。一方、中断情
報が中断を指示していないとき（「０」のとき）には何
も制御を行なわない。
と中断情報とをプリフェッチし、所定のパイプライン動
作に従って上記命令コードと中断情報とを内部データバ
ス114及び内部中断情報線115を介して実行回路116に出
力する。実行回路116は、入力された命令コードを解釈
し実行する。また、この実行回路116には、命令コード
中断回路117が備えられている。この命令コード中断回
路117は命令コードに伴って内部中断情報線115を介して
入力された中断情報を解釈し、該情報が中断を指示して
いるとき（「１」のとき）には当該命令コードの実行終
了後に実行回路116の実行を中断させる。一方、中断情
報が中断を指示していないとき（「０」のとき）には何
も制御を行なわない。
実行回路116から出力される実行後のアドレスは、内部
アドレスバス118を介してアドレス管理回路110に与えら
れてる。アドレス管理回路110は、実行回路116から与え
られたアドレスがキャッシュメモリ106に登録されてい
る場合には内部アドレスバス111を介してキャッシュメ
モリ106をアクセスし、登録されていない場合には外部
アドレスバス119を介して図示しない外部メモリをアク
セスする。
アドレスバス118を介してアドレス管理回路110に与えら
れてる。アドレス管理回路110は、実行回路116から与え
られたアドレスがキャッシュメモリ106に登録されてい
る場合には内部アドレスバス111を介してキャッシュメ
モリ106をアクセスし、登録されていない場合には外部
アドレスバス119を介して図示しない外部メモリをアク
セスする。
このように構成された本実施例のマイクロコンピュータ
によれば、キャッシュメモリ106に格納された命令コー
ド108のうち、対応する中断情報109が「１」である命令
コード108が実行回路116で実行された後にマイクロコン
ピュータの実行は中断される。
によれば、キャッシュメモリ106に格納された命令コー
ド108のうち、対応する中断情報109が「１」である命令
コード108が実行回路116で実行された後にマイクロコン
ピュータの実行は中断される。
第２図は以上のように構成されたマイクロコンピュータ
を用いて構成されたシステムの一例を示す図である。マ
イクロコンピュータ201からアドレスバス202を介して出
力されるアドレスはメモリ203とアドレス比較回路204の
一方の入力とに与えられる。アドレス比較回路204の他
方の入力には中断アドレス設定回路205に設定された中
断アドレスが中断アドレスバス206を介して与えられ
る。この中断アドレスは、以後の動作を中断させる命令
コードが格納されているメモリ203のアドレスであり、
予めユーザによって指定可能な情報である。
を用いて構成されたシステムの一例を示す図である。マ
イクロコンピュータ201からアドレスバス202を介して出
力されるアドレスはメモリ203とアドレス比較回路204の
一方の入力とに与えられる。アドレス比較回路204の他
方の入力には中断アドレス設定回路205に設定された中
断アドレスが中断アドレスバス206を介して与えられ
る。この中断アドレスは、以後の動作を中断させる命令
コードが格納されているメモリ203のアドレスであり、
予めユーザによって指定可能な情報である。
アドレス比較回路204は、マイクロコンピュータ201によ
り指定されたアドレスと予め設定しておいた上記中断ア
ドレスとを逐次比較し、両者が一致したときに中断情報
として「１」を出力し、それ以外は「０」を出力する。
マイクロコンピュータ201は、メモリ203へのアドレス指
定によって読出される命令コードと上記アドレス比較回
路204からの中断情報とを、データバス207及び中断情報
線208を夫々介して内部に取込む。
り指定されたアドレスと予め設定しておいた上記中断ア
ドレスとを逐次比較し、両者が一致したときに中断情報
として「１」を出力し、それ以外は「０」を出力する。
マイクロコンピュータ201は、メモリ203へのアドレス指
定によって読出される命令コードと上記アドレス比較回
路204からの中断情報とを、データバス207及び中断情報
線208を夫々介して内部に取込む。
このように構成することにより、中断アドレス設定回路
205に中断しようとするアドレスを設定しておくだけ
で、マイクロコンピュータ201内のキャッシュメモリに
中断情報が自動的に書込まれるので、希望する任意のア
ドレスにおいてマイクロコンピュータ201の実行を中断
させることができる。
205に中断しようとするアドレスを設定しておくだけ
で、マイクロコンピュータ201内のキャッシュメモリに
中断情報が自動的に書込まれるので、希望する任意のア
ドレスにおいてマイクロコンピュータ201の実行を中断
させることができる。
なお、以上の中断情報の書込み方法は一例であり、本発
明はこれに限定されるものではない。例えばアドレスの
比較ではなく、メモリから読出された命令コードの比較
により中断情報を書込むようにすれば、所望の命令コー
ドが実行された後にマイクロコンピュータを中断させる
ようにすることも可能である。
明はこれに限定されるものではない。例えばアドレスの
比較ではなく、メモリから読出された命令コードの比較
により中断情報を書込むようにすれば、所望の命令コー
ドが実行された後にマイクロコンピュータを中断させる
ようにすることも可能である。
［発明の効果］ 以上説明したように本発明は、マイクロコンピュータの
外部から判断が不可能なマイクロコンピュータの内部の
キャッシュメモリに対して中断情報を書込むことによ
り、リアルタイムで任意の命令コード実行時点でその実
行を中断でき、プログラムの開発を効率良く行なえると
いう効果がある。
外部から判断が不可能なマイクロコンピュータの内部の
キャッシュメモリに対して中断情報を書込むことによ
り、リアルタイムで任意の命令コード実行時点でその実
行を中断でき、プログラムの開発を効率良く行なえると
いう効果がある。
第１図は本発明の実施例に係るマイクロコンピュータ内
部ブロック図、第２図は同マイクロコンピュータを用い
たシステムのブロック図である。 103;外部バス制御回路、106;キャッシュメモリ、107;命
令コードフェッチ回路、110;アドレス管理回路、116;実
行回路、117;命令コード中断回路、201;マイクロコンピ
ュータ、203;メモリ、204;アドレス比較回路、205;中断
アドレス設定回路
部ブロック図、第２図は同マイクロコンピュータを用い
たシステムのブロック図である。 103;外部バス制御回路、106;キャッシュメモリ、107;命
令コードフェッチ回路、110;アドレス管理回路、116;実
行回路、117;命令コード中断回路、201;マイクロコンピ
ュータ、203;メモリ、204;アドレス比較回路、205;中断
アドレス設定回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭56−99550（ＪＰ，Ａ) 特開 昭56−127247（ＪＰ，Ａ)
Claims (1)
- 【請求項１】外部メモリから読出された命令コードを記
憶すると共に前記命令コードの実行時点で以後の実行を
中断させるか否かを示す中断情報を前記命令コードと対
応させて記憶するキャッシュメモリと、命令コードの実
行結果に従って前記キャッシュメモリ若しくは外部メモ
リのアドレスを指定するアドレス管理回路と、このアド
レス管理回路で指定されたアドレスから前記命令コード
と前記中断情報とをフェッチする命令コードフェッチ回
路と、この命令コードフェッチ回路でフェッチされた命
令コードを実行しフェッチされた中断情報が実行の中断
を示している場合に実行を中断する実行回路とを具備し
たことを特徴とするマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63211163A JPH0795288B2 (ja) | 1988-08-25 | 1988-08-25 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63211163A JPH0795288B2 (ja) | 1988-08-25 | 1988-08-25 | マイクロコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0259829A JPH0259829A (ja) | 1990-02-28 |
| JPH0795288B2 true JPH0795288B2 (ja) | 1995-10-11 |
Family
ID=16601443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63211163A Expired - Fee Related JPH0795288B2 (ja) | 1988-08-25 | 1988-08-25 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0795288B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04130930A (ja) * | 1990-09-21 | 1992-05-01 | Nec Ic Microcomput Syst Ltd | エミュレーションｃｐｕ |
| JPH04350735A (ja) * | 1991-05-29 | 1992-12-04 | Nec Corp | マイクロプロセッサ |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5699550A (en) * | 1980-01-11 | 1981-08-10 | Nec Corp | Information processing unit |
-
1988
- 1988-08-25 JP JP63211163A patent/JPH0795288B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0259829A (ja) | 1990-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7047401B2 (en) | Handling interrupts during multiple access program instructions | |
| JPS6125169B2 (ja) | ||
| JPH07120338B2 (ja) | 共同プロセッサによる命令の実行をデータプロセッサが調整する方法および該データプロセッサ | |
| JP2583525B2 (ja) | データ処理装置 | |
| US5930470A (en) | Debugging system and debugging method | |
| JPH0795288B2 (ja) | マイクロコンピュータ | |
| JPH01124049A (ja) | マイクロプロセッサ | |
| JPH1063574A (ja) | キャッシュメモリ付プロセッサ | |
| JPH06324861A (ja) | Ｃｐｕ制御システム及び制御方法 | |
| JP3328867B2 (ja) | マルチプロセッサ演算装置、および該装置を有するプログラマブルコントローラ | |
| JP2711159B2 (ja) | プロセッサ動作状態調整方法 | |
| JP2674873B2 (ja) | プログラム開発支援装置のステップ実行動作方法 | |
| JP2902847B2 (ja) | 自己変更コード実行方式 | |
| JPH04340145A (ja) | キャッシュメモリ装置 | |
| JP3130421B2 (ja) | プログラム解析方法および装置 | |
| JPH04167146A (ja) | 情報処理装置のアドレストレース方式 | |
| JPH07191879A (ja) | デバッグ用命令の実行機能を有するマイクロプロセッサおよびデバッグ方法 | |
| JPH0535499A (ja) | データ処理装置及びデータ処理方法 | |
| JPH01240941A (ja) | 情報処理装置 | |
| JPS60193046A (ja) | 命令例外検出方式 | |
| JPH0223425A (ja) | 命令の書きかえ検出回路 | |
| JPH03168845A (ja) | 命令実行制御方式 | |
| JPS6286442A (ja) | デ−タ処理装置 | |
| JPH0793180A (ja) | マイクロプロセッサ | |
| JPH024011B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |