JPH0629421A - 電子部品搭載用基板 - Google Patents

電子部品搭載用基板

Info

Publication number
JPH0629421A
JPH0629421A JP4206062A JP20606292A JPH0629421A JP H0629421 A JPH0629421 A JP H0629421A JP 4206062 A JP4206062 A JP 4206062A JP 20606292 A JP20606292 A JP 20606292A JP H0629421 A JPH0629421 A JP H0629421A
Authority
JP
Japan
Prior art keywords
electronic component
recess
protrusion
insulating substrate
electronic parts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4206062A
Other languages
English (en)
Inventor
Masanori Kawade
雅徳 川出
Naoto Ishida
直人 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP4206062A priority Critical patent/JPH0629421A/ja
Publication of JPH0629421A publication Critical patent/JPH0629421A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49109Connecting at different heights outside the semiconductor or solid-state body

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【目的】 電子部品を正確に位置決めすることができる
電子部品搭載用基板を提供すること。 【構成】 絶縁基板9と,絶縁基板9に設けた電子部品
搭載用の凹部1とを有する。凹部1には電子部品位置決
め用の突出部10を設けている。凹部1は,通常,四角
形状に開口している。突出部10は,凹部1の開口面9
0に各辺少なくとも1箇所以上形成されている。突出部
10の先端には,平面状の突出面100が形成されてい
る。すべての突出面100は,電子部品3の側面30を
支持する形状に形成されている。突出部10を形成する
に当たっては,ルーター加工により絶縁基板9に凹部1
を形成するのと同時に形成することが好ましい。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は,電子部品を正確に位置
決めすることができる電子部品搭載用基板に関する。
【0002】
【従来技術】電子部品搭載用基板は,電子部品を搭載す
ると共に,電子部品の電気信号を,他の基板に送信する
ものである。 従来,例えば電子部品搭載用基板は,絶縁基板と,該絶
縁基板に設けた電子部品搭載用の凹部とを有する。電子
部品搭載用基板の表面には,導体回路が形成されてい
る。凹部には電子部品が搭載され,電子部品と導体回路
とはボンディングワイヤーにより接続される(特開昭6
1−65490号公報)。
【0003】
【解決しようとする課題】ところで,上記凹部は,電子
部品の大きさよりも,通常1mm〜3mm大きく開口し
ている。そのため,電子部品を凹部内に配置固定する場
合,その位置ずれが生じる。特に,近年は,電子部品搭
載用基板の高密度実装化が必要とされている。そのた
め,この位置ずれは,高密度に実装された電子部品搭載
用基板の性能を大きく低下させることになる。
【0004】また,電子部品の位置ずれは,ワイヤーボ
ンディングの際におけるワイヤーの接続不良の原因とな
る。本発明は,かかる問題点に鑑み,電子部品を正確に
位置決めすることができる電子部品搭載用基板を提供し
ようとするものである。
【0005】
【課題の解決手段】本発明は,絶縁基板と該絶縁基板に
設けた電子部品搭載用の凹部を有する電子部品搭載用基
板において,上記凹部には,電子部品位置決め用の突出
部を設けたことを特徴とする電子部品搭載用基板にあ
る。本発明において最も注目すべきことは,電子部品搭
載用の凹部に,電子部品位置決め用の突出部を設けたこ
とである。
【0006】凹部は,通常,四角形状に開口している。
上記突出部は,凹部の開口面に各辺少なくとも1箇所以
上形成されている。突出部の先端には,平面状の突出面
が形成されている。該突出面は,電子部品の側面を所定
の位置に支持,位置決めする形状に形成されている。
【0007】突出部を形成するに当たっては,ルーター
加工により上記凹部を形成するときに,所望する突出部
の形状に絶縁基板を残す。この場合には,上記突出部は
絶縁基板に一体的に形成されることになる。また,突出
部は,絶縁基板と別個に作製し,これを上記凹部内に配
設,固定することもできる。
【0008】
【作用及び効果】本発明の電子部品搭載用基板は,電子
部品搭載用の凹部に,電子部品の側面を支持する形状
の,電子部品位置決め用の突出部を設けている。そのた
め,上記凹部の内部に,電子部品を正確に位置決めする
ことができる。以上のごとく,本発明によれば,電子部
品を正確に位置決めすることができる電子部品搭載用基
板を提供することができる。
【0009】
【実施例】実施例1 本発明にかかる実施例につき,図1〜図3を用いて説明
する。本例の電子部品搭載用基板は,図1,図2に示す
ごとく,絶縁基板9と,該絶縁基板9の表面側に設けら
れた電子部品搭載用の凹部1及び導体回路52を有す
る。上記凹部1は,図1〜図3に示すごとく,四角形状
に開口し,電子部品位置決め用の突出部10を設けてい
る。
【0010】突出部10は,凹部1の開口面90の下方
に各辺の中央に1箇所ずつ形成されている。突出部10
の先端には,平面状の突出面100が形成されている。
突出部10を形成するに当たっては,絶縁基板9にルー
ター加工により凹部1を形成するときに,突出部10の
形成部分を残す。電子部品3は,凹部1の底面19に銀
ペースト49により接着固定される。
【0011】絶縁基板9の表面側には,導体回路52が
形成されている。凹部付近における導体回路52の先端
には,ボンディングパッド520が設けられている(図
3)。ボンディングパッド520は,凹部1に搭載され
る電子部品3と,ボンディングワイヤー59を介して接
続される。
【0012】絶縁基板9の裏面側には,電子部品3から
発生する熱を発散させるための,銅箔にNi/Auメッ
キを施した金属箔50を設けている。絶縁基板7の表面
は,凹部1,ボンディングパッド520,スルーホール
95,及び金属箔50を除いて,ソルダーレジスト2が
被覆されている。
【0013】凹部1の周辺部におけるソルダーレジスト
2の上には,樹脂封止用枠22が設けられている。該樹
脂封止用枠22は,凹部1内に充填される樹脂の流出を
防止するためのものである。絶縁基板9には,スルーホ
ール95が貫通して設けられている。スルーホール95
には,図2に示すごとく,リードピン55が挿入され
る。本例の電子部品搭載用基板は,凹部1がリードピン
55の脚部551と反対側に設けられたフェースアップ
型である。
【0014】次に,本例の作用効果につき説明する。本
例の電子部品搭載用基板においては,電子部品搭載用の
凹部1に,電子部品3の側面30を支持する形状に成形
された,突出部10を設けている。また,該突出部10
の突出面100は,電子部品3の側面30を隙間なく支
持する形状に成形されている。そのため,突出部10
は,電子部品3を正確に位置決めすることができる。ま
た,突出部10の突出面100は,凹部1の開口面90
よりも内側に形成されている。そのため,凹部1に電子
部品3を容易に搭載することができる。
【0015】実施例2 本例の電子部品搭載用基板は,図4,図5に示すごと
く,多層積層板である。そして絶縁基板6,7,8に設
けた貫通穴11と,絶縁基板8の表面側に接合したヒー
トシンク51とから,電子部品搭載用の凹部1を形成し
ている。また,ヒートシンク51の上に銀ペースト49
により電子部品3を接合している。上記電子部品搭載用
基板は,リードピン55の脚部551と同じ側に上記凹
部1を開口させると共にスルーホール95内のリードピ
ン55を電子部品搭載用基板の裏面側に突出させている
フェースダウン型である。
【0016】上記絶縁基板7,8の裏面側には,導体回
路53,54が形成されている。上記貫通穴11は,絶
縁基板6,7,8の四角形状の開口面60,70,80
からなる。開口面60,70,80は,順にその口径が
小さく形成されており,その周辺の導体回路53,54
の先端にはボンディングパッド530,540が設けら
れている。該ボンディングパッドは,電子部品3に対し
て,ボンディングワイヤー59により接続している。
【0017】上記開口面80は,電子部品位置決め用の
突出部12を有している。突出部12は,四角状の開口
面80に各辺2箇所ずつ形成されている。突出部12の
先端には,平面状の突出面120が形成されている。す
べての突出面120は,電子部品3の側面30を隙間な
く支持する形状に成形されている。突出部12を形成す
るに当たっては,ルーター加工により絶縁基板9に開口
面80を形成するときに,突出部12の形成部分を残
す。
【0018】電子部品3は,凹部1の底面に銀ペースト
49により接着固定されている。絶縁基板8の裏面側に
は,絶縁基板7,6がそれぞれ接着層4を介して積層さ
れている。絶縁基板8の表面側には,ヒートシンク51
を設けている。その他は,実施例1と同様である。
【0019】本例においては,電子部品3がヒートシン
ク51の上に直に接合されている。そのため,電子部品
3から発生する熱を外へ容易に放熱させることができ
る。また,本例の突出部12はボンディングパッド54
0側に形成され,ヒートシンク51との対向面には,側
面30と開口面80との間に空隙部300を有してい
る。そのため,電子部品3をヒートシンク51に接合す
る際に銀ペースト等の接着剤がはみ出しても,上記空隙
部300内に残留し,電子部品3の表面が汚れることが
ない。本例においても,実施例1と同様の効果を得るこ
とができる。
【図面の簡単な説明】
【図1】実施例1の電子部品搭載用基板の斜視図。
【図2】実施例1の電子部品搭載用基板の断面図。
【図3】実施例1の電子部品搭載用基板の要部拡大斜視
図。
【図4】実施例2の電子部品搭載用基板の斜視図。
【図5】実施例2の電子部品搭載用基板の断面図。
【符号の説明】
1...凹部, 10,12...突出部, 100,120...突出面, 11...貫通穴, 3...電子部品, 6,7,8,9...絶縁基板,

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 絶縁基板と該絶縁基板に設けた電子部品
    搭載用の凹部を有する電子部品搭載用基板において, 上記凹部には,電子部品位置決め用の突出部を設けたこ
    とを特徴とする電子部品搭載用基板。
JP4206062A 1992-07-09 1992-07-09 電子部品搭載用基板 Pending JPH0629421A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4206062A JPH0629421A (ja) 1992-07-09 1992-07-09 電子部品搭載用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4206062A JPH0629421A (ja) 1992-07-09 1992-07-09 電子部品搭載用基板

Publications (1)

Publication Number Publication Date
JPH0629421A true JPH0629421A (ja) 1994-02-04

Family

ID=16517223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4206062A Pending JPH0629421A (ja) 1992-07-09 1992-07-09 電子部品搭載用基板

Country Status (1)

Country Link
JP (1) JPH0629421A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001005201A1 (fr) * 1999-07-09 2001-01-18 Fujitsu Limited Carte a circuit imprime, substrat auxiliaire de montage hierarchique et dispositif electronique
WO2008096450A1 (ja) * 2007-02-09 2008-08-14 Panasonic Corporation 回路基板、積層回路基板および電子機器
CN103222347A (zh) * 2011-01-13 2013-07-24 松下电器产业株式会社 电路构件的安装结构及电路构件的安装方法
JP2014146723A (ja) * 2013-01-30 2014-08-14 Hitachi Power Semiconductor Device Ltd パワー半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001005201A1 (fr) * 1999-07-09 2001-01-18 Fujitsu Limited Carte a circuit imprime, substrat auxiliaire de montage hierarchique et dispositif electronique
US6717824B2 (en) 1999-07-09 2004-04-06 Fujitsu Limited Printed wiring board unit, auxiliary substrate for hierarchical mounting, and electronic apparatus
WO2008096450A1 (ja) * 2007-02-09 2008-08-14 Panasonic Corporation 回路基板、積層回路基板および電子機器
CN103222347A (zh) * 2011-01-13 2013-07-24 松下电器产业株式会社 电路构件的安装结构及电路构件的安装方法
JP2014146723A (ja) * 2013-01-30 2014-08-14 Hitachi Power Semiconductor Device Ltd パワー半導体装置

Similar Documents

Publication Publication Date Title
US4819041A (en) Surface mounted integrated circuit chip package and method for making same
US4964019A (en) Multilayer bonding and cooling of integrated circuit devices
JPH03152985A (ja) 電子部品搭載用基板
JP2784522B2 (ja) 電子部品搭載用基板及びその製造法
JPH0629421A (ja) 電子部品搭載用基板
JPH1167963A (ja) 半導体装置
JP2845218B2 (ja) 電子部品の実装構造およびその製造方法
JPH02146792A (ja) 半導体装置の実装構造
JPH04127497A (ja) 多層電子部品搭載用基板及びその製造法
JP2612468B2 (ja) 電子部品搭載用基板
JPH10215048A (ja) プリント配線板及びプリント配線板の実装構造
JPH11163197A (ja) 半導体実装用基板
JPH0955447A (ja) 半導体装置
JP2970075B2 (ja) チップキャリヤ
JPH0817960A (ja) Qfp構造半導体装置
JPH0645763A (ja) 印刷配線板
JP2848346B2 (ja) 電子部品の実装方法
JP2828753B2 (ja) 混成集積回路装置
JP3054249B2 (ja) リードフレーム組立体
JPH07122701A (ja) 半導体装置およびその製造方法ならびにpga用リードフレーム
JPH0613535A (ja) 電子部品搭載装置
JPH05315778A (ja) ヒートシンクを備えた電子部品搭載用基板
JPH04159799A (ja) 混成集積回路
JPH07297501A (ja) プリント配線板
JPH0414852A (ja) 半導体装置