JPH0955447A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0955447A
JPH0955447A JP7227099A JP22709995A JPH0955447A JP H0955447 A JPH0955447 A JP H0955447A JP 7227099 A JP7227099 A JP 7227099A JP 22709995 A JP22709995 A JP 22709995A JP H0955447 A JPH0955447 A JP H0955447A
Authority
JP
Japan
Prior art keywords
circuit pattern
tape
solder ball
semiconductor device
ground plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7227099A
Other languages
English (en)
Inventor
Takashi Nakajima
高士 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP7227099A priority Critical patent/JPH0955447A/ja
Publication of JPH0955447A publication Critical patent/JPH0955447A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 より薄型化、小型化ができ、高周波デバイス
に適するギャングボンディング接続のBGA型半導体装
置を低コストで得る。 【構成】 片面に回路パタ−ンを形成し、他面側に接着
剤を介して補強支持材が接着された樹脂性テ−プと、前
記回路パタ−ンのリ−ド先端部とギャングボンドで接続
した半導体チップと、前記回路パタ−ンに接続した半田
ボ−ルとを有する半導体装置において、前記補強支持材
と前記半田ボ−ルの中の所定の半田ボ−ルを、前記樹脂
性テ−プと前記接着剤層に設けた貫通孔を通して導通さ
せ補強支持材をグランドプレ−ンの機能も兼備させてい
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は高周波デバイスに適する
半導体装置に関する。
【0002】
【従来の技術】半導体装置は実装基板上の回路に当該半
導体装置のアウターリードを半田付けして接続されてい
る。近年、半導体装置は多ピン化、小型化の要請が強
く、これに対応してBGA(Ball Grid Ar
ray)と称される半導体装置が提案されている。これ
は樹脂製テ−プ、例えばポリイミドテ−プの両面に回路
パタ−ンを設けた配線基板に半導体チップを搭載し、当
該半導体チップと配線基板の回路パタ−ンをワイヤ−ボ
ンディングし、配線基板の上面の回路パタ−ンと下面の
回路パタ−ンを当該配線基板に形成したスル−ホ−ルを
介して導通させ、前記下面の回路パタ−ンに接続して設
けた半田ボ−ルに導通させ、当該半田ボ−ル外部接続端
子としたものである。
【0003】BGA型の半導体装置においては、前記配
線基板の回路パタ−ンと半導体チップの接続を、ワイヤ
−を用いず直接行うギャングボンディングと称されるも
のがある。これは回路パタ−ンのリ−ド先端幅をより狭
くでき、同じ多ピン数の場合、リ−ドピッチを広げ得て
接続作業がしやすくなり、また同じ半導体チップの場合
には多ピン化できるという作用効果がある。
【0004】
【この発明が解決しようとする課題】しかし、ギャング
ボンディングによる接続の半導体装置では、グランドプ
レ−ンとして別体のプレ−ンを要することになり、樹脂
製テ−プにグランドプレ−ンを要せば両面銅箔テ−プを
使用することになりコスト高となる。
【0005】本発明はギャンクボンディング接続であっ
て多ピン化が容易でありながら、別体のグランドプレ−
ンを不要とし、高周波デバイスに適する半導体装置を低
コストで得ることを目的とする。
【0006】
【課題を解決するための手段】本発明の要旨は、片面に
回路パタ−ンを形成し他面側に接着剤を介して補強支持
材が接着された樹脂製テ−プと、該樹脂製テ−プに形成
された前記回路パタ−ンのリ−ド先端とギャングボンド
で接続した半導体チップと、前記回路パタ−ンに接続し
た半田ボ−ルとを有する半導体装置において、前記補強
支持材と前記半田ボ−ルの中の所定半田ボ−ルを、樹脂
製テ−プと接着剤層に形成した貫通孔を介して導通し、
当該補強支持材にグランドプレ−ンの機能も具備させた
半導体装置にある。
【0007】
【作用】本発明は、片面に半田ボ−ルが接続される回路
パタ−ンを設けた樹脂製テ−プを、他面側に接着した補
強支持材で補強支持し、該回路パタ−ンのリ−ド先端を
ギャングボンディングで半導体チップと接続した半導体
装置であって、前記補強支持材と前記半田ボ−ルの中の
所定の半田ボ−ルを、樹脂製テ−プ及び接着剤層に形成
した貫通孔を通して電気的に導通させ、補強支持材にグ
ランドプレ−ンの機能をも兼備させている。而して、ギ
ャンクボンディングした当該半導体装置は別体のグラン
ドプレ−ンを省略でき小型化・薄型化できる。また、回
路パタ−ンは片面側だけに形成しているので、BGA型
の半導体装置が有する高周波デバイスが低コストで得ら
れる。
【0008】
【実施例】次に、本発明について1実施例に基づき図面
を参照して述べる。図面において、1は樹脂製テ−プ
で、例えばポリミイドテ−プであり、その上面に接着し
た金属箔例えばCu箔等からエッチングで形成された回
路パタ−ン2が設けられている。該回路パタ−ン2はN
i、Au又はSnめっきされ、そのリ−ド先端2aが半
導体チップ3の搭載領域まで延出していて、バンブ4を
介して半導体チップ3とギャングボンディングしてい
る。
【0009】5は前記回路パタ−ン2を設けた樹脂製テ
−プ1の補強支持材で、例えば金属薄板であり、接着剤
6を介して回路パタ−ン2の上面側に設けられ、樹脂製
テ−プ1を補強し、曲がり、捻じれ、反り等の変形が生
じないようにしている。
【0010】7は半田ボ−ルで、前記樹脂製テ−プ1の
所定箇所に設けた貫通孔8を通して所定の回路パタ−ン
2に接続するように設けられ外部接続端子として機能す
る。
【0011】ところで、従来のギャングボンディングし
たBGAの半導体装置では、グランドプレ−ンを別体に
て設けていてそれなりの効果があるものの、コストが高
いため実用化を妨げている。そこで本発明では、前記半
田ボ−ル7の中の任意の半田ボ−ル7aを、前記樹脂製
テ−プ1及び接着剤6層に形成した貫通孔9を通して前
記補強支持材5と導通させ、補強支持材5をグランドプ
レ−ンとしても機能させる。
【0012】前記半田ボ−ル7aと補強支持材5の接続
に際しては、予め補強支持材5の表面にSnめっき等の
表面処理を施しておけば、よりスム−ズに行える。
【0013】また、前記樹脂製テ−プ1の貫通孔8は、
予め回路パタ−ン2と半田ボ−ル7の導通箇所が分かる
ので、前もって形成しておくとよい。また前記接着剤6
層への貫通孔9の形成においても、グランドとして用い
る半田ボ−ル7aは予め分かるので、それに対応した箇
所の接着剤6層に空所を作っておくことで容易になされ
る。
【0014】なお、10は半導体チップ3を支持固定用
の樹脂である。また、放熱板を補強支持板5と半導体チ
ップ3の上面に設けることもできる。
【0015】
【発明の効果】本発明は、前述のように回路パタ−ンを
設けた樹脂製テ−プの補強支持材を、半田ボ−ルの中の
所定の半田ボ−ルと導通させグランドプレ−ンとしても
機能させているので、ギャングボンディングしたBGA
型の半導体装置をより低コスト化できる。また、回路パ
タ−ンは樹脂製テ−プの片側に設ければよいので、この
面からもコスト低減が図れる等の効果がある。
【図面の簡単な説明】
【図1】本発明の1実施例におけるBGA型の半導体装
置を示す図。
【符号の説明】
1 樹脂製テ−プ 2 回路パタ−ン 3 半導体チップ 4 バンプ 5 補強支持材 6 接着剤 7 半田ボ−ル 8 貫通孔 9 貫通孔 10 樹脂

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 片面に回路パタ−ンを形成し、他面側に
    接着剤を介して補強支持材が接着された樹脂性テ−プ
    と、該樹脂性テ−プに形成された前記回路パタ−ンのリ
    −ド先端部とギャングボンドで接続した半導体チップ
    と、前記回路パタ−ンに接続した半田ボ−ルとを有する
    半導体装置において、前記補強支持材と前記半田ボ−ル
    の中の所定の半田ボ−ルを、前記樹脂性テ−プと前記接
    着剤層に設けた貫通孔を介して導通し補強支持材にグラ
    ンドプレ−ンの機能も備えたことを特徴とする半導体装
    置。
JP7227099A 1995-08-11 1995-08-11 半導体装置 Pending JPH0955447A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7227099A JPH0955447A (ja) 1995-08-11 1995-08-11 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7227099A JPH0955447A (ja) 1995-08-11 1995-08-11 半導体装置

Publications (1)

Publication Number Publication Date
JPH0955447A true JPH0955447A (ja) 1997-02-25

Family

ID=16855481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7227099A Pending JPH0955447A (ja) 1995-08-11 1995-08-11 半導体装置

Country Status (1)

Country Link
JP (1) JPH0955447A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6201298B1 (en) 1998-04-28 2001-03-13 Nec Corporation Semiconductor device using wiring tape
KR20010046361A (ko) * 1999-11-12 2001-06-15 박종섭 솔더볼 접착용 테이프와 이를 이용한 반도체 패키지
US6355978B1 (en) 1999-07-19 2002-03-12 Mitsubishi Denki Kabushiki Kaisha Package for accommodating electronic parts, semiconductor device and method for manufacturing package
EP1019960A4 (en) * 1997-05-07 2002-03-20 Signetics Kp Co Ltd SEMICONDUCTOR PACKAGE WITH A GRID BALL ASSEMBLY AND METHOD FOR MANUFACTURING THE SAME
KR100379085B1 (ko) * 1998-10-31 2003-07-10 앰코 테크놀로지 코리아 주식회사 반도체장치의봉지방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1019960A4 (en) * 1997-05-07 2002-03-20 Signetics Kp Co Ltd SEMICONDUCTOR PACKAGE WITH A GRID BALL ASSEMBLY AND METHOD FOR MANUFACTURING THE SAME
US6201298B1 (en) 1998-04-28 2001-03-13 Nec Corporation Semiconductor device using wiring tape
KR100379085B1 (ko) * 1998-10-31 2003-07-10 앰코 테크놀로지 코리아 주식회사 반도체장치의봉지방법
US6355978B1 (en) 1999-07-19 2002-03-12 Mitsubishi Denki Kabushiki Kaisha Package for accommodating electronic parts, semiconductor device and method for manufacturing package
KR20010046361A (ko) * 1999-11-12 2001-06-15 박종섭 솔더볼 접착용 테이프와 이를 이용한 반도체 패키지

Similar Documents

Publication Publication Date Title
JPH08264956A (ja) 電気的接続構造
JPH0955447A (ja) 半導体装置
JP2803656B2 (ja) 半導体装置
JP3297959B2 (ja) 半導体装置
JPH06112395A (ja) 混成集積回路装置
JP2830221B2 (ja) ハイブリッド集積回路のマウント構造
JP2001358250A (ja) 半導体装置
JP2000183275A (ja) 半導体装置
JPH02121359A (ja) 電子部品搭載用基板
JP2652222B2 (ja) 電子部品搭載用基板
JP2953893B2 (ja) プリント基板ジャンパー配線方法及びジャンパー配線用射出成形プリント基板
JPH10150065A (ja) チップサイズパッケージ
JP2865400B2 (ja) 混成集積回路装置
JP3737093B2 (ja) 半導体装置
JPS62199022A (ja) 半導体装置の実装具
JP2872531B2 (ja) 半導体モジュール基板,及びそれを用いた半導体装置
JP3063733B2 (ja) 半導体パッケージ
JP3033541B2 (ja) Tabテープ、半導体装置及び半導体装置の製造方法
JP3205272B2 (ja) 半導体装置
JPH04111460A (ja) 混成集積回路装置
JP2000200848A (ja) 電子部品実装用回路基板及び半導体装置
JP2001319943A (ja) 半導体装置
JPH08298356A (ja) プリント配線板
JPH0685102A (ja) 半導体集積回路装置
JPH088295A (ja) 半導体実装装置およびその製造方法