JPH1167963A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH1167963A
JPH1167963A JP9229031A JP22903197A JPH1167963A JP H1167963 A JPH1167963 A JP H1167963A JP 9229031 A JP9229031 A JP 9229031A JP 22903197 A JP22903197 A JP 22903197A JP H1167963 A JPH1167963 A JP H1167963A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor
circuit board
dimensional circuit
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9229031A
Other languages
English (en)
Inventor
Toshiyuki Suzuki
俊之 鈴木
Takeshi Kano
武司 加納
Hideo Nakanishi
秀雄 中西
Isao Hirata
勲夫 平田
Takuya Nakatani
卓也 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP9229031A priority Critical patent/JPH1167963A/ja
Publication of JPH1167963A publication Critical patent/JPH1167963A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 センターパッド型の半導体であっても、容易
に信頼性の高い実装ができるものであり、さらには、狭
ピッチのアウターリードを有する一単位の半導体装置
を、位置ずれすることなく精度よく多層化することがで
きて、高信頼性で高集積度に多層化され得るまたはされ
た半導体装置の提供。 【解決手段】 少なくとも片面に凹部２を設けて、樹脂
成形による立体回路基板22を形成し、この立体回路基板
22の片面に半導体10を搭載し、この半導体10と立体回路
基板22に形成された回路パターン３とを配線接続して成
る半導体装置において、表裏いずれか一方の面に半導体
10を固着し、立体回路基板22の表面から凹部２側の裏面
に接続孔20を貫通形成し、この接続孔20を半導体10の配
線用パッドの部分に位置させ、この配線用パッドと、こ
の半導体10を固着した面と反対側の面における回路パタ
ーン３とを、接続孔20を通過させて配線接続している。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、樹脂成形によって
形成される立体回路基板（ＭＩＤ基板と称される）に半
導体を搭載し、この半導体と立体回路基板における回路
パターンとを配線接続して形成される半導体装置に関す
る。
【０００２】
【従来の技術】従来の半導体装置としては、特開平６−
１４０７３８号公報、特開平３−２９５２６６号公報ま
たは特開平６−３４２８７４号公報などに示されるよう
なものがある。
【０００３】これらの半導体装置は、いずれも、回路基
板の片面に半導体を搭載し、この回路基板の半導体を搭
載した面における回路パターンに、ワイヤーボンディン
グなどによって配線接続して形成されている。
【０００４】たとえば、特開平３−２９５２６６号公報
には、図21に示すような半導体装置が示されている。こ
の半導体装置は、平板状の回路基板40の片面に凹部２が
形成され、この凹部２に半導体10が搭載されている。そ
して、半導体10の周縁部にあるパッドから凹部２外側の
回路パターン３に配線接続されているものである。そし
て、このように形成された一単位の半導体装置を積層し
て、多層構成の半導体装置を形成しているものであり、
集積度の高い半導体装置になっている。
【０００５】また、特開平６−３４２８７４号公報に
は、図22に示すような半導体装置が示されている。この
半導体装置では、スルーホールを半断してアウターリー
ド41を形成している。このようなアウターリード41によ
って、この半導体装置の上にさらに半導体装置を積層す
るときには、上下の半導体装置の電気的接続が確実かつ
容易に行われる結果、多層構成の半導体装置を容易に形
成できるものになっている。
【０００６】
【発明が解決しようとする課題】しかしながら、上記の
従来例にあっては、以下のような不都合が起こる場合が
ある。
【０００７】すなわち、中央部に配線のパッドがあるセ
ンターパッド型の半導体を搭載しようとすると、配線を
半導体の中央部から外側に長く引き出さねばならないの
である。したがって、配線作業を行いにくく、接続信頼
性を確保するには注意深い配線作業が必要になるもので
ある。また、回路基板40を積層した高集積半導体装置と
なっているものの、場合によっては、各層の半導体装置
の配線を異ならせる必要があったり、位置ずれが発生し
やすかったり、煩雑な積層工程を取らざるを得ない場合
があったりして、実装信頼性が低いものになりやすいも
のである。
【０００８】また、スルーホールを半断してアウターリ
ード41を形成するものにあっては、切断時にスルーホー
ル部の導電層が剥がれたりしやすく、工程が複雑になる
などの問題がでてくることになる。
【０００９】本発明は、以上のような問題点を解決する
ためになされたものであり、その目的は、センターパッ
ド型の半導体であっても、容易に信頼性の高い実装がで
きるものであり、さらには、狭ピッチのアウターリード
を有する一単位の半導体装置を、位置ずれすることなく
精度よく多層化することができて、高信頼性で高集積度
に多層化され得るまたはされた半導体装置の提供にあ
る。
【００１０】
【課題を解決するための手段】上記課題を解決する請求
項１記載の発明は、少なくとも片面に凹部２を設けて、
樹脂成形による立体回路基板22を形成し、この立体回路
基板22の片面に半導体10を搭載し、この半導体10と立体
回路基板22に形成された回路パターン３とを配線接続し
て成る半導体装置において、表裏いずれか一方の面に半
導体10を固着し、立体回路基板22の表面から凹部２側の
裏面に接続孔20を貫通形成し、この接続孔20を半導体10
の配線用パッドの部分に位置させ、この配線用パッド
と、この半導体10を固着した面と反対側の面における回
路パターン３とを、接続孔20を通過させて配線接続して
成ることを特徴として構成している。
【００１１】このような半導体装置によれば、半導体10
を固着した面と反対側の面における回路パターン３と
を、半導体10の表面上にワイヤーボンディングなどの配
線を通過させるのではなく、接続孔20を通過させて、最
短距離で配線接続することができる。つまり、半導体10
の中央部に配線用パッドがある場合にあっても、この配
線用パッドと、回路パターン３とを、接続孔20を通過さ
せることによって、最短距離で接続することが可能にな
っている。
【００１２】請求項２記載の発明は、請求項１記載の発
明において、半導体10を凹部２側に設けて成ることを特
徴として構成している。
【００１３】このような半導体装置によれば、半導体10
を凹部２内に保護することができる。
【００１４】請求項３記載の発明は、請求項１または２
のいずれかに記載の発明において、少なくとも接続孔20
を含んで、この接続孔20から半導体10にかけての部分を
樹脂封止して成ることを特徴として構成している。
【００１５】このような半導体装置によれば、樹脂封止
によって配線接続部を保護することができる。
【００１６】請求項４記載の発明は、請求項３記載の発
明において、樹脂封止枠23を立体回路基板22に一体に設
けて成ることを特徴として構成している。
【００１７】このような半導体装置によれば、樹脂封止
枠23によって、一定深さに樹脂封止を容易に行うことが
できる。
【００１８】請求項５記載の発明は、請求項１記載の発
明において、半導体10と立体回路基板22との固着による
密着部およびこの密着部周囲における立体回路基板22表
面に金属膜27を形成して成ることを特徴として構成して
いる。
【００１９】このような半導体装置によれば、金属膜27
によって、半導体10が発生する熱を放出させることがで
き、また、同金属膜27によって、電磁波をシールドする
ことができる。
【００２０】請求項６記載の発明は、請求項１記載の発
明において、半導体10をインサート形成して立体回路基
板22を形成することによって、半導体10を前記立体回路
基板22に搭載してなることを特徴として構成している。
【００２１】このような半導体装置によれば、立体回路
基板22に後から半導体10を搭載する必要がなく、工程が
簡略なものになっている。
【００２２】請求項７記載の発明は、請求項１ないし６
のいずれかに記載の発明において、平板部の周囲に脚壁
24を垂設し、この脚壁24に囲まれた空間を凹部２とする
形状に立体回路基板22を形成し、この立体回路基板22を
積層して成ることを特徴として構成している。
【００２３】このような半導体装置によれば、封止樹脂
11または半導体10の部分を凹部２内に納めた状態で、立
体回路基板22を積層することができる。
【００２４】請求項８記載の発明は、請求項７記載の発
明において、立体回路基板22を積層する際に互いに嵌合
する嵌合凸部31および嵌合凹部32を、脚壁24の先端面と
平板周縁部とにそれぞれ設けて成ることを特徴として構
成している。
【００２５】このような半導体装置によれば、嵌合凸部
31と嵌合凹部32とを互いに嵌合させることによって、正
確な位置にずれることなく立体回路基板22が積層され
る。
【００２６】請求項９記載の発明は、請求項８記載の発
明において、嵌合凸部31および嵌合凹部32を、立体回路
基板22における回路パターン３のアウターリード部に形
成して成ることを特徴として構成している。
【００２７】このような半導体装置によれば、嵌合凸部
31および嵌合凹部32の嵌合によって電気的な接続が確実
になされる。
【００２８】請求項10記載の発明は、請求項７記載の発
明において、立体回路基板22の積層時に互いに重なる面
における回路パターン３のアウターリード部に接続凹部
25を設け、これらの接続凹部25の位置を積層した状態で
重ね合わされたそれぞれの面で一致させるとともに、こ
れらの接続凹部25内に導電性の接続材料26を充填して積
層して成ることを特徴として構成している。
【００２９】このような半導体装置によれば、接続材料
26によって上下の立体回路基板22を、強固に接合すると
ともに、電気的にも接続することができる。
【００３０】請求項11記載の発明は、請求項７記載の発
明において、立体回路基板22を積層する際に互いに嵌合
する嵌合凸部31および嵌合凹部32を、脚壁24外面の上部
と下部とにそれぞれ設けて成ることを特徴として構成し
ている。
【００３１】このような半導体装置によれば、嵌合凸部
31と嵌合凹部32とを互いに嵌合させることによって、正
確な位置に、ずれることなく立体回路基板22が積層され
る。
【００３２】
【発明の実施の形態】本発明の実施の形態を以下に添付
図を参照して説明する。
【００３３】図１ないし図11を参照して、この実施の形
態の一つの半導体装置を説明する。これらの図は異なる
一つの半導体装置をそれぞれ示す断面図である。
【００３４】これらの半導体装置は、少なくとも片面に
凹部２を設けて、樹脂成形による立体回路基板22を形成
し、この立体回路基板22の片面に半導体10を搭載し、こ
の半導体10と立体回路基板22に形成された回路パターン
３とを配線接続して成るものである。そして、いずれの
半導体装置においても、表裏いずれか一方の面に半導体
10を固着し、立体回路基板22の表面から凹部２側の裏面
に接続孔20を貫通形成し、この接続孔20を半導体10の配
線用パッドの部分に位置させ、この配線用パッドと、こ
の半導体10を固着した面と反対側の面における回路パタ
ーン３とを、接続孔20を通過させて配線接続して形成さ
れている。
【００３５】また、立体回路基板22は、平板部の周囲に
脚壁24を垂設し、この脚壁24に囲まれた空間を凹部２と
する形状に形成されている。また、回路パターン３は
銅、ニッケル、金の三層のめっき膜となっている。この
回路パターン３は平板部の表面、脚壁22の外側面および
凹部２の内面に形成されている。
【００３６】また、このような半導体装置は、立体回路
基板22における凹部２を下方に向けて、マザーボード１
上に回路パターン３の一部である電極をはんだ14にて接
合して取り付けられて使用される。
【００３７】以上のような半導体装置によれば、半導体
10を固着した面と反対側の面における回路パターン３と
を、半導体10の表面上にワイヤーボンディングなどの配
線を通過させるのではなく、接続孔20を通過させて、最
短距離で配線接続することができる。つまり、半導体10
の中央部に配線用パッドがある場合にあっても、この配
線用パッドと、回路パターン３とを、接続孔20を通過さ
せることによって、最短距離で接続することが可能にな
っている。したがって、半導体10の中央部に配線用パッ
ドがある場合にあっても、この配線用パッドと回路パタ
ーン３とを最短距離で接続することが可能になってい
る。このため、配線作業が容易になっているとともに、
配線接続を確実に行うことができるので、信頼性の高い
半導体装置になっている。
【００３８】以下、各図に基づいて説明する。図１の半
導体装置は、平板部の中央部に接続孔20が形成されてお
り、半導体10は凹部２の反対面に接着剤13によって固定
して設けられている。また、この半導体10としては、中
央部に配線用パッドがあるセンターパッド型のものが用
いられ、この配線用パッドの部分を接続孔20の部分に位
置させて、立体回路基板22に設けられている。そして、
この配線用パッドから凹部２側の平面部裏面側に形成さ
れてた回路パターン３に、金線ワイヤー12によるワイヤ
ーボンディングによって配線接続し、このような配線部
分を樹脂封止して保護している。また、接続孔20内の封
止樹脂11によって、半導体10はさらに強固に立体回路基
板22に固定され、保護されている。
【００３９】また、図２に示す半導体装置では、エッジ
部に配線用パッドがある半導体10を搭載している。した
がって、この場合は、周辺部の配線用パッドに配線接続
するために、平板部の周辺部に接続孔20が形成され、凹
部２内における接続孔20外側の配線パターン３に、ワイ
ヤーボンディングによって配線接続されている。
【００４０】また、図３および図４に示す半導体装置で
は、それぞれ図１または図２のものと異なり、半導体10
は凹部２内に設けられて保護されている。そして、平板
部の表面側における中央部または周辺部に形成されてた
回路パターン３に、金線ワイヤー12によるワイヤーボン
ディングによって配線接続されている。
【００４１】また、図５の半導体装置は、樹脂封止枠23
を立体回路基板22に一体に設けており、この樹脂封止枠
23によって、一定深さに樹脂封止を容易に行うことがで
きるようになっている。より具体的には、図３に示した
半導体装置において、脚壁24を上方に延設し、この延設
された部分を樹脂封止枠23としているものである。ま
た、この半導体装置では、半導体10の部分をも樹脂封止
して、しっかりと保護するようにしている。
【００４２】また、図６の半導体装置は、図３に示した
半導体装置において、半導体10の部分をも樹脂封止し
て、しっかりと保護するようにしている。
【００４３】また、図７の半導体装置は、図５に示した
半導体装置において、樹脂封止枠23を接続孔20の周囲に
近接する位置に設け、封止樹脂11の使用量を節約するよ
うにしている。さらに、この場合、半導体10側の樹脂封
止を省略している。
【００４４】また、図８の半導体装置は、図１に示した
半導体装置において、凹部２の形状を二段階に落ち込む
ような形状とするように脚壁24を形成している。つま
り、脚壁24の内側に樹脂封止枠11が一体に形成されてい
るのである。そして、落ち込んだ部分にのみ封止樹脂11
を供給するようにして、封止樹脂11の使用量を節約する
ようにしている。
【００４５】また、図９の半導体装置は、上記図８の半
導体装置おいて、樹脂封止枠11を半導体10の外周部に近
接する位置にも設けており、半導体10を保護するととも
に、封止樹脂11の使用量も節約するようにしている。
【００４６】また、図10の半導体装置は、特に、半導体
10と立体回路基板22との固着による密着部およびこの密
着部周囲における立体回路基板22表面に金属膜27を形成
している。つまり、この金属膜27によって、半導体10が
発生する熱を放出させることができ、また、同金属膜27
によって、電磁波をシールドすることができるものであ
る。したがって、この半導体装置は放熱性が向上したも
のになっており、また、半導体10自身から電磁波を放出
することがないとともに、外部からの電磁波をこの半導
体10自身が受けることがなく、耐ノイズ性に優れたもの
になっているのである。
【００４７】また、図11の半導体装置は、特に、（Ａ)
に示すように、半導体10をインサート成形することによ
って半導体10を前記立体回路基板22に搭載し、（Ｂ) に
示すように、回路パターン３を形成することによって立
体回路基板22を形成している。そして、（Ｃ) にしめす
ように、このようにして半導体10が搭載された立体回路
基板10に、金線ワイヤー12によるワイヤーボンディング
（配線接続）を行い、（Ｄ) に示すように、樹脂封止し
て半導体装置を得ている。
【００４８】つまり、立体回路基板22に後から半導体10
を搭載する必要がなくなっており、工程が簡略で製造容
易なものになっている。
【００４９】図12ないし図16を参照して、さらに異なる
半導体装置を以下に説明する。これらの図は異なる一つ
の半導体装置をそれぞれ示す断面図である。
【００５０】以上の図に示すように、これらの半導体装
置は、図１ないし図11を参照して説明したような半導体
装置を一つの単位とし、このような単位の半導体装置を
構成する立体回路基板22を積層して形成されている多層
構成のものである。
【００５１】そして、以上のような半導体装置によれ
ば、封止樹脂11または半導体10の部分を凹部２内に納め
た状態で、立体回路基板22を積層することができるので
ある。つまり、一方の立体回路基板22における脚壁24の
先端部を他方の立体回路基板22に当接させることができ
る。したがって、封止樹脂11の部分ないし半導体10の部
分を凹部２内に納めて保護した状態で、立体回路基板22
を積層することができるのである。また、積層工程にお
ける上下の立体回路基板22の位置決めや電気的な接続が
容易になるので、接続信頼性が高く、多層であって高集
積の半導体装置になっている。
【００５２】より具体的には、図12または図13に示す半
導体装置は、図１または図３に示した半導体装置をそれ
ぞれ上下に二段に積層したものである。
【００５３】また、図14または図15の半導体装置は、図
１および図３示した半導体装置を組み合わせて積層した
ものであって、図14のものは上方の立体回路基板22の凹
部２内に、両方の単位の配線部分における樹脂封止部を
納めて積層しており、図15のものでは上方の立体回路基
板22の凹部２内に、両方の単位の半導体20を納めて積層
している。
【００５４】また、図16の半導体装置は、図５に示す半
導体装置を上下二段に積層しているものである。
【００５５】図17ないし図20を参照して、さらに異なる
半導体装置を以下に説明する。これらの図はそれぞれ異
なる半導体装置を示す図であって、それぞれ積層される
単位の半導体装置を積層するための構成を説明する斜視
図または断面図である。
【００５６】図17に示す半導体装置は、上記図12ないし
図16の半導体装置において、立体回路基板22を積層する
際に互いに嵌合する嵌合凸部31および嵌合凹部32を、脚
壁24の先端面と平板周縁部とにそれぞれ設けたものを示
している。なお、この図には平板周縁部に設けられた嵌
合凸部31のみを示している。つまり、この図に表れない
脚壁24の先端面には、前記嵌合凸部31に嵌合する嵌合凹
部32が設けられている。
【００５７】このような半同装置では、嵌合凸部31と嵌
合凹部32とを互いに嵌合させることによって、正確な位
置にずれることなく立体回路基板22が積層される。した
がって、狭ピッチの回路パターン３を有する半導体装置
をも多層化することができ、高集積度で信頼性の高い半
導体装置になっている。
【００５８】また、図18は半導体装置の要部を示し、
（Ａ) は積層された状態の断面図であり、（Ｂ) は積層
する前の一方の単位の斜視図である。
【００５９】この半導体装置では、立体回路基板22の積
層時に互いに重なる面における回路パターン３のアウタ
ーリード部に接続凹部25を設けている。そして、これら
の接続凹部25の位置を積層した状態で重ね合わされたそ
れぞれの面で一致させるとともに、これらの接続凹部25
内に導電性の接続材料26を充填して積層しているのであ
る。このような接続材料26としては、はんだボールなど
を例示することができる。
【００６０】このような半導体装置によれば、接続材料
26によって上下の立体回路基板22を、強固に接合すると
ともに、電気的にも接続することができるものになって
いる。
【００６１】また、図19は半導体装置の要部を示し、
（Ａ) は積層された状態の断面図であり、（Ｂ) は積層
する前のそれぞれの単位の斜視図である。
【００６２】この半導体装置は、図12ないし図16の半導
体装置において、積層時に互いに嵌合する嵌合凸部31お
よび嵌合凹部32を、立体回路基板22における回路パター
ン３のアウターリード部に形成しているものである。
【００６３】したがって、このような半導体装置によれ
ば、嵌合凸部31および嵌合凹部32の嵌合によって、はん
だ接合することなしに、電気的な接続が確実になされる
ものになっている。
【００６４】また、図20は半導体装置の要部を示し、積
層された状態の断面図である。この半導体装置は、図12
ないし図16の半導体装置において、立体回路基板22を積
層する際に互いに嵌合する嵌合凸部31および嵌合凹部32
を、脚壁24外面の上部と下部とにおけるアウターリード
部にそれぞれ設けている。
【００６５】このような半導体装置によれば、嵌合凸部
31と嵌合凹部32とを互いに嵌合させることによって、正
確な位置に、ずれることなく立体回路基板22が積層され
るので、狭ピッチの回路パターン３を有する半導体装置
を多層化することができ、高集積度で信頼性の高い半導
体装置になっている。
【００６６】
【発明の効果】請求項１記載の発明では、回路パターン
と半導体とを接続孔を通して、最短距離でワイヤーボン
ディングなどによる配線接続することができる。したが
って、半導体の中央部に配線用パッドがある場合にあっ
ても、この配線用パッドと回路パターンとを最短距離で
接続することが可能になっている。このため、配線作業
が容易になっているとともに、この配線接続を確実に行
うことができるので、信頼性の高い接続がなされる半導
体装置になっている。
【００６７】請求項２記載の発明では、半導体を凹部内
に保護することができるので、信頼性を向上させること
ができる。
【００６８】請求項３記載の発明では、樹脂封止によっ
て配線接続部を保護することができるので、信頼性を向
上させることができる。
【００６９】請求項４記載の発明では、樹脂封止枠によ
って、一定深さに樹脂封止を容易に行うことができるの
で、製造容易で高信頼性のものになっている。
【００７０】請求項５記載の発明では、金属膜によっ
て、半導体が発生する熱を放出させることができ、半導
体装置の放熱性が向上している。また、この金属膜によ
って、電磁波をシールドすることもでき、半導体の耐ノ
イズ性が向上しているとともに、半導体からもノイズを
出すことがなくなっている。
【００７１】請求項６記載の発明では、立体回路基板に
後から半導体を搭載する必要がなく、工程が簡略なもの
になって、製造容易な半導体装置になっている。
【００７２】請求項７記載の発明では、積層した状態に
おいて、一方の立体回路基板における脚壁の先端部を他
方の立体回路基板に当接させることができる。したがっ
て、封止樹脂の部分ないし半導体の部分を凹部内に納め
て保護した状態で、立体回路基板を積層することができ
る。また、積層工程における上下の立体回路基板の位置
決めや電気的な接続が容易になるので、接続信頼性が高
い多層の半導体装置になっている。
【００７３】請求項８記載の発明では、嵌合凸部と嵌合
凹部とを互いに嵌合させることによって、正確な位置に
立体回路基板が積層されている。したがって、狭ピッチ
の回路パターンを有する半導体装置を多層化することが
でき、高集積度で信頼性の高い半導体装置になってい
る。
【００７４】請求項９記載の発明では、アウターリード
部における嵌合凸部および嵌合凹部の嵌合によって電気
的な接続が確実になされている。
【００７５】請求項10記載の発明では、接続材料によっ
て上下の立体回路基板の強固な接合がなされるととも
に、電気的な接続も確実に行われている。
【００７６】請求項11記載の発明では、嵌合凸部と嵌合
凹部とを互いに嵌合させることによって、正確な位置に
立体回路基板が積層されている。したがって、狭ピッチ
の回路パターンを有する半導体装置を多層化することが
でき、高集積度で信頼性の高い半導体装置になってい
る。
【図面の簡単な説明】
【図１】本発明の実施の形態の一つの半導体装置を示す
断面図である。
【図２】同上の異なる一つの半導体装置を示す断面図で
ある。
【図３】同上のさらに異なる一つの半導体装置を示す断
面図である。
【図４】同上のさらに異なる一つの半導体装置を示す断
面図である。
【図５】同上のさらに異なる一つの半導体装置を示す断
面図である。
【図６】同上のさらに異なる一つの半導体装置を示す断
面図である。
【図７】同上のさらに異なる一つの半導体装置を示す断
面図である。
【図８】同上のさらに異なる一つの半導体装置を示す断
面図である。
【図９】同上のさらに異なる一つの半導体装置を示す断
面図である。
【図10】同上のさらに異なる一つの半導体装置を示す断
面図である。
【図11】同上のさらに異なる一つの半導体装置を示す断
面図であり、（Ａ) 〜（Ｃ) に製造工程途中の状態を順
に示し、（Ｄ) に完成状態を示している。
【図12】同上のさらに異なる一つの半導体装置を示す断
面図である。
【図13】同上のさらに異なる一つの半導体装置を示す断
面図である。
【図14】同上のさらに異なる一つの半導体装置を示す断
面図である。
【図15】同上のさらに異なる一つの半導体装置を示す斜
視図である。
【図16】同上のさらに異なる一つの半導体装置を示す断
面図である。
【図17】同上のさらに異なる一つの半導体装置を示す斜
視図である。
【図18】同上のさらに異なる一つの半導体装置を示し、
（Ａ) に要部の断面図を、（Ｂ) に要部の斜視図を示し
ている。
【図19】同上のさらに異なる一つの半導体装置を示し、
（Ａ) に要部の断面図を、（Ｂ) に要部の斜視図を示し
ている。
【図20】同上のさらに異なる一つの半導体装置を示して
いる。
【図21】従来例を示す断面図である。
【図22】従来例を示す斜視図である。
【符号の説明】
１ マザーボード ２ 凹部 ３ 回路パターン 10 半導体 11 封止樹脂 12 金線ワイヤー 13 接着剤 14 はんだ 20 接続孔 22 立体回路基板 23 樹脂封止枠 24 脚壁 25 接続凹部 26 接続材料 27 金属膜 31 嵌合凸部 32 嵌合凹部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 25/11 (72)発明者 平田 勲夫 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 中谷 卓也 大阪府門真市大字門真1048番地松下電工株 式会社内

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも片面に凹部を設けて、樹脂成
    形による立体回路基板を形成し、この立体回路基板の片
    面に半導体を搭載し、この半導体と立体回路基板に形成
    された回路パターンとを配線接続して成る半導体装置に
    おいて、表裏いずれか一方の面に半導体を固着し、立体
    回路基板の表面から凹部側の裏面に接続孔を貫通形成
    し、この接続孔を半導体の配線用パッドの部分に位置さ
    せ、この配線用パッドと、この半導体を固着した面と反
    対側の面における回路パターンとを、接続孔を通過させ
    て配線接続して成ることを特徴とする半導体装置。
  2. 【請求項２】 半導体を凹部側に設けて成ることを特徴
    とする請求項１記載の半導体装置。
  3. 【請求項３】 少なくとも接続孔を含んで、この接続孔
    から半導体にかけての部分を樹脂封止して成ることを特
    徴とする請求項１または２のいずれかに記載の半導体装
    置。
  4. 【請求項４】 樹脂封止枠を立体回路基板に一体に設け
    て成ることを特徴とする請求項３記載の半導体装置。
  5. 【請求項５】 半導体と立体回路基板との固着による密
    着部およびこの密着部周囲における立体回路基板表面に
    金属膜を形成して成ることを特徴とする請求項１記載の
    半導体装置。
  6. 【請求項６】 半導体をインサート形成して立体回路基
    板を形成することによって、半導体を前記立体回路基板
    に搭載してなることを特徴とする請求項１記載の半導体
    装置。
  7. 【請求項７】 平板の周囲に脚壁を垂設し、この脚壁に
    囲まれた空間を凹部とする形状に立体回路基板を形成
    し、この立体回路基板を積層して成ることを特徴とする
    請求項１ないし６のいずれかに記載の半導体装置。
  8. 【請求項８】 立体回路基板を積層する際に互いに嵌合
    する嵌合凸部および嵌合凹部を、脚壁の端面と平板周縁
    部とにそれぞれ設けて成ることを特徴とする請求項７記
    載の半導体装置。
  9. 【請求項９】 嵌合凸部および嵌合凹部を、立体回路基
    板におけるアウターリード部に形成して成ることを特徴
    とする請求項８記載の半導体装置。
  10. 【請求項10】 立体回路基板の積層時に互いに重なる面
    におけるアウターリード部に接続凹部を設け、これらの
    接続凹部の位置を積層した状態で重ね合わされたそれぞ
    れの面で一致させるとともに、これらの接続凹部内に導
    電性の接続材料を充填して積層して成ることを特徴とす
    る請求項７記載の半導体装置。
  11. 【請求項11】 立体回路基板を積層する際に互いに嵌合
    する嵌合凸部および嵌合凹部を、脚壁の上部と下部とに
    それぞれ設けて成ることを特徴とする請求項７に記載の
    半導体装置。
JP9229031A 1997-08-26 1997-08-26 半導体装置 Pending JPH1167963A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9229031A JPH1167963A (ja) 1997-08-26 1997-08-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9229031A JPH1167963A (ja) 1997-08-26 1997-08-26 半導体装置

Publications (1)

Publication Number Publication Date
JPH1167963A true JPH1167963A (ja) 1999-03-09

Family

ID=16885670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9229031A Pending JPH1167963A (ja) 1997-08-26 1997-08-26 半導体装置

Country Status (1)

Country Link
JP (1) JPH1167963A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007214583A (ja) * 1999-07-22 2007-08-23 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
US7613010B2 (en) 2004-02-02 2009-11-03 Panasonic Corporation Stereoscopic electronic circuit device, and relay board and relay frame used therein
JP2010521818A (ja) * 2007-03-12 2010-06-24 マイクロン テクノロジー， インク． 半導体デバイスパッケージ化装置、パッケージ化された半導体部品、半導体デバイスパッケージ化装置の製造方法、及び半導体部品の製造方法
US8368230B2 (en) 2009-08-20 2013-02-05 Fujitsu Limited Electronic part and method of manufacturing the same
US8546187B2 (en) 2009-08-20 2013-10-01 Fujitsu Limited Electronic part and method of manufacturing the same
JP2016051710A (ja) * 2014-08-28 2016-04-11 京セラ株式会社 配線基板、電子装置および積層型電子装置
CN111373517A (zh) * 2018-03-01 2020-07-03 新电元工业株式会社 半导体装置
CN112687631A (zh) * 2020-12-25 2021-04-20 杭州耀芯科技有限公司 一种sip封装的装置及制备方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007214583A (ja) * 1999-07-22 2007-08-23 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP4562006B2 (ja) * 1999-07-22 2010-10-13 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US7613010B2 (en) 2004-02-02 2009-11-03 Panasonic Corporation Stereoscopic electronic circuit device, and relay board and relay frame used therein
JP2010521818A (ja) * 2007-03-12 2010-06-24 マイクロン テクノロジー， インク． 半導体デバイスパッケージ化装置、パッケージ化された半導体部品、半導体デバイスパッケージ化装置の製造方法、及び半導体部品の製造方法
US8368230B2 (en) 2009-08-20 2013-02-05 Fujitsu Limited Electronic part and method of manufacturing the same
US8546187B2 (en) 2009-08-20 2013-10-01 Fujitsu Limited Electronic part and method of manufacturing the same
JP2016051710A (ja) * 2014-08-28 2016-04-11 京セラ株式会社 配線基板、電子装置および積層型電子装置
CN111373517A (zh) * 2018-03-01 2020-07-03 新电元工业株式会社 半导体装置
CN111373517B (zh) * 2018-03-01 2024-03-19 新电元工业株式会社 半导体装置
CN112687631A (zh) * 2020-12-25 2021-04-20 杭州耀芯科技有限公司 一种sip封装的装置及制备方法
CN112687631B (zh) * 2020-12-25 2024-04-26 杭州耀芯科技有限公司 一种sip封装的装置及制备方法

Similar Documents

Publication Publication Date Title
JP4178880B2 (ja) モジュール部品
JP2002510148A (ja) 複数の基板層と少なくとも１つの半導体チップを有する半導体構成素子及び当該半導体構成素子を製造する方法
KR100602847B1 (ko) 방열판이 장착된 인쇄회로기판과 이 회로기판을 이용한발광다이오드 패캐지 및 그 제조방법
JP2784522B2 (ja) 電子部品搭載用基板及びその製造法
JPH1167963A (ja) 半導体装置
JP2000068322A (ja) 半導体装置及びその製造方法
JP2000261152A (ja) プリント配線組立体
JP2620611B2 (ja) 電子部品搭載用基板
JP2784524B2 (ja) 多層電子部品搭載用基板及びその製造法
JP4527292B2 (ja) 半導体パワーモジュール
JPH1187984A (ja) 実装回路装置
JP2524482B2 (ja) Ｑｆｐ構造半導体装置
JP2612468B2 (ja) 電子部品搭載用基板
JP7483595B2 (ja) 配線基板、電子装置及び配線基板の製造方法
JP3065422B2 (ja) プラスチックピングリッドアレイ型パッケージ及びその製造方法
JPH1092968A (ja) 半導体ベアチップ実装基板
JP4122560B2 (ja) 半導体装置及び半導体装置の実装構造
JP2970075B2 (ja) チップキャリヤ
JP3797044B2 (ja) Ｔａｂテープ及びそれを用いた半導体装置
JP4166097B2 (ja) 混成集積回路装置
JP2000252414A (ja) 半導体装置
JP2715957B2 (ja) 混成集積回路装置
JP3796773B2 (ja) 電子部品搭載用の多層基板
JP4655300B2 (ja) リードフレーム
JP2711375B2 (ja) リードフレームを有する電子部品搭載用基板