JPH06283627A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH06283627A
JPH06283627A JP6717293A JP6717293A JPH06283627A JP H06283627 A JPH06283627 A JP H06283627A JP 6717293 A JP6717293 A JP 6717293A JP 6717293 A JP6717293 A JP 6717293A JP H06283627 A JPH06283627 A JP H06283627A
Authority
JP
Japan
Prior art keywords
lead frame
semiconductor device
envelope
molding
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6717293A
Other languages
English (en)
Other versions
JP3157947B2 (ja
Inventor
Shinichi Takayama
晋一 高山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP06717293A priority Critical patent/JP3157947B2/ja
Publication of JPH06283627A publication Critical patent/JPH06283627A/ja
Application granted granted Critical
Publication of JP3157947B2 publication Critical patent/JP3157947B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 取扱いに手間がかからず効率よく検査等が行
える半導体装置及びその製造方法を提供する。 【構成】 外囲器12の成形時に、相対する側壁14に
それぞれフープ状のリードフレーム20のブリッジ部2
2に掛止するための段差19を設けるようにし、段差1
9がリードフレーム20のブリッジ部22に掛止された
状態で外囲器12の成形後の工程を実行する。このた
め、外囲器12が小形のものでも、また全てのリード1
5,16,17を切り離した状態でも確実に保持される
ことになり、製造の最終の工程に至るまでリードフレー
ム20に半導体装置11を取り付けたままの状態で取り
扱うことができ、手間がかからず効率よく各工程が実行
できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、合成樹脂製の外囲器を
有する半導体装置及びその製造方法に関する。
【0002】
【従来の技術】従来、各種の小形機器に用いられる半導
体装置、あるいはハイブリットICの能動素子として用
いられている半導体装置等は、それらの小形化、高機能
化などに伴い小形化され、回路基板への高密度面実装が
行われるようになっている。
【0003】以下、従来の合成樹脂製の外囲器を有する
小形化した半導体装置及びその製造方法を、図8乃至図
11を参照して説明する。図8は斜視図であり、図9は
成形途中の状態を示す断面図であり、図10は成形後の
状態を示す平面図であり、図11はリード切断後の状態
を示す図で、図11(a)は平面図であり、図11
(b)は図11(a)のA−A矢視方向の断面図であ
る。
【0004】図において、1は合成樹脂製の外囲器2に
内装されたトランジスタチップであり、外囲器2は、幅
が約2.9mm、奥行きが約1.5mm、高さが約1.
1mmの寸法を有する直方体であり、外囲器2の外面か
らは、幅が約0.4mmの寸法を有するエミッタ、ベー
ス、コレクタの各リード3,4,5が所定形状に成形さ
れて延出している。
【0005】このような半導体装置の概略の製造方法
は、次の通りである。
【0006】先ず、フープ状の金属板を、長尺方向に所
定ピッチで半導体装置形成領域6が設けられるようにプ
レス加工によって打ち抜き、フープ状のリードフレーム
7を形成する。
【0007】形成されたリードフレーム7へのトランジ
スタチップ1のダイボンディングを行い、さらにトラン
ンジスタチップ1のエミッタ、ベース、コレクタと対応
する各リード3,4,5とのワイヤボンディングを行
う。
【0008】ボンディングが終了したリードフレーム7
を成形型(上型8、下型9)にセッティングし、外囲器
2の成形を行う。これによってトランジスタチップ1が
内装された外囲器2を有するフープ状のリードフレーム
7が形成される。
【0009】続いて、各リード3,4のリードフレーム
7からの切り離しと、曲げ加工を行う。この時、コレク
タのリード5だけはリードフレーム7から切り離さず接
続したままの状態にし、またフープ状のリードフレーム
7は約30cmの長さに切り分けられる。
【0010】そして、約30cmの長さのリードフレー
ム7毎に、その半導体装置形成領域6に形成された半導
体装置は、複数設けられた各特性テストポジションに順
次移送されて1つ1つ電気的な特性の検査が行われる。
検査終了後にコレクタのリード5の切断と、曲げ加工が
行われ、リードフレーム7から各半導体装置は切り離さ
れる。
【0011】このように、半導体装置は小さくて取り扱
い難いため、半導体装置が完成するまではリードフレー
ム7に取り付けたままの取扱いが行われる。
【0012】しかしながら上記の従来技術においては、
外囲器2の成形後は、成形時の外囲器2の外面型合わせ
部分にできるばり等と、細い各リード3,4,5によっ
てリードフレーム7に繋がっている状態のため、半導体
装置のリードフレーム7の面に直交する方向に位置ずれ
が生じ易く、各リード3,4,5の曲げ加工等での精度
を上げるのが難しいものとなっている。
【0013】さらに、各リード3,4,5の曲げ加工が
行われた後は、半導体装置はコレクタのリード5だけで
リードフレーム7に取り付けられている状態となる。こ
のためリードフレーム7に対し半導体装置はより動き易
くなり、コレクタのリード5に繰返しの曲げ力が加わる
と半導体装置が脱落してしまう虞がある。
【0014】また、脱落しなくとも位置ずれがあると各
特性テストポジションで検査を行う際には、そのセッテ
ィングが非常に行い難いものとなる。そしてコレクタの
リード5によってリードフレーム7に複数の半導体装置
が接続された状態では検査できない半導体装置個々の特
性検査項目については、半導体装置1つ1つを切り離し
て検査しなくてはならず、非常に手間のかかるものであ
った。
【0015】一方、複数設けられた特性テストポジショ
ンで検査を行う場合、各特性テストポジション毎に1つ
の半導体装置の特性しか検査できないため、検査能率を
上げるために、並行して異なる特性が検査できるようリ
ードフレーム7は所定長さに切り分けられて検査され
る。しかし、これでは1つの特性テストポジション毎
に、切り分けられたリードフレーム7の着脱を行わなけ
ればならず、手間がかかると共に各特性テストポジショ
ン間に必然的に距離を必要とし、特性テストポジション
全体が大きくなってしまう。
【0016】
【発明が解決しようとする課題】上記のような半導体装
置がリード1本で繋がっているリードフレームを所定の
長さに切り分け、切り分けられた状態で半導体装置の特
性を検査するに際して半導体装置個々の取扱いに手間が
かかり、また特性テストポジション全体が大きくなって
しまう等の状況に鑑みて本発明はなされたもので、その
目的とするところは取扱いに手間がかからず効率よく検
査等が行えると共に、特性テストポジション全体が小さ
くてすむ半導体装置及びその製造方法を提供することに
ある。
【0017】
【課題を解決するための手段】本発明の半導体装置及び
その製造方法は、フープ状のリードフレームの一面を型
合せ面とするようにして成形した合成樹脂製の外囲器に
より半導体チップを封止して形成される半導体装置にお
いて、外囲器は、相対する側面にそれぞれリードフレー
ムへの掛止部が設けられていることを特徴とするもので
あり、また、外囲器が略直方体であって、リードフレー
ムの幅方向の側面に掛止部が設けられ、該掛止部が型合
せ面の位置に形成された0.025mm〜0.1mmの
段差を備えてなるものであることを特徴とするものであ
り、さらに、フープ状のリードフレームに複数の半導体
チップを該リードフレームの長手方向に定間隔で配着
し、半導体チップをそれぞれ外囲器を合成樹脂で成形す
ることにより封止し、成形後リードフレームからリード
を切り離すようにして複数の半導体装置を連続的に形成
する半導体装置の製造方法において、外囲器の成形時
に、該外囲器を側面の掛止部でリードフレームに掛止す
るように成形し、成形後の工程を掛止部がリードフレー
ムに掛止された状態で実行するようにしたことを特徴と
する方法であり、さらにまた、外囲器の掛止部をリード
フレームに掛止し、該リードフレームから全リードを切
り離した状態で、半導体装置の電気的特性の検査を実行
するようにしたことを特徴とする方法である。
【0018】
【作用】上記のように構成された半導体装置及びその製
造方法は、外囲器の成形時に、相対する側面にそれぞれ
リードフレームへの掛止部を設けるようにし、かつ掛止
部がリードフレームに掛止された状態で成形後の工程を
実行するようにしている。このため、外囲器が小形のも
のでも確実に保持されることになり、製造の最終の工程
に至るまでフープ状のリードフレームに半導体装置を取
り付けたままの状態で取り扱うことができ、各工程を実
行する上でも手間がかからず効率よく行える。また、リ
ードフレームから全てのリードを切り離した状態で個々
の半導体装置が保持されるので、異なる内容の特性検査
においても同一リードフレーム内の半導体装置に対し、
検査が並行して実施でき、検査を行う各特性テストポジ
ションを分離して設ける必要もないので、特性テストポ
ジション全体を小さくすることができる。
【0019】
【実施例】以下、本発明の実施例を図面を参照して説明
する。各実施例は合成樹脂製の外囲器を有する小形化し
た半導体装置と、その製造方法である。
【0020】先ず、第1の実施例を図1乃至図5により
説明する。図1は半導体装置の斜視図であり、図2は成
形途中の状態を示す断面図であり、図3は成形後の状態
を示す平面図であり、図4はリード切断後の状態を示す
図で、図4(a)は平面図であり、図4(b)は図4
(a)のB−B矢視方向の断面図であり、図5は図4
(a)のC−C矢視方向の断面図である。
【0021】図において、半導体装置11は、例えばエ
ポキシ樹脂等の合成樹脂製の外囲器12に、トランジス
タチップ13を内装して構成されている。外囲器12の
形状は、最大幅が2.9mm、奥行きが1.5mm、高
さが1.1mmの寸法を有する略直方体であって、一方
の相対する長手の側壁14外面からは、幅が0.4mm
の寸法を有するエミッタ、ベース、コレクタの各リード
15,16,17が所定形状に成形されて延出してい
る。
【0022】すなわち、各リード15,16,17は、
外囲器12からの延出部分で下方側に折曲げられ、さら
に実装時に接合される先端部分が外方側に折曲げられた
略L字状の所定形状に成形されている。
【0023】また、外囲器12は、詳細には各リード1
5,16,17の延出部分の上面より上方側では幅が
2.9mm、奥行きが1.5mmに形成され、各リード
15,16,17の上面より下方側では幅が2.85m
m、奥行きが1.5mmに形成されている。このため相
対する他方の側壁18にはそれぞれ0.025mmの段
差19が形成される。
【0024】そして、上述の半導体装置11の製造は次
のようにして行われる。
【0025】すなわち、フープ状の金属板が、長尺方向
に所定のパターンが所定ピッチで形成されるようにプレ
ス加工によって打ち抜かれ、フープ状のリードフレーム
20が作成される。これによってフープ状のリードフレ
ーム20には、半導体装置形成領域21が、隣接するも
のとの間にブリッジ部22が介在するようにして長尺方
向に連続して多数設けられる。なおフープ状のリードフ
レーム20には、これを製造工程や検査工程で各装置等
に送給するための図示しないスプロケット孔が形成され
ている。
【0026】続いて、フープ状のリードフレーム20の
各半導体装置形成領域21の所定の部位にトランジスタ
チップ13のダイボンディングが行われる。さらにトラ
ンジスタチップ13のエミッタ、ベース、コレクタと対
応するリードフレーム20の各リード部23,24,2
5とのワイヤボンディングが行われる。
【0027】各ボンディングが終了した後、図2に示す
ようにリードフレーム20を成形型26にセッティング
し、エポキシ系樹脂による半導体装置11の外囲器12
の射出成形を行う。成形型26は上下方向に分割される
もので、上型27が固定型、下型28が可動型となって
いる。なお成形型26の外囲器12の形状に合せた彫込
み部は、上型27より下型28の方がリードフレーム2
0の長手方向の開口寸法が、上型27より下型28の方
が0.05mmだけ大きなものとなっている。
【0028】射出成形を行った後、下型28を移動させ
て成形型26を分割し、次いで上型27を上下反転さ
せ、上型27から外囲器12を、リードフレーム20を
上方向に持ち上げるようにして離型させる。これによっ
て図3に示すように、トランンジスタチップ13が内装
された外囲器12を有するフープ状のリードフレーム2
0が形成される。このとき外囲器12とリードフレーム
20とは、掛止部として外囲器12の側壁18に形成さ
れた片側0.025mmの段差19とリードフレーム2
0のブリッジ部22と、さらには外囲器12の外面に生
じるばり等によって相対的な位置ずれが制約される。
【0029】続いて、各リード部23,24,25を外
囲器12からの延出長が所定長さとなる部分で切断し、
これらを曲げ加工して所定形状の各リード15,16,
17を形成する。このようにして図4及び図5に示すよ
うに、外囲器12がリードフレーム20に、主に掛止部
として設けられた側壁18の段差19をブリッジ部22
に上側から引っ掛けるようにして保持され、半導体装置
形成領域21にそれぞれ半導体装置11を有するフープ
状のリードフレーム20が形成される。
【0030】そして、リードフレーム20を図示しない
検査装置に長尺方向に送り込むことによって、半導体装
置形成領域21に保持されている半導体装置11が、検
査装置に設けられた各特性テストポジションに順次移送
される。各特性テストポジションでは、半導体装置11
の各リード15,16,17が全てリードフレーム20
から切り離されているために、半導体装置11の1つ1
つについて電気的な特性の検査が独立に行われ、これが
リードフレーム20に保持された半導体装置11につい
て連続した行われる。
【0031】このように、半導体装置11は小さくて取
り扱い難いため、半導体装置11が完成するまではフー
プ状のリードフレーム20に取り付けたままの状態で取
り扱われる。そして最終的に検査が終了した時点で、掛
止部の段差19によって引っ掛っている外囲器12をリ
ードフレーム20から外すことで、半導体装置31は分
離される。
【0032】上述の通り、本実施例では外囲器12の成
形後において、外囲器12の側壁18の段差19をブリ
ッジ部22に上側から掛止させているので、半導体装置
11のリードフレーム20の面に直交する方向への位置
ずれが生じ難く、各リード部23,24,25等の各加
工の精度を高く維持することができる。
【0033】また、各リード部23,24,25が切断
され、半導体装置11の各リード15,16,17がリ
ードフレーム20から切り離されていても、切り離し前
と同様に、外囲器12の側壁18の段差19をブリッジ
部22に上側から掛止させているので、半導体装置11
がリードフレーム20から脱落するようなことがない。
そのためリードフレーム20と共に半導体装置11を検
査装置に送給し、各特性テストポジションで検査を行う
場合にも、位置ずれがなく円滑にセッティングが行え
る。
【0034】さらに、半導体装置11が各リード15,
16,17が全てリードフレーム20から切り離された
状態で保持されているために、半導体装置11の電気的
特性の検査を行う場合にも、リードフレーム20を所定
の長さに切り分け、これら切り分けられたものを検査装
置に着脱させたり、また1つ1つ分離させた半導体装置
11を検査する必要もなく、手間がかからない。
【0035】このように、半導体装置11の検査がリー
ドフレーム20の送りもトラブルなく円滑に行え、検査
効率も向上する。
【0036】一方、リードフレーム20を所定の長さに
切り分ける必要がないため、検査工程の各特性テストポ
ジションを、それぞれ独立した検査装置として距離をお
いて設ける必要もなく、1つの検査装置としてまとめて
構成することができ、検査装置の小形化及び検査工程が
占有する容積を少なくすることができる。
【0037】また、半導体装置11の製造工程の初めか
ら検査終了までリードフレーム20を連続したものとし
て構成でき、各工程でのセッティングがなくなり製造工
程全体を簡潔なものとすることができる。
【0038】次に、第2の実施例を図6及び図7により
説明する。図6は半導体装置の斜視図であり、図7は成
形途中の状態を示す断面図である。
【0039】図において、半導体装置31の外囲器32
は、例えばエポキシ樹脂等の合成樹脂で形成され、その
形状は略直方体をなしている。外囲器32の寸法は、高
さが1.1mmで、側壁14外面から延出するエミッ
タ、ベース、コレクタの各リード15,16,17の延
出部分の上面より上方側では幅が2.9mm、奥行きが
1.5mmに形成されている。
【0040】また、外囲器32は、各リード15,1
6,17の上面より下方側で幅が2.85mm、奥行き
が1.5mmに形成され、側壁18には掛止部としてそ
れぞれ0.025mmの段差19が形成され、さらに段
差19よりも各リード15,16,17の板厚分の0.
16mmだけ下方側に平行して、高さが0.025mm
で断面形状が三角形の突出部33が形成されている。な
お突出部33は製造工程の途中において、半導体装置3
1をリードフレーム20から外す際に、少なくとも一部
が破砕され、除去される。
【0041】そして、上述の半導体装置31の製造は次
のようにして行われる。
【0042】すなわち、フープ状のリードフレーム20
にトランジスタチップ13のダイボンディング及び、ト
ランジスタチップ13のエミッタ、ベース、コレクタと
対応する各リード部23,24,25とのワイヤボンデ
ィングが行われる。
【0043】各ボンディングが終了した後、図7に示す
ようにリードフレーム20を成形型34にセッティング
して外囲器32の射出成形を行う。成形型34は上下方
向に分割され上型35が固定型、下型36が可動型とな
っている。なお成形型34の外囲器32の形状に合せた
彫込み部は、リードフレーム20の長手方向の開口寸法
が、上型35より下型36の方が0.05mmだけ大き
なものとなっている。さらに上型35は彫込み部の側壁
18に相当する側の開口縁37に面とり加工が行われて
いる。
【0044】射出成形を行った後、下型36を移動させ
て成形型34を分割し、次いで上型35を上下反転さ
せ、上型35から外囲器32を、リードフレーム20を
上方向に持ち上げるようにして離型させる。これによっ
て外囲器32を有するフープ状のリードフレーム20が
形成される。このとき外囲器32とリードフレーム20
とは、外囲器32の側壁18に形成された片側0.02
5mmの段差19と、上型35の開口縁37の面とりに
よって形成された突出部33とでリードフレーム20の
ブリッジ部22を挟持する関係にあり、これによって相
対的な位置ずれが制約される。
【0045】続いて、第1の実施例と同様に、リードフ
レーム20から各リード15,16,17が切り離され
所定形状に曲げ加工され、外囲器32がリードフレーム
20に、掛止部の段差19と突出部33とでブリッジ部
22を挟持することによって保持され、それぞれの半導
体装置形成領域21に半導体装置31を有するフープ状
のリードフレーム20が形成される。
【0046】そして、リードフレーム20を図示しない
検査装置に長尺方向に送り込むことによって、半導体装
置形成領域21に保持されている半導体装置31が、検
査装置に設けられた各特性テストポジションに順次移送
される。各特性テストポジションでは、半導体装置31
の各リード15,16,17が全てリードフレーム20
から切り離されているために、半導体装置31の1つ1
つについて電気的な特性の検査が独立に行われ、これが
リードフレーム20に保持された半導体装置31につい
て連続した行われる。
【0047】このように、半導体装置31は小さくて取
り扱い難いため、半導体装置31が完成するまではフー
プ状のリードフレーム20に取り付けたままの状態で取
り扱われる。そして最終的に検査が終了した時点で、外
囲器32の側壁18の突出部33を破砕するようにして
リードフレーム20を外し、半導体装置31は分離され
る。
【0048】上述の通り本実施例では、第1の実施例と
同様の作用、効果が得られると共に、側壁18に掛止部
として段差19と突出部33を設けているので、より確
実に半導体装置31がリードフレーム20に保持された
状態で取り扱うことができる。
【0049】尚、上記の各実施例においては、略直方体
で寸法を同じくする外囲器12,32で説明したが、こ
れらと同形状、同寸法のものに限るものではなく、ま
た、側壁14外面から延出する各リード15,16,1
7の延出部分の上面より上方側では、外囲器12,32
の幅が2.9mmと、下方側の2.85mmより0.0
5mm大きく、側壁18に0.025mmの段差19を
設けられるようにしているが、これらの寸法は半導体装
置11,31の外観や製造工程での扱い易さ等から、例
えば上方側と下方側とで幅寸法の差を0.05mm〜
0.2mmの範囲に定め側壁18の段差19を0.02
5mm〜0.1mmの範囲にするなどしてもよい。さら
に半導体装置11,31としてトランジスタチップ13
を内装するものについて説明したが、集積回路など他の
チップを内装する場合においても適用できる等、要旨を
逸脱しない範囲内で本発明は適宜変更して実施し得るも
のである。
【0050】
【発明の効果】以上の説明から明らかなように本発明
は、外囲器の成形時に、相対する側面にそれぞれリード
フレームへの掛止部を設けるようにし、かつ掛止部をリ
ードフレームに掛止した状態で成形後の工程を実行する
ように構成したことにより、取扱いに手間がかからず効
率よく検査等が行えると共に、特性テストポジション全
体が小さくできる等の効果を奏する。
【図面の簡単な説明】
【図1】本発明の第1の実施例を示す斜視図である。
【図2】同上における成形途中の状態を示す断面図であ
る。
【図3】同上における成形後の状態を示す平面図であ
る。
【図4】同上におけるリード切断後の状態を示す図で、
図4(a)は平面図であり、図4(b)は図4(a)の
B−B矢視方向の断面図である。
【図5】図4(a)のC−C矢視方向の断面図である。
【図6】本発明の第2の実施例を示す斜視図である。
【図7】同上における成形途中の状態を示す断面図であ
る。
【図8】従来例を示す斜視図である。
【図9】同上における成形途中の状態を示す断面図であ
る。
【図10】同上における成形後の状態を示す平面図であ
る。
【図11】同上におけるリード切断後の状態を示す図
で、図11(a)は平面図であり、図11(b)は図1
1(a)のA−A矢視方向の断面図である。
【符号の説明】
11…半導体装置 12…外囲器 13…半導体チップ 15,16,17…リード 18…側壁 19…段差 20…リードフレーム 22…ブリッジ部

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 フープ状のリードフレームの一面を型合
    せ面とするようにして成形した合成樹脂製の外囲器によ
    り半導体チップを封止して形成される半導体装置におい
    て、前記外囲器は、相対する側面にそれぞれ前記リード
    フレームへの掛止部が設けられていることを特徴とする
    半導体装置。
  2. 【請求項2】 外囲器が略直方体であって、リードフレ
    ームの幅方向の側面に掛止部が設けられ、該掛止部が型
    合せ面の位置に形成された0.025mm〜0.1mm
    の段差を備えてなるものであることを特徴とする請求項
    1記載の半導体装置。
  3. 【請求項3】 フープ状のリードフレームに複数の半導
    体チップを該リードフレームの長手方向に定間隔で配着
    し、前記半導体チップをそれぞれ外囲器を合成樹脂で成
    形することにより封止し、成形後前記リードフレームか
    らリードを切り離すようにして複数の半導体装置を連続
    的に形成する半導体装置の製造方法において、前記外囲
    器の成形時に、該外囲器を側面の掛止部で前記リードフ
    レームに掛止するように成形し、成形後の工程を前記掛
    止部が前記リードフレームに掛止された状態で実行する
    ようにしたことを特徴とする半導体装置の製造方法。
  4. 【請求項4】 外囲器の掛止部をリードフレームに掛止
    し、該リードフレームから全リードを切り離した状態
    で、半導体装置の電気的特性の検査を実行するようにし
    たことを特徴とする請求項3記載の半導体装置の製造方
    法。
JP06717293A 1993-03-26 1993-03-26 半導体装置及びその製造方法 Expired - Fee Related JP3157947B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06717293A JP3157947B2 (ja) 1993-03-26 1993-03-26 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06717293A JP3157947B2 (ja) 1993-03-26 1993-03-26 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH06283627A true JPH06283627A (ja) 1994-10-07
JP3157947B2 JP3157947B2 (ja) 2001-04-23

Family

ID=13337216

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06717293A Expired - Fee Related JP3157947B2 (ja) 1993-03-26 1993-03-26 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP3157947B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5115321A (en) * 1987-01-06 1992-05-19 Minolta Camera Kabushiki Kaisha Image sensing system
EP1329952A2 (de) 2002-01-21 2003-07-23 W.C. Heraeus GmbH & Co. KG Verfahren zum Fixieren von Chipträgern
WO2013127420A1 (de) * 2012-02-29 2013-09-06 Heraeus Materials Technology Gmbh & Co. Kg Substrat mit vergrösserter chipinsel

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5115321A (en) * 1987-01-06 1992-05-19 Minolta Camera Kabushiki Kaisha Image sensing system
EP1329952A2 (de) 2002-01-21 2003-07-23 W.C. Heraeus GmbH & Co. KG Verfahren zum Fixieren von Chipträgern
EP1329952A3 (de) * 2002-01-21 2009-03-04 W.C. Heraeus GmbH Verfahren zum Fixieren von Chipträgern
WO2013127420A1 (de) * 2012-02-29 2013-09-06 Heraeus Materials Technology Gmbh & Co. Kg Substrat mit vergrösserter chipinsel
CN104254916A (zh) * 2012-02-29 2014-12-31 赫罗伊斯材料技术有限两合公司 具有增大的芯片岛状物的衬底
TWI569393B (zh) * 2012-02-29 2017-02-01 赫里斯材料技術公司 具有擴大的晶片島狀區之基板

Also Published As

Publication number Publication date
JP3157947B2 (ja) 2001-04-23

Similar Documents

Publication Publication Date Title
KR100927319B1 (ko) 스탬핑된 리드프레임 및 그 제조 방법
US7247931B2 (en) Semiconductor package and leadframe therefor having angled corners
US20070001276A1 (en) Semiconductor device and portable apparatus and electronic apparatus comprising the same
US20140327122A1 (en) Micro lead frame structure having reinforcing portions and method
US9673122B2 (en) Micro lead frame structure having reinforcing portions and method
JPH06283627A (ja) 半導体装置及びその製造方法
US11569152B2 (en) Electronic device with lead pitch gap
JP2617218B2 (ja) 半導体部品の製造方法及びその製造方法に使用するリードフレーム
JPS61135145A (ja) リ−ドフレ−ム
JPH05102364A (ja) 電子部品用リードフレームの製造方法
US20230411265A1 (en) Split semiconductor package
JP2503360Y2 (ja) 樹脂封止型半導体集積回路装置
US20240105537A1 (en) Mold, lead frame, method, and electronic device with exposed die pad packaging
JPS6231496B2 (ja)
JPH0228963A (ja) 半導体の切断整形金型
JPS60164345A (ja) リ−ドフレ−ムの製造方法
KR101660442B1 (ko) 반도체 패키지 제조용 리드프레임 및 이의 제조 방법
JPH07169895A (ja) リードフレーム及びその製造方法
JPS603783B2 (ja) 共通リードフレームから小リード数のリードフレームを製造する方法
JPH1012802A (ja) リードフレーム及びそれを用いた半導体装置
JPH0357254A (ja) 半導体用リードフレーム
JPH08298306A (ja) 半導体装置およびその製造に用いるリードフレームならびにリードフレームの製造方法
JPS6347272B2 (ja)
JPH02266550A (ja) 面実装形icパッケージ
JPH02230760A (ja) 半導体部品の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20080209

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20090209

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100209

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100209

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20110209

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20120209

LAPS Cancellation because of no payment of annual fees