JPH06267961A - 金属配線の形成方法 - Google Patents
金属配線の形成方法Info
- Publication number
- JPH06267961A JPH06267961A JP5281293A JP5281293A JPH06267961A JP H06267961 A JPH06267961 A JP H06267961A JP 5281293 A JP5281293 A JP 5281293A JP 5281293 A JP5281293 A JP 5281293A JP H06267961 A JPH06267961 A JP H06267961A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- underlying
- resist
- plating
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】Ａｕメッキ層を含む金属配線層の形成方法にお
いて、金属配線の高抵抗化を防止することができる金属
配線の形成方法を提供することを目的とする。 【構成】半導体基板１０上のＡｕＧｅ／Ｎｉ／Ａｕ電極
１２及びＷＳｉ電極１４に接続する下地金属層２６及び
下地Ａｕ層２８を順に積層した後、下地Ａｕ層２８表面
を酸素アッシャーによって酸化し、薄いＡｕ2 Ｏ3 層３
０を形成する。次いで、このＡｕ2 Ｏ3 層３０上にレジ
スト３２を塗布し、所定の配線パターンにパターニング
した後、露出したＡｕ2 Ｏ3 層３０を除去し、続いてレ
ジスト３２をマスクとする選択Ａｕメッキにより、下地
Ａｕ層２８上にＡｕメッキ層３４を形成する。次いで、
Ａｕメッキ層３４をマスクとするドライエッチングによ
り、下地Ａｕ層２８及び下地金属層２６をエッチング除
去し、下地金属層２６、下地Ａｕ層２８、及びＡｕメッ
キ層３４からなる金属配線層を形成する。
いて、金属配線の高抵抗化を防止することができる金属
配線の形成方法を提供することを目的とする。 【構成】半導体基板１０上のＡｕＧｅ／Ｎｉ／Ａｕ電極
１２及びＷＳｉ電極１４に接続する下地金属層２６及び
下地Ａｕ層２８を順に積層した後、下地Ａｕ層２８表面
を酸素アッシャーによって酸化し、薄いＡｕ2 Ｏ3 層３
０を形成する。次いで、このＡｕ2 Ｏ3 層３０上にレジ
スト３２を塗布し、所定の配線パターンにパターニング
した後、露出したＡｕ2 Ｏ3 層３０を除去し、続いてレ
ジスト３２をマスクとする選択Ａｕメッキにより、下地
Ａｕ層２８上にＡｕメッキ層３４を形成する。次いで、
Ａｕメッキ層３４をマスクとするドライエッチングによ
り、下地Ａｕ層２８及び下地金属層２６をエッチング除
去し、下地金属層２６、下地Ａｕ層２８、及びＡｕメッ
キ層３４からなる金属配線層を形成する。
Description
【０００１】
【産業上の利用分野】本発明は金属配線の形成方法に係
り、特にＡｕ（金）メッキ層を含む金属配線層の形成方
法に関する。
り、特にＡｕ（金）メッキ層を含む金属配線層の形成方
法に関する。
【０００２】
【従来の技術】従来のＡｕメッキ層を含む金属配線層の
形成方法を、図４及び図５を用いて説明する。半導体基
板４０上に、ＡｕＧｅ（金ゲルマニウム）／Ｎｉ（ニッ
ケル）／Ａｕ電極４２及びＷＳｉ（タングステンシリサ
イド）電極４４を形成する。続いて、全面に、絶縁層４
６を形成した後、この絶縁層４６を選択的にエッチング
して、ＡｕＧｅ／Ｎｉ／Ａｕ電極４２及びＷＳｉ電極４
４に達するコンタクトホール４８をそれぞれ開口する
（図４（ａ）参照）。
形成方法を、図４及び図５を用いて説明する。半導体基
板４０上に、ＡｕＧｅ（金ゲルマニウム）／Ｎｉ（ニッ
ケル）／Ａｕ電極４２及びＷＳｉ（タングステンシリサ
イド）電極４４を形成する。続いて、全面に、絶縁層４
６を形成した後、この絶縁層４６を選択的にエッチング
して、ＡｕＧｅ／Ｎｉ／Ａｕ電極４２及びＷＳｉ電極４
４に達するコンタクトホール４８をそれぞれ開口する
（図４（ａ）参照）。
【０００３】次いで、全面に、例えば厚さ１００ｎｍの
ＷＳｉ層５０、厚さ５ｎｍのＴｉ（チタン）層５２、厚
さ１００ｎｍのＡｕ層５４、及び厚さ５ｎｍのＴｉ層５
６を順に積層し、これら４層からなる下地金属層を形成
する（図４（ｂ）参照）。ここで、ＷＳｉ層５０はバリ
アメタル層と呼ばれ、ＡｕＧｅ／Ｎｉ／Ａｕ電極４２及
びＷＳｉ電極４４との密着性を確保するためのものであ
る。また、Ｔｉ層５２はＷＳｉ層５０とＡｕ層５４との
密着性を確保するためのものであり、Ａｕ層５４はＡｕ
メッキのための下地であり、最上層のＴｉ層５６は選択
Ａｕメッキ用のマスクとなるレジストとの密着性を向上
させ、メッキ液がレジスト下へ浸み込むことを防止する
ためのものである。
ＷＳｉ層５０、厚さ５ｎｍのＴｉ（チタン）層５２、厚
さ１００ｎｍのＡｕ層５４、及び厚さ５ｎｍのＴｉ層５
６を順に積層し、これら４層からなる下地金属層を形成
する（図４（ｂ）参照）。ここで、ＷＳｉ層５０はバリ
アメタル層と呼ばれ、ＡｕＧｅ／Ｎｉ／Ａｕ電極４２及
びＷＳｉ電極４４との密着性を確保するためのものであ
る。また、Ｔｉ層５２はＷＳｉ層５０とＡｕ層５４との
密着性を確保するためのものであり、Ａｕ層５４はＡｕ
メッキのための下地であり、最上層のＴｉ層５６は選択
Ａｕメッキ用のマスクとなるレジストとの密着性を向上
させ、メッキ液がレジスト下へ浸み込むことを防止する
ためのものである。
【０００４】次いで、全面に厚さ１．８μｍのレジスト
５８を塗布した後、このレジスト５８を所定の配線パタ
ーンにパターニングする（図４（ｃ）参照）。次いで、
レジスト５８をマスクとして、ドライエッチング法によ
り、下地金属層の最上層のＴｉ層５６を選択的にエッチ
ング除去する。このときのドライエッチングは、例えば
エッチングガスとしてＳＦ6 を用い、パワー５０Ｗ、真
空度０．０５Torr、エッチング時間１分の条件で行う。
５８を塗布した後、このレジスト５８を所定の配線パタ
ーンにパターニングする（図４（ｃ）参照）。次いで、
レジスト５８をマスクとして、ドライエッチング法によ
り、下地金属層の最上層のＴｉ層５６を選択的にエッチ
ング除去する。このときのドライエッチングは、例えば
エッチングガスとしてＳＦ6 を用い、パワー５０Ｗ、真
空度０．０５Torr、エッチング時間１分の条件で行う。
【０００５】続いて、レジスト５８をマスクとして選択
Ａｕメッキを行い、露出したＡｕ層５４上に、厚さ１μ
ｍのＡｕメッキ層６０を選択的に付着させる（図５
（ｄ）参照）。次いで、レジスト５８を除去する（図５
（ｄ）参照）。続いて、Ａｕメッキ層６０をマスクとし
て、ドライエッチング法により、Ｔｉ層５６、Ａｕ層５
４、Ｔｉ層５２及びＷＳｉ層５０を順に選択的にエッチ
ング除去する。
Ａｕメッキを行い、露出したＡｕ層５４上に、厚さ１μ
ｍのＡｕメッキ層６０を選択的に付着させる（図５
（ｄ）参照）。次いで、レジスト５８を除去する（図５
（ｄ）参照）。続いて、Ａｕメッキ層６０をマスクとし
て、ドライエッチング法により、Ｔｉ層５６、Ａｕ層５
４、Ｔｉ層５２及びＷＳｉ層５０を順に選択的にエッチ
ング除去する。
【０００６】このときのドライエッチングは、Ｔｉ層５
６に対しては、上記の場合と同じく、エッチングガスと
してＳＦ6 を用い、パワー５０Ｗ、真空度０．０５Tor
r、エッチング時間１分の条件で行い、Ａｕ層５４に対
しては、例えばＡｒ不活性ガスを用いて、パワー１ｋ
Ｗ、真空度６．０ｍTorr、エッチング時間２分の条件で
行い、Ｔｉ層５２及びＷＳｉ層５０に対しては、エッチ
ングガスとしてＳＦ6 を用い、パワー７５Ｗ、真空度
０．０５Torr、エッチング時間２分の条件で行う（図５
（ｅ）参照）。
６に対しては、上記の場合と同じく、エッチングガスと
してＳＦ6 を用い、パワー５０Ｗ、真空度０．０５Tor
r、エッチング時間１分の条件で行い、Ａｕ層５４に対
しては、例えばＡｒ不活性ガスを用いて、パワー１ｋ
Ｗ、真空度６．０ｍTorr、エッチング時間２分の条件で
行い、Ｔｉ層５２及びＷＳｉ層５０に対しては、エッチ
ングガスとしてＳＦ6 を用い、パワー７５Ｗ、真空度
０．０５Torr、エッチング時間２分の条件で行う（図５
（ｅ）参照）。
【０００７】こうして、半導体基板４０上のＡｕＧｅ／
Ｎｉ／Ａｕ電極４２及びＷＳｉ電極４４にそれぞれ接続
するＷＳｉ層５０、Ｔｉ層５２、Ａｕ層５４、及びＡｕ
メッキ層６０からなる金属配線層を形成する（図５
（ｆ）参照）。
Ｎｉ／Ａｕ電極４２及びＷＳｉ電極４４にそれぞれ接続
するＷＳｉ層５０、Ｔｉ層５２、Ａｕ層５４、及びＡｕ
メッキ層６０からなる金属配線層を形成する（図５
（ｆ）参照）。
【０００８】
【発明が解決しようとする課題】しかし、上記従来の金
属配線の形成方法においては、Ａｕメッキ層６０をマス
クとして、下地金属層の最上層のＴｉ層５６をエッチン
グ除去する際に、この層のＴｉがＡｕメッキ層６０側壁
等に付着し、その後の工程における熱処理によってＡｕ
メッキ層６０内部へ拡散することがある。
属配線の形成方法においては、Ａｕメッキ層６０をマス
クとして、下地金属層の最上層のＴｉ層５６をエッチン
グ除去する際に、この層のＴｉがＡｕメッキ層６０側壁
等に付着し、その後の工程における熱処理によってＡｕ
メッキ層６０内部へ拡散することがある。
【０００９】そしてこのＴｉのＡｕメッキ層６０内部へ
拡散により、Ａｕメッキ層６０の抵抗が、本来の金の抵
抗率２．３５×１０-6Ωｃｍから４×１０-6Ωｃｍ程度
に高くなる。このため、Ａｕメッキ層６０等からなる金
属配線が高抵抗化されるという問題が生じた。尚、下地
金属層の中間層のＴｉ層５２による影響は、最上層のＴ
ｉ層５６による影響よりも小さく、実際上、問題とはな
らない。
拡散により、Ａｕメッキ層６０の抵抗が、本来の金の抵
抗率２．３５×１０-6Ωｃｍから４×１０-6Ωｃｍ程度
に高くなる。このため、Ａｕメッキ層６０等からなる金
属配線が高抵抗化されるという問題が生じた。尚、下地
金属層の中間層のＴｉ層５２による影響は、最上層のＴ
ｉ層５６による影響よりも小さく、実際上、問題とはな
らない。
【００１０】そこで本発明は、Ａｕメッキ層を含む金属
配線層の形成方法において、金属配線の高抵抗化を防止
することができる金属配線の形成方法を提供することを
目的とする。
配線層の形成方法において、金属配線の高抵抗化を防止
することができる金属配線の形成方法を提供することを
目的とする。
【００１１】
【課題を解決するための手段】上記課題は、基板上に、
下地Ａｕ層を形成する第１の工程と、前記下地Ａｕ層表
面を酸化して、酸化層を形成する第２の工程と、前記酸
化層上にレジストを塗布した後、前記レジストを所定の
形状にパターニングすると共に、露出した前記酸化層を
除去する第３の工程と、所定の形状にパターニングした
前記レジストをマスクとして選択Ａｕメッキを行い、露
出した前記下地Ａｕ層上に、前記下地Ａｕ層より厚さの
厚いＡｕメッキ層を形成する第４の工程と、前記レジス
ト及び前記酸化層を除去した後、前記Ａｕメッキ層をマ
スクとして、露出した前記下地Ａｕ層をエッチング除去
し、残存する前記Ａｕメッキ層及び前記Ａｕメッキ層下
の前記下地Ａｕ層を含む金属配線層を形成する第５の工
程とを具備することを特徴とする金属配線の形成方法に
よって達成される。
下地Ａｕ層を形成する第１の工程と、前記下地Ａｕ層表
面を酸化して、酸化層を形成する第２の工程と、前記酸
化層上にレジストを塗布した後、前記レジストを所定の
形状にパターニングすると共に、露出した前記酸化層を
除去する第３の工程と、所定の形状にパターニングした
前記レジストをマスクとして選択Ａｕメッキを行い、露
出した前記下地Ａｕ層上に、前記下地Ａｕ層より厚さの
厚いＡｕメッキ層を形成する第４の工程と、前記レジス
ト及び前記酸化層を除去した後、前記Ａｕメッキ層をマ
スクとして、露出した前記下地Ａｕ層をエッチング除去
し、残存する前記Ａｕメッキ層及び前記Ａｕメッキ層下
の前記下地Ａｕ層を含む金属配線層を形成する第５の工
程とを具備することを特徴とする金属配線の形成方法に
よって達成される。
【００１２】また、上記の金属配線の形成方法におい
て、前記第２の工程が、酸素又はオゾンを含む雰囲気中
における高周波放電を用いて、前記下地Ａｕ層表面を酸
化し、前記酸化層を形成する工程であることを特徴とす
る金属配線の形成方法によって達成される。また、上記
の金属配線の形成方法において、前記第１の工程が、前
記基板上に、所定の材質からなる下地金属層を形成した
後、前記下地金属層上に、前記下地Ａｕ層を形成する工
程であり、前記第５の工程が、前記レジスト及び前記酸
化層を除去した後、前記Ａｕメッキ層をマスクとして露
出した前記下地Ａｕ層をエッチング除去し、更に前記Ａ
ｕメッキ層をマスクとして前記下地金属層をエッチング
除去し、前記Ａｕメッキ層並びに前記Ａｕメッキ層下の
前記下地Ａｕ層及び前記下地金属層を含む金属配線層を
形成する工程であることを特徴とする金属配線の形成方
法によって達成される。
て、前記第２の工程が、酸素又はオゾンを含む雰囲気中
における高周波放電を用いて、前記下地Ａｕ層表面を酸
化し、前記酸化層を形成する工程であることを特徴とす
る金属配線の形成方法によって達成される。また、上記
の金属配線の形成方法において、前記第１の工程が、前
記基板上に、所定の材質からなる下地金属層を形成した
後、前記下地金属層上に、前記下地Ａｕ層を形成する工
程であり、前記第５の工程が、前記レジスト及び前記酸
化層を除去した後、前記Ａｕメッキ層をマスクとして露
出した前記下地Ａｕ層をエッチング除去し、更に前記Ａ
ｕメッキ層をマスクとして前記下地金属層をエッチング
除去し、前記Ａｕメッキ層並びに前記Ａｕメッキ層下の
前記下地Ａｕ層及び前記下地金属層を含む金属配線層を
形成する工程であることを特徴とする金属配線の形成方
法によって達成される。
【００１３】
【作用】本発明においては、下地Ａｕ層表面を酸化し
て、酸化層を形成することにより、選択Ａｕメッキ用の
マスクとなるレジストとの密着性を向上させることがで
きるため、従来このレジストとの密着性を向上させるた
めに必要としたＴｉ層を不要とすることが可能となる。
て、酸化層を形成することにより、選択Ａｕメッキ用の
マスクとなるレジストとの密着性を向上させることがで
きるため、従来このレジストとの密着性を向上させるた
めに必要としたＴｉ層を不要とすることが可能となる。
【００１４】従って、このＴｉ層からＡｕメッキ層内部
へのＴｉの拡散がなくなり、このＴｉに起因して抵抗率
が高くなることを防止することができる。また、このＴ
ｉ層を堆積する工程及び除去する工程がなくなる分、工
程の簡略化を図ることができる。
へのＴｉの拡散がなくなり、このＴｉに起因して抵抗率
が高くなることを防止することができる。また、このＴ
ｉ層を堆積する工程及び除去する工程がなくなる分、工
程の簡略化を図ることができる。
【００１５】
【実施例】以下、本発明を図示する実施例に基づいて具
体的に説明する。図１乃至図３は本発明の一実施例によ
る金属配線の形成方法を説明するための工程断面図であ
る。例えば半導体基板１０上に、厚さ４５０ｎｍ程度の
ＡｕＧｅ／Ｎｉ／Ａｕ電極１２及び厚さ４５０ｎｍ程度
のＷＳｉ電極１４を形成する。このＡｕＧｅ／Ｎｉ／Ａ
ｕ電極１２は、蒸着又はスパッタ法とリフトオフ法とを
用いて形成する。また、ＷＳｉ電極１４は、スパッタ法
と通常のエッチング法とを用いて形成する（図１（ａ）
参照）。
体的に説明する。図１乃至図３は本発明の一実施例によ
る金属配線の形成方法を説明するための工程断面図であ
る。例えば半導体基板１０上に、厚さ４５０ｎｍ程度の
ＡｕＧｅ／Ｎｉ／Ａｕ電極１２及び厚さ４５０ｎｍ程度
のＷＳｉ電極１４を形成する。このＡｕＧｅ／Ｎｉ／Ａ
ｕ電極１２は、蒸着又はスパッタ法とリフトオフ法とを
用いて形成する。また、ＷＳｉ電極１４は、スパッタ法
と通常のエッチング法とを用いて形成する（図１（ａ）
参照）。
【００１６】尚、これらの電極の代わりに、例えばＡｕ
からなる電極であってもよい。実際の半導体装置におい
ては、これら各種の材質からなる金属電極が混在する場
合もある。次いで、全面に、厚さ１μｍのポリイミド層
１６を回転塗布した後、温度９０〜１６０℃、時間１〜
１０分の熱処理により前硬化させる。続いて、Ｎ2 ガス
中において、温度３５０〜４００℃、時間３０〜６０分
の熱処理を行い、ポリイミド層１６を硬化させる（図１
（ｂ）参照）。尚、このポリイミド層１６の代わりに、
例えばＣＶＤ法により形成したＳｉＯ層やＳｉＮ層等の
絶縁層であってもよい。
からなる電極であってもよい。実際の半導体装置におい
ては、これら各種の材質からなる金属電極が混在する場
合もある。次いで、全面に、厚さ１μｍのポリイミド層
１６を回転塗布した後、温度９０〜１６０℃、時間１〜
１０分の熱処理により前硬化させる。続いて、Ｎ2 ガス
中において、温度３５０〜４００℃、時間３０〜６０分
の熱処理を行い、ポリイミド層１６を硬化させる（図１
（ｂ）参照）。尚、このポリイミド層１６の代わりに、
例えばＣＶＤ法により形成したＳｉＯ層やＳｉＮ層等の
絶縁層であってもよい。
【００１７】次いで、ポリイミド層１６上にレジスト１
８を塗布した後、フォトリソグラフィ技術を用い、この
レジスト１８を所定の形状にパターニングする（図１
（ｃ）参照）。次いで、このパターニングしたレジスト
１８をマスクとして、ポリイミド層１６を選択的にドラ
イエッチングし、ＡｕＧｅ／Ｎｉ／Ａｕ電極１２及びＷ
Ｓｉ電極１４に達するコンタクトホール２０をそれぞれ
開口する。このときのポリイミド層１６のドライエッチ
ングは、Ｏ2 ガス、Ｎ2 ＋Ｏ2 ガス、又はＮ2 ＋Ｏ2 ＋
Ｆガスを用いて、パワー０．１〜２ｋＷ、真空度１０-1
〜１０-4Torrの条件で行う（図１（ｄ）参照）。続い
て、レジスト剥離液を用いてレジスト１８を除去する
（図２（ｅ）参照）。
８を塗布した後、フォトリソグラフィ技術を用い、この
レジスト１８を所定の形状にパターニングする（図１
（ｃ）参照）。次いで、このパターニングしたレジスト
１８をマスクとして、ポリイミド層１６を選択的にドラ
イエッチングし、ＡｕＧｅ／Ｎｉ／Ａｕ電極１２及びＷ
Ｓｉ電極１４に達するコンタクトホール２０をそれぞれ
開口する。このときのポリイミド層１６のドライエッチ
ングは、Ｏ2 ガス、Ｎ2 ＋Ｏ2 ガス、又はＮ2 ＋Ｏ2 ＋
Ｆガスを用いて、パワー０．１〜２ｋＷ、真空度１０-1
〜１０-4Torrの条件で行う（図１（ｄ）参照）。続い
て、レジスト剥離液を用いてレジスト１８を除去する
（図２（ｅ）参照）。
【００１８】次いで、スパッタ法を用いて、全面に、例
えば厚さ１００ｎｍのＷＳｉ層２２及び厚さ５ｎｍのＴ
ｉ層２４からなる下地金属層２６、並びに厚さ１００ｎ
ｍの下地Ａｕ層２８を順に積層する。このときのスパッ
タリングは、パワー０．１〜２Ｗ／ｃｍ2 、真空度１０
-2〜１０-3Torrの条件で行う。続いて、下地Ａｕ層２８
表面を酸化して、薄いＡｕ2 Ｏ3 層３０を形成する。こ
の下地Ａｕ層２８表面の酸化は、例えば酸素アッシャー
（asher ）により、流量５０００sccmのＯ2 ガス及び流
量１０００sccmのフォーミングガス（Ｎ2 ＋３％Ｈ2 ）
を用いて、パワー１ｋＷ、ガス圧力３Torr、アッシャー
時間５分の条件で行う（図２（ｆ）参照）。
えば厚さ１００ｎｍのＷＳｉ層２２及び厚さ５ｎｍのＴ
ｉ層２４からなる下地金属層２６、並びに厚さ１００ｎ
ｍの下地Ａｕ層２８を順に積層する。このときのスパッ
タリングは、パワー０．１〜２Ｗ／ｃｍ2 、真空度１０
-2〜１０-3Torrの条件で行う。続いて、下地Ａｕ層２８
表面を酸化して、薄いＡｕ2 Ｏ3 層３０を形成する。こ
の下地Ａｕ層２８表面の酸化は、例えば酸素アッシャー
（asher ）により、流量５０００sccmのＯ2 ガス及び流
量１０００sccmのフォーミングガス（Ｎ2 ＋３％Ｈ2 ）
を用いて、パワー１ｋＷ、ガス圧力３Torr、アッシャー
時間５分の条件で行う（図２（ｆ）参照）。
【００１９】尚、この酸素アッシャーの代わりに、ＵＶ
（紫外線）アッシャーを用いてもよい。このときのＵＶ
アッシャーによる下地Ａｕ層２８表面の酸化は、流量１
０リットル／分のＯ3 ガスを用いて、パワー１ｋＷ、常
圧、アッシャー時間５分の条件で行う。次いで、全面
に、厚さ１．８μｍｎのレジスト３２を塗布した後、フ
ォトリソグラフィ技術を用い、レジスト３２を所定の配
線パターンにパターニングすると共に、このパターニン
グによって露出したＡｕ2 Ｏ3 層３０を除去する。この
露出したＡｕ2 Ｏ3 層３０の除去は、レジスト３２のパ
ターニングの際に、その現像後の水洗によって容易にな
される（図２（ｇ）参照）。尚、この現像後の水洗によ
って除去されない場合でも、次に行うＡｕメッキ前の水
洗により容易に除去される。
（紫外線）アッシャーを用いてもよい。このときのＵＶ
アッシャーによる下地Ａｕ層２８表面の酸化は、流量１
０リットル／分のＯ3 ガスを用いて、パワー１ｋＷ、常
圧、アッシャー時間５分の条件で行う。次いで、全面
に、厚さ１．８μｍｎのレジスト３２を塗布した後、フ
ォトリソグラフィ技術を用い、レジスト３２を所定の配
線パターンにパターニングすると共に、このパターニン
グによって露出したＡｕ2 Ｏ3 層３０を除去する。この
露出したＡｕ2 Ｏ3 層３０の除去は、レジスト３２のパ
ターニングの際に、その現像後の水洗によって容易にな
される（図２（ｇ）参照）。尚、この現像後の水洗によ
って除去されない場合でも、次に行うＡｕメッキ前の水
洗により容易に除去される。
【００２０】次いで、レジスト３２をマスクとして電気
メッキを行い、露出した下地Ａｕ層２８上に、厚さ１μ
ｍのＡｕメッキ層３４を選択的に付着させる。このとき
の電気メッキは、電流密度３ｍＡ／ｃｍ2 の条件で行う
（図３（ｈ）参照）。次いで、レジスト剥離液を用いて
レジスト３２を除去し、続いて、水洗によりＡｕ2 Ｏ3
層３０を除去する（図３（ｉ）参照）。
メッキを行い、露出した下地Ａｕ層２８上に、厚さ１μ
ｍのＡｕメッキ層３４を選択的に付着させる。このとき
の電気メッキは、電流密度３ｍＡ／ｃｍ2 の条件で行う
（図３（ｈ）参照）。次いで、レジスト剥離液を用いて
レジスト３２を除去し、続いて、水洗によりＡｕ2 Ｏ3
層３０を除去する（図３（ｉ）参照）。
【００２１】次いで、イオンミリング法を用い、Ａｕメ
ッキ層３４をマスクとして、露出した下地Ａｕ層２８を
選択的にエッチング除去する。このときのイオンミリン
グは、例えば流量３０sccmのＡｒ不活性ガスを用いて、
パワー１ｋＷ、真空度６．０ｍTorr、エッチング時間２
分の条件で行う。尚、このイオンミリングによれば、Ａ
ｕメッキ層３４及び下地Ａｕ層２８は同質であるため、
下地Ａｕ層２８のエッチングと同時にマスクとしてのＡ
ｕメッキ層３４もエッチングされる。しかし、Ａｕメッ
キ層３４は、下地Ａｕ層２８よりも十分に厚いため、マ
スクとして機能を果たし、露出した下地Ａｕ層２８を選
択的にエッチング除去することができる。
ッキ層３４をマスクとして、露出した下地Ａｕ層２８を
選択的にエッチング除去する。このときのイオンミリン
グは、例えば流量３０sccmのＡｒ不活性ガスを用いて、
パワー１ｋＷ、真空度６．０ｍTorr、エッチング時間２
分の条件で行う。尚、このイオンミリングによれば、Ａ
ｕメッキ層３４及び下地Ａｕ層２８は同質であるため、
下地Ａｕ層２８のエッチングと同時にマスクとしてのＡ
ｕメッキ層３４もエッチングされる。しかし、Ａｕメッ
キ層３４は、下地Ａｕ層２８よりも十分に厚いため、マ
スクとして機能を果たし、露出した下地Ａｕ層２８を選
択的にエッチング除去することができる。
【００２２】続いて、ＲＩＥ（Reactive Ion Etching）
法を用い、Ａｕメッキ層３４をマスクとして、Ｔｉ層２
４及びＷＳｉ層２２からなる下地金属層２６を選択的に
エッチング除去する。このときのＲＩＥは、例えばエッ
チングガスとして流量５０sccmのＳＦ6 を用い、パワー
７５Ｗ、真空度０．０５Torr、エッチング時間２分の条
件で行う。
法を用い、Ａｕメッキ層３４をマスクとして、Ｔｉ層２
４及びＷＳｉ層２２からなる下地金属層２６を選択的に
エッチング除去する。このときのＲＩＥは、例えばエッ
チングガスとして流量５０sccmのＳＦ6 を用い、パワー
７５Ｗ、真空度０．０５Torr、エッチング時間２分の条
件で行う。
【００２３】こうして、ＷＳｉ層２２及びＴｉ層２４か
らなる下地金属層２６、下地Ａｕ層２８、並びにＡｕメ
ッキ層３４からなる金属配線層を、半導体基板１０上の
ＡｕＧｅ／Ｎｉ／Ａｕ電極１２及びＷＳｉ電極１４にそ
れぞれ接続させて形成する（図３（ｊ）参照）。このよ
うに本実施例によれば、下地金属層２６上に積層した下
地Ａｕ層２８表面を酸素アッシャーを用いて酸化し、薄
いＡｕ2 Ｏ3 層３０を形成することにより、選択Ａｕメ
ッキ用のマスクとなるレジスト３２との密着性を向上さ
せることができるため、従来このレジストとの密着性を
向上させるために必要としたＴｉ層を不要とすることが
可能となる。
らなる下地金属層２６、下地Ａｕ層２８、並びにＡｕメ
ッキ層３４からなる金属配線層を、半導体基板１０上の
ＡｕＧｅ／Ｎｉ／Ａｕ電極１２及びＷＳｉ電極１４にそ
れぞれ接続させて形成する（図３（ｊ）参照）。このよ
うに本実施例によれば、下地金属層２６上に積層した下
地Ａｕ層２８表面を酸素アッシャーを用いて酸化し、薄
いＡｕ2 Ｏ3 層３０を形成することにより、選択Ａｕメ
ッキ用のマスクとなるレジスト３２との密着性を向上さ
せることができるため、従来このレジストとの密着性を
向上させるために必要としたＴｉ層を不要とすることが
可能となる。
【００２４】従って、このＴｉ層からＡｕメッキ層３４
内部へのＴｉの拡散がなくなり、このＴｉに起因する高
抵抗化を防止することができ、本来の金の抵抗率２．３
５×１０-6Ωｃｍを得ることができる。また、このレジ
ストとの密着性を向上させるためのＴｉ層を堆積する工
程及びこのＴｉ層をエッチング除去する工程をなくなる
ことができるため、工程の簡略化を図ることができる。
内部へのＴｉの拡散がなくなり、このＴｉに起因する高
抵抗化を防止することができ、本来の金の抵抗率２．３
５×１０-6Ωｃｍを得ることができる。また、このレジ
ストとの密着性を向上させるためのＴｉ層を堆積する工
程及びこのＴｉ層をエッチング除去する工程をなくなる
ことができるため、工程の簡略化を図ることができる。
【００２５】尚、上記実施例において、半導体基板１０
上に形成したＷＳｉ電極１２上に、ＷＳｉ層２２及びＴ
ｉ層２４からなる下地金属層２６を介して下地Ａｕ層２
８を積層し、この下地Ａｕ層２８上にＡｕメッキ層３４
を選択メッキして金属配線層を形成する場合について述
べたが、半導体基板１０の場合や下地Ａｕ層２８下に下
地金属層２６等がある場合に限定されず、例えばサファ
イア基板上に、直接に下地Ａｕ層２８を積層し、この下
地Ａｕ層２８上にＡｕメッキ層３４を選択メッキして、
マイクロ波ＩＣ等のストリップラインを形成する場合や
プリント基板上に同様の配線層を形成する場合等にも適
用することができる。
上に形成したＷＳｉ電極１２上に、ＷＳｉ層２２及びＴ
ｉ層２４からなる下地金属層２６を介して下地Ａｕ層２
８を積層し、この下地Ａｕ層２８上にＡｕメッキ層３４
を選択メッキして金属配線層を形成する場合について述
べたが、半導体基板１０の場合や下地Ａｕ層２８下に下
地金属層２６等がある場合に限定されず、例えばサファ
イア基板上に、直接に下地Ａｕ層２８を積層し、この下
地Ａｕ層２８上にＡｕメッキ層３４を選択メッキして、
マイクロ波ＩＣ等のストリップラインを形成する場合や
プリント基板上に同様の配線層を形成する場合等にも適
用することができる。
【００２６】
【発明の効果】以上のように本発明によれば、基板上に
下地Ａｕ層を形成し、この下地Ａｕ層表面を酸化して酸
化層を形成し、この酸化層上に所定の形状にパターニン
グしたレジストを形成し、このレジストをマスクとする
選択Ａｕメッキによって下地Ａｕ層上に厚さの厚いＡｕ
メッキ層を形成し、このＡｕメッキ層をマスクとして下
地Ａｕ層をエッチング除去し、残存するＡｕメッキ層及
びその下の下地Ａｕ層を含む金属配線層を形成すること
により、下地Ａｕ層とレジストとの間に酸化層を介在さ
せ、選択Ａｕメッキ用のマスクとなるレジストとの密着
性を向上させることが可能となる。
下地Ａｕ層を形成し、この下地Ａｕ層表面を酸化して酸
化層を形成し、この酸化層上に所定の形状にパターニン
グしたレジストを形成し、このレジストをマスクとする
選択Ａｕメッキによって下地Ａｕ層上に厚さの厚いＡｕ
メッキ層を形成し、このＡｕメッキ層をマスクとして下
地Ａｕ層をエッチング除去し、残存するＡｕメッキ層及
びその下の下地Ａｕ層を含む金属配線層を形成すること
により、下地Ａｕ層とレジストとの間に酸化層を介在さ
せ、選択Ａｕメッキ用のマスクとなるレジストとの密着
性を向上させることが可能となる。
【００２７】従って、従来レジストの密着性を向上させ
るために必要としたＴｉ層を不要とすることができるた
め、このＴｉ層からＡｕメッキ層内部へのＴｉの拡散が
なくなり、その高抵抗化を防止することが可能となる。
また、このＴｉ層を堆積する工程及び除去する工程をな
くすことができるため、工程を簡略化することが可能と
なる。
るために必要としたＴｉ層を不要とすることができるた
め、このＴｉ層からＡｕメッキ層内部へのＴｉの拡散が
なくなり、その高抵抗化を防止することが可能となる。
また、このＴｉ層を堆積する工程及び除去する工程をな
くすことができるため、工程を簡略化することが可能と
なる。
【図１】本発明の一実施例による金属配線の形成方法を
説明するための工程断面図（その１）である。
説明するための工程断面図（その１）である。
【図２】本発明の一実施例による金属配線の形成方法を
説明するための工程断面図（その２）である。
説明するための工程断面図（その２）である。
【図３】本発明の一実施例による金属配線の形成方法を
説明するための工程断面図（その３）である。
説明するための工程断面図（その３）である。
【図４】従来の金属配線の形成方法を説明するための工
程断面図（その１）である。
程断面図（その１）である。
【図５】従来の金属配線の形成方法を説明するための工
程断面図（その２）である。
程断面図（その２）である。
１０…半導体基板 １２…ＡｕＧｅ／Ｎｉ／Ａｕ電極 １４…ＷＳｉ電極 １６…ポリイミド層 １８…レジスト ２０…コンタクトホール ２２…ＷＳｉ層 ２４…Ｔｉ層 ２６…下地金属層 ２８…下地Ａｕ層 ３０…Ａｕ2 Ｏ3 層 ３２…レジスト ３４…Ａｕメッキ層 ４０…半導体基板 ４２…ＡｕＧｅ／Ｎｉ／Ａｕ電極 ４４…ＷＳｉ電極 ４６…絶縁層 ４８…コンタクトホール ５０…ＷＳｉ層 ５２…Ｔｉ層 ５４…Ａｕ層 ５６…Ｔｉ層 ５８…レジスト ６０…Ａｕメッキ層
Claims (3)
- 【請求項１】 基板上に、下地Ａｕ層を形成する第１の
工程と、 前記下地Ａｕ層表面を酸化して、酸化層を形成する第２
の工程と、 前記酸化層上にレジストを塗布した後、前記レジストを
所定の形状にパターニングすると共に、露出した前記酸
化層を除去する第３の工程と、 所定の形状にパターニングした前記レジストをマスクと
して選択Ａｕメッキを行い、露出した前記下地Ａｕ層上
に、前記下地Ａｕ層より厚さの厚いＡｕメッキ層を形成
する第４の工程と、 前記レジスト及び前記酸化層を除去した後、前記Ａｕメ
ッキ層をマスクとして、露出した前記下地Ａｕ層をエッ
チング除去し、残存する前記Ａｕメッキ層及び前記Ａｕ
メッキ層下の前記下地Ａｕ層を含む金属配線層を形成す
る第５の工程とを具備することを特徴とする金属配線の
形成方法。 - 【請求項２】 請求項１記載の金属配線の形成方法にお
いて、 前記第２の工程が、酸素又はオゾンを含む雰囲気中にお
ける高周波放電を用いて、前記下地Ａｕ層表面を酸化
し、前記酸化層を形成する工程であることを特徴とする
金属配線の形成方法。 - 【請求項３】 請求項１又は２記載の金属配線の形成方
法において、 前記第１の工程が、前記基板上に、所定の材質からなる
下地金属層を形成した後、前記下地金属層上に、前記下
地Ａｕ層を形成する工程であり、 前記第５の工程が、前記レジスト及び前記酸化層を除去
した後、前記Ａｕメッキ層をマスクとして露出した前記
下地Ａｕ層をエッチング除去し、更に前記Ａｕメッキ層
をマスクとして前記下地金属層をエッチング除去し、前
記Ａｕメッキ層並びに前記Ａｕメッキ層下の前記下地Ａ
ｕ層及び前記下地金属層を含む金属配線層を形成する工
程であることを特徴とする金属配線の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5281293A JPH06267961A (ja) | 1993-03-15 | 1993-03-15 | 金属配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5281293A JPH06267961A (ja) | 1993-03-15 | 1993-03-15 | 金属配線の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06267961A true JPH06267961A (ja) | 1994-09-22 |
Family
ID=12925263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5281293A Withdrawn JPH06267961A (ja) | 1993-03-15 | 1993-03-15 | 金属配線の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06267961A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007049225A1 (en) * | 2005-10-28 | 2007-05-03 | Koninklijke Philips Electronics N.V. | A method of manufacturing a structure |
-
1993
- 1993-03-15 JP JP5281293A patent/JPH06267961A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007049225A1 (en) * | 2005-10-28 | 2007-05-03 | Koninklijke Philips Electronics N.V. | A method of manufacturing a structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05206135A (ja) | 半導体装置の製造方法 | |
| US5340773A (en) | Method of fabricating a semiconductor device | |
| JPS6161280B2 (ja) | ||
| JPH06168944A (ja) | 半導体装置およびその製造方法 | |
| JPH10326830A (ja) | 半導体装置の製造方法 | |
| JPH06267961A (ja) | 金属配線の形成方法 | |
| US7316783B2 (en) | Method of wiring formation and method for manufacturing electronic components | |
| JPH0536846A (ja) | 半導体装置の製造方法 | |
| JPH0485829A (ja) | 半導体装置及びその製造方法 | |
| JP3082356B2 (ja) | 半導体装置の製造方法 | |
| JPH07161723A (ja) | 金属パターンの形成方法 | |
| JPH02277242A (ja) | 半導体装置の製造方法 | |
| JPS6213832B2 (ja) | ||
| JPH04307737A (ja) | 半導体装置の製造方法 | |
| JP3211287B2 (ja) | 半導体装置の製造方法 | |
| JPH0794481A (ja) | 半導体装置の製造方法 | |
| JPH05109657A (ja) | 半導体装置の製造方法 | |
| JP2001127062A (ja) | 配線の形成方法 | |
| JPH06120215A (ja) | 半導体装置の製造方法 | |
| KR100255156B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH023926A (ja) | 配線の形成方法 | |
| JPS628030B2 (ja) | ||
| JPH05109649A (ja) | 半導体装置の製造方法 | |
| JPH0682669B2 (ja) | 半導体装置の製造方法 | |
| JPH04255225A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000530 |