JPH06267880A - 半導体基板及びその製造方法 - Google Patents
半導体基板及びその製造方法Info
- Publication number
- JPH06267880A JPH06267880A JP5076342A JP7634293A JPH06267880A JP H06267880 A JPH06267880 A JP H06267880A JP 5076342 A JP5076342 A JP 5076342A JP 7634293 A JP7634293 A JP 7634293A JP H06267880 A JPH06267880 A JP H06267880A
- Authority
- JP
- Japan
- Prior art keywords
- concentration
- impurity
- semiconductor substrate
- ion implantation
- depth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 簡略化された工程で且つ低コストで製造でき
る半導体基板及びその製造方法を提供する。 【構成】 低濃度不純物を含む半導体基板にイオンイン
プランテーションにより不純物イオンを打込み、基板表
面から一定深さに高濃度不純物埋込み層を形成する。高
濃度不純物埋込み層は、例えば基板表面から0.5〜
4.0μmの深さに形成し、その不純物濃度は例えば5
×1018〜1×1020cm-3である。不純物は例えばボ
ロン、ヒ素あるいはアンチモンである。イオンインプラ
ンテーションは、使用する不純物により異なるが、0.
5MeV〜8MeVの出力で行う。イオンインプランテ
ーション後に1000〜1100℃の温度領域で10秒
〜1分間アニール処理を行うのが好ましい。
る半導体基板及びその製造方法を提供する。 【構成】 低濃度不純物を含む半導体基板にイオンイン
プランテーションにより不純物イオンを打込み、基板表
面から一定深さに高濃度不純物埋込み層を形成する。高
濃度不純物埋込み層は、例えば基板表面から0.5〜
4.0μmの深さに形成し、その不純物濃度は例えば5
×1018〜1×1020cm-3である。不純物は例えばボ
ロン、ヒ素あるいはアンチモンである。イオンインプラ
ンテーションは、使用する不純物により異なるが、0.
5MeV〜8MeVの出力で行う。イオンインプランテ
ーション後に1000〜1100℃の温度領域で10秒
〜1分間アニール処理を行うのが好ましい。
Description
【0001】
【産業上の利用分野】本発明は、半導体基板及びその製
造方法に関し、より詳しくは、MOSFETの製造に適
した、高濃度不純物領域上に低濃度不純物半導体層を有
する半導体基板及びその製造方法に関する。
造方法に関し、より詳しくは、MOSFETの製造に適
した、高濃度不純物領域上に低濃度不純物半導体層を有
する半導体基板及びその製造方法に関する。
【0002】
【発明の背景技術】MOSFET等のMOS素子は、通
常は半導体基板上に薄膜の半導体層が形成された基板を
用いて製造される。この薄膜半導体層は一般にエピタキ
シャル成長法により形成されるが、近年、高集積化が進
むにつれてそのエピタキシャル層の薄膜化がますます要
求されるようになっている。
常は半導体基板上に薄膜の半導体層が形成された基板を
用いて製造される。この薄膜半導体層は一般にエピタキ
シャル成長法により形成されるが、近年、高集積化が進
むにつれてそのエピタキシャル層の薄膜化がますます要
求されるようになっている。
【0003】上記のようなMOS素子用のエピタキシャ
ル層が形成された半導体基板(エピタキシャルウエー
ハ)は、一般に、高濃度の不純物を含むシリコン基板の
上にCVD(Chemical Vapor Depo
sition)法により低濃度の不純物を含むエピタキ
シャル層を成長させて形成される。
ル層が形成された半導体基板(エピタキシャルウエー
ハ)は、一般に、高濃度の不純物を含むシリコン基板の
上にCVD(Chemical Vapor Depo
sition)法により低濃度の不純物を含むエピタキ
シャル層を成長させて形成される。
【0004】
【発明が解決しようとする課題】しかし、上記のような
方法においては、p型ウエーハの場合、高濃度の不純物
を含む基板を用いるので、エピタキシャル成長中に基板
背面から揮発した不純物がエピタキシャル層に入り込む
いわゆるオートドーピングが起き、エピタキシャル層表
面の不純物濃度を所望の濃度に制御することが困難であ
った。このため、基板背面にシリコン酸化膜等を形成し
て被覆し、基板背面からのオートドーピングを防止する
ようにしているが、工程が複雑となり、多くの手間が掛
っていた。
方法においては、p型ウエーハの場合、高濃度の不純物
を含む基板を用いるので、エピタキシャル成長中に基板
背面から揮発した不純物がエピタキシャル層に入り込む
いわゆるオートドーピングが起き、エピタキシャル層表
面の不純物濃度を所望の濃度に制御することが困難であ
った。このため、基板背面にシリコン酸化膜等を形成し
て被覆し、基板背面からのオートドーピングを防止する
ようにしているが、工程が複雑となり、多くの手間が掛
っていた。
【0005】また、高濃度の不純物を含む半導体基板は
高濃度の不純物を含む半導体融液から育成した半導体単
結晶から製造されるが、不純物濃度を所望濃度に制御し
ながら単結晶を育成することも困難であった。
高濃度の不純物を含む半導体融液から育成した半導体単
結晶から製造されるが、不純物濃度を所望濃度に制御し
ながら単結晶を育成することも困難であった。
【0006】そこで本発明は、簡略化された工程で且つ
低コストで製造できる半導体基板及びその製造方法を提
供することを目的とする。
低コストで製造できる半導体基板及びその製造方法を提
供することを目的とする。
【0007】
【課題を解決するための手段】本発明は、特許請求の範
囲の請求項1に記載したように、低濃度不純物を含む半
導体基板にイオンインプランテーションにより不純物イ
オンを打込んで基板表面から一定深さに形成した高濃度
不純物埋込み層を有することを特徴とする半導体基板を
提供する。
囲の請求項1に記載したように、低濃度不純物を含む半
導体基板にイオンインプランテーションにより不純物イ
オンを打込んで基板表面から一定深さに形成した高濃度
不純物埋込み層を有することを特徴とする半導体基板を
提供する。
【0008】前記高濃度不純物埋込み層は、例えば不純
物をボロンとした場合、基板表面から1.5〜3.0μ
mの深さに設けるものである。また、前記高濃度不純物
埋込み層の不純物濃度は例えば5×1018〜1×1020
cm-3であり、不純物としてはボロンの他にアンチモ
ン、ヒ素が使用できる。
物をボロンとした場合、基板表面から1.5〜3.0μ
mの深さに設けるものである。また、前記高濃度不純物
埋込み層の不純物濃度は例えば5×1018〜1×1020
cm-3であり、不純物としてはボロンの他にアンチモ
ン、ヒ素が使用できる。
【0009】また本発明は、特許請求の範囲の請求項5
に記載したように、低濃度不純物を含む半導体基板にイ
オンインプランテーションにより不純物イオンを打込
み、基板表面から一定深さに高濃度不純物埋込み層を形
成することを特徴とする半導体基板の製造方法を提供す
る。
に記載したように、低濃度不純物を含む半導体基板にイ
オンインプランテーションにより不純物イオンを打込
み、基板表面から一定深さに高濃度不純物埋込み層を形
成することを特徴とする半導体基板の製造方法を提供す
る。
【0010】前記イオンインプランテーションは、使用
不純物により条件が種々異なる。例えばボロンイオンを
打込む場合は、ドーズ量を3×1014個/cm2〜1×
1015個/cm2、出力を1.0MeV〜2.0MeV
の条件で打込みを行うことにより、深さ1.5μm〜
3.0μmの高濃度不純物埋込み層を形成することがで
きる。
不純物により条件が種々異なる。例えばボロンイオンを
打込む場合は、ドーズ量を3×1014個/cm2〜1×
1015個/cm2、出力を1.0MeV〜2.0MeV
の条件で打込みを行うことにより、深さ1.5μm〜
3.0μmの高濃度不純物埋込み層を形成することがで
きる。
【0011】またヒ素イオンを打込む場合は、ドーズ量
を5×1014個/cm2〜3×1015個/cm2、出力を
2.0MeV〜8.0MeVの条件で打込みを行うこと
により、深さ1.5μm〜4.0μmの高濃度不純物埋
込み層を形成することができる。
を5×1014個/cm2〜3×1015個/cm2、出力を
2.0MeV〜8.0MeVの条件で打込みを行うこと
により、深さ1.5μm〜4.0μmの高濃度不純物埋
込み層を形成することができる。
【0012】さらに、アンチモンイオンを打込む場合
は、ドーズ量を5×1014個/cm2〜3×1015個/
cm2、出力を0.5MeV〜1.0MeVの条件で打
込みを行うことにより、深さ0.5μm〜1.5μmの
高濃度不純物埋込み層を形成することができる。
は、ドーズ量を5×1014個/cm2〜3×1015個/
cm2、出力を0.5MeV〜1.0MeVの条件で打
込みを行うことにより、深さ0.5μm〜1.5μmの
高濃度不純物埋込み層を形成することができる。
【0013】なお、前記イオンインプランテーションに
おいてイオンの入射角に所定のオフセット角、例えば7
°程度のオフセットを設けて行うのが好ましい。また、
前記半導体基板上に酸化膜を形成した後に前記イオンイ
ンプランテーションを行うようにしてもよい。
おいてイオンの入射角に所定のオフセット角、例えば7
°程度のオフセットを設けて行うのが好ましい。また、
前記半導体基板上に酸化膜を形成した後に前記イオンイ
ンプランテーションを行うようにしてもよい。
【0014】なお、前記イオンインプランテーションを
行った後に1000〜1100℃の温度領域で10秒〜
1分アニール処理を行うのが好ましい。
行った後に1000〜1100℃の温度領域で10秒〜
1分アニール処理を行うのが好ましい。
【0015】
【作用】本発明においては、高濃度の不純物を含む半導
体基板上にCVD法により低濃度の不純物を含むエピタ
キシャル層を形成する代わりに、低濃度の不純物を含む
半導体基板に高出力イオンインプランテーションにより
不純物高濃度不純物埋込み層を基板表面から一定深さ、
例えば1μm又はそれより浅い領域に形成することによ
り、エピタキシャル成長工程を行うことなく高濃度不純
物領域上に低濃度不純物半導体層を有する構造を得るこ
とができる。
体基板上にCVD法により低濃度の不純物を含むエピタ
キシャル層を形成する代わりに、低濃度の不純物を含む
半導体基板に高出力イオンインプランテーションにより
不純物高濃度不純物埋込み層を基板表面から一定深さ、
例えば1μm又はそれより浅い領域に形成することによ
り、エピタキシャル成長工程を行うことなく高濃度不純
物領域上に低濃度不純物半導体層を有する構造を得るこ
とができる。
【0016】また、本発明においては低濃度の不純物を
含む半導体基板を用いるので、基板背面からのいわゆる
オートドーピングが生じる恐れがなく、基板背面を酸化
膜等で被覆する必要がなくなる。従って、工程の大幅な
簡略化が図れる。また、低濃度の不純物を含む半導体基
板は、その原料となる半導体単結晶の不純物濃度を制御
するのが容易であり、低コストで得ることができる。
含む半導体基板を用いるので、基板背面からのいわゆる
オートドーピングが生じる恐れがなく、基板背面を酸化
膜等で被覆する必要がなくなる。従って、工程の大幅な
簡略化が図れる。また、低濃度の不純物を含む半導体基
板は、その原料となる半導体単結晶の不純物濃度を制御
するのが容易であり、低コストで得ることができる。
【0017】p+型高濃度不純物層上にp-型低濃度不純
物層を有する構造を得るには、p-半導体基板を用いて
例えば不純物としてボロンを選択する。n+型高濃度不
純物層上にn-型低濃度不純物層を有する構造を得るに
は、n-半導体基板を用いて例えば不純物としヒ素やア
ンチモンを選択する。
物層を有する構造を得るには、p-半導体基板を用いて
例えば不純物としてボロンを選択する。n+型高濃度不
純物層上にn-型低濃度不純物層を有する構造を得るに
は、n-半導体基板を用いて例えば不純物としヒ素やア
ンチモンを選択する。
【0018】高濃度不純物埋込み層の形成深さはイオン
インプランテーションの出力電圧条件によって制御する
ことができる。出力電圧を大きくすれば深い位置に形成
することができる。また、不純物濃度は不純物イオンの
打込み密度(ドーズ量)により制御される。
インプランテーションの出力電圧条件によって制御する
ことができる。出力電圧を大きくすれば深い位置に形成
することができる。また、不純物濃度は不純物イオンの
打込み密度(ドーズ量)により制御される。
【0019】なお、特にボロンやヒ素のように深く入り
やすい場合には、イオンの打込み入射角にオフセット角
を設けるとよい。これにより、イオンは斜めに打込ま
れ、同一エネルギーを持ったイオンでも比較的浅い位置
までしか到達しない。オフセット角は7°程度が好まし
い。また、他の方法として、半導体基板の表面に0.1
μm未満の薄いSiO2等の酸化膜を形成してからイオ
ンインプランテーションを行うようにしてもよい。この
場合、イオンが酸化膜を通過する際にエネルギーの一部
を失い、到達距離が小さくなる。従って、これらの方法
により、出力を変えずにイオンの打込み深さを制御する
ことが可能となる。
やすい場合には、イオンの打込み入射角にオフセット角
を設けるとよい。これにより、イオンは斜めに打込ま
れ、同一エネルギーを持ったイオンでも比較的浅い位置
までしか到達しない。オフセット角は7°程度が好まし
い。また、他の方法として、半導体基板の表面に0.1
μm未満の薄いSiO2等の酸化膜を形成してからイオ
ンインプランテーションを行うようにしてもよい。この
場合、イオンが酸化膜を通過する際にエネルギーの一部
を失い、到達距離が小さくなる。従って、これらの方法
により、出力を変えずにイオンの打込み深さを制御する
ことが可能となる。
【0020】前記イオンインプランテーションにより形
成した不純物領域はそのままでは活性化されていないの
で、1000〜1100℃の温度領域で10秒〜1分間
程度の短時間のアニール処理RTA(Rapid Th
ermal Anneal)を行うのが好ましい。あま
り長時間アニールを行うと、高濃度不純物埋込み層の不
純物が拡散し、高濃度不純物埋込み層の濃度が低下する
とともにその上の低濃度半導体層の濃度が高くなり、濃
度差が小さくなってしまうので、好ましくない。
成した不純物領域はそのままでは活性化されていないの
で、1000〜1100℃の温度領域で10秒〜1分間
程度の短時間のアニール処理RTA(Rapid Th
ermal Anneal)を行うのが好ましい。あま
り長時間アニールを行うと、高濃度不純物埋込み層の不
純物が拡散し、高濃度不純物埋込み層の濃度が低下する
とともにその上の低濃度半導体層の濃度が高くなり、濃
度差が小さくなってしまうので、好ましくない。
【0021】
【実施例】以下、本発明の実施例について説明する。 [実施例1]図1は、不純物濃度1×1015個/cm3
の低濃度p型シリコン基板に、1MeV、1.5MeV
及び2.0MeVの各出力でボロンイオンを打込み、p
型高濃度不純物埋込み層を形成した場合の深さ方向のプ
ロファイルを示したものである。なお、ボロンのドーズ
量はいずれの場合も3×1014個/cm2とし、イオン
インプランテーション後に1100℃で1分間のアニー
ルを行った。
の低濃度p型シリコン基板に、1MeV、1.5MeV
及び2.0MeVの各出力でボロンイオンを打込み、p
型高濃度不純物埋込み層を形成した場合の深さ方向のプ
ロファイルを示したものである。なお、ボロンのドーズ
量はいずれの場合も3×1014個/cm2とし、イオン
インプランテーション後に1100℃で1分間のアニー
ルを行った。
【0022】なお、比較例として、不純物濃度1×10
19個/cm3の高濃度p型シリコン基板上に不純物(ボ
ロン)濃度1×1015個/cm3のエピタキシャル層を
2.5μmの厚さだけ成長させた場合の深さ方向のプロ
ファイルを図6に示した。
19個/cm3の高濃度p型シリコン基板上に不純物(ボ
ロン)濃度1×1015個/cm3のエピタキシャル層を
2.5μmの厚さだけ成長させた場合の深さ方向のプロ
ファイルを図6に示した。
【0023】図1から分るように、イオンインプランテ
ーションで形成した高濃度不純物埋込み層の形成深さは
出力電圧によって制御される。具体的には1MeV、
1.5MeV及び2.0MeVの各出力に対してそれぞ
れ約1.5μm、2.5μm及び3.0μmの深さであ
った。また、不純物濃度はボロンのドーズ量によって制
御され、この場合のドーズ量はいずれも3×1014個/
cm2であったので、1×1019個/cm3で一定であ
る。この濃度はラッチアップ防止や耐圧等の面で十分な
濃度と考えられる。
ーションで形成した高濃度不純物埋込み層の形成深さは
出力電圧によって制御される。具体的には1MeV、
1.5MeV及び2.0MeVの各出力に対してそれぞ
れ約1.5μm、2.5μm及び3.0μmの深さであ
った。また、不純物濃度はボロンのドーズ量によって制
御され、この場合のドーズ量はいずれも3×1014個/
cm2であったので、1×1019個/cm3で一定であ
る。この濃度はラッチアップ防止や耐圧等の面で十分な
濃度と考えられる。
【0024】イオンインプランテーションで形成した高
濃度不純物埋込み層は、基板表面に近い側の低濃度領域
との濃度勾配が図6に示したエピタキシャル成長による
場合と比較して急峻ではないが、基板表面の近傍では比
較的低濃度が保たれており、この低濃度が保たれている
領域に素子を形成すれば問題はないと考えられる。
濃度不純物埋込み層は、基板表面に近い側の低濃度領域
との濃度勾配が図6に示したエピタキシャル成長による
場合と比較して急峻ではないが、基板表面の近傍では比
較的低濃度が保たれており、この低濃度が保たれている
領域に素子を形成すれば問題はないと考えられる。
【0025】[実施例2]図2は、不純物濃度1×10
15個/cm3のp型シリコン基板に、3×1014個/c
m2、5×1014個/cm2及び1×1015個/cm2の
各ドーズ量でボロンイオンを打込み、p型高濃度不純物
埋込み層を形成した場合の深さ方向のプロファイルを示
したものである。なお、各場合のイオンインプランテー
ションの出力電圧は1.5MeVで一定とし、イオンイ
ンプランテーション後に1100℃で1分間アニールを
行った。
15個/cm3のp型シリコン基板に、3×1014個/c
m2、5×1014個/cm2及び1×1015個/cm2の
各ドーズ量でボロンイオンを打込み、p型高濃度不純物
埋込み層を形成した場合の深さ方向のプロファイルを示
したものである。なお、各場合のイオンインプランテー
ションの出力電圧は1.5MeVで一定とし、イオンイ
ンプランテーション後に1100℃で1分間アニールを
行った。
【0026】このように高濃度不純物埋込み層の不純物
濃度はドーズ量を変えることにより制御することができ
ることが確認できた。また、打込み出力電圧が一定であ
れば、高濃度不純物埋込み層の形成深さやプロファイル
の形状も一定であることも確認できた。
濃度はドーズ量を変えることにより制御することができ
ることが確認できた。また、打込み出力電圧が一定であ
れば、高濃度不純物埋込み層の形成深さやプロファイル
の形状も一定であることも確認できた。
【0027】[実施例3]図3は、不純物濃度1×10
15個/cm3のp型シリコン基板に、1.5MeVの出
力電圧及び3×1014個/cm2のドーズ量でボロンイ
オンを打込んでp型高濃度不純物埋込み層を形成し、そ
の後アニールを行わない場合と1100℃で10秒間及
び60秒間それぞれアニールを行った場合の深さ方向の
プロファイルを示したものである。
15個/cm3のp型シリコン基板に、1.5MeVの出
力電圧及び3×1014個/cm2のドーズ量でボロンイ
オンを打込んでp型高濃度不純物埋込み層を形成し、そ
の後アニールを行わない場合と1100℃で10秒間及
び60秒間それぞれアニールを行った場合の深さ方向の
プロファイルを示したものである。
【0028】上記のように10秒間又は60秒間の短時
間のアニールを行っても高濃度不純物埋込み層のプロフ
ァイル形状にほとんど変化はなく、所望の高濃度不純物
プロファイルが得られることが確認できた。これ以上の
高温の熱処理を行うと、不純物の高濃度領域が拡散によ
り広がり、プロファイルが変形する恐れがあると考えら
れるが、その度合いは熱処理温度とともに基板表面の活
性層厚さの精度にも影響を受けるものと考えられる。な
お、上記短時間のアニールにより高濃度不純物埋込み層
の不純物は十分に活性化される。
間のアニールを行っても高濃度不純物埋込み層のプロフ
ァイル形状にほとんど変化はなく、所望の高濃度不純物
プロファイルが得られることが確認できた。これ以上の
高温の熱処理を行うと、不純物の高濃度領域が拡散によ
り広がり、プロファイルが変形する恐れがあると考えら
れるが、その度合いは熱処理温度とともに基板表面の活
性層厚さの精度にも影響を受けるものと考えられる。な
お、上記短時間のアニールにより高濃度不純物埋込み層
の不純物は十分に活性化される。
【0029】[実施例4]図4は、不純物濃度1×10
15個/cm3のn型シリコン基板に、2MeV、3Me
V、5MeV及び8MeVの各出力でヒ素をイオンイン
プランテーションで打込み、n型高濃度不純物埋込み層
を形成した場合の深さ方向のプロファイルを示したもの
である。なお、ヒ素のドーズ量はいずれの場合も5×1
014個/cm2とし、イオンインプランテーション後に
1100℃で1分間アニールを行った。
15個/cm3のn型シリコン基板に、2MeV、3Me
V、5MeV及び8MeVの各出力でヒ素をイオンイン
プランテーションで打込み、n型高濃度不純物埋込み層
を形成した場合の深さ方向のプロファイルを示したもの
である。なお、ヒ素のドーズ量はいずれの場合も5×1
014個/cm2とし、イオンインプランテーション後に
1100℃で1分間アニールを行った。
【0030】この場合も高濃度不純物埋込み層の形成深
さは出力電圧によって1.5μm〜4.0μmの範囲で
制御される。また、ドーズ量が5×1014個/cm2で
一定であったので不純物濃度はいずれも1×1019個/
cm3である。なお、ドーズ量を変更することにより不
純物濃度を制御できることはいうまでもなく、例えば5
×1014個/cm2〜3×1015/cm2の範囲でドーズ
量を種々変更すると好ましい不純物濃度が得られるが、
これに限定されるものではない。
さは出力電圧によって1.5μm〜4.0μmの範囲で
制御される。また、ドーズ量が5×1014個/cm2で
一定であったので不純物濃度はいずれも1×1019個/
cm3である。なお、ドーズ量を変更することにより不
純物濃度を制御できることはいうまでもなく、例えば5
×1014個/cm2〜3×1015/cm2の範囲でドーズ
量を種々変更すると好ましい不純物濃度が得られるが、
これに限定されるものではない。
【0031】[実施例5]図5は、不純物濃度1×10
15個/cm3のn型シリコン基板に、500keV、7
00keV及び1000keVの各出力でアンチモンを
イオンインプランテーションで打込み、n型高濃度不純
物埋込み層を形成した場合の深さ方向のプロファイルを
示したものである。なお、アンチモンのドーズ量はいず
れの場合も3×1014個/cm2とし、イオンインプラ
ンテーション後に1100℃で1分間アニールを行っ
た。
15個/cm3のn型シリコン基板に、500keV、7
00keV及び1000keVの各出力でアンチモンを
イオンインプランテーションで打込み、n型高濃度不純
物埋込み層を形成した場合の深さ方向のプロファイルを
示したものである。なお、アンチモンのドーズ量はいず
れの場合も3×1014個/cm2とし、イオンインプラ
ンテーション後に1100℃で1分間アニールを行っ
た。
【0032】この場合も高濃度不純物埋込み層の形成深
さは出力電圧によって0.5μm〜1.5μmの範囲で
制御される。また、ドーズ量が3×1014個/cm2で
一定であったので不純物濃度はいずれも1×1019個/
cm3であるが、例えば5×1014個/cm2〜3×10
15/cm2の範囲でドーズ量を種々変更すると好ましい
不純物濃度が得られる。
さは出力電圧によって0.5μm〜1.5μmの範囲で
制御される。また、ドーズ量が3×1014個/cm2で
一定であったので不純物濃度はいずれも1×1019個/
cm3であるが、例えば5×1014個/cm2〜3×10
15/cm2の範囲でドーズ量を種々変更すると好ましい
不純物濃度が得られる。
【0033】
【発明の効果】以上説明したように本発明は、高濃度の
不純物を含む半導体基板上にCVD法により低濃度の不
純物を含むエピタキシャル層を形成する代わりに、低濃
度の不純物を含む半導体基板に高出力イオンインプラン
テーションにより高濃度不純物埋込み層を形成するよう
にしたことにより、エピタキシャル成長工程を行うこと
なく高濃度不純物領域上に低濃度不純物半導体層を有す
る構造を得ることができる。また、本発明は低濃度の不
純物を含む半導体基板を用いるので、基板背面からのい
わゆるオートドーピングが生じる恐れがなく、基板背面
を酸化膜等で被覆する必要がなくなる。従って、工程の
大幅な簡略化が図れるという効果がある。
不純物を含む半導体基板上にCVD法により低濃度の不
純物を含むエピタキシャル層を形成する代わりに、低濃
度の不純物を含む半導体基板に高出力イオンインプラン
テーションにより高濃度不純物埋込み層を形成するよう
にしたことにより、エピタキシャル成長工程を行うこと
なく高濃度不純物領域上に低濃度不純物半導体層を有す
る構造を得ることができる。また、本発明は低濃度の不
純物を含む半導体基板を用いるので、基板背面からのい
わゆるオートドーピングが生じる恐れがなく、基板背面
を酸化膜等で被覆する必要がなくなる。従って、工程の
大幅な簡略化が図れるという効果がある。
【0034】また、低濃度の不純物を含む半導体基板
は、その原料となる半導体単結晶の不純物濃度を制御す
るのが容易であり、低コストで得ることができるという
効果もある。
は、その原料となる半導体単結晶の不純物濃度を制御す
るのが容易であり、低コストで得ることができるという
効果もある。
【図1】種々の出力電圧によりイオンインプランテーシ
ョンによりボロンを打込んで高濃度不純物埋込み層を形
成した場合の深さ方向の不純物濃度プロファイルを示す
図である。
ョンによりボロンを打込んで高濃度不純物埋込み層を形
成した場合の深さ方向の不純物濃度プロファイルを示す
図である。
【図2】出力電圧を一定にし、種々のドーズ量でイオン
インプランテーションによりボロンを打込んで高濃度不
純物埋込み層を形成した場合の深さ方向の不純物濃度プ
ロファイルを示す図である。
インプランテーションによりボロンを打込んで高濃度不
純物埋込み層を形成した場合の深さ方向の不純物濃度プ
ロファイルを示す図である。
【図3】出力電圧及びドーズ量を一定にしてイオンイン
プランテーションによりボロンを打込んで高濃度不純物
埋込み層を形成した後、種々のアニール条件でアニール
処理を行った場合の深さ方向の不純物濃度プロファイル
を示す図である。
プランテーションによりボロンを打込んで高濃度不純物
埋込み層を形成した後、種々のアニール条件でアニール
処理を行った場合の深さ方向の不純物濃度プロファイル
を示す図である。
【図4】種々の出力電圧によりイオンインプランテーシ
ョンによりヒ素を打込んで高濃度不純物埋込み層を形成
した場合の深さ方向の不純物濃度プロファイルを示す図
である。
ョンによりヒ素を打込んで高濃度不純物埋込み層を形成
した場合の深さ方向の不純物濃度プロファイルを示す図
である。
【図5】種々の出力電圧によりイオンインプランテーシ
ョンによりアンチモンを打込んで高濃度不純物埋込み層
を形成した場合の深さ方向の不純物濃度プロファイルを
示す図である。
ョンによりアンチモンを打込んで高濃度不純物埋込み層
を形成した場合の深さ方向の不純物濃度プロファイルを
示す図である。
【図6】半導体基板上にエピタキシャル層を形成した場
合の深さ方向の不純物濃度プロファイルを示す図であ
る。
合の深さ方向の不純物濃度プロファイルを示す図であ
る。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 8617−4M H01L 21/265 F 9054−4M 29/78 301 X
Claims (11)
- 【請求項1】 低濃度不純物を含む半導体基板にイオン
インプランテーションにより不純物イオンを打込んで基
板表面から一定深さに形成した高濃度不純物埋込み層を
有することを特徴とする半導体基板。 - 【請求項2】 前記高濃度不純物埋込み層は基板表面か
ら0.5〜4.0μmの深さに設けるものである請求項
1に記載の半導体基板。 - 【請求項3】 前記高濃度不純物埋込み層の不純物濃度
は5×1018〜1×1020cm-3である請求項1又は請
求項2に記載の半導体基板。 - 【請求項4】 前記高濃度不純物埋込み層の不純物はボ
ロン、ヒ素又はアンチモンのいずれかである請求項1な
いし請求項3に記載の半導体基板。 - 【請求項5】 低濃度不純物を含む半導体基板にイオン
インプランテーションにより不純物イオンを打込み、基
板表面から一定深さに高濃度不純物埋込み層を形成する
ことを特徴とする半導体基板の製造方法。 - 【請求項6】 前記イオンインプランテーションにおい
てドーズ量が3×1014個/cm2〜1×1015個/c
m2、出力が1.0MeV〜2.0MeVの条件でボロ
ンイオンを打込み、深さ1.5μm〜3.0μmの高濃
度不純物埋込み層を形成する請求項5に記載の半導体基
板の製造方法。 - 【請求項7】 前記イオンインプランテーションにおい
てドーズ量が5×1014個/cm2〜3×1015個/c
m2、出力が2.0MeV〜8.0MeVの条件でヒ素
イオンを打込み、深さ1.5μm〜4.0μmの高濃度
不純物埋込み層を形成する請求項5に記載の半導体基板
の製造方法。 - 【請求項8】 前記イオンインプランテーションにおい
てドーズ量が5×1014個/cm2〜3×1015個/c
m2、出力が0.5MeV〜1.0MeVの条件でアン
チモンイオンを打込み、深さ0.5μm〜1.5μmの
高濃度不純物埋込み層を形成する請求項5に記載の半導
体基板の製造方法。 - 【請求項9】 前記イオンインプランテーションにおい
てイオンの入射角にオフセット角を設けて行う請求項5
〜請求項8のいずれか1項に記載の半導体基板の製造方
法。 - 【請求項10】 前記半導体基板上に酸化膜を形成した
後に前記イオンインプランテーションを行う請求項5〜
請求項9のいずれか1項に記載の半導体基板の製造方
法。 - 【請求項11】 前記イオンインプランテーションを行
った後に1000〜1100℃の温度領域で10秒〜1
分間アニール処理を行うものである請求項5〜請求項1
0のいずれか1項に記載の半導体基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5076342A JPH06267880A (ja) | 1993-03-10 | 1993-03-10 | 半導体基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5076342A JPH06267880A (ja) | 1993-03-10 | 1993-03-10 | 半導体基板及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06267880A true JPH06267880A (ja) | 1994-09-22 |
Family
ID=13602692
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5076342A Pending JPH06267880A (ja) | 1993-03-10 | 1993-03-10 | 半導体基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06267880A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09190984A (ja) * | 1995-12-29 | 1997-07-22 | Hyundai Electron Ind Co Ltd | 半導体素子のウェル形成方法 |
-
1993
- 1993-03-10 JP JP5076342A patent/JPH06267880A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09190984A (ja) * | 1995-12-29 | 1997-07-22 | Hyundai Electron Ind Co Ltd | 半導体素子のウェル形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7816237B2 (en) | Ultra shallow junction formation by epitaxial interface limited diffusion | |
US6632728B2 (en) | Increasing the electrical activation of ion-implanted dopants | |
TW201030818A (en) | Metal oxide semiconductor devices having implanted carbon diffusion retardation layers and methods for fabricating the same | |
JPS6362227A (ja) | P型ド−パントの特性のその他のp型ド−パントでの修正 | |
IE52184B1 (en) | Device isolation in silicon semiconductor substrates | |
EP0143670B1 (en) | Process for fabricating a semiconductor device | |
US5933740A (en) | RTP booster to semiconductor device anneal | |
JPH06267880A (ja) | 半導体基板及びその製造方法 | |
US5192712A (en) | Control and moderation of aluminum in silicon using germanium and germanium with boron | |
JPH0318064A (ja) | アルミニウム/ボロン pウェル | |
EP0938130A2 (en) | A process for fabricating a device with shallow junctions | |
JPH0368134A (ja) | 半導体装置の製造方法 | |
JPH0521461A (ja) | 半導体装置の製造方法 | |
JPH05211331A (ja) | Mis型fet装置およびその製造方法 | |
JPH03265131A (ja) | 半導体装置の製造方法 | |
JPS6386565A (ja) | 半導体装置の製造方法 | |
JPH098310A (ja) | 半導体装置の製造方法 | |
JPH06350086A (ja) | 半導体装置の製造方法 | |
JPH01214169A (ja) | 半導体装置 | |
JPH08148680A (ja) | しきい電圧の制御方法 | |
JP5045048B2 (ja) | 半導体装置の製造方法 | |
JPH04137619A (ja) | 半導体装置の製造方法 | |
JPH023915A (ja) | 半導体装置の製造方法 | |
JPS6057619A (ja) | 半導体装置の製造方法 | |
JPS63181418A (ja) | 半導体装置の製造方法 |