JPH06267880A - 半導体基板及びその製造方法 - Google Patents
半導体基板及びその製造方法Info
- Publication number
- JPH06267880A JPH06267880A JP5076342A JP7634293A JPH06267880A JP H06267880 A JPH06267880 A JP H06267880A JP 5076342 A JP5076342 A JP 5076342A JP 7634293 A JP7634293 A JP 7634293A JP H06267880 A JPH06267880 A JP H06267880A
- Authority
- JP
- Japan
- Prior art keywords
- concentration
- impurity
- semiconductor substrate
- ion implantation
- depth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 簡略化された工程で且つ低コストで製造でき
る半導体基板及びその製造方法を提供する。 【構成】 低濃度不純物を含む半導体基板にイオンイン
プランテーションにより不純物イオンを打込み、基板表
面から一定深さに高濃度不純物埋込み層を形成する。高
濃度不純物埋込み層は、例えば基板表面から０．５〜
４．０μｍの深さに形成し、その不純物濃度は例えば５
×１０18〜１×１０20ｃｍ-3である。不純物は例えばボ
ロン、ヒ素あるいはアンチモンである。イオンインプラ
ンテーションは、使用する不純物により異なるが、０．
５ＭｅＶ〜８ＭｅＶの出力で行う。イオンインプランテ
ーション後に１０００〜１１００℃の温度領域で１０秒
〜１分間アニール処理を行うのが好ましい。
る半導体基板及びその製造方法を提供する。 【構成】 低濃度不純物を含む半導体基板にイオンイン
プランテーションにより不純物イオンを打込み、基板表
面から一定深さに高濃度不純物埋込み層を形成する。高
濃度不純物埋込み層は、例えば基板表面から０．５〜
４．０μｍの深さに形成し、その不純物濃度は例えば５
×１０18〜１×１０20ｃｍ-3である。不純物は例えばボ
ロン、ヒ素あるいはアンチモンである。イオンインプラ
ンテーションは、使用する不純物により異なるが、０．
５ＭｅＶ〜８ＭｅＶの出力で行う。イオンインプランテ
ーション後に１０００〜１１００℃の温度領域で１０秒
〜１分間アニール処理を行うのが好ましい。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板及びその製
造方法に関し、より詳しくは、ＭＯＳＦＥＴの製造に適
した、高濃度不純物領域上に低濃度不純物半導体層を有
する半導体基板及びその製造方法に関する。
造方法に関し、より詳しくは、ＭＯＳＦＥＴの製造に適
した、高濃度不純物領域上に低濃度不純物半導体層を有
する半導体基板及びその製造方法に関する。
【０００２】
【発明の背景技術】ＭＯＳＦＥＴ等のＭＯＳ素子は、通
常は半導体基板上に薄膜の半導体層が形成された基板を
用いて製造される。この薄膜半導体層は一般にエピタキ
シャル成長法により形成されるが、近年、高集積化が進
むにつれてそのエピタキシャル層の薄膜化がますます要
求されるようになっている。
常は半導体基板上に薄膜の半導体層が形成された基板を
用いて製造される。この薄膜半導体層は一般にエピタキ
シャル成長法により形成されるが、近年、高集積化が進
むにつれてそのエピタキシャル層の薄膜化がますます要
求されるようになっている。
【０００３】上記のようなＭＯＳ素子用のエピタキシャ
ル層が形成された半導体基板（エピタキシャルウエー
ハ）は、一般に、高濃度の不純物を含むシリコン基板の
上にＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏ
ｓｉｔｉｏｎ）法により低濃度の不純物を含むエピタキ
シャル層を成長させて形成される。
ル層が形成された半導体基板（エピタキシャルウエー
ハ）は、一般に、高濃度の不純物を含むシリコン基板の
上にＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏ
ｓｉｔｉｏｎ）法により低濃度の不純物を含むエピタキ
シャル層を成長させて形成される。
【０００４】
【発明が解決しようとする課題】しかし、上記のような
方法においては、ｐ型ウエーハの場合、高濃度の不純物
を含む基板を用いるので、エピタキシャル成長中に基板
背面から揮発した不純物がエピタキシャル層に入り込む
いわゆるオートドーピングが起き、エピタキシャル層表
面の不純物濃度を所望の濃度に制御することが困難であ
った。このため、基板背面にシリコン酸化膜等を形成し
て被覆し、基板背面からのオートドーピングを防止する
ようにしているが、工程が複雑となり、多くの手間が掛
っていた。
方法においては、ｐ型ウエーハの場合、高濃度の不純物
を含む基板を用いるので、エピタキシャル成長中に基板
背面から揮発した不純物がエピタキシャル層に入り込む
いわゆるオートドーピングが起き、エピタキシャル層表
面の不純物濃度を所望の濃度に制御することが困難であ
った。このため、基板背面にシリコン酸化膜等を形成し
て被覆し、基板背面からのオートドーピングを防止する
ようにしているが、工程が複雑となり、多くの手間が掛
っていた。
【０００５】また、高濃度の不純物を含む半導体基板は
高濃度の不純物を含む半導体融液から育成した半導体単
結晶から製造されるが、不純物濃度を所望濃度に制御し
ながら単結晶を育成することも困難であった。
高濃度の不純物を含む半導体融液から育成した半導体単
結晶から製造されるが、不純物濃度を所望濃度に制御し
ながら単結晶を育成することも困難であった。
【０００６】そこで本発明は、簡略化された工程で且つ
低コストで製造できる半導体基板及びその製造方法を提
供することを目的とする。
低コストで製造できる半導体基板及びその製造方法を提
供することを目的とする。
【０００７】
【課題を解決するための手段】本発明は、特許請求の範
囲の請求項１に記載したように、低濃度不純物を含む半
導体基板にイオンインプランテーションにより不純物イ
オンを打込んで基板表面から一定深さに形成した高濃度
不純物埋込み層を有することを特徴とする半導体基板を
提供する。
囲の請求項１に記載したように、低濃度不純物を含む半
導体基板にイオンインプランテーションにより不純物イ
オンを打込んで基板表面から一定深さに形成した高濃度
不純物埋込み層を有することを特徴とする半導体基板を
提供する。
【０００８】前記高濃度不純物埋込み層は、例えば不純
物をボロンとした場合、基板表面から１．５〜３．０μ
ｍの深さに設けるものである。また、前記高濃度不純物
埋込み層の不純物濃度は例えば５×１０18〜１×１０20
ｃｍ-3であり、不純物としてはボロンの他にアンチモ
ン、ヒ素が使用できる。
物をボロンとした場合、基板表面から１．５〜３．０μ
ｍの深さに設けるものである。また、前記高濃度不純物
埋込み層の不純物濃度は例えば５×１０18〜１×１０20
ｃｍ-3であり、不純物としてはボロンの他にアンチモ
ン、ヒ素が使用できる。
【０００９】また本発明は、特許請求の範囲の請求項５
に記載したように、低濃度不純物を含む半導体基板にイ
オンインプランテーションにより不純物イオンを打込
み、基板表面から一定深さに高濃度不純物埋込み層を形
成することを特徴とする半導体基板の製造方法を提供す
る。
に記載したように、低濃度不純物を含む半導体基板にイ
オンインプランテーションにより不純物イオンを打込
み、基板表面から一定深さに高濃度不純物埋込み層を形
成することを特徴とする半導体基板の製造方法を提供す
る。
【００１０】前記イオンインプランテーションは、使用
不純物により条件が種々異なる。例えばボロンイオンを
打込む場合は、ドーズ量を３×１０14個／ｃｍ2〜１×
１０15個／ｃｍ2、出力を１．０ＭｅＶ〜２．０ＭｅＶ
の条件で打込みを行うことにより、深さ１．５μｍ〜
３．０μｍの高濃度不純物埋込み層を形成することがで
きる。
不純物により条件が種々異なる。例えばボロンイオンを
打込む場合は、ドーズ量を３×１０14個／ｃｍ2〜１×
１０15個／ｃｍ2、出力を１．０ＭｅＶ〜２．０ＭｅＶ
の条件で打込みを行うことにより、深さ１．５μｍ〜
３．０μｍの高濃度不純物埋込み層を形成することがで
きる。
【００１１】またヒ素イオンを打込む場合は、ドーズ量
を５×１０14個／ｃｍ2〜３×１０15個／ｃｍ2、出力を
２．０ＭｅＶ〜８．０ＭｅＶの条件で打込みを行うこと
により、深さ１．５μｍ〜４．０μｍの高濃度不純物埋
込み層を形成することができる。
を５×１０14個／ｃｍ2〜３×１０15個／ｃｍ2、出力を
２．０ＭｅＶ〜８．０ＭｅＶの条件で打込みを行うこと
により、深さ１．５μｍ〜４．０μｍの高濃度不純物埋
込み層を形成することができる。
【００１２】さらに、アンチモンイオンを打込む場合
は、ドーズ量を５×１０14個／ｃｍ2〜３×１０15個／
ｃｍ2、出力を０．５ＭｅＶ〜１．０ＭｅＶの条件で打
込みを行うことにより、深さ０．５μｍ〜１．５μｍの
高濃度不純物埋込み層を形成することができる。
は、ドーズ量を５×１０14個／ｃｍ2〜３×１０15個／
ｃｍ2、出力を０．５ＭｅＶ〜１．０ＭｅＶの条件で打
込みを行うことにより、深さ０．５μｍ〜１．５μｍの
高濃度不純物埋込み層を形成することができる。
【００１３】なお、前記イオンインプランテーションに
おいてイオンの入射角に所定のオフセット角、例えば７
°程度のオフセットを設けて行うのが好ましい。また、
前記半導体基板上に酸化膜を形成した後に前記イオンイ
ンプランテーションを行うようにしてもよい。
おいてイオンの入射角に所定のオフセット角、例えば７
°程度のオフセットを設けて行うのが好ましい。また、
前記半導体基板上に酸化膜を形成した後に前記イオンイ
ンプランテーションを行うようにしてもよい。
【００１４】なお、前記イオンインプランテーションを
行った後に１０００〜１１００℃の温度領域で１０秒〜
１分アニール処理を行うのが好ましい。
行った後に１０００〜１１００℃の温度領域で１０秒〜
１分アニール処理を行うのが好ましい。
【００１５】
【作用】本発明においては、高濃度の不純物を含む半導
体基板上にＣＶＤ法により低濃度の不純物を含むエピタ
キシャル層を形成する代わりに、低濃度の不純物を含む
半導体基板に高出力イオンインプランテーションにより
不純物高濃度不純物埋込み層を基板表面から一定深さ、
例えば１μｍ又はそれより浅い領域に形成することによ
り、エピタキシャル成長工程を行うことなく高濃度不純
物領域上に低濃度不純物半導体層を有する構造を得るこ
とができる。
体基板上にＣＶＤ法により低濃度の不純物を含むエピタ
キシャル層を形成する代わりに、低濃度の不純物を含む
半導体基板に高出力イオンインプランテーションにより
不純物高濃度不純物埋込み層を基板表面から一定深さ、
例えば１μｍ又はそれより浅い領域に形成することによ
り、エピタキシャル成長工程を行うことなく高濃度不純
物領域上に低濃度不純物半導体層を有する構造を得るこ
とができる。
【００１６】また、本発明においては低濃度の不純物を
含む半導体基板を用いるので、基板背面からのいわゆる
オートドーピングが生じる恐れがなく、基板背面を酸化
膜等で被覆する必要がなくなる。従って、工程の大幅な
簡略化が図れる。また、低濃度の不純物を含む半導体基
板は、その原料となる半導体単結晶の不純物濃度を制御
するのが容易であり、低コストで得ることができる。
含む半導体基板を用いるので、基板背面からのいわゆる
オートドーピングが生じる恐れがなく、基板背面を酸化
膜等で被覆する必要がなくなる。従って、工程の大幅な
簡略化が図れる。また、低濃度の不純物を含む半導体基
板は、その原料となる半導体単結晶の不純物濃度を制御
するのが容易であり、低コストで得ることができる。
【００１７】ｐ+型高濃度不純物層上にｐ-型低濃度不純
物層を有する構造を得るには、ｐ-半導体基板を用いて
例えば不純物としてボロンを選択する。ｎ+型高濃度不
純物層上にｎ-型低濃度不純物層を有する構造を得るに
は、ｎ-半導体基板を用いて例えば不純物としヒ素やア
ンチモンを選択する。
物層を有する構造を得るには、ｐ-半導体基板を用いて
例えば不純物としてボロンを選択する。ｎ+型高濃度不
純物層上にｎ-型低濃度不純物層を有する構造を得るに
は、ｎ-半導体基板を用いて例えば不純物としヒ素やア
ンチモンを選択する。
【００１８】高濃度不純物埋込み層の形成深さはイオン
インプランテーションの出力電圧条件によって制御する
ことができる。出力電圧を大きくすれば深い位置に形成
することができる。また、不純物濃度は不純物イオンの
打込み密度（ドーズ量）により制御される。
インプランテーションの出力電圧条件によって制御する
ことができる。出力電圧を大きくすれば深い位置に形成
することができる。また、不純物濃度は不純物イオンの
打込み密度（ドーズ量）により制御される。
【００１９】なお、特にボロンやヒ素のように深く入り
やすい場合には、イオンの打込み入射角にオフセット角
を設けるとよい。これにより、イオンは斜めに打込ま
れ、同一エネルギーを持ったイオンでも比較的浅い位置
までしか到達しない。オフセット角は７°程度が好まし
い。また、他の方法として、半導体基板の表面に０．１
μｍ未満の薄いＳｉＯ2等の酸化膜を形成してからイオ
ンインプランテーションを行うようにしてもよい。この
場合、イオンが酸化膜を通過する際にエネルギーの一部
を失い、到達距離が小さくなる。従って、これらの方法
により、出力を変えずにイオンの打込み深さを制御する
ことが可能となる。
やすい場合には、イオンの打込み入射角にオフセット角
を設けるとよい。これにより、イオンは斜めに打込ま
れ、同一エネルギーを持ったイオンでも比較的浅い位置
までしか到達しない。オフセット角は７°程度が好まし
い。また、他の方法として、半導体基板の表面に０．１
μｍ未満の薄いＳｉＯ2等の酸化膜を形成してからイオ
ンインプランテーションを行うようにしてもよい。この
場合、イオンが酸化膜を通過する際にエネルギーの一部
を失い、到達距離が小さくなる。従って、これらの方法
により、出力を変えずにイオンの打込み深さを制御する
ことが可能となる。
【００２０】前記イオンインプランテーションにより形
成した不純物領域はそのままでは活性化されていないの
で、１０００〜１１００℃の温度領域で１０秒〜１分間
程度の短時間のアニール処理ＲＴＡ（Ｒａｐｉｄ Ｔｈ
ｅｒｍａｌ Ａｎｎｅａｌ）を行うのが好ましい。あま
り長時間アニールを行うと、高濃度不純物埋込み層の不
純物が拡散し、高濃度不純物埋込み層の濃度が低下する
とともにその上の低濃度半導体層の濃度が高くなり、濃
度差が小さくなってしまうので、好ましくない。
成した不純物領域はそのままでは活性化されていないの
で、１０００〜１１００℃の温度領域で１０秒〜１分間
程度の短時間のアニール処理ＲＴＡ（Ｒａｐｉｄ Ｔｈ
ｅｒｍａｌ Ａｎｎｅａｌ）を行うのが好ましい。あま
り長時間アニールを行うと、高濃度不純物埋込み層の不
純物が拡散し、高濃度不純物埋込み層の濃度が低下する
とともにその上の低濃度半導体層の濃度が高くなり、濃
度差が小さくなってしまうので、好ましくない。
【００２１】
【実施例】以下、本発明の実施例について説明する。 ［実施例１］図１は、不純物濃度１×１０15個／ｃｍ3
の低濃度ｐ型シリコン基板に、１ＭｅＶ、１．５ＭｅＶ
及び２．０ＭｅＶの各出力でボロンイオンを打込み、ｐ
型高濃度不純物埋込み層を形成した場合の深さ方向のプ
ロファイルを示したものである。なお、ボロンのドーズ
量はいずれの場合も３×１０14個／ｃｍ2とし、イオン
インプランテーション後に１１００℃で１分間のアニー
ルを行った。
の低濃度ｐ型シリコン基板に、１ＭｅＶ、１．５ＭｅＶ
及び２．０ＭｅＶの各出力でボロンイオンを打込み、ｐ
型高濃度不純物埋込み層を形成した場合の深さ方向のプ
ロファイルを示したものである。なお、ボロンのドーズ
量はいずれの場合も３×１０14個／ｃｍ2とし、イオン
インプランテーション後に１１００℃で１分間のアニー
ルを行った。
【００２２】なお、比較例として、不純物濃度１×１０
19個／ｃｍ3の高濃度ｐ型シリコン基板上に不純物（ボ
ロン）濃度１×１０15個／ｃｍ3のエピタキシャル層を
２．５μｍの厚さだけ成長させた場合の深さ方向のプロ
ファイルを図６に示した。
19個／ｃｍ3の高濃度ｐ型シリコン基板上に不純物（ボ
ロン）濃度１×１０15個／ｃｍ3のエピタキシャル層を
２．５μｍの厚さだけ成長させた場合の深さ方向のプロ
ファイルを図６に示した。
【００２３】図１から分るように、イオンインプランテ
ーションで形成した高濃度不純物埋込み層の形成深さは
出力電圧によって制御される。具体的には１ＭｅＶ、
１．５ＭｅＶ及び２．０ＭｅＶの各出力に対してそれぞ
れ約１．５μｍ、２．５μｍ及び３．０μｍの深さであ
った。また、不純物濃度はボロンのドーズ量によって制
御され、この場合のドーズ量はいずれも３×１０14個／
ｃｍ2であったので、１×１０19個／ｃｍ3で一定であ
る。この濃度はラッチアップ防止や耐圧等の面で十分な
濃度と考えられる。
ーションで形成した高濃度不純物埋込み層の形成深さは
出力電圧によって制御される。具体的には１ＭｅＶ、
１．５ＭｅＶ及び２．０ＭｅＶの各出力に対してそれぞ
れ約１．５μｍ、２．５μｍ及び３．０μｍの深さであ
った。また、不純物濃度はボロンのドーズ量によって制
御され、この場合のドーズ量はいずれも３×１０14個／
ｃｍ2であったので、１×１０19個／ｃｍ3で一定であ
る。この濃度はラッチアップ防止や耐圧等の面で十分な
濃度と考えられる。
【００２４】イオンインプランテーションで形成した高
濃度不純物埋込み層は、基板表面に近い側の低濃度領域
との濃度勾配が図６に示したエピタキシャル成長による
場合と比較して急峻ではないが、基板表面の近傍では比
較的低濃度が保たれており、この低濃度が保たれている
領域に素子を形成すれば問題はないと考えられる。
濃度不純物埋込み層は、基板表面に近い側の低濃度領域
との濃度勾配が図６に示したエピタキシャル成長による
場合と比較して急峻ではないが、基板表面の近傍では比
較的低濃度が保たれており、この低濃度が保たれている
領域に素子を形成すれば問題はないと考えられる。
【００２５】［実施例２］図２は、不純物濃度１×１０
15個／ｃｍ3のｐ型シリコン基板に、３×１０14個／ｃ
ｍ2、５×１０14個／ｃｍ2及び１×１０15個／ｃｍ2の
各ドーズ量でボロンイオンを打込み、ｐ型高濃度不純物
埋込み層を形成した場合の深さ方向のプロファイルを示
したものである。なお、各場合のイオンインプランテー
ションの出力電圧は１．５ＭｅＶで一定とし、イオンイ
ンプランテーション後に１１００℃で１分間アニールを
行った。
15個／ｃｍ3のｐ型シリコン基板に、３×１０14個／ｃ
ｍ2、５×１０14個／ｃｍ2及び１×１０15個／ｃｍ2の
各ドーズ量でボロンイオンを打込み、ｐ型高濃度不純物
埋込み層を形成した場合の深さ方向のプロファイルを示
したものである。なお、各場合のイオンインプランテー
ションの出力電圧は１．５ＭｅＶで一定とし、イオンイ
ンプランテーション後に１１００℃で１分間アニールを
行った。
【００２６】このように高濃度不純物埋込み層の不純物
濃度はドーズ量を変えることにより制御することができ
ることが確認できた。また、打込み出力電圧が一定であ
れば、高濃度不純物埋込み層の形成深さやプロファイル
の形状も一定であることも確認できた。
濃度はドーズ量を変えることにより制御することができ
ることが確認できた。また、打込み出力電圧が一定であ
れば、高濃度不純物埋込み層の形成深さやプロファイル
の形状も一定であることも確認できた。
【００２７】［実施例３］図３は、不純物濃度１×１０
15個／ｃｍ3のｐ型シリコン基板に、１．５ＭｅＶの出
力電圧及び３×１０14個／ｃｍ2のドーズ量でボロンイ
オンを打込んでｐ型高濃度不純物埋込み層を形成し、そ
の後アニールを行わない場合と１１００℃で１０秒間及
び６０秒間それぞれアニールを行った場合の深さ方向の
プロファイルを示したものである。
15個／ｃｍ3のｐ型シリコン基板に、１．５ＭｅＶの出
力電圧及び３×１０14個／ｃｍ2のドーズ量でボロンイ
オンを打込んでｐ型高濃度不純物埋込み層を形成し、そ
の後アニールを行わない場合と１１００℃で１０秒間及
び６０秒間それぞれアニールを行った場合の深さ方向の
プロファイルを示したものである。
【００２８】上記のように１０秒間又は６０秒間の短時
間のアニールを行っても高濃度不純物埋込み層のプロフ
ァイル形状にほとんど変化はなく、所望の高濃度不純物
プロファイルが得られることが確認できた。これ以上の
高温の熱処理を行うと、不純物の高濃度領域が拡散によ
り広がり、プロファイルが変形する恐れがあると考えら
れるが、その度合いは熱処理温度とともに基板表面の活
性層厚さの精度にも影響を受けるものと考えられる。な
お、上記短時間のアニールにより高濃度不純物埋込み層
の不純物は十分に活性化される。
間のアニールを行っても高濃度不純物埋込み層のプロフ
ァイル形状にほとんど変化はなく、所望の高濃度不純物
プロファイルが得られることが確認できた。これ以上の
高温の熱処理を行うと、不純物の高濃度領域が拡散によ
り広がり、プロファイルが変形する恐れがあると考えら
れるが、その度合いは熱処理温度とともに基板表面の活
性層厚さの精度にも影響を受けるものと考えられる。な
お、上記短時間のアニールにより高濃度不純物埋込み層
の不純物は十分に活性化される。
【００２９】［実施例４］図４は、不純物濃度１×１０
15個／ｃｍ3のｎ型シリコン基板に、２ＭｅＶ、３Ｍｅ
Ｖ、５ＭｅＶ及び８ＭｅＶの各出力でヒ素をイオンイン
プランテーションで打込み、ｎ型高濃度不純物埋込み層
を形成した場合の深さ方向のプロファイルを示したもの
である。なお、ヒ素のドーズ量はいずれの場合も５×１
０14個／ｃｍ2とし、イオンインプランテーション後に
１１００℃で１分間アニールを行った。
15個／ｃｍ3のｎ型シリコン基板に、２ＭｅＶ、３Ｍｅ
Ｖ、５ＭｅＶ及び８ＭｅＶの各出力でヒ素をイオンイン
プランテーションで打込み、ｎ型高濃度不純物埋込み層
を形成した場合の深さ方向のプロファイルを示したもの
である。なお、ヒ素のドーズ量はいずれの場合も５×１
０14個／ｃｍ2とし、イオンインプランテーション後に
１１００℃で１分間アニールを行った。
【００３０】この場合も高濃度不純物埋込み層の形成深
さは出力電圧によって１．５μｍ〜４．０μｍの範囲で
制御される。また、ドーズ量が５×１０14個／ｃｍ2で
一定であったので不純物濃度はいずれも１×１０19個／
ｃｍ3である。なお、ドーズ量を変更することにより不
純物濃度を制御できることはいうまでもなく、例えば５
×１０14個／ｃｍ2〜３×１０15／ｃｍ2の範囲でドーズ
量を種々変更すると好ましい不純物濃度が得られるが、
これに限定されるものではない。
さは出力電圧によって１．５μｍ〜４．０μｍの範囲で
制御される。また、ドーズ量が５×１０14個／ｃｍ2で
一定であったので不純物濃度はいずれも１×１０19個／
ｃｍ3である。なお、ドーズ量を変更することにより不
純物濃度を制御できることはいうまでもなく、例えば５
×１０14個／ｃｍ2〜３×１０15／ｃｍ2の範囲でドーズ
量を種々変更すると好ましい不純物濃度が得られるが、
これに限定されるものではない。
【００３１】［実施例５］図５は、不純物濃度１×１０
15個／ｃｍ3のｎ型シリコン基板に、５００ｋｅＶ、７
００ｋｅＶ及び１０００ｋｅＶの各出力でアンチモンを
イオンインプランテーションで打込み、ｎ型高濃度不純
物埋込み層を形成した場合の深さ方向のプロファイルを
示したものである。なお、アンチモンのドーズ量はいず
れの場合も３×１０14個／ｃｍ2とし、イオンインプラ
ンテーション後に１１００℃で１分間アニールを行っ
た。
15個／ｃｍ3のｎ型シリコン基板に、５００ｋｅＶ、７
００ｋｅＶ及び１０００ｋｅＶの各出力でアンチモンを
イオンインプランテーションで打込み、ｎ型高濃度不純
物埋込み層を形成した場合の深さ方向のプロファイルを
示したものである。なお、アンチモンのドーズ量はいず
れの場合も３×１０14個／ｃｍ2とし、イオンインプラ
ンテーション後に１１００℃で１分間アニールを行っ
た。
【００３２】この場合も高濃度不純物埋込み層の形成深
さは出力電圧によって０．５μｍ〜１．５μｍの範囲で
制御される。また、ドーズ量が３×１０14個／ｃｍ2で
一定であったので不純物濃度はいずれも１×１０19個／
ｃｍ3であるが、例えば５×１０14個／ｃｍ2〜３×１０
15／ｃｍ2の範囲でドーズ量を種々変更すると好ましい
不純物濃度が得られる。
さは出力電圧によって０．５μｍ〜１．５μｍの範囲で
制御される。また、ドーズ量が３×１０14個／ｃｍ2で
一定であったので不純物濃度はいずれも１×１０19個／
ｃｍ3であるが、例えば５×１０14個／ｃｍ2〜３×１０
15／ｃｍ2の範囲でドーズ量を種々変更すると好ましい
不純物濃度が得られる。
【００３３】
【発明の効果】以上説明したように本発明は、高濃度の
不純物を含む半導体基板上にＣＶＤ法により低濃度の不
純物を含むエピタキシャル層を形成する代わりに、低濃
度の不純物を含む半導体基板に高出力イオンインプラン
テーションにより高濃度不純物埋込み層を形成するよう
にしたことにより、エピタキシャル成長工程を行うこと
なく高濃度不純物領域上に低濃度不純物半導体層を有す
る構造を得ることができる。また、本発明は低濃度の不
純物を含む半導体基板を用いるので、基板背面からのい
わゆるオートドーピングが生じる恐れがなく、基板背面
を酸化膜等で被覆する必要がなくなる。従って、工程の
大幅な簡略化が図れるという効果がある。
不純物を含む半導体基板上にＣＶＤ法により低濃度の不
純物を含むエピタキシャル層を形成する代わりに、低濃
度の不純物を含む半導体基板に高出力イオンインプラン
テーションにより高濃度不純物埋込み層を形成するよう
にしたことにより、エピタキシャル成長工程を行うこと
なく高濃度不純物領域上に低濃度不純物半導体層を有す
る構造を得ることができる。また、本発明は低濃度の不
純物を含む半導体基板を用いるので、基板背面からのい
わゆるオートドーピングが生じる恐れがなく、基板背面
を酸化膜等で被覆する必要がなくなる。従って、工程の
大幅な簡略化が図れるという効果がある。
【００３４】また、低濃度の不純物を含む半導体基板
は、その原料となる半導体単結晶の不純物濃度を制御す
るのが容易であり、低コストで得ることができるという
効果もある。
は、その原料となる半導体単結晶の不純物濃度を制御す
るのが容易であり、低コストで得ることができるという
効果もある。
【図１】種々の出力電圧によりイオンインプランテーシ
ョンによりボロンを打込んで高濃度不純物埋込み層を形
成した場合の深さ方向の不純物濃度プロファイルを示す
図である。
ョンによりボロンを打込んで高濃度不純物埋込み層を形
成した場合の深さ方向の不純物濃度プロファイルを示す
図である。
【図２】出力電圧を一定にし、種々のドーズ量でイオン
インプランテーションによりボロンを打込んで高濃度不
純物埋込み層を形成した場合の深さ方向の不純物濃度プ
ロファイルを示す図である。
インプランテーションによりボロンを打込んで高濃度不
純物埋込み層を形成した場合の深さ方向の不純物濃度プ
ロファイルを示す図である。
【図３】出力電圧及びドーズ量を一定にしてイオンイン
プランテーションによりボロンを打込んで高濃度不純物
埋込み層を形成した後、種々のアニール条件でアニール
処理を行った場合の深さ方向の不純物濃度プロファイル
を示す図である。
プランテーションによりボロンを打込んで高濃度不純物
埋込み層を形成した後、種々のアニール条件でアニール
処理を行った場合の深さ方向の不純物濃度プロファイル
を示す図である。
【図４】種々の出力電圧によりイオンインプランテーシ
ョンによりヒ素を打込んで高濃度不純物埋込み層を形成
した場合の深さ方向の不純物濃度プロファイルを示す図
である。
ョンによりヒ素を打込んで高濃度不純物埋込み層を形成
した場合の深さ方向の不純物濃度プロファイルを示す図
である。
【図５】種々の出力電圧によりイオンインプランテーシ
ョンによりアンチモンを打込んで高濃度不純物埋込み層
を形成した場合の深さ方向の不純物濃度プロファイルを
示す図である。
ョンによりアンチモンを打込んで高濃度不純物埋込み層
を形成した場合の深さ方向の不純物濃度プロファイルを
示す図である。
【図６】半導体基板上にエピタキシャル層を形成した場
合の深さ方向の不純物濃度プロファイルを示す図であ
る。
合の深さ方向の不純物濃度プロファイルを示す図であ
る。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 8617−4Ｍ Ｈ０１Ｌ 21/265 Ｆ 9054−4Ｍ 29/78 ３０１ Ｘ
Claims (11)
- 【請求項１】 低濃度不純物を含む半導体基板にイオン
インプランテーションにより不純物イオンを打込んで基
板表面から一定深さに形成した高濃度不純物埋込み層を
有することを特徴とする半導体基板。 - 【請求項２】 前記高濃度不純物埋込み層は基板表面か
ら０．５〜４．０μｍの深さに設けるものである請求項
１に記載の半導体基板。 - 【請求項３】 前記高濃度不純物埋込み層の不純物濃度
は５×１０18〜１×１０20ｃｍ-3である請求項１又は請
求項２に記載の半導体基板。 - 【請求項４】 前記高濃度不純物埋込み層の不純物はボ
ロン、ヒ素又はアンチモンのいずれかである請求項１な
いし請求項３に記載の半導体基板。 - 【請求項５】 低濃度不純物を含む半導体基板にイオン
インプランテーションにより不純物イオンを打込み、基
板表面から一定深さに高濃度不純物埋込み層を形成する
ことを特徴とする半導体基板の製造方法。 - 【請求項６】 前記イオンインプランテーションにおい
てドーズ量が３×１０14個／ｃｍ2〜１×１０15個／ｃ
ｍ2、出力が１．０ＭｅＶ〜２．０ＭｅＶの条件でボロ
ンイオンを打込み、深さ１．５μｍ〜３．０μｍの高濃
度不純物埋込み層を形成する請求項５に記載の半導体基
板の製造方法。 - 【請求項７】 前記イオンインプランテーションにおい
てドーズ量が５×１０14個／ｃｍ2〜３×１０15個／ｃ
ｍ2、出力が２．０ＭｅＶ〜８．０ＭｅＶの条件でヒ素
イオンを打込み、深さ１．５μｍ〜４．０μｍの高濃度
不純物埋込み層を形成する請求項５に記載の半導体基板
の製造方法。 - 【請求項８】 前記イオンインプランテーションにおい
てドーズ量が５×１０14個／ｃｍ2〜３×１０15個／ｃ
ｍ2、出力が０．５ＭｅＶ〜１．０ＭｅＶの条件でアン
チモンイオンを打込み、深さ０．５μｍ〜１．５μｍの
高濃度不純物埋込み層を形成する請求項５に記載の半導
体基板の製造方法。 - 【請求項９】 前記イオンインプランテーションにおい
てイオンの入射角にオフセット角を設けて行う請求項５
〜請求項８のいずれか１項に記載の半導体基板の製造方
法。 - 【請求項１０】 前記半導体基板上に酸化膜を形成した
後に前記イオンインプランテーションを行う請求項５〜
請求項９のいずれか１項に記載の半導体基板の製造方
法。 - 【請求項１１】 前記イオンインプランテーションを行
った後に１０００〜１１００℃の温度領域で１０秒〜１
分間アニール処理を行うものである請求項５〜請求項１
０のいずれか１項に記載の半導体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5076342A JPH06267880A (ja) | 1993-03-10 | 1993-03-10 | 半導体基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5076342A JPH06267880A (ja) | 1993-03-10 | 1993-03-10 | 半導体基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06267880A true JPH06267880A (ja) | 1994-09-22 |
Family
ID=13602692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5076342A Pending JPH06267880A (ja) | 1993-03-10 | 1993-03-10 | 半導体基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06267880A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09190984A (ja) * | 1995-12-29 | 1997-07-22 | Hyundai Electron Ind Co Ltd | 半導体素子のウェル形成方法 |
-
1993
- 1993-03-10 JP JP5076342A patent/JPH06267880A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09190984A (ja) * | 1995-12-29 | 1997-07-22 | Hyundai Electron Ind Co Ltd | 半導体素子のウェル形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7816237B2 (en) | Ultra shallow junction formation by epitaxial interface limited diffusion | |
| US6632728B2 (en) | Increasing the electrical activation of ion-implanted dopants | |
| TW201030818A (en) | Metal oxide semiconductor devices having implanted carbon diffusion retardation layers and methods for fabricating the same | |
| JPS6362227A (ja) | Ｐ型ド−パントの特性のその他のｐ型ド−パントでの修正 | |
| IE52184B1 (en) | Device isolation in silicon semiconductor substrates | |
| EP0143670B1 (en) | Process for fabricating a semiconductor device | |
| US5933740A (en) | RTP booster to semiconductor device anneal | |
| JPH06267880A (ja) | 半導体基板及びその製造方法 | |
| US5192712A (en) | Control and moderation of aluminum in silicon using germanium and germanium with boron | |
| JPH0318064A (ja) | アルミニウム／ボロン ｐウェル | |
| EP0938130A2 (en) | A process for fabricating a device with shallow junctions | |
| JPH0368134A (ja) | 半導体装置の製造方法 | |
| JPH0521461A (ja) | 半導体装置の製造方法 | |
| JPH05211331A (ja) | Ｍｉｓ型ｆｅｔ装置およびその製造方法 | |
| JPH03265131A (ja) | 半導体装置の製造方法 | |
| JPS6386565A (ja) | 半導体装置の製造方法 | |
| JPH098310A (ja) | 半導体装置の製造方法 | |
| JPH06350086A (ja) | 半導体装置の製造方法 | |
| JPH01214169A (ja) | 半導体装置 | |
| JPH08148680A (ja) | しきい電圧の制御方法 | |
| JP5045048B2 (ja) | 半導体装置の製造方法 | |
| JPH04137619A (ja) | 半導体装置の製造方法 | |
| JPH023915A (ja) | 半導体装置の製造方法 | |
| JPS6057619A (ja) | 半導体装置の製造方法 | |
| JPS63181418A (ja) | 半導体装置の製造方法 |