JPH0621356A - 半導体装置および固体撮像装置の水平レジスタ - Google Patents
半導体装置および固体撮像装置の水平レジスタInfo
- Publication number
- JPH0621356A JPH0621356A JP4196174A JP19617492A JPH0621356A JP H0621356 A JPH0621356 A JP H0621356A JP 4196174 A JP4196174 A JP 4196174A JP 19617492 A JP19617492 A JP 19617492A JP H0621356 A JPH0621356 A JP H0621356A
- Authority
- JP
- Japan
- Prior art keywords
- line
- negative potential
- signal input
- horizontal register
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 64
- 239000003990 capacitor Substances 0.000 claims description 22
- 238000003384 imaging method Methods 0.000 claims description 16
- 239000007787 solid Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 15
- 230000015556 catabolic process Effects 0.000 abstract description 8
- 239000004020 conductor Substances 0.000 abstract 3
- 230000001681 protective effect Effects 0.000 abstract 3
- 238000010586 diagram Methods 0.000 description 37
- 230000035939 shock Effects 0.000 description 17
- 230000006378 damage Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
接地線に接続した保護回路によって緩和することによ
り、半導体装置として、例えばMOS型トランジスタの
ゲートや固体撮像装置の水平レジスタの出力トランジス
タおよびその周辺の絶縁膜等の破壊を防止する。 【構成】 信号入力線2と接地線5とを接続したもの
で、半導体基板(図示せず)に形成した半導体装置1で
あって、信号入力線2と接地線5とに接続する保護回路
6を、当該半導体装置1に対して並列に接続したもので
あり、この保護回路6は、例えばバイポーラトランジス
タ,ダイオードあるいはMOS型トランジスタ等によっ
て構成される。
Description
導体装置および固体撮像装置の水平レジスタの出力トラ
ンジスタに関するものである。
で使用する場合に、MOS型トランジスタのゲートを接
地端子に直接に接続する場合がある。例えば、固体撮像
装置の水平レジスタにおける出力トランジスタのゲート
は、通常、接地端子に接続されている。
成の出力トランジスタでは、接地端子に静電衝撃が加わ
った場合には、当該出力トランジスタのゲート絶縁膜が
破壊される。例えば図12に示すような水平レジスタ1
11の入力端子112に静電衝撃が加わった場合には、
出力ゲート113とゲート114との間の絶縁膜115
やゲート114のゲート絶縁膜116等が破壊されやす
い。
して十分に耐えられる保護回路を搭載した半導体装置お
よび固体撮像装置の水平レジスタの出力トランジスタを
提供することを目的とする。
成するためになされたものである。すなわち、信号入力
線と接地線とを接続した半導体素子と、信号入力線と接
地線との間に半導体素子に対して並列に接続した保護回
路とよりなるものである。
ジスタで構成し、保護回路を、例えば負電位線と、少な
くとも負電位線にベースを接続するとともに信号入力線
にエミッタを接続した第1のバイポーラトランジスタ
と、ベースを負電位線に接続してコレクタを第1のバイ
ポーラトランジスタのコレクタに接続するとともにエミ
ッタを接地線に接続した第2のバイポーラトランジスタ
とにより構成したものである。
S型トランジスタで構成し、保護回路を、電源線と、負
電位線と、信号入力線より電源線に順方向電流が流れる
状態に、信号入力線と電源線とに接続した第1のダイオ
ードと、負電位線より信号入力線に順方向電流が流れる
状態に、負電位線と信号入力線とに接続した第2のダイ
オードと、接地線より電源線に順方向電流が流れる状態
に、接地線と電源線とに接続した第3のダイオードと、
負電位線より接地線に順方向電流が流れる状態に、負電
位線と接地線とに接続した第4のダイオードとにより構
成したものである。
型トランジスタで構成し、保護回路を、負電位線と、信
号入力線と負電位線とにドレイン・ソースを接続すると
ともに負電位線をチャネルが形成される第1のウェル領
域に接続した第1のMOS型トランジスタと、第1のM
OS型トランジスタのゲートと信号入力線との間に直列
接続した第1のキャパシタと、第1のMOS型トランジ
スタのゲートと負電位線との間に直列接続した第1の抵
抗と、接地線と負電位線とにドレイン・ソースを接続す
るとともに、負電位線をチャネルが形成される第2のウ
ェル領域に接続した第2のMOS型トランジスタと、こ
の第2のMOS型トランジスタのゲートと接地線との間
に直列接続した第2のキャパシタと、第2のMOS型ト
ランジスタのゲートと負電位線との間に直列接続した第
2の抵抗とで構成したものである。
平レジスタのゲートに接続する信号入力線と水平レジス
タの出力ゲートに接続する接地線との間に、保護回路を
水平レジスタに対して並列に接続したものである。
て、保護回路を、少なくともベースを負電位線に接続す
るとともにエミッタを水平レジスタの信号入力線に接続
した第1の保護トランジスタと、ベースを負電位線に接
続してコレクタを第1のバイポーラトランジスタのコレ
クタに接続するとともにエミッタを接地線に接続する第
2の保護トランジスタとで構成したものである。
て、保護回路を、信号入力線より電源線に順方向電流が
流れる状態に、信号入力線と電源線とに接続した第1の
ダイオードと、負電位線より前記信号入力線に順方向電
流が流れる状態に、負電位線と信号入力線とに接続した
第2のダイオードと、固体撮像装置の水平レジスタに接
続した接地線より電源線に順方向電流が流れる状態に、
接地線と電源線とに接続した第3のダイオードと、負電
位線より接地線に順方向電流が流れる状態に、負電位線
と接地線とに接続した第4のダイオードとで構成したも
のである。
て、保護回路を、信号入力線と負電位線とにドレイン・
ソースを接続するとともに負電位線をチャネルが形成さ
れる第1のウェル領域に接続した第1のMOS型トラン
ジスタと、第1のMOS型トランジスタのゲートと信号
入力線との間に直列接続した第1のキャパシタと、第1
のMOS型トランジスタのゲートと負電位線との間に直
列接続した第1の抵抗と、接地線と負電位線とにドレイ
ン・ソースを接続するとともに負電位線をチャネルが形
成される第2のウェル領域に接続した第2のMOS型ト
ランジスタと、第2のMOS型トランジスタのゲートと
接地線との間に直列接続した第2のキャパシタと、第2
のMOS型トランジスタのゲートと負電位線との間に直
列接続した第2の抵抗とで構成したものである。
線とに接続する保護回路を、半導体装置に対して並列に
設けたことにより、例えば信号入力線に静電衝撃が加わ
った場合には、保護回路側に過大電流を流すことによ
り、半導体装置に過大な電流が流れるのを防ぐ。このよ
うにして、半導体装置の破壊を防止する。また上記構成
の固体撮像装置の水平レジスタも、信号入力線と接地線
とに接続する保護回路を、水平レジスタに対して並列に
設けたことにより、上記同様に、保護回路側に電流を流
すことにより水平レジスタに過大電流が流れるのを防
ぐ。そして、水平レジスタのゲート間の絶縁膜やゲート
絶縁膜等の破壊を防止する。
説明する。図に示すように、半導体素子1には、信号を
入力する信号入力線2と信号を出力する信号出力線3と
が接続されている。またグランド端子4に接続する接地
線5が接続されている。上記信号入力線2と接地線5と
には、上記半導体素子1に対して並列に、保護回路6が
接続されている。上記の如くに、半導体装置7は構成さ
れている。
を当該半導体素子1に対して並列に接続したことによ
り、例えばグランド端子4の電位が0Vの状態で信号入
力線2または接地線5に静電衝撃が加わった場合には、
過大電流が保護回路6側を流れることにより、半導体素
子1を保護する。
がMOS型トランジスタであって、保護回路をバイポー
ラトランジスタで構成した場合を、図2の回路図および
この回路の一例を示す図3の概略構成断面図により説明
する。図に示すように、半導体素子1は、通常のMOS
型トランジスタ11よりなる。このMOS型トランジス
タ11のゲート12には信号入力線2が接続されてい
る。また同MOS型トランジスタ11のチャネルが形成
されるウェル領域13には、取り出し領域14を介して
グランド端子4に至る接地線5が接続されている。
MOS型トランジスタ11に対して並列に保護回路6が
設けられている。上記保護回路6は、第1のバイポーラ
トランジスタ21と第2のバイポーラトランジスタ22
とにより構成されている。第1のバイポーラトランジス
タ21のベース23には、負電位VL を供給する負電位
線24が接続されている。また半導体基板8を同第1の
バイポーラトランジスタ21のコレクタ25とする。さ
らに信号入力線2には、同第1のバイポーラトランジス
タ21のエミッタ26が接続されている。また第2のバ
イポーラトランジスタ22のベース27には負電位線2
4が接続されている。上記半導体基板8を、同第2のバ
イポーラトランジスタ22のコレクタ28とする。さら
に上記接地線5には同第2のバイポーラトランジスタ2
2のエミッタ29が接続されている。なお回路図に図示
した抵抗81,82は半導体基板8の基板抵抗を示す。
は、保護回路6を設けたことにより、例えば接地電位が
0Vの状態で信号入力線2に正の電位の静電衝撃が加わ
った場合に、第1のバイポーラトランジスタ21にパン
チスルー耐圧を超える電圧がかかる。このため、半導体
基板8の電位が上昇するとともに負電位線24の電位も
上昇するので、第2のバイポーラトランジスタ22がO
N状態になる。この結果、信号入力線2,第1のバイポ
ーラトランジスタ21のエミッタ26,同コレクタ2
5,第2のバイポーラトランジスタ22のコレクタ2
8,同エミッタ29の順に電流が流れる保護経路ができ
る。したがって、MOS型トランジスタ11は保護され
る。
入力線2に負の電位の静電衝撃が加わった場合に、第1
のバイポーラトランジスタ21のパンチスルー耐圧およ
びエミッタ26−ベース23間の逆耐圧を超えると、上
記同様の保護経路ができる。したがって、MOS型トラ
ンジスタ11は保護される。
がMOS型トランジスタであって、保護回路をダイオー
ドで構成した場合を、図4の回路図により説明する。図
に示すように、半導体素子1はMOS型トランジスタ1
1で構成されている。このMOS型トランジスタ11の
ゲート12には信号入力線2が接続されている。また同
MOS型トランジスタ11のチャネルが形成されるウェ
ル領域(図示せず)には、グランド端子4に接続する接
地線5が接続されている。
MOS型トランジスタ11に対して並列に保護回路6が
設けられている。上記保護回路6には、電源電位を供給
する電源線31と負電位を供給する負電位線32とが設
けられている。上記電源線31と上記信号入力線2との
間には、信号入力線2より電源線31に順方向電流が流
れる状態に第1のダイオード33が接続されている。ま
た負電位線32と信号入力線2との間には、負電位線3
2より信号入力線2に順方向電流が流れる状態に第2の
ダイオード34が接続されている。上記接地線5と上記
電源線31との間には、接地線5より電源線31に順方
向電流が流れる状態に第3のダイオード35が接続され
ている。さらに負電位線32と接地線5との間には、負
電位線32より接地線5に順方向電流が流れる状態に第
4のダイオード36が接続されている。
は、第1〜第4のダイオード33〜36により構成され
る保護回路6を設けたことにより、例えば接地電位が0
Vの状態で信号入力線2に正の電位の静電衝撃が加わっ
た場合に、第2のダイオード34の逆耐圧以上の電位が
掛かると、負電位線32の電位が上昇して、第4のダイ
オード36がON状態になる。このとき電源電位が信号
入力に追従して第3のダイオード35の逆耐圧を超える
と、保護経路ができる。したがって、MOS型トランジ
スタ11は静電衝撃より保護される。
がMOS型トランジスタであって、保護回路をMOS型
トランジスタで構成した場合を、図5の回路図により説
明する。図に示すように、半導体素子1はMOS型トラ
ンジスタ11で構成されている。このMOS型トランジ
スタ11のゲート12には信号入力線2が接続されてい
る。また同MOS型トランジスタ11のチャネルが形成
されるウェル領域(図示せず)には、グランド端子4に
接続する接地線5が接続されている。
MOS型トランジスタ11に対して並列に、保護回路6
が設けられている。この保護回路6には、負電位を供給
する負電位線41が設けられている。上記信号入力線2
と上記負電位線41との間には、第1のMOS型トラン
ジスタ42が接続されている。すなわち信号入力線2に
は一方側のソース・ドレイン領域43が接続されてい
て、負電位線41には他方側のソース・ドレイン領域4
4が接続されている。上記第1のMOS型トランジスタ
42の一方側のソース・ドレイン領域43と当該第1の
MOS型トランジスタ42のゲート45との間には、第
1のキャパシタ46が接続されている。また上記第1の
MOS型トランジスタ42の他方側のソース・ドレイン
領域44と上記ゲート45との間には第1の抵抗47が
接続されている。さらに上記第1の抵抗47と上記他方
側のソース・ドレイン領域44との接続点48と当該第
1のMOS型トランジスタ42のチャネルが形成される
第1のウェル領域(図示せず)とが接続されている。
間には、第2のMOS型トランジスタ51が接続されて
いる。すなわち接地線5には一方側のソース・ドレイン
領域52が接続されていて、負電位線41には他方側の
ソース・ドレイン領域53が接続されている。上記第2
のMOS型トランジスタ51の一方側のソース・ドレイ
ン領域52と当該第2のMOS型トランジスタ51のゲ
ート54との間には、第2のキャパシタ55が接続され
ている。また上記第2のMOS型トランジスタ51の他
方側のソース・ドレイン領域53と上記ゲート54との
間には第2の抵抗56が接続されている。さらに上記第
2の抵抗56と上記他方側のソース・ドレイン領域53
との接続点57と当該第2のMOS型トランジスタ51
のチャネルが形成される第2のウェル領域(図示せず)
とが接続されている。
は、保護回路6を設けたことにより、例えば接地電位が
0Vの状態で信号入力線2に正の電位の静電衝撃が加わ
った場合に、第1のMOS型トランジスタ42のゲート
電圧は第1のキャパシタ46と第1の抵抗47との時定
数をもって上昇する。それにともなって、負電位線41
の電位が上昇する。この結果、第2のMOS型トランジ
スタ51のチャネルを形成する拡散層領域(図示せず)
の電位が上昇するので、第2のMOS型トランジスタ5
1はON状態になる。このようにして、第1のMOS型
トランジスタ42より負電位線41を経由して第2のM
OS型トランジスタ51を通り接地線5に至る保護経路
ができる。したがって、MOS型トランジスタ11は保
護される。
が固体撮像装置の水平レジスタであって、保護回路をバ
イポーラトランジスタで構成した場合を、図6の回路図
およびこの回路の一例を示す図7の概略構成断面図によ
り説明する。なお上記図2,図3で説明したと同様の構
成部品には同一符号を付す。図に示すように、半導体素
子1は半導体基板8に形成した固体撮像装置の水平レジ
スタ15(回路図では2点鎖線で囲む部分)で構成され
ている。この水平レジスタ15の各ゲート16には、信
号Hφ1 を供給する信号入力線2が接続されている。ま
た同水平レジスタ15の出力ゲート17には、グランド
端子4に接続する接地線5が接続されている。なお回路
図においては、概略構成図中の各ゲート16とウェル領
域18との間の容量をキャパシタ9で示す。またゲート
16と出力ゲート17との間の容量をキャパシタ10で
示す。
水平レジスタ15に対して並列に、保護回路6が設けら
れている。上記保護回路6には、負電位を供給する負電
位線24が設けられている。この負電位線24には、第
1のバイポーラトランジスタ21のベース23が接続さ
れている。また半導体基板8を同第1のバイポーラトラ
ンジスタ21のコレクタ25とする。さらに信号入力線
2には、同第1のバイポーラトランジスタ21のエミッ
タ26が接続されている。また上記負電位線24には、
第2のバイポーラトランジスタ22のベース27が接続
されている。上記半導体基板8を同第2のバイポーラト
ランジスタ22のコレクタ28とする。さらに上記接地
線5には同第2のバイポーラトランジスタ22のエミッ
タ29が接続されている。なお回路図に図示した抵抗8
1,82は半導体基板8の基板抵抗を示す。またダイオ
ード83はウェル領域18と半導体基板8とで構成され
る。
路6を設けたことにより、例えば接地電位が0Vの状態
で信号入力線2に正の電位の静電衝撃が加わった場合
に、第1のバイポーラトランジスタ21にパンチスルー
耐圧を超える電圧がかかる。このため、半導体基板8の
電位が上昇するとともに負電位線24の電位も上昇する
ので、第2のバイポーラトランジスタ22がON状態に
なる。この結果、信号入力線2,第1のバイポーラトラ
ンジスタ21のエミッタ26,同コレクタ25,第2の
バイポーラトランジスタ22のコレクタ28,同エミッ
タ29の順に電流が流れる保護経路ができる。したがっ
て、固体撮像装置の水平レジスタ15は静電衝撃より保
護される。
が固体撮像装置の水平レジスタであって、保護回路をダ
イオードで構成した場合を、図8の回路図およびこの回
路の一例を示す図9の概略構成図により説明する。なお
上記図4で説明したと同様の構成部品には同一符号を付
す。図に示すように、半導体素子1は半導体基板8に形
成した固体撮像装置の水平レジスタ15(回路図では2
点鎖線で囲む部分)で構成されている。この水平レジス
タ15の各ゲート16には、信号Hφ1 を供給する信号
入力線2が接続されている。また同水平レジスタ15の
出力ゲート17には、グランド端子4に接続する接地線
5が接続されている。なお回路図において、概略構成図
中の各ゲート16とウェル領域18との間の容量をキャ
パシタ9で示す。またゲート16と出力ゲート17との
間の容量をキャパシタ10で示す。
水平レジスタ15に対して並列に保護回路6が設けられ
ている。上記保護回路6には、電源電位VDDを供給する
電源線31と負電位VL を供給する負電位線32とが設
けられている。上記電源線31と上記信号入力線2との
間には、信号入力線2より電源線31に順方向電流が流
れる状態に第1のダイオード33が接続されている。ま
た負電位線32と信号入力線2との間には、負電位線3
2より信号入力線2に順方向電流が流れる状態に第2の
ダイオード34が接続されている。上記接地線5と上記
電源線31との間には、接地線5より電源線31に順方
向電流が流れる状態に第3のダイオード35が接続され
ている。さらに負電位線32と接地線5との間には、負
電位線32より接地線5に順方向電流が流れる状態に第
4のダイオード36が接続されている。
第4のダイオード33〜36により構成される保護回路
6を設けたことにより、例えば接地電位が0Vの状態で
信号入力線2に正の電位の静電衝撃が加わった場合に、
第2のダイオード34の逆耐圧以上の電位が掛かると、
負電位線32の電位が上昇して、第4のダイオード36
がON状態になる。このとき電源電位が信号入力に追従
して第3のダイオード35の逆耐圧を超えると、保護経
路ができる。したがって、水平レジスタ15は静電衝撃
より保護される。
が固体撮像装置の水平レジスタであって、保護回路をM
OS型トランジスタで構成した場合を、図10の回路図
およびこの回路の一例を示す図11の概略構成図により
説明する。なお上記図5で説明したと同様の構成部品に
は同一符号を付す。図に示すように、半導体素子1は、
半導体基板8に形成した固体撮像装置の水平レジスタ1
5(回路図では2点鎖線で囲む部分)で構成されてい
る。この水平レジスタ15の各ゲート16には、信号H
φ1 を供給する信号入力線2が接続されている。また同
水平レジスタ15の出力ゲート17には、グランド端子
4に接続する接地線5が接続されている。なお回路図に
おいては、概略構成図中の各ゲート16とウェル領域1
8との間の容量をキャパシタ9で示す。またゲート16
と出力ゲート17との間の容量をキャパシタ10で示
す。
水平レジスタ15に対して並列に、保護回路6が設けら
れている。この保護回路6には、負電位を供給する負電
位線41が設けられている。上記信号入力線2と上記負
電位線41との間には、第1のMOS型トランジスタ4
2が接続されている。すなわち信号入力線2には一方側
のソース・ドレイン領域43が接続されていて、負電位
線41には他方側のソース・ドレイン領域44が接続さ
れている。上記第1のMOS型トランジスタ42の一方
側のソース・ドレイン領域43と当該第1のMOS型ト
ランジスタ42のゲート45との間には、第1のキャパ
シタ46が接続されている。また上記第1のMOS型ト
ランジスタ42の他方側のソース・ドレイン領域44と
上記ゲート45との間には第1の抵抗47が接続されて
いる。さらに上記第1の抵抗47と上記他方側のソース
・ドレイン領域44との接続点48と当該第1のMOS
型トランジスタ42のチャネルが形成される第1のウェ
ル領域49とが取り出し領域50を介して接続されてい
る。
間には、第2のMOS型トランジスタ51が接続されて
いる。すなわち接地線5には一方側のソース・ドレイン
領域52が接続されていて、負電位線41には他方側の
ソース・ドレイン領域53が接続されている。上記第2
のMOS型トランジスタ51の一方側のソース・ドレイ
ン領域52と当該第2のMOS型トランジスタ51のゲ
ート54との間には、第2のキャパシタ55が接続され
ている。また上記第2のMOS型トランジスタ51の他
方側のソース・ドレイン領域53と上記ゲート54との
間には第2の抵抗56が接続されている。さらに上記第
2の抵抗56と上記他方側のソース・ドレイン領域53
との接続点57と当該第2のMOS型トランジスタ51
のチャネルが形成される第2のウェル領域58とが取り
出し領域59を介して接続されている。
路6を設けたことにより、例えば接地電位が0Vの状態
で信号入力線2に正の電位の静電衝撃が加わった場合
に、第1のMOS型トランジスタ42のゲート電圧は第
1のキャパシタ46と第1の抵抗47との時定数をもっ
て上昇する。それにともなって、負電位線41の電位が
上昇する。この結果、第2のMOS型トランジスタ51
の第2のウェル領域58の電位が上昇するので、第2の
MOS型トランジスタ51はON状態になる。このよう
にして、第1のMOS型トランジスタ42より負電位線
41を経由して第2のMOS型トランジスタ51を通り
接地線5に至る保護経路ができる。したがって、水平レ
ジスタ15は静電衝撃より保護される。
MOS型トランジスタ等の半導体装置や固体撮像装置の
水平レジスタに接続した信号入力線と接地線とに接続す
るとともに、当該MOS型トランジスタ等の半導体装置
や固体撮像装置の水平レジスタに対して並列に接続する
保護回路を設けたので、MOS型トランジスタ等の半導
体装置や固体撮像装置の水平レジスタを静電衝撃より保
護することができる。よって、MOS型トランジスタ等
の半導体装置や固体撮像装置の水平レジスタの信頼性の
向上が図れる。
である。
る。
る。
ある。
る。
イポーラトランジスタ 22 第2のバイポーラトランジスタ 23 ベース 24 負電位線 25 コレクタ 26 エミッタ 27 ベース 28 コレクタ 29 エミッタ 31 電源線 32 負電位線 33 第1のダイオード 34 第2のダ
イオード 35 第3のダイオード 36 第4のダ
イオード 41 負電位線 42 第1のM
OS型トランジスタ 45 ゲート 46 第1のキ
ャパシタ 47 第1の抵抗 49 第1のウ
ェル領域 51 第2のMOS型トランジスタ 54 ゲート 55 第2のキャパシタ 56 第2の抵
抗 58 第2のウェル領域
Claims (8)
- 【請求項1】 信号入力線と接地線とを接続した半導体
素子と、 前記信号入力線と前記接地線との間に、前記半導体素子
に対して並列に接続した保護回路とより構成したことを
特徴とする半導体装置。 - 【請求項2】 請求項1記載の半導体装置であって、 信号入力線と接地線とを接続した半導体素子をMOS型
トランジスタで構成するとともに、 保護回路を、 負電位を供給する負電位線と、 少なくともベースを前記負電位線に接続するとともにエ
ミッタを前記信号入力線に接続した第1のバイポーラト
ランジスタと、 ベースを前記負電位線に接続するとともにコレクタを前
記第1のバイポーラトランジスタのコレクタに接続しか
つエミッタを前記接地線に接続した第2のバイポーラト
ランジスタとにより構成したことを特徴とする半導体装
置。 - 【請求項3】 請求項1記載の半導体装置であって、 信号入力線と接地線とを接続した半導体素子をMOS型
トランジスタで構成するとともに、 保護回路を、 電源電位を供給する電源線と、 負電位を供給する負電位線と、 前記信号入力線より前記電源線に順方向電流が流れる状
態に、当該信号入力線と当該電源線とに接続した第1の
ダイオードと、 前記負電位線より前記信号入力線に順方向電流が流れる
状態に、当該負電位線と前記信号入力線とに接続した第
2のダイオードと、 前記接地線より前記電源線に順方向電流が流れる状態
に、当該接地線と当該電源線とに接続した第3のダイオ
ードと、 前記負電位線より前記接地線に順方向電流が流れる状態
に、当該負電位線と当該接地線とに接続した第4のダイ
オードとにより構成したことを特徴とする半導体装置。 - 【請求項4】 請求項1記載の半導体装置であって、 信号入力線と接地線とを接続した半導体素子をMOS型
トランジスタで構成するとともに、 保護回路を、 負電位を供給する負電位線と、 前記信号入力線と前記負電位線とに接続するとともに、
当該負電位線をチャネルが形成される第1のウェル領域
に接続した第1のMOS型トランジスタと、 前記第1のMOS型トランジスタのゲートと前記信号入
力線との間に直列接続した第1のキャパシタと、 前記第1のMOS型トランジスタのゲートと前記負電位
線との間に直列接続した第1の抵抗と、 前記接地線と前記負電位線と。接続するとともに、当該
負電位線をチャネルが形成される第2のウェル領域に接
続した第2のMOS型トランジスタと、 前記第2のMOS型トランジスタのゲートと前記接地線
との間に直列接続した第2のキャパシタと、 前記第2のMOS型トランジスタのゲートと前記負電位
線との間に直列接続した第2の抵抗とで構成したことを
特徴とする半導体装置。 - 【請求項5】 固体撮像装置の水平レジスタにおいて、 前記水平レジスタのゲートに接続する信号入力線と当該
水平レジスタの出力ゲートに接続する接地線との間に、
保護回路を当該水平レジスタに対して並列に接続したこ
とを特徴とする固体撮像装置の水平レジスタ。 - 【請求項6】 請求項5記載の固体撮像装置の水平レジ
スタであって、 信号入力線と接地線との間に当該水平レジスタに対して
並列に接続した保護回路を、 負電位を供給する負電位線と、 少なくとも前記負電位線にベースを接続するとともに前
記信号入力線にエミッタを接続した第1のバイポーラト
ランジスタと、 前記負電位線にベースを接続するとともにコレクタを前
記第1のバイポーラトランジスタのコレクタに接続しか
つ前記接地線にエミッタを接続する第2のバイポーラト
ランジスタとで構成したことを特徴とする固体撮像装置
の水平レジスタ。 - 【請求項7】 請求項5記載の固体撮像装置の水平レジ
スタであって、 信号入力線と接地線との間に当該水平レジスタに対して
並列に接続した保護回路を、 負電位を供給する負電位線と、 電源電位を供給する電源線と、 前記信号入力線より前記電源線に順方向電流が流れる状
態に、当該信号入力線と当該電源線とに接続した第1の
ダイオードと、 前記負電位線より前記信号入力線に順方向電流が流れる
状態に、当該負電位線と当該信号入力線とに接続した第
2のダイオードと、 前記接地線より前記電源線に順方向電流が流れる状態
に、当該接地線と当該電源線とに接続した第3のダイオ
ードと、 前記負電位線より前記接地線に順方向電流が流れる状態
に、当該負電位線と当該接地線とに接続した第4のダイ
オードとで構成したことを特徴とする固体撮像装置の水
平レジスタ。 - 【請求項8】 請求項5記載の固体撮像装置の水平レジ
スタであって、 信号入力線と接地線との間に当該水平レジスタに対して
並列に接続した保護回路を、 負電位を供給する負電位線と、 前記信号入力線と負電位線とに接続するとともに、当該
負電位線をチャネルが形成される第1のウェル領域に接
続した第1のMOS型トランジスタと、 前記第1のMOS型トランジスタのゲートと前記信号入
力線との間に直列接続した第1のキャパシタと、 前記第1のMOS型トランジスタのゲートと前記負電位
線との間に直列接続した第1の抵抗と、 前記接地線と前記負電位線とに接続するとともに、当該
負電位線をチャネルが形成される第2のウェル領域に接
続した第2のMOS型トランジスタと、 前記第2のMOS型トランジスタのゲートと前記接地線
との間に直列接続した第2のキャパシタと、 前記第2のMOS型トランジスタのゲートと前記負電位
線との間に直列接続した第2の抵抗とで構成したことを
特徴とする固体撮像装置の水平レジスタ。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19617492A JP3318774B2 (ja) | 1992-06-29 | 1992-06-29 | 半導体装置および固体撮像装置 |
US08/080,121 US5371392A (en) | 1992-06-29 | 1993-06-23 | Semiconductor apparatus and horizontal register for solid-state image pickup apparatus with protection circuit |
KR1019930011589A KR100296147B1 (ko) | 1992-06-29 | 1993-06-24 | 반도체장치및고체촬상장치의수평레지스터 |
US08/663,609 US5641981A (en) | 1992-06-29 | 1996-06-14 | Semiconductor apparatus and horizontal register for solid-state image pickup apparatus with protection circuit for bypassing an excess signal |
US08/697,168 US5811845A (en) | 1992-06-29 | 1996-08-20 | Semiconductor apparatus and horizontal register for solid-state image pickup apparatus with protection circuit for bypassing an excess signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19617492A JP3318774B2 (ja) | 1992-06-29 | 1992-06-29 | 半導体装置および固体撮像装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0621356A true JPH0621356A (ja) | 1994-01-28 |
JP3318774B2 JP3318774B2 (ja) | 2002-08-26 |
Family
ID=16353432
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19617492A Expired - Fee Related JP3318774B2 (ja) | 1992-06-29 | 1992-06-29 | 半導体装置および固体撮像装置 |
Country Status (3)
Country | Link |
---|---|
US (3) | US5371392A (ja) |
JP (1) | JP3318774B2 (ja) |
KR (1) | KR100296147B1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0707342A2 (en) * | 1994-10-12 | 1996-04-17 | Sony Corporation | Semiconductor device including protection means |
JPH09252089A (ja) * | 1996-03-16 | 1997-09-22 | Kaho Denshi Kofun Yugenkoshi | Cmos集積回路の内部保護回路 |
JPWO2019145827A1 (ja) * | 2018-01-25 | 2021-01-28 | 株式会社半導体エネルギー研究所 | 半導体材料、および半導体装置 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3318774B2 (ja) * | 1992-06-29 | 2002-08-26 | ソニー株式会社 | 半導体装置および固体撮像装置 |
JP3019760B2 (ja) * | 1995-11-15 | 2000-03-13 | 日本電気株式会社 | 半導体集積回路装置 |
US5917220A (en) | 1996-12-31 | 1999-06-29 | Stmicroelectronics, Inc. | Integrated circuit with improved overvoltage protection |
US5990503A (en) * | 1998-01-14 | 1999-11-23 | Dalsa, Inc. | Selectable resolution CCD sensor |
JP3703293B2 (ja) * | 1998-03-26 | 2005-10-05 | シャープ株式会社 | Ccd固体撮像素子 |
US6479872B1 (en) * | 1998-12-28 | 2002-11-12 | Taiwan Semiconductor Manufacturing Company | Dynamic substrate-coupled electrostatic discharging protection circuit |
US6587320B1 (en) | 2000-01-04 | 2003-07-01 | Sarnoff Corporation | Apparatus for current ballasting ESD sensitive devices |
US6363314B1 (en) * | 2000-07-13 | 2002-03-26 | Caterpillar Inc. | Method and apparatus for trimming a fuel injector |
US7372495B2 (en) * | 2002-08-23 | 2008-05-13 | Micron Technology, Inc. | CMOS aps with stacked avalanche multiplication layer and low voltage readout electronics |
US7199409B2 (en) * | 2004-08-26 | 2007-04-03 | Massachusetts Institute Of Technology | Device for subtracting or adding charge in a charge-coupled device |
KR102283267B1 (ko) | 2021-04-16 | 2021-07-28 | 황수현 | 고압용 솔리드 노즐 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3512058A (en) * | 1968-04-10 | 1970-05-12 | Rca Corp | High voltage transient protection for an insulated gate field effect transistor |
JPS523389A (en) * | 1975-06-27 | 1977-01-11 | Toshiba Corp | Field effect semiconductor device |
JPS5619656A (en) * | 1979-07-26 | 1981-02-24 | Mitsubishi Electric Corp | Semiconductor ic |
JPS5768071A (en) * | 1980-10-14 | 1982-04-26 | Nec Corp | Semiconductor device with protective element |
JPS6011455A (ja) * | 1983-06-30 | 1985-01-21 | Showa Denko Kk | トリクロロペンテニル誘導体及び除草剤 |
JPS6155962A (ja) * | 1984-08-27 | 1986-03-20 | Oki Electric Ind Co Ltd | 電荷結合素子 |
JPS61100954A (ja) * | 1984-10-22 | 1986-05-19 | Nec Corp | 半導体装置 |
JPS62199064A (ja) * | 1986-02-27 | 1987-09-02 | Matsushita Electric Ind Co Ltd | Mos・fetゲ−ト保護回路 |
JPH0748652B2 (ja) * | 1987-07-23 | 1995-05-24 | 三菱電機株式会社 | 半導体回路装置の入力保護装置 |
JPH061802B2 (ja) * | 1989-03-14 | 1994-01-05 | 株式会社東芝 | 半導体装置 |
JP3318774B2 (ja) * | 1992-06-29 | 2002-08-26 | ソニー株式会社 | 半導体装置および固体撮像装置 |
-
1992
- 1992-06-29 JP JP19617492A patent/JP3318774B2/ja not_active Expired - Fee Related
-
1993
- 1993-06-23 US US08/080,121 patent/US5371392A/en not_active Expired - Lifetime
- 1993-06-24 KR KR1019930011589A patent/KR100296147B1/ko not_active IP Right Cessation
-
1996
- 1996-06-14 US US08/663,609 patent/US5641981A/en not_active Expired - Lifetime
- 1996-08-20 US US08/697,168 patent/US5811845A/en not_active Expired - Lifetime
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0707342A2 (en) * | 1994-10-12 | 1996-04-17 | Sony Corporation | Semiconductor device including protection means |
EP0707342A3 (en) * | 1994-10-12 | 1999-09-22 | Sony Corporation | Semiconductor device including protection means |
JPH09252089A (ja) * | 1996-03-16 | 1997-09-22 | Kaho Denshi Kofun Yugenkoshi | Cmos集積回路の内部保護回路 |
JPWO2019145827A1 (ja) * | 2018-01-25 | 2021-01-28 | 株式会社半導体エネルギー研究所 | 半導体材料、および半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
KR100296147B1 (ko) | 2001-10-22 |
US5371392A (en) | 1994-12-06 |
US5641981A (en) | 1997-06-24 |
KR940006258A (ko) | 1994-03-23 |
JP3318774B2 (ja) | 2002-08-26 |
US5811845A (en) | 1998-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930011797B1 (ko) | 반도체 집적회로장치 | |
US5781389A (en) | Transistor protection circuit | |
US4851721A (en) | Semiconductor integrated circuit | |
JPH0621356A (ja) | 半導体装置および固体撮像装置の水平レジスタ | |
NL8103084A (nl) | Transistorbeveiligingsketen. | |
US6833590B2 (en) | Semiconductor device | |
JP2906749B2 (ja) | 半導体装置のゲート保護装置 | |
JPH09139468A (ja) | 半導体集積回路装置 | |
US6583475B2 (en) | Semiconductor device | |
EP0352769A2 (en) | Input protection circuit for MOS device | |
JP3277438B2 (ja) | 半導体装置 | |
JPS5815277A (ja) | 入力保護回路 | |
JP3100137B2 (ja) | 半導体集積装置 | |
JPH0590520A (ja) | 半導体保護装置 | |
JPH05335493A (ja) | 入力保護回路 | |
JPH06244371A (ja) | 半導体装置 | |
JPH10214905A (ja) | 信号入力回路 | |
JPH0494167A (ja) | 半導体装置 | |
EP0620598B1 (en) | Input/output protective circuit | |
JP3940697B2 (ja) | 静電放電保護回路 | |
JP2878817B2 (ja) | 静電保護回路 | |
JP2953026B2 (ja) | 半導体集積回路装置の静電保護装置 | |
JPS5915508Y2 (ja) | 保護回路 | |
JPH0719879B2 (ja) | 半導体集積回路装置 | |
JPS6312395B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080621 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090621 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090621 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100621 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100621 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110621 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120621 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |