JPH0936222A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0936222A JPH0936222A JP18278395A JP18278395A JPH0936222A JP H0936222 A JPH0936222 A JP H0936222A JP 18278395 A JP18278395 A JP 18278395A JP 18278395 A JP18278395 A JP 18278395A JP H0936222 A JPH0936222 A JP H0936222A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- insulating film
- interlayer insulating
- conductive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 多層配線形成時のフォトマスクの枚数を減少
させることができる半導体装置及びその製造方法を提供
する。 【構成】 上面を有する基板の上に、導電膜を形成する
工程と、前記導電膜の上に層間絶縁膜を形成する工程
と、複数のパターンを含むエッチングマスク層であっ
て、少なくとも１つのパターンは、前記複数のパターン
間の最小間隔よりも狭い幅の領域であって前記層間絶縁
膜の表面が露出した非マスク領域を有する前記エッチン
グマスク層を、前記層間絶縁膜の上に形成する工程と、
前記エッチングマスク層をマスクとして、前記層間絶縁
膜と前記導電膜とをエッチングする工程と、前記層間絶
縁膜及び前記導電膜の前記開口部に対応する領域を埋め
込んで他の導電膜をコンフォーマルに形成する工程と、
前記他の導電膜をエッチングすると共に、前記層間絶縁
膜及び前記導電膜の前記開口部に対応する領域には前記
他の導電膜を残す工程とを含む
させることができる半導体装置及びその製造方法を提供
する。 【構成】 上面を有する基板の上に、導電膜を形成する
工程と、前記導電膜の上に層間絶縁膜を形成する工程
と、複数のパターンを含むエッチングマスク層であっ
て、少なくとも１つのパターンは、前記複数のパターン
間の最小間隔よりも狭い幅の領域であって前記層間絶縁
膜の表面が露出した非マスク領域を有する前記エッチン
グマスク層を、前記層間絶縁膜の上に形成する工程と、
前記エッチングマスク層をマスクとして、前記層間絶縁
膜と前記導電膜とをエッチングする工程と、前記層間絶
縁膜及び前記導電膜の前記開口部に対応する領域を埋め
込んで他の導電膜をコンフォーマルに形成する工程と、
前記他の導電膜をエッチングすると共に、前記層間絶縁
膜及び前記導電膜の前記開口部に対応する領域には前記
他の導電膜を残す工程とを含む
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置及びその製
造方法に関し、特に多層配線を有する半導体装置及びそ
の製造方法に関する。
造方法に関し、特に多層配線を有する半導体装置及びそ
の製造方法に関する。
【０００２】大規模集積回路（ＬＳＩ）の製造コストの
中では、フォトリソグラフィ工程のコストの占める割合
が大きい。製造コスト削減の為には、フォトマスクの数
を少なくしフォトリソグラフィ工程数を削減することが
好ましい。また、フォトマスク数が多くなると、マスク
間の位置合わせ余裕を見込んだ設計が必要となり、ＬＳ
Ｉの微細化に反することになる。ＬＳＩ製造コストの低
減及び微細化の観点から、フォトマスク数の少ない構成
の半導体装置が望まれている。
中では、フォトリソグラフィ工程のコストの占める割合
が大きい。製造コスト削減の為には、フォトマスクの数
を少なくしフォトリソグラフィ工程数を削減することが
好ましい。また、フォトマスク数が多くなると、マスク
間の位置合わせ余裕を見込んだ設計が必要となり、ＬＳ
Ｉの微細化に反することになる。ＬＳＩ製造コストの低
減及び微細化の観点から、フォトマスク数の少ない構成
の半導体装置が望まれている。
【０００３】
【従来の技術】図５を参照して従来の多層配線形成方法
を説明する。図５（Ａ）に示すように、絶縁表面を有す
る基板１００の上にアルミニウム（Ａｌ）層を形成し、
このＡｌ層をパターニングしてＡｌ配線１０１を形成す
る。このとき、Ａｌ配線１０１のパターンを有するフォ
トマスクＭ1 を用いたフォトリソグラフィ工程を行う。
を説明する。図５（Ａ）に示すように、絶縁表面を有す
る基板１００の上にアルミニウム（Ａｌ）層を形成し、
このＡｌ層をパターニングしてＡｌ配線１０１を形成す
る。このとき、Ａｌ配線１０１のパターンを有するフォ
トマスクＭ1 を用いたフォトリソグラフィ工程を行う。
【０００４】図５（Ｂ）において、Ａｌ配線１０１及び
基板１００の表面を覆う層間絶縁膜１０２を形成する。
次に、層間絶縁膜１０２にコンタクトホールを形成しＡ
ｌ配線１０１の一部表面を露出させる。このとき、コン
タクトホールのパターンを有するフォトマスクＭ2 を用
いたフォトリソグラフィ工程を行う。次にコンタクトホ
ール内をタングステン（Ｗ）プラグ１０３で埋め込む。
基板１００の表面を覆う層間絶縁膜１０２を形成する。
次に、層間絶縁膜１０２にコンタクトホールを形成しＡ
ｌ配線１０１の一部表面を露出させる。このとき、コン
タクトホールのパターンを有するフォトマスクＭ2 を用
いたフォトリソグラフィ工程を行う。次にコンタクトホ
ール内をタングステン（Ｗ）プラグ１０３で埋め込む。
【０００５】図５（Ｃ）に示すように、層間絶縁膜１０
２の上にＡｌ層を形成し、このＡｌ層をパターニングし
てＡｌ配線１０４を形成する。このとき、Ａｌ配線１０
４のパターンを有するフォトマスクＭ3 を用いたフォト
リソグラフィ工程を行う。
２の上にＡｌ層を形成し、このＡｌ層をパターニングし
てＡｌ配線１０４を形成する。このとき、Ａｌ配線１０
４のパターンを有するフォトマスクＭ3 を用いたフォト
リソグラフィ工程を行う。
【０００６】図５（Ｄ）において、Ａｌ配線１０４及び
層間絶縁膜１０２の表面を覆う層間絶縁膜１０５を形成
する。次に、層間絶縁膜１０５にコンタクトホールを形
成しＡｌ配線１０４の一部表面を露出させる。このと
き、コンタクトホールのパターンを有するフォトマスク
Ｍ4 を用いたフォトリソグラフィ工程を行う。次にコン
タクトホール内をＷプラグ１０６で埋め込む。
層間絶縁膜１０２の表面を覆う層間絶縁膜１０５を形成
する。次に、層間絶縁膜１０５にコンタクトホールを形
成しＡｌ配線１０４の一部表面を露出させる。このと
き、コンタクトホールのパターンを有するフォトマスク
Ｍ4 を用いたフォトリソグラフィ工程を行う。次にコン
タクトホール内をＷプラグ１０６で埋め込む。
【０００７】このようにして、Ａｌ配線１０１を含む配
線層とＡｌ配線１０４を含む配線層を形成することがで
きる。この２層の配線層を形成するために、フォトマス
クＭ 1 〜Ｍ4 の４種類のフォトマスクを用い、４回のフ
ォトリソグラフィ工程を行っている。
線層とＡｌ配線１０４を含む配線層を形成することがで
きる。この２層の配線層を形成するために、フォトマス
クＭ 1 〜Ｍ4 の４種類のフォトマスクを用い、４回のフ
ォトリソグラフィ工程を行っている。
【０００８】
【発明が解決しようとする課題】図５で説明したよう
に、従来の方法によると配線層１層あたり２枚のフォト
マスクが必要になる。ＬＳＩの集積化が進んだ今日にお
いて、５層の多層配線が使用される場合もある。５層の
多層配線層を従来方法で形成すると、１０枚のフォトマ
スクが必要になる。すなわち１０回のフォトリソグラフ
ィ工程が必要になり、工程の多さが製造コストの低減、
微細化を妨げる要因になっている。
に、従来の方法によると配線層１層あたり２枚のフォト
マスクが必要になる。ＬＳＩの集積化が進んだ今日にお
いて、５層の多層配線が使用される場合もある。５層の
多層配線層を従来方法で形成すると、１０枚のフォトマ
スクが必要になる。すなわち１０回のフォトリソグラフ
ィ工程が必要になり、工程の多さが製造コストの低減、
微細化を妨げる要因になっている。
【０００９】本発明の目的は、多層配線形成時のフォト
マスクの枚数を減少させることができる半導体装置及び
その製造方法を提供することである。
マスクの枚数を減少させることができる半導体装置及び
その製造方法を提供することである。
【００１０】
【課題を解決するための手段】本発明の一観点による
と、上面を有する基板の上に、導電膜を形成する工程
と、前記導電膜の上に層間絶縁膜を形成する工程と、複
数のパターンを含むエッチングマスク層であって、少な
くとも１つのパターンは、前記複数のパターン間の最小
間隔よりも狭い幅の領域であって、前記層間絶縁膜の表
面が露出した非マスク領域を有する前記エッチングマス
ク層を、前記層間絶縁膜の上に形成する工程と、前記エ
ッチングマスク層をマスクとして、前記層間絶縁膜と前
記導電膜とをエッチングする工程と、前記層間絶縁膜及
び前記導電膜の前記開口部に対応する領域を埋め込んで
他の導電膜をコンフォーマルに形成する工程と、前記他
の導電膜をエッチングすると共に、前記層間絶縁膜及び
前記導電膜の前記開口部に対応する領域には前記他の導
電膜を残す工程とを含む半導体装置の製造方法が提供さ
れる。
と、上面を有する基板の上に、導電膜を形成する工程
と、前記導電膜の上に層間絶縁膜を形成する工程と、複
数のパターンを含むエッチングマスク層であって、少な
くとも１つのパターンは、前記複数のパターン間の最小
間隔よりも狭い幅の領域であって、前記層間絶縁膜の表
面が露出した非マスク領域を有する前記エッチングマス
ク層を、前記層間絶縁膜の上に形成する工程と、前記エ
ッチングマスク層をマスクとして、前記層間絶縁膜と前
記導電膜とをエッチングする工程と、前記層間絶縁膜及
び前記導電膜の前記開口部に対応する領域を埋め込んで
他の導電膜をコンフォーマルに形成する工程と、前記他
の導電膜をエッチングすると共に、前記層間絶縁膜及び
前記導電膜の前記開口部に対応する領域には前記他の導
電膜を残す工程とを含む半導体装置の製造方法が提供さ
れる。
【００１１】本発明の他の観点によると、絶縁性表面を
有する基板と、前記絶縁性表面の上に形成された配線
と、前記配線の上に形成され、前記配線とほぼ同一の平
面形状を有する絶縁膜と、前記配線と上層の他の配線と
の電気的接続を行う領域に、前記絶縁性表面から前記絶
縁膜の上側表面にわたって形成され、前記配線と電気的
に接続された導電性埋込部材とを有する半導体装置が提
供される。
有する基板と、前記絶縁性表面の上に形成された配線
と、前記配線の上に形成され、前記配線とほぼ同一の平
面形状を有する絶縁膜と、前記配線と上層の他の配線と
の電気的接続を行う領域に、前記絶縁性表面から前記絶
縁膜の上側表面にわたって形成され、前記配線と電気的
に接続された導電性埋込部材とを有する半導体装置が提
供される。
【００１２】
【作用】導電膜とその上に形成された層間絶縁膜とを、
同一のエッチングマスクを用いてエッチングし、配線及
びコンタクト領域を形成する。このとき形成されるコン
タクト領域は少なくとも導電膜に達する。典型的には、
コンタクト領域は導電膜を貫通し、コンタクト領域に導
電膜の下地表面が露出する。コンタクト領域の側壁に
は、上方に層間絶縁膜表面、下方に導電膜表面が露出す
る。
同一のエッチングマスクを用いてエッチングし、配線及
びコンタクト領域を形成する。このとき形成されるコン
タクト領域は少なくとも導電膜に達する。典型的には、
コンタクト領域は導電膜を貫通し、コンタクト領域に導
電膜の下地表面が露出する。コンタクト領域の側壁に
は、上方に層間絶縁膜表面、下方に導電膜表面が露出す
る。
【００１３】他の導電膜でコンタクト領域を埋め込む。
同時に、コンタクト領域以外の表面にも他の導電膜が堆
積する。コンタクト領域の幅を、配線間の最小幅よりも
小さくして堆積することにより、コンタクト領域のみを
埋め込むことができる。他の導電膜をエッチングする
と、コンタクト領域に埋め込まれた部分のみを残してコ
ンタクト領域以外の表面に形成された他の導電膜を除去
することができる。コンタクト領域に残された他の導電
膜の側壁は、その下側部分で導電膜に接し電気的に接続
される。
同時に、コンタクト領域以外の表面にも他の導電膜が堆
積する。コンタクト領域の幅を、配線間の最小幅よりも
小さくして堆積することにより、コンタクト領域のみを
埋め込むことができる。他の導電膜をエッチングする
と、コンタクト領域に埋め込まれた部分のみを残してコ
ンタクト領域以外の表面に形成された他の導電膜を除去
することができる。コンタクト領域に残された他の導電
膜の側壁は、その下側部分で導電膜に接し電気的に接続
される。
【００１４】このようにして、配線パターン及び上層配
線との接続用コンタクト領域を１枚のフォトマスクを用
いた１回のフォトリソグラフィ工程で形成することがで
きる。
線との接続用コンタクト領域を１枚のフォトマスクを用
いた１回のフォトリソグラフィ工程で形成することがで
きる。
【００１５】
【実施例】図１〜図２を参照して、本発明の実施例によ
る多層配線形成方法を説明する。図１（Ａ）に示すよう
に、絶縁性表面を有する基板１の表面上に厚さ１μｍの
アルミニウム銅合金層２を形成し、その上にシリコン酸
化膜からなる厚さ１μｍの層間絶縁膜３を形成する。ア
ルミニウム銅合金層２は、例えばスパッタで形成し、層
間絶縁膜３は、例えば原料ガスとしてシランを用いた３
５０℃の化学気相成長（ＣＶＤ）により形成する。
る多層配線形成方法を説明する。図１（Ａ）に示すよう
に、絶縁性表面を有する基板１の表面上に厚さ１μｍの
アルミニウム銅合金層２を形成し、その上にシリコン酸
化膜からなる厚さ１μｍの層間絶縁膜３を形成する。ア
ルミニウム銅合金層２は、例えばスパッタで形成し、層
間絶縁膜３は、例えば原料ガスとしてシランを用いた３
５０℃の化学気相成長（ＣＶＤ）により形成する。
【００１６】次に、層間絶縁膜３の表面上にレジスト膜
を塗布し、フォトリソグラフィ技術を用いてレジスト膜
をパターニングしてレジストパターン４ａ、４ｂを形成
する。
を塗布し、フォトリソグラフィ技術を用いてレジスト膜
をパターニングしてレジストパターン４ａ、４ｂを形成
する。
【００１７】図１（Ｂ）は、レジストパターン４ａ、４
ｂの平面形状を示す。レジストパターン４ａ及び４ｂが
相互にほぼ平行に図の横方向に延在している。レジスト
パターン４ａの両端近傍には、それぞれ開口５が形成さ
れている。開口５は、例えば一辺の長さがＷ１の正方形
形状である。レジストパターン４ｂの両端は図示しない
領域まで延在している。レジストパターン４ａと４ｂと
の間の幅Ｗ２は開口５の一辺の長さＷ１よりも大きい。
なお図１（Ａ）は、図１（Ｂ）の一点鎖線Ａ１−Ａ１に
おける断面図である。
ｂの平面形状を示す。レジストパターン４ａ及び４ｂが
相互にほぼ平行に図の横方向に延在している。レジスト
パターン４ａの両端近傍には、それぞれ開口５が形成さ
れている。開口５は、例えば一辺の長さがＷ１の正方形
形状である。レジストパターン４ｂの両端は図示しない
領域まで延在している。レジストパターン４ａと４ｂと
の間の幅Ｗ２は開口５の一辺の長さＷ１よりも大きい。
なお図１（Ａ）は、図１（Ｂ）の一点鎖線Ａ１−Ａ１に
おける断面図である。
【００１８】図１（Ｃ）に示すように、レジストパター
ン４ａ、４ｂをマスクとして層間絶縁膜３をエッチング
する。層間絶縁膜３のエッチングは、例えばエッチング
ガスとしてＣＦ4 、ＣＨＦ3 を用いたリアクティブイオ
ンエッチング（ＲＩＥ）により行う。続いて、合金層２
をエッチングする。合金層２のエッチングは、例えばエ
ッチングガスとしてＣｌ2 、ＢＣｌ3 を用いたリアクテ
ィブイオンエッチング（ＲＩＥ）により行う。なお、レ
ジストパターン４ａの外側の合金層が除去できれば、開
口５内の合金層は必ずしも完全に除去される必要はな
く、底部に合金層２の一部が残存してもよい。合金層２
のエッチング後、レジストパターン４ａ、４ｂを除去す
る。
ン４ａ、４ｂをマスクとして層間絶縁膜３をエッチング
する。層間絶縁膜３のエッチングは、例えばエッチング
ガスとしてＣＦ4 、ＣＨＦ3 を用いたリアクティブイオ
ンエッチング（ＲＩＥ）により行う。続いて、合金層２
をエッチングする。合金層２のエッチングは、例えばエ
ッチングガスとしてＣｌ2 、ＢＣｌ3 を用いたリアクテ
ィブイオンエッチング（ＲＩＥ）により行う。なお、レ
ジストパターン４ａの外側の合金層が除去できれば、開
口５内の合金層は必ずしも完全に除去される必要はな
く、底部に合金層２の一部が残存してもよい。合金層２
のエッチング後、レジストパターン４ａ、４ｂを除去す
る。
【００１９】このようにして、図１（Ｂ）に示すレジス
トパターンと同様のパターンを有する配線２ａ、２ｂが
形成される。配線２ａ、２ｂの上には、それぞれ層間絶
縁膜３ａ、３ｂが残っている。配線２ａ及び層間絶縁膜
３ａには、開口５が形成される。
トパターンと同様のパターンを有する配線２ａ、２ｂが
形成される。配線２ａ、２ｂの上には、それぞれ層間絶
縁膜３ａ、３ｂが残っている。配線２ａ及び層間絶縁膜
３ａには、開口５が形成される。
【００２０】図１（Ｄ）に示すように、基板１上に露出
した表面全面を覆うようにＷ層６を等方的に形成する。
Ｗ層６は、例えば原料ガスとしてＷＦ6 を用いた減圧Ｃ
ＶＤにより形成する。このとき、開口５をＷで埋め込
み、配線２ａと２ｂとの間の領域においては、Ｗ層６が
配線２ａ、２ｂ及び層間絶縁膜３ａ、３ｂの側壁及び基
板１の表面に沿って形成されるようにする。Ｗ層６の厚
さが開口５の一辺の長さＷ１の半分よりも厚く、かつ幅
Ｗ２の半分よりも薄くなるように等方的に成長させるこ
とにより、このようなＷ層を形成することができる。
した表面全面を覆うようにＷ層６を等方的に形成する。
Ｗ層６は、例えば原料ガスとしてＷＦ6 を用いた減圧Ｃ
ＶＤにより形成する。このとき、開口５をＷで埋め込
み、配線２ａと２ｂとの間の領域においては、Ｗ層６が
配線２ａ、２ｂ及び層間絶縁膜３ａ、３ｂの側壁及び基
板１の表面に沿って形成されるようにする。Ｗ層６の厚
さが開口５の一辺の長さＷ１の半分よりも厚く、かつ幅
Ｗ２の半分よりも薄くなるように等方的に成長させるこ
とにより、このようなＷ層を形成することができる。
【００２１】図２（Ａ）に示すように、等方的なエッチ
ングによりＷ層６をエッチバックする。Ｗ層６のエッチ
ングは、例えばエッチングガスとしてＳＦ6 を用いたド
ライエッチングにより行う。開口５内のＷ層以外のＷ層
は除去され、開口５内にのみＷ埋込層６ａが残る。Ｗ埋
込層６ａは、その下部で配線２ａの側壁に接触し配線２
ａと電気的に接続される。なお、配線を分離するためだ
けであれば、必ずしも等方性エッチングを用いなくても
よい。例えば、異方性エッチングで平坦面上のＷ層を除
去しても電気的に分離した配線が得られる。
ングによりＷ層６をエッチバックする。Ｗ層６のエッチ
ングは、例えばエッチングガスとしてＳＦ6 を用いたド
ライエッチングにより行う。開口５内のＷ層以外のＷ層
は除去され、開口５内にのみＷ埋込層６ａが残る。Ｗ埋
込層６ａは、その下部で配線２ａの側壁に接触し配線２
ａと電気的に接続される。なお、配線を分離するためだ
けであれば、必ずしも等方性エッチングを用いなくても
よい。例えば、異方性エッチングで平坦面上のＷ層を除
去しても電気的に分離した配線が得られる。
【００２２】図２（Ｂ）に示すように、基板表面の凹部
に層間絶縁膜７を埋め込んで平坦化を行う。例えば、Ｃ
ＶＤによりオゾンＴＥＯＳ（テトラエトキシオルソシラ
ン）膜を形成し、ケミカルメカニカルポリッシング（Ｃ
ＭＰ）により表面を平坦化する。開口５の開口部には、
Ｗ埋込層６ａの上面が露出する。
に層間絶縁膜７を埋め込んで平坦化を行う。例えば、Ｃ
ＶＤによりオゾンＴＥＯＳ（テトラエトキシオルソシラ
ン）膜を形成し、ケミカルメカニカルポリッシング（Ｃ
ＭＰ）により表面を平坦化する。開口５の開口部には、
Ｗ埋込層６ａの上面が露出する。
【００２３】図２（Ｃ）に示すように、図１（Ａ）〜
（Ｄ）、及び図２（Ａ）、（Ｂ）で説明した１層目の配
線の形成と同様に２層目の配線を形成する。Ｗ埋込層６
ａが形成されている領域を含む領域に２層目の配線１２
ａが形成されている。他の領域にも２層目の配線１２ｂ
が形成されている。
（Ｄ）、及び図２（Ａ）、（Ｂ）で説明した１層目の配
線の形成と同様に２層目の配線を形成する。Ｗ埋込層６
ａが形成されている領域を含む領域に２層目の配線１２
ａが形成されている。他の領域にも２層目の配線１２ｂ
が形成されている。
【００２４】配線１２ａ、１２ｂの上に、それぞれ層間
絶縁膜１３ａ、１３ｂが形成されている。配線１２ａに
は、層間絶縁膜１３ａ及び配線１２ａに設けられた開口
に埋め込まれたＷ埋込層１６ａが電気的に接続してい
る。配線が形成されていない領域は層間絶縁膜１７によ
って埋め込まれ、表面が平坦化されている。図１（Ａ）
〜（Ｄ）、図２（Ａ）、（Ｂ）で説明した工程と同様の
工程を繰り返すことにより、３層目以上の配線を形成す
ることもできる。
絶縁膜１３ａ、１３ｂが形成されている。配線１２ａに
は、層間絶縁膜１３ａ及び配線１２ａに設けられた開口
に埋め込まれたＷ埋込層１６ａが電気的に接続してい
る。配線が形成されていない領域は層間絶縁膜１７によ
って埋め込まれ、表面が平坦化されている。図１（Ａ）
〜（Ｄ）、図２（Ａ）、（Ｂ）で説明した工程と同様の
工程を繰り返すことにより、３層目以上の配線を形成す
ることもできる。
【００２５】上記実施例では、１層目の配線を形成する
ためのフォトリソグラフィ工程は、図１（Ａ）に示した
１回のみであり、フォトマスクは図１（Ｂ）に示した１
枚のみである。２層目以上の配線の形成においても、同
様に１層あたりのフォトリソグラフィ工程は１回のみで
あり、フォトマスクも１枚である。
ためのフォトリソグラフィ工程は、図１（Ａ）に示した
１回のみであり、フォトマスクは図１（Ｂ）に示した１
枚のみである。２層目以上の配線の形成においても、同
様に１層あたりのフォトリソグラフィ工程は１回のみで
あり、フォトマスクも１枚である。
【００２６】なお、上記実施例では、図１（Ｂ）に示す
開口５が正方形の場合を示したが、必ずしも正方形であ
る必要はない。例えば、短辺の長さがレジストパターン
４ａと４ｂとの間の幅Ｗ２よりも短い長方形としてもよ
い。
開口５が正方形の場合を示したが、必ずしも正方形であ
る必要はない。例えば、短辺の長さがレジストパターン
４ａと４ｂとの間の幅Ｗ２よりも短い長方形としてもよ
い。
【００２７】図３は、他の実施例による多層配線形成方
法に用いるマスクパターンを示す。図１〜図２で説明し
た実施例とはマスクパターンのみが異なり、多層配線形
成の工程は同様である。
法に用いるマスクパターンを示す。図１〜図２で説明し
た実施例とはマスクパターンのみが異なり、多層配線形
成の工程は同様である。
【００２８】配線パターン２０ａ及び２０ｂが相互にほ
ぼ平行に図の横方向に延在している。配線パターン２０
ａの両端近傍では、長さ方向に対して直交する向きに形
成された幅Ｗ３のスリットにより、パターンが分断され
ている。配線パターン２０ａと２０ｂとの間の幅Ｗ４
は、スリットの幅Ｗ３よりも大きい。図３の一点鎖線Ａ
３−Ａ３における断面が、図１〜図２に示す断面図に対
応している。
ぼ平行に図の横方向に延在している。配線パターン２０
ａの両端近傍では、長さ方向に対して直交する向きに形
成された幅Ｗ３のスリットにより、パターンが分断され
ている。配線パターン２０ａと２０ｂとの間の幅Ｗ４
は、スリットの幅Ｗ３よりも大きい。図３の一点鎖線Ａ
３−Ａ３における断面が、図１〜図２に示す断面図に対
応している。
【００２９】図１（Ｄ）に示すＷ層６を形成する工程に
おいて、Ｗ層６の厚さをスリットの幅Ｗ３の半分以上に
すればスリット部分をＷ層６で埋め込むことができる。
従って、配線２ａに開口５を設ける場合と同様に、スリ
ット部分に埋め込んだＷ埋込層によって上層配線と接続
することができる。
おいて、Ｗ層６の厚さをスリットの幅Ｗ３の半分以上に
すればスリット部分をＷ層６で埋め込むことができる。
従って、配線２ａに開口５を設ける場合と同様に、スリ
ット部分に埋め込んだＷ埋込層によって上層配線と接続
することができる。
【００３０】図１（Ｂ）に示すマスクパターンにおいて
は、配線パターン４ａの幅を開口５の幅Ｗ１よりも広く
し、かつ位置合わせ余裕のための領域を確保する必要が
ある。これに対し、図３に示すマスクパターンの場合に
は、スリットの図の上下方向に配線を形成する領域を確
保する必要がない。このため、配線幅を細くすることが
でき、より高密度な配線を形成することが可能になる。
また、開口部が図の上下で開放しているので、マイクロ
ローディング効果が少ない。
は、配線パターン４ａの幅を開口５の幅Ｗ１よりも広く
し、かつ位置合わせ余裕のための領域を確保する必要が
ある。これに対し、図３に示すマスクパターンの場合に
は、スリットの図の上下方向に配線を形成する領域を確
保する必要がない。このため、配線幅を細くすることが
でき、より高密度な配線を形成することが可能になる。
また、開口部が図の上下で開放しているので、マイクロ
ローディング効果が少ない。
【００３１】以上の説明においては、多層配線層のみを
図示して説明し、半導体素子構造は省略した。図４は、
本発明の実施例により作製する半導体装置の一例を示
す。
図示して説明し、半導体素子構造は省略した。図４は、
本発明の実施例により作製する半導体装置の一例を示
す。
【００３２】ｎ型シリコン基板２１の表面にフィールド
酸化膜２３が形成され、活性領域が画定されている。活
性領域には、ｐ型ウェル２２が形成されており、ｐ型ウ
ェル２２内に、ソース、ドレイン領域としてのｎ+ 型領
域２５及び絶縁ゲート構造を有するゲート電極２４から
なるｎチャネルＭＯＳＦＥＴが形成されている。
酸化膜２３が形成され、活性領域が画定されている。活
性領域には、ｐ型ウェル２２が形成されており、ｐ型ウ
ェル２２内に、ソース、ドレイン領域としてのｎ+ 型領
域２５及び絶縁ゲート構造を有するゲート電極２４から
なるｎチャネルＭＯＳＦＥＴが形成されている。
【００３３】活性領域及びフィールド酸化膜２３上に
は、層間絶縁膜２６が形成されている。層間絶縁膜は、
ＴＥＯＳ系酸化膜を１．０μｍ堆積した後、エッチバッ
クにより表面を平坦化して形成される。
は、層間絶縁膜２６が形成されている。層間絶縁膜は、
ＴＥＯＳ系酸化膜を１．０μｍ堆積した後、エッチバッ
クにより表面を平坦化して形成される。
【００３４】層間絶縁膜２６のｎ+ 型領域２５に相当す
る部分にコンタクトホールを形成する。層間絶縁膜２６
表面にスパッタにより厚さ２０ｎｍのＴｉ層からなるコ
ンタクトメタル層および厚さ８０ｎｍのＴｉＮ層からな
る接着層の積層２７ａを堆積する。
る部分にコンタクトホールを形成する。層間絶縁膜２６
表面にスパッタにより厚さ２０ｎｍのＴｉ層からなるコ
ンタクトメタル層および厚さ８０ｎｍのＴｉＮ層からな
る接着層の積層２７ａを堆積する。
【００３５】枚葉式減圧ＣＶＤ装置により、ブランケッ
トＷ層を堆積する。ブランケットＷ層の厚さは、コンタ
クトホールの径の約１／２とほぼ同等以上とする。ＳＦ
6 等のフッ素系ガス及び不活性ガスによりエッチバック
し、コンタクトホール内以外のブランケットＷ層及び接
着層、コンタクトメタル層を除去する。このようにし
て、コンタクトホール内はＷ層２７により充填される。
トＷ層を堆積する。ブランケットＷ層の厚さは、コンタ
クトホールの径の約１／２とほぼ同等以上とする。ＳＦ
6 等のフッ素系ガス及び不活性ガスによりエッチバック
し、コンタクトホール内以外のブランケットＷ層及び接
着層、コンタクトメタル層を除去する。このようにし
て、コンタクトホール内はＷ層２７により充填される。
【００３６】スパッタにより厚さ２０ｎｍのＴｉ層から
なるコンタクトメタル層と厚さ８０ｎｍのＴｉＮ層から
なる接着層の積層２８ａ、および第１層目配線層となる
厚さ６００ｎｍのＡｌ−Ｓｉ−Ｃｕ層２８を形成する。
さらに、Ａｌ−Ｓｉ−Ｃｕ層２８の上に層間絶縁膜２９
を堆積する。
なるコンタクトメタル層と厚さ８０ｎｍのＴｉＮ層から
なる接着層の積層２８ａ、および第１層目配線層となる
厚さ６００ｎｍのＡｌ−Ｓｉ−Ｃｕ層２８を形成する。
さらに、Ａｌ−Ｓｉ−Ｃｕ層２８の上に層間絶縁膜２９
を堆積する。
【００３７】層間絶縁膜２９、第１層目配線層２８及び
積層２８ａを所望の形状にパターニングして第１層目配
線２８、２８ａ及びその上に残された層間絶縁膜２９を
形成する。同時に、第２層目配線層とのコンタクトをと
るべき領域にコンタクトホールを形成する。このように
して、ｎ+ 型領域２５と第１層目配線２８とを電気的に
接続することができる。
積層２８ａを所望の形状にパターニングして第１層目配
線２８、２８ａ及びその上に残された層間絶縁膜２９を
形成する。同時に、第２層目配線層とのコンタクトをと
るべき領域にコンタクトホールを形成する。このように
して、ｎ+ 型領域２５と第１層目配線２８とを電気的に
接続することができる。
【００３８】基板上に露出した全表面にスパッタにより
厚さ２０ｎｍのＴｉ層からなるコンタクトメタル層およ
び厚さ８０ｎｍのＴｉＮ層からなる接着層の積層３１ａ
を堆積する。
厚さ２０ｎｍのＴｉ層からなるコンタクトメタル層およ
び厚さ８０ｎｍのＴｉＮ層からなる接着層の積層３１ａ
を堆積する。
【００３９】枚葉式減圧ＣＶＤ装置により、ブランケッ
トＷ層を堆積する。ブランケットＷ層の厚さは、コンタ
クトホールの径の約１／２とほぼ同等以上とする。ＳＦ
6 等のフッ素系ガス及び不活性ガスによりエッチバック
し、コンタクトホール内以外のブランケットＷ層及び接
着層、コンタクトメタル層を除去する。このようにし
て、コンタクトホール内はＷ層３１により充填される。
トＷ層を堆積する。ブランケットＷ層の厚さは、コンタ
クトホールの径の約１／２とほぼ同等以上とする。ＳＦ
6 等のフッ素系ガス及び不活性ガスによりエッチバック
し、コンタクトホール内以外のブランケットＷ層及び接
着層、コンタクトメタル層を除去する。このようにし
て、コンタクトホール内はＷ層３１により充填される。
【００４０】層間絶縁膜２６上の第１層目配線２８が形
成されていない領域に層間絶縁膜３０を埋め込み表面を
平坦化する。層間絶縁膜３０は、ＴＥＯＳ系酸化膜を堆
積した後、エッチバックにより表面を平坦化して形成さ
れる。
成されていない領域に層間絶縁膜３０を埋め込み表面を
平坦化する。層間絶縁膜３０は、ＴＥＯＳ系酸化膜を堆
積した後、エッチバックにより表面を平坦化して形成さ
れる。
【００４１】スパッタにより厚さ２０ｎｍのＴｉ層から
なるコンタクトメタル層と厚さ８０ｎｍのＴｉＮ層から
なる接着層の積層３２ａ、および第２層目配線層となる
厚さ６００ｎｍのＡｌ−Ｓｉ−Ｃｕ層３２を形成する。
このようにして、第１層目配線２８と第２層目配線層３
２とを電気的に接続することができる。第１層目配線層
のパターニングとコンタクトホールの形成を同時に行う
ため、１枚のフォトマスクを用いて１回のフォトリソグ
ラフィ工程により、第１層目配線を形成することができ
る。
なるコンタクトメタル層と厚さ８０ｎｍのＴｉＮ層から
なる接着層の積層３２ａ、および第２層目配線層となる
厚さ６００ｎｍのＡｌ−Ｓｉ−Ｃｕ層３２を形成する。
このようにして、第１層目配線２８と第２層目配線層３
２とを電気的に接続することができる。第１層目配線層
のパターニングとコンタクトホールの形成を同時に行う
ため、１枚のフォトマスクを用いて１回のフォトリソグ
ラフィ工程により、第１層目配線を形成することができ
る。
【００４２】第２層目配線層３２よりも上の配線層も同
様に形成することができる。上記実施例では、層間絶縁
膜としてＴＥＯＳ系酸化膜、配線としてアルミニウム銅
合金もしくはＡｌ−Ｓｉ−Ｃｕ合金を用いた場合を説明
したが、他の材料を用いてもよい。また、コンタクトメ
タルとしてＴｉ、接着層としてＴｉＮ層を用いた場合を
説明したが、他の材料を用いてもよい。
様に形成することができる。上記実施例では、層間絶縁
膜としてＴＥＯＳ系酸化膜、配線としてアルミニウム銅
合金もしくはＡｌ−Ｓｉ−Ｃｕ合金を用いた場合を説明
したが、他の材料を用いてもよい。また、コンタクトメ
タルとしてＴｉ、接着層としてＴｉＮ層を用いた場合を
説明したが、他の材料を用いてもよい。
【００４３】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
【００４４】
【発明の効果】以上説明したように、本発明によれば、
配線層のパターニングとコンタクトホールの形成を同時
に行うことができるため、１枚のフォトマスクを使用し
１回のフォトリソグラフィ工程で１つの配線層を形成す
ることができる。フォトリソグラフィを行う工程数が減
少するため、製造コストの低減が可能になる。
配線層のパターニングとコンタクトホールの形成を同時
に行うことができるため、１枚のフォトマスクを使用し
１回のフォトリソグラフィ工程で１つの配線層を形成す
ることができる。フォトリソグラフィを行う工程数が減
少するため、製造コストの低減が可能になる。
【図１】本発明の実施例による多層配線形成工程を説明
するための配線層の断面図、及び配線の平面図である。
するための配線層の断面図、及び配線の平面図である。
【図２】本発明の実施例による多層配線形成工程を説明
するための配線層の断面図である。
するための配線層の断面図である。
【図３】本発明の他の実施例による多層配線形成方法で
形成する配線パターンの平面図である。
形成する配線パターンの平面図である。
【図４】本発明の実施例による多層配線形成方法で作製
した半導体装置の断面図である。
した半導体装置の断面図である。
【図５】従来例による多層配線形成工程を説明するため
の配線層の断面図である。
の配線層の断面図である。
１ 絶縁表面を有する基板 ２ アルミニウム銅合金層 ２ａ、２ｂ、１２ａ、１２ｂ 配線 ３、７、１７ 層間絶縁膜 ４ａ、４ｂ 配線パターン ５ コンタクトホール ６ Ｗ層 ６ａ、１６ａ Ｗ埋込層
Claims (5)
- 【請求項１】 上面を有する基板の上に、導電膜を形成
する工程と、 前記導電膜の上に層間絶縁膜を形成する工程と、 複数のパターンを含むエッチングマスク層であって、少
なくとも１つのパターンは、前記複数のパターン間の最
小間隔よりも狭い幅の領域であって、前記層間絶縁膜の
表面が露出した非マスク領域を有する前記エッチングマ
スク層を、前記層間絶縁膜の上に形成する工程と、 前記エッチングマスク層をマスクとして、前記層間絶縁
膜と前記導電膜とをエッチングする工程と、 前記層間絶縁膜及び前記導電膜の前記開口部に対応する
領域を埋め込んで他の導電膜をコンフォーマルに形成す
る工程と、 前記他の導電膜をエッチングすると共に、前記層間絶縁
膜及び前記導電膜の前記開口部に対応する領域には前記
他の導電膜を残す工程とを含む半導体装置の製造方法。 - 【請求項２】 前記他の導電膜を形成する工程は、基板
上に露出した表面全面に、前記コンタクト領域の幅の半
分以上であって、前記導電膜で形成された相互に隣接す
る配線の間の最小幅の半分よりも薄い膜厚の前記他の導
電膜を等方的に堆積する工程を含む請求項１に記載の半
導体装置の製造方法。 - 【請求項３】 前記非マスク領域は、前記パターンの内
部に形成された開口部である請求項１または２に記載の
半導体装置の製造方法。 - 【請求項４】 前記非マスク領域は、前記少なくとも１
つのパターンを切断し、前記最小間隔よりも狭い幅の帯
状領域である請求項１または２に記載の半導体装置の製
造方法。 - 【請求項５】 絶縁性表面を有する基板と、 前記絶縁性表面の上に形成された配線と、 前記配線の上に形成され、前記配線とほぼ同一の平面形
状を有する絶縁膜と、 前記配線と上層の他の配線との電気的接続を行う領域
に、前記絶縁性表面から前記絶縁膜の上側表面にわたっ
て形成され、前記配線と電気的に接続された導電性埋込
部材とを有する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18278395A JPH0936222A (ja) | 1995-07-19 | 1995-07-19 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18278395A JPH0936222A (ja) | 1995-07-19 | 1995-07-19 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0936222A true JPH0936222A (ja) | 1997-02-07 |
Family
ID=16124347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18278395A Withdrawn JPH0936222A (ja) | 1995-07-19 | 1995-07-19 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0936222A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003054628A1 (fr) * | 2001-10-02 | 2003-07-03 | Guobiao Zhang | Lithographie a faible cout |
| CN100383664C (zh) * | 2002-03-20 | 2008-04-23 | 张国飙 | 低成本光刻技术 |
-
1995
- 1995-07-19 JP JP18278395A patent/JPH0936222A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003054628A1 (fr) * | 2001-10-02 | 2003-07-03 | Guobiao Zhang | Lithographie a faible cout |
| CN100383664C (zh) * | 2002-03-20 | 2008-04-23 | 张国飙 | 低成本光刻技术 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04174541A (ja) | 半導体集積回路及びその製造方法 | |
| KR100215847B1 (ko) | 반도체 장치의 금속 배선 및 그의 형성 방법 | |
| JPH0982804A (ja) | 半導体装置及びその製造方法 | |
| US5924006A (en) | Trench surrounded metal pattern | |
| JPH0620102B2 (ja) | 半導体装置及びその製造方法 | |
| JPH03196662A (ja) | 半導体集積回路の配線構造およびその製造方法 | |
| JP2005354046A (ja) | 半導体装置の製造方法 | |
| JPH0817918A (ja) | 半導体装置及びその製造方法 | |
| JPH0936222A (ja) | 半導体装置及びその製造方法 | |
| JPH09129732A (ja) | 半導体装置の製造方法 | |
| JPH104092A (ja) | 半導体装置の製造方法 | |
| JP2001024056A (ja) | 半導体装置の多層配線装置及びその製造方法 | |
| JPH08306784A (ja) | 半導体装置およびその製造方法 | |
| JPH0856024A (ja) | 集積回路の製造方法 | |
| US20070148986A1 (en) | Semiconductor device and method for manufacturing same | |
| JPH01289142A (ja) | 垂直配線構造 | |
| KR100193889B1 (ko) | 반도체 소자의 비아홀 형성방법 | |
| KR100315457B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH0595048A (ja) | 半導体集積回路装置の製造方法 | |
| JP2002261160A (ja) | 半導体装置及びその製造方法 | |
| JPH08316310A (ja) | 半導体装置の製造方法 | |
| JPH0750739B2 (ja) | 半導体集積回路の多層配線構造 | |
| JPH11162983A (ja) | 半導体装置及びその製造方法 | |
| KR20010008605A (ko) | 반도체장치의 다층 배선 형성방법 | |
| JPH09283619A (ja) | 半導体集積回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021001 |