JP3074713B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3074713B2 JP3074713B2 JP02248235A JP24823590A JP3074713B2 JP 3074713 B2 JP3074713 B2 JP 3074713B2 JP 02248235 A JP02248235 A JP 02248235A JP 24823590 A JP24823590 A JP 24823590A JP 3074713 B2 JP3074713 B2 JP 3074713B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring
- interlayer
- mask
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置およびそのその製造方法に関し、
特に多層配線を有する半導体装置およびその製造方法に
関する。
特に多層配線を有する半導体装置およびその製造方法に
関する。
近年、半導体装置の高密度化が進み、多層配線が多く
用いられているが、半導体装置の高速化を進めるには配
線間容量の低減が必須となってきている。配線間容量を
低減した多層配線としては、層間絶縁膜を除去して配線
間を空洞とし、ビアホール部の接続体のみによって上層
配線を支える空中配線が、電子情報通信学会創立70周年
記念総合全国大会予稿集２−260頁，講演番号456（昭和
62年）で提案されている。このような空中配線構造の多
層配線における配線間容量は、配線間が全て層間絶縁膜
により充填されている通常の多層配線に比べ、1/4〜1/3
程度に低減されている 〔発明が解決しようとする課題〕 上述した従来の空中配線構造を有する多層配線は、配
線間容量を低減するという面では理想的構造であるが、
配線間の力学的支持が配線間を電気的に接続する導電性
の接続体のみにより行なわれているため、機械的衝撃に
弱いという欠点がある。また、ジュール熱等による熱膨
張によって起こる配線の熱応力は分散されずに接続体に
集中する。これら熱的，機械的衝撃により、配線の断
線，配線間の短絡等の発生頻度は高くなり、大規模集積
回路等にこの空中配線構造を有する多層配線を適用する
ことは非現実的となる。
用いられているが、半導体装置の高速化を進めるには配
線間容量の低減が必須となってきている。配線間容量を
低減した多層配線としては、層間絶縁膜を除去して配線
間を空洞とし、ビアホール部の接続体のみによって上層
配線を支える空中配線が、電子情報通信学会創立70周年
記念総合全国大会予稿集２−260頁，講演番号456（昭和
62年）で提案されている。このような空中配線構造の多
層配線における配線間容量は、配線間が全て層間絶縁膜
により充填されている通常の多層配線に比べ、1/4〜1/3
程度に低減されている 〔発明が解決しようとする課題〕 上述した従来の空中配線構造を有する多層配線は、配
線間容量を低減するという面では理想的構造であるが、
配線間の力学的支持が配線間を電気的に接続する導電性
の接続体のみにより行なわれているため、機械的衝撃に
弱いという欠点がある。また、ジュール熱等による熱膨
張によって起こる配線の熱応力は分散されずに接続体に
集中する。これら熱的，機械的衝撃により、配線の断
線，配線間の短絡等の発生頻度は高くなり、大規模集積
回路等にこの空中配線構造を有する多層配線を適用する
ことは非現実的となる。
本発明の目的は、配線間が全て層間絶縁膜により充填
されている通常の多層配線に比べて充分配線間容量を低
減し、かつ、熱的，機械的衝撃に対して充分耐えうる多
層配線を有する半導体装置およびその製造方法を提供す
ることである。
されている通常の多層配線に比べて充分配線間容量を低
減し、かつ、熱的，機械的衝撃に対して充分耐えうる多
層配線を有する半導体装置およびその製造方法を提供す
ることである。
第１の発明の半導体装置の製造方法は、半導体基板上
に無機膜からなる下層の層間絶縁膜を形成する工程と、
この下層の層間絶縁膜上に下層配線層と上層の層間絶縁
膜とフォトレジスト膜とを順次形成する工程と、このフ
ォトレジスト膜をパターニングして第１のマスクを形成
する工程と、この第１のマスクを用いて前記上層の層間
絶縁膜と下層配線層とをパターニングし下層配線を形成
する工程と、前記第１のマスクを除去したのちパターニ
ングされた上層の層間絶縁膜を含む全面に有機絶縁膜を
形成する工程と、この有機絶縁膜をエッチングし前記パ
ターニングされさ上層の層間絶縁膜の表面を露出させる
工程と、この露出した上層の層間絶縁膜にビアホールを
形成する工程と、全面に上層配線層を形成すると共に前
記ビアホール内を上層配線層で埋める工程と、この上層
配線層上にフォトレジスト膜を形成したのちパターニン
グし第２のマスクを形成する工程と、この第２のマスク
を用いて前記上層配線層と上層の層間絶縁膜をパターニ
ングし前記下層配線に交差する上層配線を形成したの
ち、第２のマスクと残された前記有機絶縁膜を除去する
工程とを含んで構成される。
に無機膜からなる下層の層間絶縁膜を形成する工程と、
この下層の層間絶縁膜上に下層配線層と上層の層間絶縁
膜とフォトレジスト膜とを順次形成する工程と、このフ
ォトレジスト膜をパターニングして第１のマスクを形成
する工程と、この第１のマスクを用いて前記上層の層間
絶縁膜と下層配線層とをパターニングし下層配線を形成
する工程と、前記第１のマスクを除去したのちパターニ
ングされた上層の層間絶縁膜を含む全面に有機絶縁膜を
形成する工程と、この有機絶縁膜をエッチングし前記パ
ターニングされさ上層の層間絶縁膜の表面を露出させる
工程と、この露出した上層の層間絶縁膜にビアホールを
形成する工程と、全面に上層配線層を形成すると共に前
記ビアホール内を上層配線層で埋める工程と、この上層
配線層上にフォトレジスト膜を形成したのちパターニン
グし第２のマスクを形成する工程と、この第２のマスク
を用いて前記上層配線層と上層の層間絶縁膜をパターニ
ングし前記下層配線に交差する上層配線を形成したの
ち、第２のマスクと残された前記有機絶縁膜を除去する
工程とを含んで構成される。
次に本発明について図面を参照して説明する。
第１図は本発明の第１の実施例により製造された半導
体装置を説明するための２層配線近傍の斜視図である。
体装置を説明するための２層配線近傍の斜視図である。
第１図において、半導体基板20上に形成されたシリコ
ン酸化膜等からなる下層無機絶縁膜１上にアルミニウム
等からなる第１層配線２が形成され、第１層配線同志の
間は空洞となっている。そして第１層配線２上には、シ
リコン酸化膜等からなる第１層間無機絶縁膜３を介して
アルミニウム等からなる第２層配線６が形成されてい
る。第１層配線２と第２層配線６の交差部分には接体を
形成するためのビアホール（図示せず）部分を除いて第
１層間無機絶縁膜３が存在し、第２層配線６はビアホー
ルを通して第１層配線２と接続している。また、この交
差部分以外には第１層間無機絶縁膜３はなく、空洞とな
っている。本第１の実施例では、配線は空中配線構造と
異なり、ビアホール部以外でも第２層配線６が第１層間
無機絶縁膜３を介して第１層配線２と交差しているた
め、この交差部分においても第２層配線６は第１層配線
２に力学的に支持されることになる。
ン酸化膜等からなる下層無機絶縁膜１上にアルミニウム
等からなる第１層配線２が形成され、第１層配線同志の
間は空洞となっている。そして第１層配線２上には、シ
リコン酸化膜等からなる第１層間無機絶縁膜３を介して
アルミニウム等からなる第２層配線６が形成されてい
る。第１層配線２と第２層配線６の交差部分には接体を
形成するためのビアホール（図示せず）部分を除いて第
１層間無機絶縁膜３が存在し、第２層配線６はビアホー
ルを通して第１層配線２と接続している。また、この交
差部分以外には第１層間無機絶縁膜３はなく、空洞とな
っている。本第１の実施例では、配線は空中配線構造と
異なり、ビアホール部以外でも第２層配線６が第１層間
無機絶縁膜３を介して第１層配線２と交差しているた
め、この交差部分においても第２層配線６は第１層配線
２に力学的に支持されることになる。
上述の交差部分のみは、配線間が全て層間絶縁膜によ
り充填されている通常の多層配線と同一構造となってお
り、他の部分は空中配線構造と同一構造とみなすことが
できる。配線の配置等により幅はあるが、配線間容量全
体における上述の交差部分の占める比率は1/4程度以下
となることから、本第１の実施例により製造された半導
体装置の配線間容量は、配線間がすべて層間絶縁膜によ
り充填されている通常の多層配線の配線間容量の1/3〜1
/4程度となる。
り充填されている通常の多層配線と同一構造となってお
り、他の部分は空中配線構造と同一構造とみなすことが
できる。配線の配置等により幅はあるが、配線間容量全
体における上述の交差部分の占める比率は1/4程度以下
となることから、本第１の実施例により製造された半導
体装置の配線間容量は、配線間がすべて層間絶縁膜によ
り充填されている通常の多層配線の配線間容量の1/3〜1
/4程度となる。
次に、第２図及び第３図を用いて第１の実施例の製造
方法を説明する。第２図は第１図における第２層配線６
を含むＡ−Ａ′線に沿った断面図であり、第３図は第１
図における第１層配線２を含むＢ−Ｂ′線に沿った断面
図である。
方法を説明する。第２図は第１図における第２層配線６
を含むＡ−Ａ′線に沿った断面図であり、第３図は第１
図における第１層配線２を含むＢ−Ｂ′線に沿った断面
図である。
まず、第２図（ａ）に示すように、半導体基板20上に
シリコン酸化膜等の下層無機絶縁膜１を形成した後、ア
ルミニウム膜等の第１層配線層を約0.5μｍの厚さに形
成し、さらにシリコン酸化膜等の第１層間無機絶縁膜３
を約0.5μｍ形成する。次にフォトレジストを塗布し、
フォトレジストのパターニングを行ない、パターニング
されたフォトレジストをマスクとして第１層間無機絶縁
膜３及び第１層配線層のエッチングを行ない第１層配線
２を形成したのちフォトレジストを除去する。次に第２
図（ｂ）に示すように、ポリイミド等を用いてスピンオ
ン法により第１層間有機絶縁膜４を約1.5μｍ形成す
る。
シリコン酸化膜等の下層無機絶縁膜１を形成した後、ア
ルミニウム膜等の第１層配線層を約0.5μｍの厚さに形
成し、さらにシリコン酸化膜等の第１層間無機絶縁膜３
を約0.5μｍ形成する。次にフォトレジストを塗布し、
フォトレジストのパターニングを行ない、パターニング
されたフォトレジストをマスクとして第１層間無機絶縁
膜３及び第１層配線層のエッチングを行ない第１層配線
２を形成したのちフォトレジストを除去する。次に第２
図（ｂ）に示すように、ポリイミド等を用いてスピンオ
ン法により第１層間有機絶縁膜４を約1.5μｍ形成す
る。
次に第２図（ｃ）に示すように、酸素ガスを用いたプ
ラズマエッチング法により第１層間有機絶縁膜４のエッ
チングを行ない、第１層間無機絶縁膜３の横側に存在す
る第１層間有機絶縁膜４を残しつつ第１層間無機絶縁膜
３の表面を露出させる。次に第２図（ｄ）に示すよう
に、通常のフォトリソグラフィー法に用いて第１層間無
機絶縁膜３の所望の位置にビアホール５を開孔する。
ラズマエッチング法により第１層間有機絶縁膜４のエッ
チングを行ない、第１層間無機絶縁膜３の横側に存在す
る第１層間有機絶縁膜４を残しつつ第１層間無機絶縁膜
３の表面を露出させる。次に第２図（ｄ）に示すよう
に、通常のフォトリソグラフィー法に用いて第１層間無
機絶縁膜３の所望の位置にビアホール５を開孔する。
次に第２図（ｅ）に示すように、マグネトロンスパッ
タリング法により、アルミニウム膜等の第２層配線層6A
を約0.5μｍの厚さに形成する。次に第２図（ｆ）及び
第３図（ａ）に示すように、フォトレジストを塗布した
のちパターニングし、第２層配線用のマスク７を形成す
る。
タリング法により、アルミニウム膜等の第２層配線層6A
を約0.5μｍの厚さに形成する。次に第２図（ｆ）及び
第３図（ａ）に示すように、フォトレジストを塗布した
のちパターニングし、第２層配線用のマスク７を形成す
る。
次に第３図（ｂ）に示すように、マスク７を用い塩素
系ガス等を用いた異方性プラズマエッチングを行なうこ
とにより、第２層配線層6Aをパターニングし第２層配線
６を形成する。次に第３図（ｃ）に示すように、弗素系
ガス等を用いた異方性プラズマエッチングを行なうこと
により、第１層間無機絶縁膜３のパターニングを行な
う。
系ガス等を用いた異方性プラズマエッチングを行なうこ
とにより、第２層配線層6Aをパターニングし第２層配線
６を形成する。次に第３図（ｃ）に示すように、弗素系
ガス等を用いた異方性プラズマエッチングを行なうこと
により、第１層間無機絶縁膜３のパターニングを行な
う。
次に第２図（ｇ）及び第３図（ｄ）に示すように、マ
スク７を除去する。次に第２図（ｈ）及び第３図（ｅ）
に示すように、酸素ガスを用いた等方性プラズマエッチ
ング法により、第１層間有機絶縁膜４を除去し、空洞８
を形成する。尚、これは、全工程のマスクの除去と同時
に行なってもよい。
スク７を除去する。次に第２図（ｈ）及び第３図（ｅ）
に示すように、酸素ガスを用いた等方性プラズマエッチ
ング法により、第１層間有機絶縁膜４を除去し、空洞８
を形成する。尚、これは、全工程のマスクの除去と同時
に行なってもよい。
このように第１の実施例によれば第１図に示された所
望の配線構造が実現されるが、このような製造方法は、
第１層間無機絶縁膜３のパターニングを、第１層配線２
のパターニングのリソグラフィーおよび第２層配線６の
パターニングのリソグラフィーを利用して行なうことが
できるので、新たなリソグラフィー工程を必要とせず製
造工程数の増加を防ぐことができる。
望の配線構造が実現されるが、このような製造方法は、
第１層間無機絶縁膜３のパターニングを、第１層配線２
のパターニングのリソグラフィーおよび第２層配線６の
パターニングのリソグラフィーを利用して行なうことが
できるので、新たなリソグラフィー工程を必要とせず製
造工程数の増加を防ぐことができる。
次に、第４図及び第５図を用いて本発明の第２の実施
例の製造方法を説明する。本第２の実施例は第１の実施
例にさらに第３層配線を形成したものであり、第３層配
線が第１図における第１層配線２を含むＢ−Ｂ′線に沿
って形成されたものである。第４図は第１図における第
２層配線６を含むＡ−Ａ′線に沿った断面図であり、第
５図は第１図における第１層配線２を含むＢ−Ｂ′線に
沿った断面図である。
例の製造方法を説明する。本第２の実施例は第１の実施
例にさらに第３層配線を形成したものであり、第３層配
線が第１図における第１層配線２を含むＢ−Ｂ′線に沿
って形成されたものである。第４図は第１図における第
２層配線６を含むＡ−Ａ′線に沿った断面図であり、第
５図は第１図における第１層配線２を含むＢ−Ｂ′線に
沿った断面図である。
まず第４図（ａ）および第５図（ａ）に示すように、
第１の実施例における第２図（ｅ）に示した構造、すな
わち第２層配線層6Aを形成した後、シリコン酸化膜等か
らなる第２層間無機絶縁膜９を約0.5μｍ形成し、次で
第２層配線用のフォトレジストをパターニングしマスク
10を形成する。次に第５図（ｂ）に示すように、マスク
10を用い弗素系ガス等を用いた異方性プラズマエッチン
グ法により、第２層間無機絶縁膜９のパターニングを行
なう。
第１の実施例における第２図（ｅ）に示した構造、すな
わち第２層配線層6Aを形成した後、シリコン酸化膜等か
らなる第２層間無機絶縁膜９を約0.5μｍ形成し、次で
第２層配線用のフォトレジストをパターニングしマスク
10を形成する。次に第５図（ｂ）に示すように、マスク
10を用い弗素系ガス等を用いた異方性プラズマエッチン
グ法により、第２層間無機絶縁膜９のパターニングを行
なう。
次に第５図（ｃ）に示すように、塩素系ガス等を用い
た異方性プラズマエッチングを行なうことにより、第２
層配線層6Aをパターニングし第２層配線６を形成する。
次に第５図（ｄ）に示すように、弗素系ガス等を用いた
異方性プラズマエッチングを行なうことにより、第１層
間無機絶縁膜３のパターニングを行なう。
た異方性プラズマエッチングを行なうことにより、第２
層配線層6Aをパターニングし第２層配線６を形成する。
次に第５図（ｄ）に示すように、弗素系ガス等を用いた
異方性プラズマエッチングを行なうことにより、第１層
間無機絶縁膜３のパターニングを行なう。
次に第４図（ｂ）及び第５図（ｅ）に示すように、マ
スク10を除去する。次に第４図（ｃ）及び第５図（ｆ）
に示すように、ポリイミド等を用いてスピンオン法によ
り第２層間有機絶縁膜11を約２μｍの厚さに形成する。
スク10を除去する。次に第４図（ｃ）及び第５図（ｆ）
に示すように、ポリイミド等を用いてスピンオン法によ
り第２層間有機絶縁膜11を約２μｍの厚さに形成する。
次に第５図（ｇ）に示すように、酸素ガスを用いたプ
ラズマエッチング法により第２層間有機絶縁膜11のエッ
チングンを行ない、第２層間無機絶縁膜９の横側に存在
する第２層間有機絶縁膜11を残しつつ第２層間無機絶縁
膜９の表面を露出させる。次に第５図（ｈ）に示すよう
に、通常のリソグラフィー法を用いて第２層間無機絶縁
膜９の所望の位置にビアホール12を開孔する。
ラズマエッチング法により第２層間有機絶縁膜11のエッ
チングンを行ない、第２層間無機絶縁膜９の横側に存在
する第２層間有機絶縁膜11を残しつつ第２層間無機絶縁
膜９の表面を露出させる。次に第５図（ｈ）に示すよう
に、通常のリソグラフィー法を用いて第２層間無機絶縁
膜９の所望の位置にビアホール12を開孔する。
次に第５図（ｉ）に示すように、マグネトロンスパッ
タリング法によりアルミニウム膜等の第３層配線層13A
を約0.5μｍの厚さに形成する。次に第４図（ｄ）及び
第５図（ｊ）に示すように、第３層配線用のフォトレジ
ストを形成したのちパターニングしマスク14を形成す
る。
タリング法によりアルミニウム膜等の第３層配線層13A
を約0.5μｍの厚さに形成する。次に第４図（ｄ）及び
第５図（ｊ）に示すように、第３層配線用のフォトレジ
ストを形成したのちパターニングしマスク14を形成す
る。
次に第４図（ｅ）に示すように、このマスク14を用
い、塩素系ガス等を用いた異方性プラズマエッチングを
行なうことにより、第３層配線層13Aのパターニングを
行ない第３層配線13を形成する。次に第４図（ｆ）に示
すように、弗素系ガス等を用いた異方性プラズマエッチ
ングを行なうことにより、第２層間無機絶縁膜９のパタ
ーニングを行なう。
い、塩素系ガス等を用いた異方性プラズマエッチングを
行なうことにより、第３層配線層13Aのパターニングを
行ない第３層配線13を形成する。次に第４図（ｆ）に示
すように、弗素系ガス等を用いた異方性プラズマエッチ
ングを行なうことにより、第２層間無機絶縁膜９のパタ
ーニングを行なう。
次に第４図（ｇ）及び第５図（ｋ）に示すように、マ
スク14を除去する。次に第４図（ｈ）及び第５図（ｌ）
に示すように、酸素ガス等を用いた等方性プラズマエッ
チングを行なうことにより、第１層間有機絶縁膜４およ
び第２層間有機絶縁膜11を除去し、空洞15および空洞16
を形成する。尚、これは前工程のマスク14の除去と同時
に行なってもよい。
スク14を除去する。次に第４図（ｈ）及び第５図（ｌ）
に示すように、酸素ガス等を用いた等方性プラズマエッ
チングを行なうことにより、第１層間有機絶縁膜４およ
び第２層間有機絶縁膜11を除去し、空洞15および空洞16
を形成する。尚、これは前工程のマスク14の除去と同時
に行なってもよい。
このような製造方法は、第１層間無機絶縁膜３のパタ
ーニングを、第１層配線２のパターニングのリソグラフ
ィーおよび第２層配線６のパターニングのリソグラフィ
ーを利用して行なうことができ、かつ、第２層間無機絶
縁膜９のパターニングを、第２層配線６のパターニング
のリソグラフィーおよび第３層配線13のパターニングの
リソグラフィーを利用して行なうことができるので、新
たなリソグラフィー工程を必要とせず製造工程数の増加
を防ぐことができる。
ーニングを、第１層配線２のパターニングのリソグラフ
ィーおよび第２層配線６のパターニングのリソグラフィ
ーを利用して行なうことができ、かつ、第２層間無機絶
縁膜９のパターニングを、第２層配線６のパターニング
のリソグラフィーおよび第３層配線13のパターニングの
リソグラフィーを利用して行なうことができるので、新
たなリソグラフィー工程を必要とせず製造工程数の増加
を防ぐことができる。
また、このように第２の実施例により形成された配線
構造は、空洞の誘電率が小さいので、配線間容量が小さ
く、かつ、第１層間無機絶縁膜３により第２層配線が支
えられ、第２層間無機絶縁膜９により第３層配線13が支
えられているので、熱的，機械的衝撃に強い３層配線構
造となっている。
構造は、空洞の誘電率が小さいので、配線間容量が小さ
く、かつ、第１層間無機絶縁膜３により第２層配線が支
えられ、第２層間無機絶縁膜９により第３層配線13が支
えられているので、熱的，機械的衝撃に強い３層配線構
造となっている。
以上説明したように本発明は、ビアホール部分を除い
て、上層配線と下層配線の交差部分に層間絶縁膜を設け
るとにより、従来の空中配線構造を有する多層配線とは
異なり、配線層間の力学的支持が配線間の交差部分によ
って行なわれるため、熱的，機械的衝撃に対する耐性の
高い半導体装置が得られる効果がある。
て、上層配線と下層配線の交差部分に層間絶縁膜を設け
るとにより、従来の空中配線構造を有する多層配線とは
異なり、配線層間の力学的支持が配線間の交差部分によ
って行なわれるため、熱的，機械的衝撃に対する耐性の
高い半導体装置が得られる効果がある。
また、上層配線と下層配線の交差部分に層間絶縁膜を
設け、かつ、交差部分以外の層間領域を空洞とすること
により、配線間が全て層間絶縁膜により充填されている
通常の多層配線に比べて1/3〜1/2程度に低減される配線
間容量を有利する半導体装置が得られるという効果もあ
る。
設け、かつ、交差部分以外の層間領域を空洞とすること
により、配線間が全て層間絶縁膜により充填されている
通常の多層配線に比べて1/3〜1/2程度に低減される配線
間容量を有利する半導体装置が得られるという効果もあ
る。
第１図は本発明の第１の実施例を説明するための斜視
図、第２図（ａ）〜（ｈ）及び第３図（ａ）〜（ｅ）は
本発明の第１の実施例の製造方法を説明するための半導
体チップの断面図、第４図（ａ）〜（ｈ）及び第５図
（ａ）〜（ｌ）は本発明の第２の実施例の製造方法を説
明するための半導体チップの断面図である。 １……下層無機絶縁膜、２……第１層配線、３……第１
層間無機絶縁膜、４……第１層間有機絶縁膜、５……ビ
アホール、6A……第２層配線層、６……第２層配線、７
……マスク、８……空洞、９……第２層間無機絶縁膜、
10……マスク、11……第２層間有機絶縁膜、12……ビア
ホール、13A……第３層配線層、13……第３層配線、14
……マスク、15,16……空洞、20……半導体基板。
図、第２図（ａ）〜（ｈ）及び第３図（ａ）〜（ｅ）は
本発明の第１の実施例の製造方法を説明するための半導
体チップの断面図、第４図（ａ）〜（ｈ）及び第５図
（ａ）〜（ｌ）は本発明の第２の実施例の製造方法を説
明するための半導体チップの断面図である。 １……下層無機絶縁膜、２……第１層配線、３……第１
層間無機絶縁膜、４……第１層間有機絶縁膜、５……ビ
アホール、6A……第２層配線層、６……第２層配線、７
……マスク、８……空洞、９……第２層間無機絶縁膜、
10……マスク、11……第２層間有機絶縁膜、12……ビア
ホール、13A……第３層配線層、13……第３層配線、14
……マスク、15,16……空洞、20……半導体基板。
Claims (1)
- 【請求項１】半導体基板上に無機膜からなる下層の層間
絶縁膜を形成する工程と、この下層の層間絶縁膜上に下
層配線層と上層の層間絶縁膜とフォトレジスト膜とを順
次形成する工程と、このフォトレジスト膜をパターニン
グして第１のマスクを形成する工程と、この第１のマス
クを用いて前記上層の層間絶縁膜と下層配線層とをパタ
ーニングし下層配線を形成する工程と、前記第１のマス
クを除去したのちパターニングされた上層の層間絶縁膜
を含む全面に有機絶縁膜を形成する工程と、この有機絶
縁膜をエッチングし前記パターニングされた上層の層間
絶縁膜の表面を露出させる工程と、この露出した上層の
層間絶縁膜にビアホールを形成する工程と、全面に上層
配線層を形成すると共に前記ビアホール内を上層配線層
で埋める工程と、この上層配線層上にフォトレジスト膜
を形成したのちパターニングし第２のマスクを形成する
工程と、この第２のマスクを用いて前記上層配線層と上
層の層間絶縁膜をパターニングし前記下層配線に交差す
る上層配線を形成したのち、前記第２のマスクと残され
た前記有機絶縁膜を除去する工程とを含むことを特徴と
する半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02248235A JP3074713B2 (ja) | 1990-09-18 | 1990-09-18 | 半導体装置の製造方法 |
| EP91115858A EP0476625B1 (en) | 1990-09-18 | 1991-09-18 | A process of producing a semiconductor device having multilevel interconnections |
| DE69126934T DE69126934T2 (de) | 1990-09-18 | 1991-09-18 | Verfahren zum Herstellen einer Halbleiteranordnung mit Mehrlagen-Verbindungsleitungen |
| US07/761,568 US5141896A (en) | 1990-09-18 | 1991-09-18 | Process for the production of crossing points for interconnections of semiconductor devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02248235A JP3074713B2 (ja) | 1990-09-18 | 1990-09-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04127453A JPH04127453A (ja) | 1992-04-28 |
| JP3074713B2 true JP3074713B2 (ja) | 2000-08-07 |
Family
ID=17175172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02248235A Expired - Lifetime JP3074713B2 (ja) | 1990-09-18 | 1990-09-18 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5141896A (ja) |
| EP (1) | EP0476625B1 (ja) |
| JP (1) | JP3074713B2 (ja) |
| DE (1) | DE69126934T2 (ja) |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0550910A1 (en) * | 1991-12-31 | 1993-07-14 | Texas Instruments Incorporated | Advanced low RC multi-level interconnect technology for high performance integrated circuits |
| SE500523C2 (sv) * | 1992-10-09 | 1994-07-11 | Elsa Elektroniska Systems And | Halvledarkomponent med minst en första och en andra komponentelektrod innefattande ett flertal på en halvledarbricka integrerade halvledarelement, som vart och ett innefattar minst en första och en andra elementelektrod på samma sida av halvledarbrickan, varid de första elementelektroderna är förbundna med den första komponentelektroden och de andra elementelektroderna är förbundna med den andra komponentelektroden. |
| JPH0722583A (ja) * | 1992-12-15 | 1995-01-24 | Internatl Business Mach Corp <Ibm> | 多層回路装置 |
| EP0703611B1 (en) * | 1994-08-31 | 2007-05-02 | Texas Instruments Incorporated | Method for insulating metal leads using a low dielectric constant material, and structures formed therewith |
| KR0185298B1 (ko) * | 1995-12-30 | 1999-04-15 | 김주용 | 반도체 소자의 콘택홀 매립용 플러그 형성방법 |
| US6057224A (en) * | 1996-03-29 | 2000-05-02 | Vlsi Technology, Inc. | Methods for making semiconductor devices having air dielectric interconnect structures |
| US5814555A (en) | 1996-06-05 | 1998-09-29 | Advanced Micro Devices, Inc. | Interlevel dielectric with air gaps to lessen capacitive coupling |
| US5783864A (en) * | 1996-06-05 | 1998-07-21 | Advanced Micro Devices, Inc. | Multilevel interconnect structure of an integrated circuit having air gaps and pillars separating levels of interconnect |
| US6376330B1 (en) | 1996-06-05 | 2002-04-23 | Advanced Micro Devices, Inc. | Dielectric having an air gap formed between closely spaced interconnect lines |
| US5767012A (en) * | 1996-06-05 | 1998-06-16 | Advanced Micro Devices, Inc. | Method of forming a recessed interconnect structure |
| US6054769A (en) * | 1997-01-17 | 2000-04-25 | Texas Instruments Incorporated | Low capacitance interconnect structures in integrated circuits having an adhesion and protective overlayer for low dielectric materials |
| US5818111A (en) * | 1997-03-21 | 1998-10-06 | Texas Instruments Incorporated | Low capacitance interconnect structures in integrated circuits using a stack of low dielectric materials |
| US5977635A (en) * | 1997-09-29 | 1999-11-02 | Siemens Aktiengesellschaft | Multi-level conductive structure including low capacitance material |
| US6858526B2 (en) | 1998-07-14 | 2005-02-22 | Micron Technology, Inc. | Methods of forming materials between conductive electrical components, and insulating materials |
| US6333556B1 (en) * | 1997-10-09 | 2001-12-25 | Micron Technology, Inc. | Insulating materials |
| US6251470B1 (en) | 1997-10-09 | 2001-06-26 | Micron Technology, Inc. | Methods of forming insulating materials, and methods of forming insulating materials around a conductive component |
| US6160316A (en) * | 1998-03-04 | 2000-12-12 | Advanced Micro Devices, Inc. | Integrated circuit utilizing an air gap to reduce capacitance between adjacent metal linewidths |
| US7211496B1 (en) | 1998-04-22 | 2007-05-01 | International Business Machines Corporation | Freestanding multiplayer IC wiring structure |
| US6097092A (en) * | 1998-04-22 | 2000-08-01 | International Business Machines Corporation | Freestanding multilayer IC wiring structure |
| TW405215B (en) * | 1998-10-26 | 2000-09-11 | Nanya Technology Corp | The method of isolating the inner metal lining |
| DE19857292A1 (de) | 1998-12-11 | 2000-06-15 | Targor Gmbh | Talkumverstärkte Polypropylen-Formmasse mit hoher Schlagzähigkeit |
| GB2346009B (en) * | 1999-01-13 | 2002-03-20 | Lucent Technologies Inc | Define via in dual damascene process |
| US6350679B1 (en) | 1999-08-03 | 2002-02-26 | Micron Technology, Inc. | Methods of providing an interlevel dielectric layer intermediate different elevation conductive metal layers in the fabrication of integrated circuitry |
| US6730571B1 (en) * | 1999-10-14 | 2004-05-04 | Chartered Semiconductor Manufacturing Ltd. | Method to form a cross network of air gaps within IMD layer |
| US6372645B1 (en) | 1999-11-15 | 2002-04-16 | Taiwan Semiconductor Manufacturing Company | Methods to reduce metal bridges and line shorts in integrated circuits |
| JP4967084B2 (ja) * | 2000-06-02 | 2012-07-04 | Ｓｐｐテクノロジーズ株式会社 | 半導体装置及びその製造方法 |
| US6413852B1 (en) * | 2000-08-31 | 2002-07-02 | International Business Machines Corporation | Method of forming multilevel interconnect structure containing air gaps including utilizing both sacrificial and placeholder material |
| FR2823375B1 (fr) * | 2001-04-09 | 2004-07-09 | St Microelectronics Sa | Circuit integre avec poches d'air et procede de fabrication correspondant |
| KR100921364B1 (ko) | 2002-06-26 | 2009-10-14 | 바셀 폴리올레핀 이탈리아 에스.알.엘 | 내충격성 폴리올레핀 조성물 |
| CN100343327C (zh) | 2002-06-26 | 2007-10-17 | 巴塞尔聚烯烃意大利有限公司 | 抗冲击聚烯烃组合物 |
| ATE520737T1 (de) | 2003-11-06 | 2011-09-15 | Basell Poliolefine Srl | Polypropylenzusammensetzung |
| JP2005285971A (ja) * | 2004-03-29 | 2005-10-13 | Nec Electronics Corp | 半導体装置 |
| KR101256036B1 (ko) | 2004-06-08 | 2013-04-19 | 바셀 폴리올레핀 이탈리아 에스.알.엘 | 강성, 충격 강도 및 파단점 신율의 높은 균형 및 낮은 열수축율을 갖는 폴리올레핀 조성물 |
| KR100602131B1 (ko) * | 2004-12-30 | 2006-07-19 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그의 제조방법 |
| DE102005008476B4 (de) * | 2005-02-24 | 2006-12-21 | Infineon Technologies Ag | Leitbahnanordnung sowie zugehöriges Herstellungsverfahren |
| US7429536B2 (en) * | 2005-05-23 | 2008-09-30 | Micron Technology, Inc. | Methods for forming arrays of small, closely spaced features |
| FR2910706B1 (fr) * | 2006-12-21 | 2009-03-20 | Commissariat Energie Atomique | Element d'interconnexion a base de nanotubes de carbone |
| KR101580849B1 (ko) | 2008-02-29 | 2015-12-30 | 바셀 폴리올레핀 이탈리아 에스.알.엘 | 폴리올레핀 조성물 |
| WO2015079648A1 (ja) * | 2013-11-29 | 2015-06-04 | パナソニックＩｐマネジメント株式会社 | 半導体装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4523372A (en) * | 1984-05-07 | 1985-06-18 | Motorola, Inc. | Process for fabricating semiconductor device |
| JPS6424444A (en) * | 1987-07-21 | 1989-01-26 | Fujitsu Ltd | Manufacture of semiconductor device |
| US4987101A (en) * | 1988-12-16 | 1991-01-22 | International Business Machines Corporation | Method for providing improved insulation in VLSI and ULSI circuits |
| EP0383610B1 (en) * | 1989-02-17 | 1997-10-08 | Matsushita Electronics Corporation | Manufacturing method of semiconductor device |
| DE69031357T2 (de) * | 1989-04-21 | 1998-04-02 | Nec Corp | Halbleiteranordnung mit Mehrschichtleiter |
| US4920639A (en) * | 1989-08-04 | 1990-05-01 | Microelectronics And Computer Technology Corporation | Method of making a multilevel electrical airbridge interconnect |
-
1990
- 1990-09-18 JP JP02248235A patent/JP3074713B2/ja not_active Expired - Lifetime
-
1991
- 1991-09-18 US US07/761,568 patent/US5141896A/en not_active Expired - Fee Related
- 1991-09-18 EP EP91115858A patent/EP0476625B1/en not_active Expired - Lifetime
- 1991-09-18 DE DE69126934T patent/DE69126934T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69126934D1 (de) | 1997-08-28 |
| EP0476625A2 (en) | 1992-03-25 |
| EP0476625A3 (en) | 1992-04-22 |
| EP0476625B1 (en) | 1997-07-23 |
| DE69126934T2 (de) | 1998-02-19 |
| US5141896A (en) | 1992-08-25 |
| JPH04127453A (ja) | 1992-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3074713B2 (ja) | 半導体装置の製造方法 | |
| JP2964537B2 (ja) | 半導体装置およびその製造方法 | |
| JPS63104398A (ja) | 多層配線基板の製造方法 | |
| JP3759381B2 (ja) | 電子回路基板 | |
| JP2817752B2 (ja) | 半導体装置の製造方法 | |
| JP3691982B2 (ja) | 半導体装置の製造方法 | |
| JPH05347360A (ja) | 多層配線構造およびその製造方法 | |
| JPS61107746A (ja) | 半導体装置の製造方法 | |
| JPH0927491A (ja) | 半導体装置 | |
| JPS58216441A (ja) | 半導体装置の多層配線構造 | |
| JPH01189939A (ja) | 半導体集積回路 | |
| JP2001028369A (ja) | 半導体装置及びその製造方法 | |
| JPH0758204A (ja) | 半導体装置の製造方法 | |
| JPH10178091A (ja) | 半導体装置の多層配線及び半導体装置の多層配線の形成方法 | |
| JPS6378552A (ja) | スル−ホ−ルの形成方法 | |
| JPH04171845A (ja) | 配線構造およびその製法 | |
| JPH09129726A (ja) | 半導体装置およびその製造方法 | |
| JPH05109704A (ja) | 半導体集積回路装置の製造方法 | |
| JPS62293644A (ja) | 半導体装置の製造方法 | |
| JPH04307939A (ja) | 半導体装置の製造方法 | |
| JPS60124950A (ja) | 多層配線構造を有する半導体装置 | |
| JPS6043845A (ja) | 多層配線部材の製造方法 | |
| JPH0680735B2 (ja) | 半導体装置 | |
| JPH04226097A (ja) | 多層配線基板の製造方法 | |
| JPH05267468A (ja) | 半導体装置の製造方法 |