JPH0621174A - マイクロ波集積回路ウエハ - Google Patents
マイクロ波集積回路ウエハInfo
- Publication number
- JPH0621174A JPH0621174A JP4177246A JP17724692A JPH0621174A JP H0621174 A JPH0621174 A JP H0621174A JP 4177246 A JP4177246 A JP 4177246A JP 17724692 A JP17724692 A JP 17724692A JP H0621174 A JPH0621174 A JP H0621174A
- Authority
- JP
- Japan
- Prior art keywords
- microwave integrated
- integrated circuit
- wafer
- probe
- electrode pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】プローブチップのわずかな改良によって、ウエ
ハテストを効率よく実施できる。 【構成】ウエハー11上には多数のマイクロは集積回路
12がダイシングライン14をあけてマトリクス状に並
設されている。各マイクロ波集積回路12には、4つの
接地電極パターンGと、入力電極パターンIと出力電極
パターンOと高周波電源用電極パターンV1およびV2と
がそれぞれ設けられており、ダイシングライン14上
に、入力電極パターンIを挟んだ一対の接地電極パター
ンG同士を接続するパッド14が設けられている。
ハテストを効率よく実施できる。 【構成】ウエハー11上には多数のマイクロは集積回路
12がダイシングライン14をあけてマトリクス状に並
設されている。各マイクロ波集積回路12には、4つの
接地電極パターンGと、入力電極パターンIと出力電極
パターンOと高周波電源用電極パターンV1およびV2と
がそれぞれ設けられており、ダイシングライン14上
に、入力電極パターンIを挟んだ一対の接地電極パター
ンG同士を接続するパッド14が設けられている。
Description
【0001】
【産業上の利用分野】本発明は、多数のマイクロ波集積
回路が搭載されたマイクロ波集積回路ウエハに関し、特
に、ウエハテストが効率よく行えるマイクロ波集積回路
ウエハに関する。
回路が搭載されたマイクロ波集積回路ウエハに関し、特
に、ウエハテストが効率よく行えるマイクロ波集積回路
ウエハに関する。
【0002】
【従来の技術】誘電体上にトランジスタを回路要素キャ
バシタ、インダクタ等とともに集積したマイクロ波集積
回路は、小型で軽量であるために、通信衛星、航空機等
の移動局のマイクロ波回路として好適に使用されてい
る。このようなマイクロ波集積回路は、通常、ウエハ上
に多数のマイクロ波集積回路パターンを形成して、この
回路パターン毎にウエハを切断することによりチップ化
される。そして、必要に応じて他の能動素子、コンデン
サ等の部品を各マイクロ波集積回路に搭載した後に、ケ
ースに組み込まれるようになっている。
バシタ、インダクタ等とともに集積したマイクロ波集積
回路は、小型で軽量であるために、通信衛星、航空機等
の移動局のマイクロ波回路として好適に使用されてい
る。このようなマイクロ波集積回路は、通常、ウエハ上
に多数のマイクロ波集積回路パターンを形成して、この
回路パターン毎にウエハを切断することによりチップ化
される。そして、必要に応じて他の能動素子、コンデン
サ等の部品を各マイクロ波集積回路に搭載した後に、ケ
ースに組み込まれるようになっている。
【0003】このようなマイクロ波集積回路は、その製
造に際して、他の集積回路と同様に、個々のチップに分
割する前に、各チップの良否を判定するウエハテストが
実施される。多数のマイクロ波集積回路が搭載されたマ
イクロ波集積回路ウエハの一例を図11に示す。ウエハ
51上には正方形状の多数のマイクロ波集積回路52
が、マトリクス状に配置されている。各マイクロ波集積
回路52間には、適当な幅のダイシングライン53がそ
れぞれ設けられている。各マイクロ波集積回路52は、
図12に示すように、それぞれの隅部に接地用電極パタ
ーンGがそれぞれ配置されており、各マイクロ波集積回
路52の1辺に沿って配置された一対の接地電極パター
ンGおよびG間には、1つの入力電極パターンIが配置
されており、他の一対の接地電極パターンGおよびGの
間には、出力電極パターンOが配置されている。また、
各マイクロ波集積回路52における入力電極パターンI
および出力電極パターンOが近接する各辺以外の他の2
つの辺の中央部近傍には、高周波電源用電極パターンV
1およびV2がそれぞれ配置されている。
造に際して、他の集積回路と同様に、個々のチップに分
割する前に、各チップの良否を判定するウエハテストが
実施される。多数のマイクロ波集積回路が搭載されたマ
イクロ波集積回路ウエハの一例を図11に示す。ウエハ
51上には正方形状の多数のマイクロ波集積回路52
が、マトリクス状に配置されている。各マイクロ波集積
回路52間には、適当な幅のダイシングライン53がそ
れぞれ設けられている。各マイクロ波集積回路52は、
図12に示すように、それぞれの隅部に接地用電極パタ
ーンGがそれぞれ配置されており、各マイクロ波集積回
路52の1辺に沿って配置された一対の接地電極パター
ンGおよびG間には、1つの入力電極パターンIが配置
されており、他の一対の接地電極パターンGおよびGの
間には、出力電極パターンOが配置されている。また、
各マイクロ波集積回路52における入力電極パターンI
および出力電極パターンOが近接する各辺以外の他の2
つの辺の中央部近傍には、高周波電源用電極パターンV
1およびV2がそれぞれ配置されている。
【0004】各マイクロ波集積回路52における電極パ
ターンは、それぞれ等しく配置されており、しかも、各
マイクロ波集積回路52において出力電極パターンOに
対する入力電極パターンIの配置方向(図12に矢印A
で示す方向)が、図13に矢印で示すように、1枚のウ
エハ61上では、すべてが等しくなるようにされてい
る。
ターンは、それぞれ等しく配置されており、しかも、各
マイクロ波集積回路52において出力電極パターンOに
対する入力電極パターンIの配置方向(図12に矢印A
で示す方向)が、図13に矢印で示すように、1枚のウ
エハ61上では、すべてが等しくなるようにされてい
る。
【0005】このようなマイクロ波集積回路ウエハで
は、図14に示すように、プローブチップ62aおよび
62bをそれぞれ有する一対のプローブヘッドおよび2
本のプローブピン70(例えば、米国のカスケード・マ
イクロテック(CASCADEMICROTECH)社
製)を使用したウエハテスターによってウエハテストが
実施される。プローブヘッドに設けられた入力信号用プ
ローブチップ62aは、各マイクロ波集積回路52の入
力電極パターンIおよび該入力電極パターンIを挟む一
対の接地電極パターンGそれぞれに接触する3本のコプ
レーナライン64(図11参照)を有しており、また、
出力信号用プローブチップ62bは、各マイクロ波集積
回路52の出力電極パターンOおよび該出力電極パター
ンOを挟む一対の接地電極パターンGそれぞれに接触す
る3本のコプレーナライン64(図11参照)を有して
いる。
は、図14に示すように、プローブチップ62aおよび
62bをそれぞれ有する一対のプローブヘッドおよび2
本のプローブピン70(例えば、米国のカスケード・マ
イクロテック(CASCADEMICROTECH)社
製)を使用したウエハテスターによってウエハテストが
実施される。プローブヘッドに設けられた入力信号用プ
ローブチップ62aは、各マイクロ波集積回路52の入
力電極パターンIおよび該入力電極パターンIを挟む一
対の接地電極パターンGそれぞれに接触する3本のコプ
レーナライン64(図11参照)を有しており、また、
出力信号用プローブチップ62bは、各マイクロ波集積
回路52の出力電極パターンOおよび該出力電極パター
ンOを挟む一対の接地電極パターンGそれぞれに接触す
る3本のコプレーナライン64(図11参照)を有して
いる。
【0006】ウエハテストは、入力信号用プローブチッ
プ62aのコプレナーライン64が、各入力電極パター
ンIおよび該入力電極パターンIを挟む一対の接地電極
パターンGそれぞれに接触されるとともに、各出力信号
用プローブチップ62bの各コプレーナライン64が、
各マイクロ波集積回路52における出力電極パターンO
および該出力電極パターンOを挟む一対の接地電極パタ
ーンGにそれぞれ接触される。さらに、各CDプローブ
ピン70は、各プローブチップ62aおよび62bが接
触されたマイクロ波集積回路52の各高周波電源用電極
パターンV1およびV2にそれぞれ当接される。
プ62aのコプレナーライン64が、各入力電極パター
ンIおよび該入力電極パターンIを挟む一対の接地電極
パターンGそれぞれに接触されるとともに、各出力信号
用プローブチップ62bの各コプレーナライン64が、
各マイクロ波集積回路52における出力電極パターンO
および該出力電極パターンOを挟む一対の接地電極パタ
ーンGにそれぞれ接触される。さらに、各CDプローブ
ピン70は、各プローブチップ62aおよび62bが接
触されたマイクロ波集積回路52の各高周波電源用電極
パターンV1およびV2にそれぞれ当接される。
【0007】各マイクロ波集積回路52は、各CDプロ
ーブピン70から印加される高周波電源電圧によって駆
動され、ウエハテスターから入力信号用プローブチップ
62aおよびそれぞれの入力電極パターンIを通して入
力される信号に対応して、各出力電極パターンOおよび
各出力用プローブチップ62bを通してウエハテスター
へ所定信号が出力される。これにより、各マイクロ波集
積回路52が正常に動作されることが確認される。
ーブピン70から印加される高周波電源電圧によって駆
動され、ウエハテスターから入力信号用プローブチップ
62aおよびそれぞれの入力電極パターンIを通して入
力される信号に対応して、各出力電極パターンOおよび
各出力用プローブチップ62bを通してウエハテスター
へ所定信号が出力される。これにより、各マイクロ波集
積回路52が正常に動作されることが確認される。
【0008】
【発明が解決しようとする課題】このように、従来のマ
イクロ波集積回路ウエハでは、入力信号用プローブチッ
プ62aおよび出力信号用プローブチップ62bと、各
プローブピン70とを、各マイクロ波集積回路52の所
定位置に接触させるために、各マイクロ波集積回路12
に対して位置決めをして昇降させる必要がある。このよ
うな動作が、各マイクロ波集積回路52毎に実施される
ために、作業効率が非常に悪く、全てのマイクロ波集積
回路52をテストするために長時間を要するという問題
がある。
イクロ波集積回路ウエハでは、入力信号用プローブチッ
プ62aおよび出力信号用プローブチップ62bと、各
プローブピン70とを、各マイクロ波集積回路52の所
定位置に接触させるために、各マイクロ波集積回路12
に対して位置決めをして昇降させる必要がある。このよ
うな動作が、各マイクロ波集積回路52毎に実施される
ために、作業効率が非常に悪く、全てのマイクロ波集積
回路52をテストするために長時間を要するという問題
がある。
【0009】このような問題を解決するために、例え
ば、図15に示すように、入力信号用プローブチップ6
2aおよび出力信号用プローブチップ62bを、隣接す
る一対のマイクロ波集積回路12に接触するように、幅
広く形成して、2つのマイクロ波集積回路52を同時に
テストする方法も知られている。各入力信号用プローブ
チップ62aおよび出力信号用プローブチップ62bに
は、それぞれ6本のコプレナーライン64が設けられて
おり、入力信号用プローブチップ62aが、隣接するマ
イクロ波集積回路52の各入力電極パターンIおよび該
入力電極パターンIを挟む一対の接地電極パターンGに
それぞれ接触され、出力信号用プローブチップ62bの
各コプレーナライン64が、隣接する一対のマイクロ波
集積回路52における出力電極パターンOおよび該出力
電極パターンOを挟む一対の接地電極パターンGにそれ
ぞれ接触される。さらに、4本のプローブピン70が使
用されており、各プローブチップ62aおよび62bが
接触されたマイクロ波集積回路52の各高周波電源用電
極パターンV1およびV2にそれぞれ当接される。
ば、図15に示すように、入力信号用プローブチップ6
2aおよび出力信号用プローブチップ62bを、隣接す
る一対のマイクロ波集積回路12に接触するように、幅
広く形成して、2つのマイクロ波集積回路52を同時に
テストする方法も知られている。各入力信号用プローブ
チップ62aおよび出力信号用プローブチップ62bに
は、それぞれ6本のコプレナーライン64が設けられて
おり、入力信号用プローブチップ62aが、隣接するマ
イクロ波集積回路52の各入力電極パターンIおよび該
入力電極パターンIを挟む一対の接地電極パターンGに
それぞれ接触され、出力信号用プローブチップ62bの
各コプレーナライン64が、隣接する一対のマイクロ波
集積回路52における出力電極パターンOおよび該出力
電極パターンOを挟む一対の接地電極パターンGにそれ
ぞれ接触される。さらに、4本のプローブピン70が使
用されており、各プローブチップ62aおよび62bが
接触されたマイクロ波集積回路52の各高周波電源用電
極パターンV1およびV2にそれぞれ当接される。
【0010】このようなウエハテストでは、一対のマイ
クロ波集積回路52が同時にテストされるために、テス
ト効率が向上する。しかし、この場合には、各プローブ
チップ62aおよび62bの幅が広くなるために、3つ
以上のマイクロ波集積回路12を同時にテストできるよ
うに、さらに、DCプローブピン70の本数を増加する
ことができず、ウエハテストをさらに効率よく実施する
ことができないという問題がある。しかも、この場合に
は、マイクロ波集積回路において電極パターンが増加し
た場合には、高効率でウエハテストを実施することが容
易ではないという問題もある。
クロ波集積回路52が同時にテストされるために、テス
ト効率が向上する。しかし、この場合には、各プローブ
チップ62aおよび62bの幅が広くなるために、3つ
以上のマイクロ波集積回路12を同時にテストできるよ
うに、さらに、DCプローブピン70の本数を増加する
ことができず、ウエハテストをさらに効率よく実施する
ことができないという問題がある。しかも、この場合に
は、マイクロ波集積回路において電極パターンが増加し
た場合には、高効率でウエハテストを実施することが容
易ではないという問題もある。
【0011】本発明はこのような従来の欠点を改良する
ためのものであり、その目的は、ウエハプローブ等をわ
ずかに改良するだけで、ウエハテストを効率を著しく向
上させることができるマイクロ波集積回路ウエハを提供
することにある。
ためのものであり、その目的は、ウエハプローブ等をわ
ずかに改良するだけで、ウエハテストを効率を著しく向
上させることができるマイクロ波集積回路ウエハを提供
することにある。
【0012】
【課題を解決するための手段】本発明のマイクロ波集積
回路ウエハは、複数の電極パターンをそれぞれ有する多
数のマイクロ波集積回路がダイシングラインをあけてそ
れぞれ並設されたマイクロ波集積回路ウエハであって、
隣接するマイクロ波集積回路間のダイシングライン上
に、隣接するそれぞれのマイクロ波集積回路における対
をなす電極パターン同士を電気的に接続するパッドが設
けられているとともに、隣接するマイクロ波集積回路に
おける対応する電極パターンが該ダイシングラインを挟
んで対向していることを特徴としてなり、そのことによ
り上記目的が達成される。
回路ウエハは、複数の電極パターンをそれぞれ有する多
数のマイクロ波集積回路がダイシングラインをあけてそ
れぞれ並設されたマイクロ波集積回路ウエハであって、
隣接するマイクロ波集積回路間のダイシングライン上
に、隣接するそれぞれのマイクロ波集積回路における対
をなす電極パターン同士を電気的に接続するパッドが設
けられているとともに、隣接するマイクロ波集積回路に
おける対応する電極パターンが該ダイシングラインを挟
んで対向していることを特徴としてなり、そのことによ
り上記目的が達成される。
【0013】
【作用】本発明のマイクロ波集積回路ウエハでは、ダイ
シングラインを挟んで隣接するマイクロ波集積回路の該
ダイシングラインを挟んで対向する相互に対応した電極
パターンと、該ダイシングライン上に設けられたパッド
とに、1つのプローブチップが当接された状態で、各マ
イクロ波集積回路のウエハテストが実施される。
シングラインを挟んで隣接するマイクロ波集積回路の該
ダイシングラインを挟んで対向する相互に対応した電極
パターンと、該ダイシングライン上に設けられたパッド
とに、1つのプローブチップが当接された状態で、各マ
イクロ波集積回路のウエハテストが実施される。
【0014】
【実施例】以下、本発明の実施例について説明する。図
1は、本発明マイクロ波集積回路ウエハの部分平面図で
ある。ウエハ11上には正方形状の多数のマイクロ波集
積回路12が、マトリクス状に配置されている。各マイ
クロ波集積回路12間には、適当な幅のダイシングライ
ン13が設けられている。各マイクロ波集積回路12
は、それぞれの隅部に接地用電極パターンGがそれぞれ
配置されている。各マイクロ波集積回路12の1辺に沿
って配置された一対の接地電極パターンGおよびG間に
は、1つの入力電極パターンIが配置されており、他の
一対の接地電極パターンGおよびG間には、出力電極パ
ターンOが配置されている。また、各マイクロ波集積回
路12における入力電極パターンIおよび出力電極パタ
ーンOが近接する各辺以外の他の2つの辺の中央部近傍
には、高周波電源用電極パターンV1およびV2がそれぞ
れ配置されている。
1は、本発明マイクロ波集積回路ウエハの部分平面図で
ある。ウエハ11上には正方形状の多数のマイクロ波集
積回路12が、マトリクス状に配置されている。各マイ
クロ波集積回路12間には、適当な幅のダイシングライ
ン13が設けられている。各マイクロ波集積回路12
は、それぞれの隅部に接地用電極パターンGがそれぞれ
配置されている。各マイクロ波集積回路12の1辺に沿
って配置された一対の接地電極パターンGおよびG間に
は、1つの入力電極パターンIが配置されており、他の
一対の接地電極パターンGおよびG間には、出力電極パ
ターンOが配置されている。また、各マイクロ波集積回
路12における入力電極パターンIおよび出力電極パタ
ーンOが近接する各辺以外の他の2つの辺の中央部近傍
には、高周波電源用電極パターンV1およびV2がそれぞ
れ配置されている。
【0015】本発明のマイクロ波集積回路ウエハでは、
各マイクロ波集積回路12における各電極パターンの配
置は、1本のダイシングライン13を挟んでそれぞれ列
をなす各マイクロ波集積回路12において、対称状態に
なっており、それぞれの入力電極パターンIがそのダイ
シングライン13の近傍に位置されている。従って、図
2に示すように、各マイクロ波集積回路12の出力電極
パターンOから入力電極パターンIへの方向を矢印Aで
表すと、図3に示すように、相互に隣接する一対のマイ
クロ波集積回路12の列では、入力電極パターンI同士
がダイシングライン13を挟んで対向している。
各マイクロ波集積回路12における各電極パターンの配
置は、1本のダイシングライン13を挟んでそれぞれ列
をなす各マイクロ波集積回路12において、対称状態に
なっており、それぞれの入力電極パターンIがそのダイ
シングライン13の近傍に位置されている。従って、図
2に示すように、各マイクロ波集積回路12の出力電極
パターンOから入力電極パターンIへの方向を矢印Aで
表すと、図3に示すように、相互に隣接する一対のマイ
クロ波集積回路12の列では、入力電極パターンI同士
がダイシングライン13を挟んで対向している。
【0016】各マイクロ波集積回路12における入力電
極パターンIを挟んで配置された一対の接地電極パター
ンGおよびG同士は、図1に示すように、ダイシングラ
イン13上に設けられたパッド14によって接続されて
いる。従って、各マイクロ波集積回路12に設けられた
パッド14は、ダイシングライン13内にて適当な間隔
をあけて対向した状態になっている。
極パターンIを挟んで配置された一対の接地電極パター
ンGおよびG同士は、図1に示すように、ダイシングラ
イン13上に設けられたパッド14によって接続されて
いる。従って、各マイクロ波集積回路12に設けられた
パッド14は、ダイシングライン13内にて適当な間隔
をあけて対向した状態になっている。
【0017】このような構成のマイクロ波集積回路ウエ
ハは、ウエハプローバを有するウエハテスターを使用し
てウエハテストが実施される。ウエハプローバの一例を
図4に示す。該ウエハプローバは、例えば、図4に示す
ように、プローブ本体21の先端にプローブチップ22
aまたは22bが設けられた3つのプローブヘッド20
と、図5に示すように、先端部が尖ったL型状の4本の
DCプローブピン30と、を有している。各プローブヘ
ッド20のプローブチップ22aまたは22bは、図6
に示すように、先鋭的な直線状の先端縁を有しており、
その直線状の先端縁が、マイクロ波集積回路ウエハ12
に当接される。
ハは、ウエハプローバを有するウエハテスターを使用し
てウエハテストが実施される。ウエハプローバの一例を
図4に示す。該ウエハプローバは、例えば、図4に示す
ように、プローブ本体21の先端にプローブチップ22
aまたは22bが設けられた3つのプローブヘッド20
と、図5に示すように、先端部が尖ったL型状の4本の
DCプローブピン30と、を有している。各プローブヘ
ッド20のプローブチップ22aまたは22bは、図6
に示すように、先鋭的な直線状の先端縁を有しており、
その直線状の先端縁が、マイクロ波集積回路ウエハ12
に当接される。
【0018】3つのプローブヘッド20は、1つが、図
7に示す信号入力用プローブチップ22aを有してお
り、他の2つが、図8に示すように、出力信号用プロー
ブチップ22bを有している。図7に示す信号入力用プ
ローブチップ22aは、図1に示すように、その先端縁
が、ダイシングライン13を挟んで対向した入力電極パ
ターンIをそれぞれ有する各マイクロ波集積回路12間
にわたって、その間のダイシングライン13と直交する
ように当接される。該信号入力用プローブチップ22a
の下面には、図7に示すように、その先端縁とは直交す
る方向に延びる複数のコプレナーライン23が等しい間
隔を設けられており、信号入力用プローブチップ22a
の先端縁には、4本のコプレナーライン23の一方の端
部が位置している。該先端縁に位置する4本のコプレナ
ーライン23は、外側の2本は、各マイクロ波集積回路
12の入力電極パターンIにそれぞれ当接するように設
けられており、内側の2本は、ダイシングライン13内
に位置する各パッド14にそれぞれ当接するようになっ
ている。
7に示す信号入力用プローブチップ22aを有してお
り、他の2つが、図8に示すように、出力信号用プロー
ブチップ22bを有している。図7に示す信号入力用プ
ローブチップ22aは、図1に示すように、その先端縁
が、ダイシングライン13を挟んで対向した入力電極パ
ターンIをそれぞれ有する各マイクロ波集積回路12間
にわたって、その間のダイシングライン13と直交する
ように当接される。該信号入力用プローブチップ22a
の下面には、図7に示すように、その先端縁とは直交す
る方向に延びる複数のコプレナーライン23が等しい間
隔を設けられており、信号入力用プローブチップ22a
の先端縁には、4本のコプレナーライン23の一方の端
部が位置している。該先端縁に位置する4本のコプレナ
ーライン23は、外側の2本は、各マイクロ波集積回路
12の入力電極パターンIにそれぞれ当接するように設
けられており、内側の2本は、ダイシングライン13内
に位置する各パッド14にそれぞれ当接するようになっ
ている。
【0019】図8に示す出力信号用プローブチップ22
bは、図1に示すように、一対が、入力信号用プローブ
チップ22aを挟んで使用されるようになっており、各
出力信号用プローブチップ22bの先端縁が、入力信号
用プローブチップ22aの先端縁と直交するように配置
される。そして、各出力信号用プローブチップ22bの
下面には、3本のコプレーナライン24が、等しい間隔
をあけて設けられており、中央のコプレーナライン24
は、各マイクロ波集積回路12の出力電極パターンOに
接触し、外側の2本のコプレーナライン24は、該出力
電極パターンOを挟む一対の接地電極パターンGそれぞ
れに接触するようになっている。
bは、図1に示すように、一対が、入力信号用プローブ
チップ22aを挟んで使用されるようになっており、各
出力信号用プローブチップ22bの先端縁が、入力信号
用プローブチップ22aの先端縁と直交するように配置
される。そして、各出力信号用プローブチップ22bの
下面には、3本のコプレーナライン24が、等しい間隔
をあけて設けられており、中央のコプレーナライン24
は、各マイクロ波集積回路12の出力電極パターンOに
接触し、外側の2本のコプレーナライン24は、該出力
電極パターンOを挟む一対の接地電極パターンGそれぞ
れに接触するようになっている。
【0020】4本のDCプローブピン30の先端は、各
プローブチップ22aおよび22bが接触された一対の
マイクロ波集積回路12における各高周波電源用電極パ
ターンV1およびV2にそれぞれ当接されるようになって
いる。
プローブチップ22aおよび22bが接触された一対の
マイクロ波集積回路12における各高周波電源用電極パ
ターンV1およびV2にそれぞれ当接されるようになって
いる。
【0021】本発明のマイクロ波集積回路ウエハの、ウ
エハテスターを使用してのウエハテストは次のように実
施される。まず、マイクロ波集積回路ウエハを、ウエハ
ーテスターのステージへセットし、該ステージをx−y
方向へ移動させることにより、マイクロ波集積回路ウエ
ハの位置決めがなされる。このような状態で、3つのプ
ローブヘッド20および4本のCDプローブピン30が
下降される。これにより、図9に示すように、入力信号
用プローブチップ22aのコプレナーライン23が、ダ
イシングライン13を挟んで対向した各入力電極パター
ンIおよび各パッド14に当接される。そして、各マイ
クロ波集積回路12における入力電極パターンIにウエ
ハテスターから所定の信号が各マイクロ波集積回路12
に入力されるとともに、各入力電極パターンIを挟む一
対の接地電極パターンGそれぞれが、該入力信号用プロ
ーブチップ22aを通して接地される。また、各出力信
号用プローブチップ22bの各コプレーナライン24
が、各マイクロ波集積回路12における出力電極パター
ンOおよび該出力電極パターンOを挟む一対の接地電極
パターンGにそれぞれ接触され、各マイクロ波集積回路
12の出力信号が該出力信号用プローブチップ22bを
通してウエハテスターに供給されるとともに、該出力電
極パターンOを挟む一対の接地電極パターンGが接地状
態とされる。さらに、各CDプローブピン30は、各プ
ローブチップ22aおよび22bが接触された各マイク
ロ波集積回路12の各高周波電源用電極パターンV1お
よびV2にそれぞれ当接される。
エハテスターを使用してのウエハテストは次のように実
施される。まず、マイクロ波集積回路ウエハを、ウエハ
ーテスターのステージへセットし、該ステージをx−y
方向へ移動させることにより、マイクロ波集積回路ウエ
ハの位置決めがなされる。このような状態で、3つのプ
ローブヘッド20および4本のCDプローブピン30が
下降される。これにより、図9に示すように、入力信号
用プローブチップ22aのコプレナーライン23が、ダ
イシングライン13を挟んで対向した各入力電極パター
ンIおよび各パッド14に当接される。そして、各マイ
クロ波集積回路12における入力電極パターンIにウエ
ハテスターから所定の信号が各マイクロ波集積回路12
に入力されるとともに、各入力電極パターンIを挟む一
対の接地電極パターンGそれぞれが、該入力信号用プロ
ーブチップ22aを通して接地される。また、各出力信
号用プローブチップ22bの各コプレーナライン24
が、各マイクロ波集積回路12における出力電極パター
ンOおよび該出力電極パターンOを挟む一対の接地電極
パターンGにそれぞれ接触され、各マイクロ波集積回路
12の出力信号が該出力信号用プローブチップ22bを
通してウエハテスターに供給されるとともに、該出力電
極パターンOを挟む一対の接地電極パターンGが接地状
態とされる。さらに、各CDプローブピン30は、各プ
ローブチップ22aおよび22bが接触された各マイク
ロ波集積回路12の各高周波電源用電極パターンV1お
よびV2にそれぞれ当接される。
【0022】各マイクロ波集積回路12は、各CDプロ
ーブピン30から印加される高周波電源電圧によって駆
動され、ウエハテスターから入力信号用プローブチップ
22aおよびそれぞれの入力電極パターンIを通して入
力される信号に対応して、各出力電極パターンOおよび
各出力用プローブチップを通してウエハテスターへ所定
信号が出力される。これにより、各マイクロ波集積回路
12が正常に動作されることが確認される。
ーブピン30から印加される高周波電源電圧によって駆
動され、ウエハテスターから入力信号用プローブチップ
22aおよびそれぞれの入力電極パターンIを通して入
力される信号に対応して、各出力電極パターンOおよび
各出力用プローブチップを通してウエハテスターへ所定
信号が出力される。これにより、各マイクロ波集積回路
12が正常に動作されることが確認される。
【0023】本発明のマイクロ波集積回路ウエハでは、
このように、1つの信号入力用プローブ22aによって
各マイクロ波集積回路12の接地電極Gそれぞれを接地
することができるとともに、この信号入力用プローブ2
2aが各マイクロ波集積回路12の入力電極パターンI
に所定信号を入力できるようになっており、信号入力用
プローブ22aは小型化され、しかも、高効率で各マイ
クロ波集積回路のウエハテストが行える。
このように、1つの信号入力用プローブ22aによって
各マイクロ波集積回路12の接地電極Gそれぞれを接地
することができるとともに、この信号入力用プローブ2
2aが各マイクロ波集積回路12の入力電極パターンI
に所定信号を入力できるようになっており、信号入力用
プローブ22aは小型化され、しかも、高効率で各マイ
クロ波集積回路のウエハテストが行える。
【0024】図10は、本発明のマイクロ波集積回路ウ
エハのウエハテストの他の実施状態を示している。本実
施例では、4つのマイクロ波集積回路12を1度にウエ
ハテストできるように、一対の入力信号用プローブチッ
プ22aが使用されている。また、出力信号用プローブ
40は、1つのマイクロ波集積回路12における出力電
極パターンOおよび該出力電極パターンOを挟む一対の
接地電極パターンGそれぞれに接触されるのみならず、
これらの電極パターンとは直線状態で隣接する他のマイ
クロ波集積回路12における出力電極パターンOおよび
該出力電極パターンOを挟む一対の接地電極パターンG
それぞれにも接触し得るようになっている。従って、該
出力信号用プローブ40には、先端縁と直交する6本の
コプレーナライン41が設けられている。さらに、4つ
のマイクロ波集積回路12の各高周波電源用電極パター
ンV1およびV2にそれぞれ当接される8本のCDプロー
ブピン30が使用される。本実施例の場合も、前記実施
例と同様にしてウエハテストが実施され、4つのマイク
ロ波集積回路12が正常に動作するかが同時に確認され
る。
エハのウエハテストの他の実施状態を示している。本実
施例では、4つのマイクロ波集積回路12を1度にウエ
ハテストできるように、一対の入力信号用プローブチッ
プ22aが使用されている。また、出力信号用プローブ
40は、1つのマイクロ波集積回路12における出力電
極パターンOおよび該出力電極パターンOを挟む一対の
接地電極パターンGそれぞれに接触されるのみならず、
これらの電極パターンとは直線状態で隣接する他のマイ
クロ波集積回路12における出力電極パターンOおよび
該出力電極パターンOを挟む一対の接地電極パターンG
それぞれにも接触し得るようになっている。従って、該
出力信号用プローブ40には、先端縁と直交する6本の
コプレーナライン41が設けられている。さらに、4つ
のマイクロ波集積回路12の各高周波電源用電極パター
ンV1およびV2にそれぞれ当接される8本のCDプロー
ブピン30が使用される。本実施例の場合も、前記実施
例と同様にしてウエハテストが実施され、4つのマイク
ロ波集積回路12が正常に動作するかが同時に確認され
る。
【0025】
【発明の効果】本発明のマイクロ波集積回路ウエハは、
このように、ダイシングラインを挟んで隣接する各マイ
クロ波集積回路に対して、1つの小型のプローブチップ
によって電気信号を供給することができ、マイクロ波集
積回路のウエハテストを高効率で実施することが可能に
なる。
このように、ダイシングラインを挟んで隣接する各マイ
クロ波集積回路に対して、1つの小型のプローブチップ
によって電気信号を供給することができ、マイクロ波集
積回路のウエハテストを高効率で実施することが可能に
なる。
【図1】本発明のマイクロ波集積回路ウエハの一例を示
す部分平面図。
す部分平面図。
【図2】そのウエハのマイクロ波集積回路を示す平面
図。
図。
【図3】そのウエハのマイクロ波集積回路の方向を説明
するための概略平面図。
するための概略平面図。
【図4】本発明のマイクロ波集積回路ウエハのウエハテ
ストに使用されるプローブヘッドの一例を示す斜視図。
ストに使用されるプローブヘッドの一例を示す斜視図。
【図5】本発明のマイクロ波集積回路ウエハのウエハテ
ストに使用されるCDプローブピンの側面図。
ストに使用されるCDプローブピンの側面図。
【図6】プローブヘッドに設けられたプローブチップの
側面図。
側面図。
【図7】入力信号用プローブチップの下面図。
【図8】出力信号用プローブチップの下面図。
【図9】本発明のマイクロ波集積回路ウエハのウエハテ
ストの実施状態の一例を示す平面図。
ストの実施状態の一例を示す平面図。
【図10】本発明のマイクロ波集積回路ウエハのウエハ
テストの実施状態の他の例を示す平面図。
テストの実施状態の他の例を示す平面図。
【図11】従来のマイクロ波集積回路ウエハの平面図。
【図12】そのウエハの各マイクロ波集積回路の平面
図。
図。
【図13】そのウエハのマイクロ波集積回路の方向を説
明するための概略平面図。
明するための概略平面図。
【図14】そのウエハのウエハテストの実施状態を示す
平面図。
平面図。
【図15】そのウエハのウエハテストの実施状態の他の
例を示す平面図。
例を示す平面図。
11 ウエハー 12 マイクロ波集積回路 13 ダイシングライン 14 パッド 20 プローブヘッド 22a 入力信号用プローブチップ 22b 出力信号用プローブチップ 30 DCプローブピン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 27/04 E 8427−4M T 8427−4M
Claims (1)
- 【請求項1】 複数の電極パターンをそれぞれ有する多
数のマイクロ波集積回路がダイシングラインをあけてそ
れぞれ並設されたマイクロ波集積回路ウエハであって、 隣接するマイクロ波集積回路間のダイシングライン上
に、隣接するそれぞれのマイクロ波集積回路における対
をなす電極パターン同士を電気的に接続するパッドが設
けられているとともに、隣接するマイクロ波集積回路に
おける対応する電極パターンが該ダイシングラインを挟
んで対向していることを特徴とするマイクロ波集積回路
ウエハ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4177246A JPH0621174A (ja) | 1992-07-03 | 1992-07-03 | マイクロ波集積回路ウエハ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4177246A JPH0621174A (ja) | 1992-07-03 | 1992-07-03 | マイクロ波集積回路ウエハ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0621174A true JPH0621174A (ja) | 1994-01-28 |
Family
ID=16027714
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4177246A Withdrawn JPH0621174A (ja) | 1992-07-03 | 1992-07-03 | マイクロ波集積回路ウエハ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0621174A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09260442A (ja) * | 1996-03-18 | 1997-10-03 | Nippon Telegr & Teleph Corp <Ntt> | 集積回路装置 |
US5956567A (en) * | 1994-12-19 | 1999-09-21 | Matsushita Electric Industrial Co., Ltd. | Semiconductor chip and semiconductor wafer having power supply pads for probe test |
JP2000208717A (ja) * | 1999-01-19 | 2000-07-28 | Sharp Corp | 半導体チップおよび半導体装置用パッケ―ジ、並びに、プロ―ブカ―ドおよびパッケ―ジのテスト方法 |
US7435990B2 (en) * | 2003-01-15 | 2008-10-14 | International Business Machines Corporation | Arrangement for testing semiconductor chips while incorporated on a semiconductor wafer |
JP2018190630A (ja) * | 2017-05-09 | 2018-11-29 | ホシデン株式会社 | コネクタ |
-
1992
- 1992-07-03 JP JP4177246A patent/JPH0621174A/ja not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5956567A (en) * | 1994-12-19 | 1999-09-21 | Matsushita Electric Industrial Co., Ltd. | Semiconductor chip and semiconductor wafer having power supply pads for probe test |
JPH09260442A (ja) * | 1996-03-18 | 1997-10-03 | Nippon Telegr & Teleph Corp <Ntt> | 集積回路装置 |
JP2000208717A (ja) * | 1999-01-19 | 2000-07-28 | Sharp Corp | 半導体チップおよび半導体装置用パッケ―ジ、並びに、プロ―ブカ―ドおよびパッケ―ジのテスト方法 |
US7435990B2 (en) * | 2003-01-15 | 2008-10-14 | International Business Machines Corporation | Arrangement for testing semiconductor chips while incorporated on a semiconductor wafer |
JP2018190630A (ja) * | 2017-05-09 | 2018-11-29 | ホシデン株式会社 | コネクタ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04233480A (ja) | 電子デバイスの試験装置 | |
US6836130B2 (en) | Method and apparatus for wafer scale testing | |
JPH0621174A (ja) | マイクロ波集積回路ウエハ | |
US7535239B1 (en) | Probe card configured for interchangeable heads | |
JP3586106B2 (ja) | Ic試験装置用プローブカード | |
EP0352805B1 (en) | Distributed constant type delay line device and a manufacturing method thereof | |
JPH0645419A (ja) | 半導体装置 | |
JP2967603B2 (ja) | テープオートメイテッドボンディング半導体装置 | |
JPS6379337A (ja) | 半導体基板 | |
JPH0689932A (ja) | パワーmosfetのバーンイン装置 | |
JP2001291750A (ja) | プローブカード及びそれを用いたチップ領域ソート方法 | |
JPH01318245A (ja) | プローブカード検査用治具 | |
JPH04116947A (ja) | 半導体プロービング試験装置 | |
JP3048842U (ja) | プロービングカード | |
JPS61187354A (ja) | 半導体集積回路装置 | |
JP3012242B2 (ja) | 半導体集積回路の製造方法 | |
JPH09331225A (ja) | 弾性表面波フィルターの製造方法 | |
JPH06104316A (ja) | フィルムキャリアテ−プ | |
JPH08241916A (ja) | 半導体集積回路の検査方法 | |
JPH07109842B2 (ja) | テープキャリアのテスト方法 | |
JPH05347335A (ja) | プローブカード | |
JPH10223705A (ja) | プローブカード | |
JPH0737950A (ja) | 回路検査用パッドを有する半導体装置 | |
JPH05166894A (ja) | 半導体集積回路およびその検査用プローブカード | |
JPH0673361B2 (ja) | 半導体ウェーハ上の集積回路の試験方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |