JPH0621174A - マイクロ波集積回路ウエハ - Google Patents
マイクロ波集積回路ウエハInfo
- Publication number
- JPH0621174A JPH0621174A JP4177246A JP17724692A JPH0621174A JP H0621174 A JPH0621174 A JP H0621174A JP 4177246 A JP4177246 A JP 4177246A JP 17724692 A JP17724692 A JP 17724692A JP H0621174 A JPH0621174 A JP H0621174A
- Authority
- JP
- Japan
- Prior art keywords
- microwave integrated
- integrated circuit
- wafer
- probe
- electrode pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】プローブチップのわずかな改良によって、ウエ
ハテストを効率よく実施できる。 【構成】ウエハー１１上には多数のマイクロは集積回路
１２がダイシングライン１４をあけてマトリクス状に並
設されている。各マイクロ波集積回路１２には、４つの
接地電極パターンＧと、入力電極パターンＩと出力電極
パターンＯと高周波電源用電極パターンＶ1およびＶ2と
がそれぞれ設けられており、ダイシングライン１４上
に、入力電極パターンＩを挟んだ一対の接地電極パター
ンＧ同士を接続するパッド１４が設けられている。
ハテストを効率よく実施できる。 【構成】ウエハー１１上には多数のマイクロは集積回路
１２がダイシングライン１４をあけてマトリクス状に並
設されている。各マイクロ波集積回路１２には、４つの
接地電極パターンＧと、入力電極パターンＩと出力電極
パターンＯと高周波電源用電極パターンＶ1およびＶ2と
がそれぞれ設けられており、ダイシングライン１４上
に、入力電極パターンＩを挟んだ一対の接地電極パター
ンＧ同士を接続するパッド１４が設けられている。
Description
【０００１】
【産業上の利用分野】本発明は、多数のマイクロ波集積
回路が搭載されたマイクロ波集積回路ウエハに関し、特
に、ウエハテストが効率よく行えるマイクロ波集積回路
ウエハに関する。
回路が搭載されたマイクロ波集積回路ウエハに関し、特
に、ウエハテストが効率よく行えるマイクロ波集積回路
ウエハに関する。
【０００２】
【従来の技術】誘電体上にトランジスタを回路要素キャ
バシタ、インダクタ等とともに集積したマイクロ波集積
回路は、小型で軽量であるために、通信衛星、航空機等
の移動局のマイクロ波回路として好適に使用されてい
る。このようなマイクロ波集積回路は、通常、ウエハ上
に多数のマイクロ波集積回路パターンを形成して、この
回路パターン毎にウエハを切断することによりチップ化
される。そして、必要に応じて他の能動素子、コンデン
サ等の部品を各マイクロ波集積回路に搭載した後に、ケ
ースに組み込まれるようになっている。
バシタ、インダクタ等とともに集積したマイクロ波集積
回路は、小型で軽量であるために、通信衛星、航空機等
の移動局のマイクロ波回路として好適に使用されてい
る。このようなマイクロ波集積回路は、通常、ウエハ上
に多数のマイクロ波集積回路パターンを形成して、この
回路パターン毎にウエハを切断することによりチップ化
される。そして、必要に応じて他の能動素子、コンデン
サ等の部品を各マイクロ波集積回路に搭載した後に、ケ
ースに組み込まれるようになっている。
【０００３】このようなマイクロ波集積回路は、その製
造に際して、他の集積回路と同様に、個々のチップに分
割する前に、各チップの良否を判定するウエハテストが
実施される。多数のマイクロ波集積回路が搭載されたマ
イクロ波集積回路ウエハの一例を図１１に示す。ウエハ
５１上には正方形状の多数のマイクロ波集積回路５２
が、マトリクス状に配置されている。各マイクロ波集積
回路５２間には、適当な幅のダイシングライン５３がそ
れぞれ設けられている。各マイクロ波集積回路５２は、
図１２に示すように、それぞれの隅部に接地用電極パタ
ーンＧがそれぞれ配置されており、各マイクロ波集積回
路５２の１辺に沿って配置された一対の接地電極パター
ンＧおよびＧ間には、１つの入力電極パターンＩが配置
されており、他の一対の接地電極パターンＧおよびＧの
間には、出力電極パターンＯが配置されている。また、
各マイクロ波集積回路５２における入力電極パターンＩ
および出力電極パターンＯが近接する各辺以外の他の２
つの辺の中央部近傍には、高周波電源用電極パターンＶ
1およびＶ2がそれぞれ配置されている。
造に際して、他の集積回路と同様に、個々のチップに分
割する前に、各チップの良否を判定するウエハテストが
実施される。多数のマイクロ波集積回路が搭載されたマ
イクロ波集積回路ウエハの一例を図１１に示す。ウエハ
５１上には正方形状の多数のマイクロ波集積回路５２
が、マトリクス状に配置されている。各マイクロ波集積
回路５２間には、適当な幅のダイシングライン５３がそ
れぞれ設けられている。各マイクロ波集積回路５２は、
図１２に示すように、それぞれの隅部に接地用電極パタ
ーンＧがそれぞれ配置されており、各マイクロ波集積回
路５２の１辺に沿って配置された一対の接地電極パター
ンＧおよびＧ間には、１つの入力電極パターンＩが配置
されており、他の一対の接地電極パターンＧおよびＧの
間には、出力電極パターンＯが配置されている。また、
各マイクロ波集積回路５２における入力電極パターンＩ
および出力電極パターンＯが近接する各辺以外の他の２
つの辺の中央部近傍には、高周波電源用電極パターンＶ
1およびＶ2がそれぞれ配置されている。
【０００４】各マイクロ波集積回路５２における電極パ
ターンは、それぞれ等しく配置されており、しかも、各
マイクロ波集積回路５２において出力電極パターンＯに
対する入力電極パターンＩの配置方向（図１２に矢印Ａ
で示す方向）が、図１３に矢印で示すように、１枚のウ
エハ６１上では、すべてが等しくなるようにされてい
る。
ターンは、それぞれ等しく配置されており、しかも、各
マイクロ波集積回路５２において出力電極パターンＯに
対する入力電極パターンＩの配置方向（図１２に矢印Ａ
で示す方向）が、図１３に矢印で示すように、１枚のウ
エハ６１上では、すべてが等しくなるようにされてい
る。
【０００５】このようなマイクロ波集積回路ウエハで
は、図１４に示すように、プローブチップ６２ａおよび
６２ｂをそれぞれ有する一対のプローブヘッドおよび２
本のプローブピン７０（例えば、米国のカスケード・マ
イクロテック（ＣＡＳＣＡＤＥＭＩＣＲＯＴＥＣＨ）社
製）を使用したウエハテスターによってウエハテストが
実施される。プローブヘッドに設けられた入力信号用プ
ローブチップ６２ａは、各マイクロ波集積回路５２の入
力電極パターンＩおよび該入力電極パターンＩを挟む一
対の接地電極パターンＧそれぞれに接触する３本のコプ
レーナライン６４（図１１参照）を有しており、また、
出力信号用プローブチップ６２ｂは、各マイクロ波集積
回路５２の出力電極パターンＯおよび該出力電極パター
ンＯを挟む一対の接地電極パターンＧそれぞれに接触す
る３本のコプレーナライン６４（図１１参照）を有して
いる。
は、図１４に示すように、プローブチップ６２ａおよび
６２ｂをそれぞれ有する一対のプローブヘッドおよび２
本のプローブピン７０（例えば、米国のカスケード・マ
イクロテック（ＣＡＳＣＡＤＥＭＩＣＲＯＴＥＣＨ）社
製）を使用したウエハテスターによってウエハテストが
実施される。プローブヘッドに設けられた入力信号用プ
ローブチップ６２ａは、各マイクロ波集積回路５２の入
力電極パターンＩおよび該入力電極パターンＩを挟む一
対の接地電極パターンＧそれぞれに接触する３本のコプ
レーナライン６４（図１１参照）を有しており、また、
出力信号用プローブチップ６２ｂは、各マイクロ波集積
回路５２の出力電極パターンＯおよび該出力電極パター
ンＯを挟む一対の接地電極パターンＧそれぞれに接触す
る３本のコプレーナライン６４（図１１参照）を有して
いる。
【０００６】ウエハテストは、入力信号用プローブチッ
プ６２ａのコプレナーライン６４が、各入力電極パター
ンＩおよび該入力電極パターンＩを挟む一対の接地電極
パターンＧそれぞれに接触されるとともに、各出力信号
用プローブチップ６２ｂの各コプレーナライン６４が、
各マイクロ波集積回路５２における出力電極パターンＯ
および該出力電極パターンＯを挟む一対の接地電極パタ
ーンＧにそれぞれ接触される。さらに、各ＣＤプローブ
ピン７０は、各プローブチップ６２ａおよび６２ｂが接
触されたマイクロ波集積回路５２の各高周波電源用電極
パターンＶ1およびＶ2にそれぞれ当接される。
プ６２ａのコプレナーライン６４が、各入力電極パター
ンＩおよび該入力電極パターンＩを挟む一対の接地電極
パターンＧそれぞれに接触されるとともに、各出力信号
用プローブチップ６２ｂの各コプレーナライン６４が、
各マイクロ波集積回路５２における出力電極パターンＯ
および該出力電極パターンＯを挟む一対の接地電極パタ
ーンＧにそれぞれ接触される。さらに、各ＣＤプローブ
ピン７０は、各プローブチップ６２ａおよび６２ｂが接
触されたマイクロ波集積回路５２の各高周波電源用電極
パターンＶ1およびＶ2にそれぞれ当接される。
【０００７】各マイクロ波集積回路５２は、各ＣＤプロ
ーブピン７０から印加される高周波電源電圧によって駆
動され、ウエハテスターから入力信号用プローブチップ
６２ａおよびそれぞれの入力電極パターンＩを通して入
力される信号に対応して、各出力電極パターンＯおよび
各出力用プローブチップ６２ｂを通してウエハテスター
へ所定信号が出力される。これにより、各マイクロ波集
積回路５２が正常に動作されることが確認される。
ーブピン７０から印加される高周波電源電圧によって駆
動され、ウエハテスターから入力信号用プローブチップ
６２ａおよびそれぞれの入力電極パターンＩを通して入
力される信号に対応して、各出力電極パターンＯおよび
各出力用プローブチップ６２ｂを通してウエハテスター
へ所定信号が出力される。これにより、各マイクロ波集
積回路５２が正常に動作されることが確認される。
【０００８】
【発明が解決しようとする課題】このように、従来のマ
イクロ波集積回路ウエハでは、入力信号用プローブチッ
プ６２ａおよび出力信号用プローブチップ６２ｂと、各
プローブピン７０とを、各マイクロ波集積回路５２の所
定位置に接触させるために、各マイクロ波集積回路１２
に対して位置決めをして昇降させる必要がある。このよ
うな動作が、各マイクロ波集積回路５２毎に実施される
ために、作業効率が非常に悪く、全てのマイクロ波集積
回路５２をテストするために長時間を要するという問題
がある。
イクロ波集積回路ウエハでは、入力信号用プローブチッ
プ６２ａおよび出力信号用プローブチップ６２ｂと、各
プローブピン７０とを、各マイクロ波集積回路５２の所
定位置に接触させるために、各マイクロ波集積回路１２
に対して位置決めをして昇降させる必要がある。このよ
うな動作が、各マイクロ波集積回路５２毎に実施される
ために、作業効率が非常に悪く、全てのマイクロ波集積
回路５２をテストするために長時間を要するという問題
がある。
【０００９】このような問題を解決するために、例え
ば、図１５に示すように、入力信号用プローブチップ６
２ａおよび出力信号用プローブチップ６２ｂを、隣接す
る一対のマイクロ波集積回路１２に接触するように、幅
広く形成して、２つのマイクロ波集積回路５２を同時に
テストする方法も知られている。各入力信号用プローブ
チップ６２ａおよび出力信号用プローブチップ６２ｂに
は、それぞれ６本のコプレナーライン６４が設けられて
おり、入力信号用プローブチップ６２ａが、隣接するマ
イクロ波集積回路５２の各入力電極パターンＩおよび該
入力電極パターンＩを挟む一対の接地電極パターンＧに
それぞれ接触され、出力信号用プローブチップ６２ｂの
各コプレーナライン６４が、隣接する一対のマイクロ波
集積回路５２における出力電極パターンＯおよび該出力
電極パターンＯを挟む一対の接地電極パターンＧにそれ
ぞれ接触される。さらに、４本のプローブピン７０が使
用されており、各プローブチップ６２ａおよび６２ｂが
接触されたマイクロ波集積回路５２の各高周波電源用電
極パターンＶ1およびＶ2にそれぞれ当接される。
ば、図１５に示すように、入力信号用プローブチップ６
２ａおよび出力信号用プローブチップ６２ｂを、隣接す
る一対のマイクロ波集積回路１２に接触するように、幅
広く形成して、２つのマイクロ波集積回路５２を同時に
テストする方法も知られている。各入力信号用プローブ
チップ６２ａおよび出力信号用プローブチップ６２ｂに
は、それぞれ６本のコプレナーライン６４が設けられて
おり、入力信号用プローブチップ６２ａが、隣接するマ
イクロ波集積回路５２の各入力電極パターンＩおよび該
入力電極パターンＩを挟む一対の接地電極パターンＧに
それぞれ接触され、出力信号用プローブチップ６２ｂの
各コプレーナライン６４が、隣接する一対のマイクロ波
集積回路５２における出力電極パターンＯおよび該出力
電極パターンＯを挟む一対の接地電極パターンＧにそれ
ぞれ接触される。さらに、４本のプローブピン７０が使
用されており、各プローブチップ６２ａおよび６２ｂが
接触されたマイクロ波集積回路５２の各高周波電源用電
極パターンＶ1およびＶ2にそれぞれ当接される。
【００１０】このようなウエハテストでは、一対のマイ
クロ波集積回路５２が同時にテストされるために、テス
ト効率が向上する。しかし、この場合には、各プローブ
チップ６２ａおよび６２ｂの幅が広くなるために、３つ
以上のマイクロ波集積回路１２を同時にテストできるよ
うに、さらに、ＤＣプローブピン７０の本数を増加する
ことができず、ウエハテストをさらに効率よく実施する
ことができないという問題がある。しかも、この場合に
は、マイクロ波集積回路において電極パターンが増加し
た場合には、高効率でウエハテストを実施することが容
易ではないという問題もある。
クロ波集積回路５２が同時にテストされるために、テス
ト効率が向上する。しかし、この場合には、各プローブ
チップ６２ａおよび６２ｂの幅が広くなるために、３つ
以上のマイクロ波集積回路１２を同時にテストできるよ
うに、さらに、ＤＣプローブピン７０の本数を増加する
ことができず、ウエハテストをさらに効率よく実施する
ことができないという問題がある。しかも、この場合に
は、マイクロ波集積回路において電極パターンが増加し
た場合には、高効率でウエハテストを実施することが容
易ではないという問題もある。
【００１１】本発明はこのような従来の欠点を改良する
ためのものであり、その目的は、ウエハプローブ等をわ
ずかに改良するだけで、ウエハテストを効率を著しく向
上させることができるマイクロ波集積回路ウエハを提供
することにある。
ためのものであり、その目的は、ウエハプローブ等をわ
ずかに改良するだけで、ウエハテストを効率を著しく向
上させることができるマイクロ波集積回路ウエハを提供
することにある。
【００１２】
【課題を解決するための手段】本発明のマイクロ波集積
回路ウエハは、複数の電極パターンをそれぞれ有する多
数のマイクロ波集積回路がダイシングラインをあけてそ
れぞれ並設されたマイクロ波集積回路ウエハであって、
隣接するマイクロ波集積回路間のダイシングライン上
に、隣接するそれぞれのマイクロ波集積回路における対
をなす電極パターン同士を電気的に接続するパッドが設
けられているとともに、隣接するマイクロ波集積回路に
おける対応する電極パターンが該ダイシングラインを挟
んで対向していることを特徴としてなり、そのことによ
り上記目的が達成される。
回路ウエハは、複数の電極パターンをそれぞれ有する多
数のマイクロ波集積回路がダイシングラインをあけてそ
れぞれ並設されたマイクロ波集積回路ウエハであって、
隣接するマイクロ波集積回路間のダイシングライン上
に、隣接するそれぞれのマイクロ波集積回路における対
をなす電極パターン同士を電気的に接続するパッドが設
けられているとともに、隣接するマイクロ波集積回路に
おける対応する電極パターンが該ダイシングラインを挟
んで対向していることを特徴としてなり、そのことによ
り上記目的が達成される。
【００１３】
【作用】本発明のマイクロ波集積回路ウエハでは、ダイ
シングラインを挟んで隣接するマイクロ波集積回路の該
ダイシングラインを挟んで対向する相互に対応した電極
パターンと、該ダイシングライン上に設けられたパッド
とに、１つのプローブチップが当接された状態で、各マ
イクロ波集積回路のウエハテストが実施される。
シングラインを挟んで隣接するマイクロ波集積回路の該
ダイシングラインを挟んで対向する相互に対応した電極
パターンと、該ダイシングライン上に設けられたパッド
とに、１つのプローブチップが当接された状態で、各マ
イクロ波集積回路のウエハテストが実施される。
【００１４】
【実施例】以下、本発明の実施例について説明する。図
１は、本発明マイクロ波集積回路ウエハの部分平面図で
ある。ウエハ１１上には正方形状の多数のマイクロ波集
積回路１２が、マトリクス状に配置されている。各マイ
クロ波集積回路１２間には、適当な幅のダイシングライ
ン１３が設けられている。各マイクロ波集積回路１２
は、それぞれの隅部に接地用電極パターンＧがそれぞれ
配置されている。各マイクロ波集積回路１２の１辺に沿
って配置された一対の接地電極パターンＧおよびＧ間に
は、１つの入力電極パターンＩが配置されており、他の
一対の接地電極パターンＧおよびＧ間には、出力電極パ
ターンＯが配置されている。また、各マイクロ波集積回
路１２における入力電極パターンＩおよび出力電極パタ
ーンＯが近接する各辺以外の他の２つの辺の中央部近傍
には、高周波電源用電極パターンＶ1およびＶ2がそれぞ
れ配置されている。
１は、本発明マイクロ波集積回路ウエハの部分平面図で
ある。ウエハ１１上には正方形状の多数のマイクロ波集
積回路１２が、マトリクス状に配置されている。各マイ
クロ波集積回路１２間には、適当な幅のダイシングライ
ン１３が設けられている。各マイクロ波集積回路１２
は、それぞれの隅部に接地用電極パターンＧがそれぞれ
配置されている。各マイクロ波集積回路１２の１辺に沿
って配置された一対の接地電極パターンＧおよびＧ間に
は、１つの入力電極パターンＩが配置されており、他の
一対の接地電極パターンＧおよびＧ間には、出力電極パ
ターンＯが配置されている。また、各マイクロ波集積回
路１２における入力電極パターンＩおよび出力電極パタ
ーンＯが近接する各辺以外の他の２つの辺の中央部近傍
には、高周波電源用電極パターンＶ1およびＶ2がそれぞ
れ配置されている。
【００１５】本発明のマイクロ波集積回路ウエハでは、
各マイクロ波集積回路１２における各電極パターンの配
置は、１本のダイシングライン１３を挟んでそれぞれ列
をなす各マイクロ波集積回路１２において、対称状態に
なっており、それぞれの入力電極パターンＩがそのダイ
シングライン１３の近傍に位置されている。従って、図
２に示すように、各マイクロ波集積回路１２の出力電極
パターンＯから入力電極パターンＩへの方向を矢印Ａで
表すと、図３に示すように、相互に隣接する一対のマイ
クロ波集積回路１２の列では、入力電極パターンＩ同士
がダイシングライン１３を挟んで対向している。
各マイクロ波集積回路１２における各電極パターンの配
置は、１本のダイシングライン１３を挟んでそれぞれ列
をなす各マイクロ波集積回路１２において、対称状態に
なっており、それぞれの入力電極パターンＩがそのダイ
シングライン１３の近傍に位置されている。従って、図
２に示すように、各マイクロ波集積回路１２の出力電極
パターンＯから入力電極パターンＩへの方向を矢印Ａで
表すと、図３に示すように、相互に隣接する一対のマイ
クロ波集積回路１２の列では、入力電極パターンＩ同士
がダイシングライン１３を挟んで対向している。
【００１６】各マイクロ波集積回路１２における入力電
極パターンＩを挟んで配置された一対の接地電極パター
ンＧおよびＧ同士は、図１に示すように、ダイシングラ
イン１３上に設けられたパッド１４によって接続されて
いる。従って、各マイクロ波集積回路１２に設けられた
パッド１４は、ダイシングライン１３内にて適当な間隔
をあけて対向した状態になっている。
極パターンＩを挟んで配置された一対の接地電極パター
ンＧおよびＧ同士は、図１に示すように、ダイシングラ
イン１３上に設けられたパッド１４によって接続されて
いる。従って、各マイクロ波集積回路１２に設けられた
パッド１４は、ダイシングライン１３内にて適当な間隔
をあけて対向した状態になっている。
【００１７】このような構成のマイクロ波集積回路ウエ
ハは、ウエハプローバを有するウエハテスターを使用し
てウエハテストが実施される。ウエハプローバの一例を
図４に示す。該ウエハプローバは、例えば、図４に示す
ように、プローブ本体２１の先端にプローブチップ２２
ａまたは２２ｂが設けられた３つのプローブヘッド２０
と、図５に示すように、先端部が尖ったＬ型状の４本の
ＤＣプローブピン３０と、を有している。各プローブヘ
ッド２０のプローブチップ２２ａまたは２２ｂは、図６
に示すように、先鋭的な直線状の先端縁を有しており、
その直線状の先端縁が、マイクロ波集積回路ウエハ１２
に当接される。
ハは、ウエハプローバを有するウエハテスターを使用し
てウエハテストが実施される。ウエハプローバの一例を
図４に示す。該ウエハプローバは、例えば、図４に示す
ように、プローブ本体２１の先端にプローブチップ２２
ａまたは２２ｂが設けられた３つのプローブヘッド２０
と、図５に示すように、先端部が尖ったＬ型状の４本の
ＤＣプローブピン３０と、を有している。各プローブヘ
ッド２０のプローブチップ２２ａまたは２２ｂは、図６
に示すように、先鋭的な直線状の先端縁を有しており、
その直線状の先端縁が、マイクロ波集積回路ウエハ１２
に当接される。
【００１８】３つのプローブヘッド２０は、１つが、図
７に示す信号入力用プローブチップ２２ａを有してお
り、他の２つが、図８に示すように、出力信号用プロー
ブチップ２２ｂを有している。図７に示す信号入力用プ
ローブチップ２２ａは、図１に示すように、その先端縁
が、ダイシングライン１３を挟んで対向した入力電極パ
ターンＩをそれぞれ有する各マイクロ波集積回路１２間
にわたって、その間のダイシングライン１３と直交する
ように当接される。該信号入力用プローブチップ２２ａ
の下面には、図７に示すように、その先端縁とは直交す
る方向に延びる複数のコプレナーライン２３が等しい間
隔を設けられており、信号入力用プローブチップ２２ａ
の先端縁には、４本のコプレナーライン２３の一方の端
部が位置している。該先端縁に位置する４本のコプレナ
ーライン２３は、外側の２本は、各マイクロ波集積回路
１２の入力電極パターンＩにそれぞれ当接するように設
けられており、内側の２本は、ダイシングライン１３内
に位置する各パッド１４にそれぞれ当接するようになっ
ている。
７に示す信号入力用プローブチップ２２ａを有してお
り、他の２つが、図８に示すように、出力信号用プロー
ブチップ２２ｂを有している。図７に示す信号入力用プ
ローブチップ２２ａは、図１に示すように、その先端縁
が、ダイシングライン１３を挟んで対向した入力電極パ
ターンＩをそれぞれ有する各マイクロ波集積回路１２間
にわたって、その間のダイシングライン１３と直交する
ように当接される。該信号入力用プローブチップ２２ａ
の下面には、図７に示すように、その先端縁とは直交す
る方向に延びる複数のコプレナーライン２３が等しい間
隔を設けられており、信号入力用プローブチップ２２ａ
の先端縁には、４本のコプレナーライン２３の一方の端
部が位置している。該先端縁に位置する４本のコプレナ
ーライン２３は、外側の２本は、各マイクロ波集積回路
１２の入力電極パターンＩにそれぞれ当接するように設
けられており、内側の２本は、ダイシングライン１３内
に位置する各パッド１４にそれぞれ当接するようになっ
ている。
【００１９】図８に示す出力信号用プローブチップ２２
ｂは、図１に示すように、一対が、入力信号用プローブ
チップ２２ａを挟んで使用されるようになっており、各
出力信号用プローブチップ２２ｂの先端縁が、入力信号
用プローブチップ２２ａの先端縁と直交するように配置
される。そして、各出力信号用プローブチップ２２ｂの
下面には、３本のコプレーナライン２４が、等しい間隔
をあけて設けられており、中央のコプレーナライン２４
は、各マイクロ波集積回路１２の出力電極パターンＯに
接触し、外側の２本のコプレーナライン２４は、該出力
電極パターンＯを挟む一対の接地電極パターンＧそれぞ
れに接触するようになっている。
ｂは、図１に示すように、一対が、入力信号用プローブ
チップ２２ａを挟んで使用されるようになっており、各
出力信号用プローブチップ２２ｂの先端縁が、入力信号
用プローブチップ２２ａの先端縁と直交するように配置
される。そして、各出力信号用プローブチップ２２ｂの
下面には、３本のコプレーナライン２４が、等しい間隔
をあけて設けられており、中央のコプレーナライン２４
は、各マイクロ波集積回路１２の出力電極パターンＯに
接触し、外側の２本のコプレーナライン２４は、該出力
電極パターンＯを挟む一対の接地電極パターンＧそれぞ
れに接触するようになっている。
【００２０】４本のＤＣプローブピン３０の先端は、各
プローブチップ２２ａおよび２２ｂが接触された一対の
マイクロ波集積回路１２における各高周波電源用電極パ
ターンＶ1およびＶ2にそれぞれ当接されるようになって
いる。
プローブチップ２２ａおよび２２ｂが接触された一対の
マイクロ波集積回路１２における各高周波電源用電極パ
ターンＶ1およびＶ2にそれぞれ当接されるようになって
いる。
【００２１】本発明のマイクロ波集積回路ウエハの、ウ
エハテスターを使用してのウエハテストは次のように実
施される。まず、マイクロ波集積回路ウエハを、ウエハ
ーテスターのステージへセットし、該ステージをｘ−ｙ
方向へ移動させることにより、マイクロ波集積回路ウエ
ハの位置決めがなされる。このような状態で、３つのプ
ローブヘッド２０および４本のＣＤプローブピン３０が
下降される。これにより、図９に示すように、入力信号
用プローブチップ２２ａのコプレナーライン２３が、ダ
イシングライン１３を挟んで対向した各入力電極パター
ンＩおよび各パッド１４に当接される。そして、各マイ
クロ波集積回路１２における入力電極パターンＩにウエ
ハテスターから所定の信号が各マイクロ波集積回路１２
に入力されるとともに、各入力電極パターンＩを挟む一
対の接地電極パターンＧそれぞれが、該入力信号用プロ
ーブチップ２２ａを通して接地される。また、各出力信
号用プローブチップ２２ｂの各コプレーナライン２４
が、各マイクロ波集積回路１２における出力電極パター
ンＯおよび該出力電極パターンＯを挟む一対の接地電極
パターンＧにそれぞれ接触され、各マイクロ波集積回路
１２の出力信号が該出力信号用プローブチップ２２ｂを
通してウエハテスターに供給されるとともに、該出力電
極パターンＯを挟む一対の接地電極パターンＧが接地状
態とされる。さらに、各ＣＤプローブピン３０は、各プ
ローブチップ２２ａおよび２２ｂが接触された各マイク
ロ波集積回路１２の各高周波電源用電極パターンＶ1お
よびＶ2にそれぞれ当接される。
エハテスターを使用してのウエハテストは次のように実
施される。まず、マイクロ波集積回路ウエハを、ウエハ
ーテスターのステージへセットし、該ステージをｘ−ｙ
方向へ移動させることにより、マイクロ波集積回路ウエ
ハの位置決めがなされる。このような状態で、３つのプ
ローブヘッド２０および４本のＣＤプローブピン３０が
下降される。これにより、図９に示すように、入力信号
用プローブチップ２２ａのコプレナーライン２３が、ダ
イシングライン１３を挟んで対向した各入力電極パター
ンＩおよび各パッド１４に当接される。そして、各マイ
クロ波集積回路１２における入力電極パターンＩにウエ
ハテスターから所定の信号が各マイクロ波集積回路１２
に入力されるとともに、各入力電極パターンＩを挟む一
対の接地電極パターンＧそれぞれが、該入力信号用プロ
ーブチップ２２ａを通して接地される。また、各出力信
号用プローブチップ２２ｂの各コプレーナライン２４
が、各マイクロ波集積回路１２における出力電極パター
ンＯおよび該出力電極パターンＯを挟む一対の接地電極
パターンＧにそれぞれ接触され、各マイクロ波集積回路
１２の出力信号が該出力信号用プローブチップ２２ｂを
通してウエハテスターに供給されるとともに、該出力電
極パターンＯを挟む一対の接地電極パターンＧが接地状
態とされる。さらに、各ＣＤプローブピン３０は、各プ
ローブチップ２２ａおよび２２ｂが接触された各マイク
ロ波集積回路１２の各高周波電源用電極パターンＶ1お
よびＶ2にそれぞれ当接される。
【００２２】各マイクロ波集積回路１２は、各ＣＤプロ
ーブピン３０から印加される高周波電源電圧によって駆
動され、ウエハテスターから入力信号用プローブチップ
２２ａおよびそれぞれの入力電極パターンＩを通して入
力される信号に対応して、各出力電極パターンＯおよび
各出力用プローブチップを通してウエハテスターへ所定
信号が出力される。これにより、各マイクロ波集積回路
１２が正常に動作されることが確認される。
ーブピン３０から印加される高周波電源電圧によって駆
動され、ウエハテスターから入力信号用プローブチップ
２２ａおよびそれぞれの入力電極パターンＩを通して入
力される信号に対応して、各出力電極パターンＯおよび
各出力用プローブチップを通してウエハテスターへ所定
信号が出力される。これにより、各マイクロ波集積回路
１２が正常に動作されることが確認される。
【００２３】本発明のマイクロ波集積回路ウエハでは、
このように、１つの信号入力用プローブ２２ａによって
各マイクロ波集積回路１２の接地電極Ｇそれぞれを接地
することができるとともに、この信号入力用プローブ２
２ａが各マイクロ波集積回路１２の入力電極パターンＩ
に所定信号を入力できるようになっており、信号入力用
プローブ２２ａは小型化され、しかも、高効率で各マイ
クロ波集積回路のウエハテストが行える。
このように、１つの信号入力用プローブ２２ａによって
各マイクロ波集積回路１２の接地電極Ｇそれぞれを接地
することができるとともに、この信号入力用プローブ２
２ａが各マイクロ波集積回路１２の入力電極パターンＩ
に所定信号を入力できるようになっており、信号入力用
プローブ２２ａは小型化され、しかも、高効率で各マイ
クロ波集積回路のウエハテストが行える。
【００２４】図１０は、本発明のマイクロ波集積回路ウ
エハのウエハテストの他の実施状態を示している。本実
施例では、４つのマイクロ波集積回路１２を１度にウエ
ハテストできるように、一対の入力信号用プローブチッ
プ２２ａが使用されている。また、出力信号用プローブ
４０は、１つのマイクロ波集積回路１２における出力電
極パターンＯおよび該出力電極パターンＯを挟む一対の
接地電極パターンＧそれぞれに接触されるのみならず、
これらの電極パターンとは直線状態で隣接する他のマイ
クロ波集積回路１２における出力電極パターンＯおよび
該出力電極パターンＯを挟む一対の接地電極パターンＧ
それぞれにも接触し得るようになっている。従って、該
出力信号用プローブ４０には、先端縁と直交する６本の
コプレーナライン４１が設けられている。さらに、４つ
のマイクロ波集積回路１２の各高周波電源用電極パター
ンＶ1およびＶ2にそれぞれ当接される８本のＣＤプロー
ブピン３０が使用される。本実施例の場合も、前記実施
例と同様にしてウエハテストが実施され、４つのマイク
ロ波集積回路１２が正常に動作するかが同時に確認され
る。
エハのウエハテストの他の実施状態を示している。本実
施例では、４つのマイクロ波集積回路１２を１度にウエ
ハテストできるように、一対の入力信号用プローブチッ
プ２２ａが使用されている。また、出力信号用プローブ
４０は、１つのマイクロ波集積回路１２における出力電
極パターンＯおよび該出力電極パターンＯを挟む一対の
接地電極パターンＧそれぞれに接触されるのみならず、
これらの電極パターンとは直線状態で隣接する他のマイ
クロ波集積回路１２における出力電極パターンＯおよび
該出力電極パターンＯを挟む一対の接地電極パターンＧ
それぞれにも接触し得るようになっている。従って、該
出力信号用プローブ４０には、先端縁と直交する６本の
コプレーナライン４１が設けられている。さらに、４つ
のマイクロ波集積回路１２の各高周波電源用電極パター
ンＶ1およびＶ2にそれぞれ当接される８本のＣＤプロー
ブピン３０が使用される。本実施例の場合も、前記実施
例と同様にしてウエハテストが実施され、４つのマイク
ロ波集積回路１２が正常に動作するかが同時に確認され
る。
【００２５】
【発明の効果】本発明のマイクロ波集積回路ウエハは、
このように、ダイシングラインを挟んで隣接する各マイ
クロ波集積回路に対して、１つの小型のプローブチップ
によって電気信号を供給することができ、マイクロ波集
積回路のウエハテストを高効率で実施することが可能に
なる。
このように、ダイシングラインを挟んで隣接する各マイ
クロ波集積回路に対して、１つの小型のプローブチップ
によって電気信号を供給することができ、マイクロ波集
積回路のウエハテストを高効率で実施することが可能に
なる。
【図１】本発明のマイクロ波集積回路ウエハの一例を示
す部分平面図。
す部分平面図。
【図２】そのウエハのマイクロ波集積回路を示す平面
図。
図。
【図３】そのウエハのマイクロ波集積回路の方向を説明
するための概略平面図。
するための概略平面図。
【図４】本発明のマイクロ波集積回路ウエハのウエハテ
ストに使用されるプローブヘッドの一例を示す斜視図。
ストに使用されるプローブヘッドの一例を示す斜視図。
【図５】本発明のマイクロ波集積回路ウエハのウエハテ
ストに使用されるＣＤプローブピンの側面図。
ストに使用されるＣＤプローブピンの側面図。
【図６】プローブヘッドに設けられたプローブチップの
側面図。
側面図。
【図７】入力信号用プローブチップの下面図。
【図８】出力信号用プローブチップの下面図。
【図９】本発明のマイクロ波集積回路ウエハのウエハテ
ストの実施状態の一例を示す平面図。
ストの実施状態の一例を示す平面図。
【図１０】本発明のマイクロ波集積回路ウエハのウエハ
テストの実施状態の他の例を示す平面図。
テストの実施状態の他の例を示す平面図。
【図１１】従来のマイクロ波集積回路ウエハの平面図。
【図１２】そのウエハの各マイクロ波集積回路の平面
図。
図。
【図１３】そのウエハのマイクロ波集積回路の方向を説
明するための概略平面図。
明するための概略平面図。
【図１４】そのウエハのウエハテストの実施状態を示す
平面図。
平面図。
【図１５】そのウエハのウエハテストの実施状態の他の
例を示す平面図。
例を示す平面図。
１１ ウエハー １２ マイクロ波集積回路 １３ ダイシングライン １４ パッド ２０ プローブヘッド ２２ａ 入力信号用プローブチップ ２２ｂ 出力信号用プローブチップ ３０ ＤＣプローブピン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/04 Ｅ 8427−4Ｍ Ｔ 8427−4Ｍ
Claims (1)
- 【請求項１】 複数の電極パターンをそれぞれ有する多
数のマイクロ波集積回路がダイシングラインをあけてそ
れぞれ並設されたマイクロ波集積回路ウエハであって、 隣接するマイクロ波集積回路間のダイシングライン上
に、隣接するそれぞれのマイクロ波集積回路における対
をなす電極パターン同士を電気的に接続するパッドが設
けられているとともに、隣接するマイクロ波集積回路に
おける対応する電極パターンが該ダイシングラインを挟
んで対向していることを特徴とするマイクロ波集積回路
ウエハ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4177246A JPH0621174A (ja) | 1992-07-03 | 1992-07-03 | マイクロ波集積回路ウエハ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4177246A JPH0621174A (ja) | 1992-07-03 | 1992-07-03 | マイクロ波集積回路ウエハ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0621174A true JPH0621174A (ja) | 1994-01-28 |
Family
ID=16027714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4177246A Withdrawn JPH0621174A (ja) | 1992-07-03 | 1992-07-03 | マイクロ波集積回路ウエハ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0621174A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09260442A (ja) * | 1996-03-18 | 1997-10-03 | Nippon Telegr & Teleph Corp <Ntt> | 集積回路装置 |
| US5956567A (en) * | 1994-12-19 | 1999-09-21 | Matsushita Electric Industrial Co., Ltd. | Semiconductor chip and semiconductor wafer having power supply pads for probe test |
| JP2000208717A (ja) * | 1999-01-19 | 2000-07-28 | Sharp Corp | 半導体チップおよび半導体装置用パッケ―ジ、並びに、プロ―ブカ―ドおよびパッケ―ジのテスト方法 |
| US7435990B2 (en) * | 2003-01-15 | 2008-10-14 | International Business Machines Corporation | Arrangement for testing semiconductor chips while incorporated on a semiconductor wafer |
| JP2018190630A (ja) * | 2017-05-09 | 2018-11-29 | ホシデン株式会社 | コネクタ |
-
1992
- 1992-07-03 JP JP4177246A patent/JPH0621174A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5956567A (en) * | 1994-12-19 | 1999-09-21 | Matsushita Electric Industrial Co., Ltd. | Semiconductor chip and semiconductor wafer having power supply pads for probe test |
| JPH09260442A (ja) * | 1996-03-18 | 1997-10-03 | Nippon Telegr & Teleph Corp <Ntt> | 集積回路装置 |
| JP2000208717A (ja) * | 1999-01-19 | 2000-07-28 | Sharp Corp | 半導体チップおよび半導体装置用パッケ―ジ、並びに、プロ―ブカ―ドおよびパッケ―ジのテスト方法 |
| US7435990B2 (en) * | 2003-01-15 | 2008-10-14 | International Business Machines Corporation | Arrangement for testing semiconductor chips while incorporated on a semiconductor wafer |
| JP2018190630A (ja) * | 2017-05-09 | 2018-11-29 | ホシデン株式会社 | コネクタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04233480A (ja) | 電子デバイスの試験装置 | |
| US6836130B2 (en) | Method and apparatus for wafer scale testing | |
| JPH0621174A (ja) | マイクロ波集積回路ウエハ | |
| US7535239B1 (en) | Probe card configured for interchangeable heads | |
| JP3586106B2 (ja) | Ｉｃ試験装置用プローブカード | |
| EP0352805B1 (en) | Distributed constant type delay line device and a manufacturing method thereof | |
| JPH0645419A (ja) | 半導体装置 | |
| JP2967603B2 (ja) | テープオートメイテッドボンディング半導体装置 | |
| JPS6379337A (ja) | 半導体基板 | |
| JPH0689932A (ja) | パワーｍｏｓｆｅｔのバーンイン装置 | |
| JP2001291750A (ja) | プローブカード及びそれを用いたチップ領域ソート方法 | |
| JPH01318245A (ja) | プローブカード検査用治具 | |
| JPH04116947A (ja) | 半導体プロービング試験装置 | |
| JP3048842U (ja) | プロービングカード | |
| JPS61187354A (ja) | 半導体集積回路装置 | |
| JP3012242B2 (ja) | 半導体集積回路の製造方法 | |
| JPH09331225A (ja) | 弾性表面波フィルターの製造方法 | |
| JPH06104316A (ja) | フィルムキャリアテ−プ | |
| JPH08241916A (ja) | 半導体集積回路の検査方法 | |
| JPH07109842B2 (ja) | テープキャリアのテスト方法 | |
| JPH05347335A (ja) | プローブカード | |
| JPH10223705A (ja) | プローブカード | |
| JPH0737950A (ja) | 回路検査用パッドを有する半導体装置 | |
| JPH05166894A (ja) | 半導体集積回路およびその検査用プローブカード | |
| JPH0673361B2 (ja) | 半導体ウェーハ上の集積回路の試験方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |