JPH0737950A - 回路検査用パッドを有する半導体装置 - Google Patents
回路検査用パッドを有する半導体装置Info
- Publication number
- JPH0737950A JPH0737950A JP5179007A JP17900793A JPH0737950A JP H0737950 A JPH0737950 A JP H0737950A JP 5179007 A JP5179007 A JP 5179007A JP 17900793 A JP17900793 A JP 17900793A JP H0737950 A JPH0737950 A JP H0737950A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- inspection pad
- inspection
- semiconductor device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】
【目的】 ＩＣチップ上で面積を占有せず、高周波ＩＣ
に用いた場合には寄生成分が消滅される検査用パッドを
提供する。 【構成】 検査用パッド１８１をスクライブライン１９
１上に作製する。スクライブライン１９１上の検査用パ
ッド１８１の形状はひし形である。 【効果】 スクライブライン１９１に作製された検査用
パッド１８１はＩＣがスクライブされた時に消滅するた
めに、この技術を高周波ＩＣに使用した場合、検査用パ
ッドによる寄生成分を低減できる。また、検査用パッド
１８１をＩＣ上に作製しないために、さらに集積化が可
能となる。
に用いた場合には寄生成分が消滅される検査用パッドを
提供する。 【構成】 検査用パッド１８１をスクライブライン１９
１上に作製する。スクライブライン１９１上の検査用パ
ッド１８１の形状はひし形である。 【効果】 スクライブライン１９１に作製された検査用
パッド１８１はＩＣがスクライブされた時に消滅するた
めに、この技術を高周波ＩＣに使用した場合、検査用パ
ッドによる寄生成分を低減できる。また、検査用パッド
１８１をＩＣ上に作製しないために、さらに集積化が可
能となる。
Description
【０００１】
【産業上の利用分野】本発明は回路検査用パッドを有す
る半導体装置に関するものである。
る半導体装置に関するものである。
【０００２】
【従来の技術】高周波半導体装置やデジタル信号用半導
体装置の小型化および集積化は年々進んでおり、その検
査技術のさらなる発達が要求されている。以下、図面を
参照しながら従来の半導体装置の一例について述べる。
体装置の小型化および集積化は年々進んでおり、その検
査技術のさらなる発達が要求されている。以下、図面を
参照しながら従来の半導体装置の一例について述べる。
【０００３】図２は高周波回路の一例を示すものであ
る。電源端子２５１および２５２には電源電圧が与えら
れ、インダクタ２３１および２３２を介してＦＥＴ２０
１および２０２に電流を供給している。ＲＦ入力信号は
ＲＦ入力端子（以後入力端子とする）から入力され、Ｆ
ＥＴ２０１および２０２により増幅され、ＲＦ出力信号
はＲＦ出力端子（以後出力端子とする）からキャパシタ
２２２を介して取り出される。ゲートは抵抗器２１１お
よび２１２によって接地されているためゲートソース間
電圧は０Ｖに設定されており、ＦＥＴ２０１と２０２は
キャパシタによってＤＣ的に分離されている。
る。電源端子２５１および２５２には電源電圧が与えら
れ、インダクタ２３１および２３２を介してＦＥＴ２０
１および２０２に電流を供給している。ＲＦ入力信号は
ＲＦ入力端子（以後入力端子とする）から入力され、Ｆ
ＥＴ２０１および２０２により増幅され、ＲＦ出力信号
はＲＦ出力端子（以後出力端子とする）からキャパシタ
２２２を介して取り出される。ゲートは抵抗器２１１お
よび２１２によって接地されているためゲートソース間
電圧は０Ｖに設定されており、ＦＥＴ２０１と２０２は
キャパシタによってＤＣ的に分離されている。
【０００４】図３に、図２の回路を半導体基板上に形成
した例を示す。図３において、３０１は図２のＦＥＴ２
０１に、３０２はＦＥＴ２０２に、３１１は抵抗器２１
１に、３１２は抵抗器２１２、３２１はキャパシタ２２
１に、３２２はキャパシタ２２２に、３３１はインダク
タ２３１に、３３２はインダクタ２３２に、それぞれ対
応する。３４１は入力端子２４１に対応する入力パッ
ド、３４２は出力端子２４２に対応する出力パッド、３
５２は電源端子２５２に対応する電源パッド、３６１は
接地２６１に対応する接地パッドである。
した例を示す。図３において、３０１は図２のＦＥＴ２
０１に、３０２はＦＥＴ２０２に、３１１は抵抗器２１
１に、３１２は抵抗器２１２、３２１はキャパシタ２２
１に、３２２はキャパシタ２２２に、３３１はインダク
タ２３１に、３３２はインダクタ２３２に、それぞれ対
応する。３４１は入力端子２４１に対応する入力パッ
ド、３４２は出力端子２４２に対応する出力パッド、３
５２は電源端子２５２に対応する電源パッド、３６１は
接地２６１に対応する接地パッドである。
【０００５】ＦＥＴ３０１の検査例としては、電源パッ
ド３５１に電源電圧を与え、入力パッド３４１にＤＣゲ
ート電圧を与え、ドレインおよびゲートの伝導電流をモ
ニタすることにより直流特性検査を行うことができる。
ド３５１に電源電圧を与え、入力パッド３４１にＤＣゲ
ート電圧を与え、ドレインおよびゲートの伝導電流をモ
ニタすることにより直流特性検査を行うことができる。
【０００６】
【発明が解決しようとする課題】従来例で説明したよう
に、ＦＥＴ３０１の直流特性検査および回路全体の特性
の検査は行うことはできる。しかし、ＦＥＴ３０１とＦ
ＥＴ３０２の間に信号入出力口がないためにＦＥＴ３０
１の高周波特性検査、およびＦＥＴ３０２の高周波特性
検査および直流特性検査はできない。そこで、図３のＡ
点から検査用パッドを引き出し、検査を行う方法が考え
られるが、その位置にパッドを接続することはパッド自
体が持つ寄生の容量成分およびインダクタ成分が回路全
体の特性に悪影響を及ぼす。さらに、Ａ点から検査用パ
ッドを引き出し、半導体ＩＣ内に内蔵することはチップ
面積が増大するという問題点を有している。
に、ＦＥＴ３０１の直流特性検査および回路全体の特性
の検査は行うことはできる。しかし、ＦＥＴ３０１とＦ
ＥＴ３０２の間に信号入出力口がないためにＦＥＴ３０
１の高周波特性検査、およびＦＥＴ３０２の高周波特性
検査および直流特性検査はできない。そこで、図３のＡ
点から検査用パッドを引き出し、検査を行う方法が考え
られるが、その位置にパッドを接続することはパッド自
体が持つ寄生の容量成分およびインダクタ成分が回路全
体の特性に悪影響を及ぼす。さらに、Ａ点から検査用パ
ッドを引き出し、半導体ＩＣ内に内蔵することはチップ
面積が増大するという問題点を有している。
【０００７】本発明はチップ面積の増大がなく、高周波
特性への悪影響が少ない検査用パッドを有する半導体装
置を提供することを目的としている。
特性への悪影響が少ない検査用パッドを有する半導体装
置を提供することを目的としている。
【０００８】
【課題を解決するための手段】上記問題点を解決する為
の本発明は以下の構成を有している。
の本発明は以下の構成を有している。
【０００９】（１）半導体基板上に存在するスクライブ
ラインに検査用パッドを作成する。 （２）パッドの形状をひし形とする。
ラインに検査用パッドを作成する。 （２）パッドの形状をひし形とする。
【００１０】
【作用】本発明は上記した構成によって、以下の作用を
示す。
示す。
【００１１】（１）検査用パッドがスクライブされるこ
とによりほぼ消滅し、寄生の容量成分およびインダクタ
成分がほぼ消滅する。
とによりほぼ消滅し、寄生の容量成分およびインダクタ
成分がほぼ消滅する。
【００１２】（２）スクライブライン上の検査用パッド
の形状が、スクライブラインの中心線を対角線の一辺と
するひし形であるために、スクライブされたときに残留
する検査用パッドが減少し、さらに寄生成分が低減す
る。
の形状が、スクライブラインの中心線を対角線の一辺と
するひし形であるために、スクライブされたときに残留
する検査用パッドが減少し、さらに寄生成分が低減す
る。
【００１３】（３）検査用パッドを半導体ＩＣ内に作成
しないことにより面積が節約できる。
しないことにより面積が節約できる。
【００１４】
【実施例】以下本発明の実施例の回路検査用パッドを有
する半導体装置について、図面を参照しながら説明す
る。
する半導体装置について、図面を参照しながら説明す
る。
【００１５】図１はスクライブラインに本発明の請求項
１、２に対応する検査用パッドが作成されたウエハの一
部を示す図である。１７１、１７２、１７３、１７４は
各々隣接する半導体ＩＣである。各々のＩＣは従来例に
おいて説明した回路形式を有している。各々のＩＣは最
終的には分離して使用するため、各々のＩＣ間にはスク
ライブライン１９１が形成されている。スクライブライ
ン１９１には図３のＡ点に対応するＢ点から引き出され
た検査用パッド１８１が設けてある。
１、２に対応する検査用パッドが作成されたウエハの一
部を示す図である。１７１、１７２、１７３、１７４は
各々隣接する半導体ＩＣである。各々のＩＣは従来例に
おいて説明した回路形式を有している。各々のＩＣは最
終的には分離して使用するため、各々のＩＣ間にはスク
ライブライン１９１が形成されている。スクライブライ
ン１９１には図３のＡ点に対応するＢ点から引き出され
た検査用パッド１８１が設けてある。
【００１６】検査用パッド１８１を設置することによ
り、入力端子１４１から入力されＦＥＴ３０１により増
幅された高周波信号を検査用パッド１８１から観察する
ことができるようになり、ＦＥＴ１０１単体の高周波検
査を行うことができるようになるが、検査用パッド１８
１がＩＣ内ではなく最終的にほぼ消滅するスクライブラ
インに作成されているためにＩＣの面積を増大させるこ
はない。検査用パッド１８１は形状がスクライブライン
の中心線を対角線の一辺とするひし形である。
り、入力端子１４１から入力されＦＥＴ３０１により増
幅された高周波信号を検査用パッド１８１から観察する
ことができるようになり、ＦＥＴ１０１単体の高周波検
査を行うことができるようになるが、検査用パッド１８
１がＩＣ内ではなく最終的にほぼ消滅するスクライブラ
インに作成されているためにＩＣの面積を増大させるこ
はない。検査用パッド１８１は形状がスクライブライン
の中心線を対角線の一辺とするひし形である。
【００１７】図４は半導体ウエハがスクライブされた様
子である。検査用パッド１８１の形状がひし形であるた
めにスクライブされたときに残留検査用パッド面積は、
スクライブラインの中心線に対して２辺が平行である長
方形の検査用パッドのものより小さい。
子である。検査用パッド１８１の形状がひし形であるた
めにスクライブされたときに残留検査用パッド面積は、
スクライブラインの中心線に対して２辺が平行である長
方形の検査用パッドのものより小さい。
【００１８】このように本実施例によれば、実使用時に
必要としない回路検査用パッドをスクライブラインに配
置することにより、実使用時にＩＣの特性を悪化させこ
となく、しかもＩＣの面積を増大させることなく、個々
のＩＣの検査を行えるようになる。
必要としない回路検査用パッドをスクライブラインに配
置することにより、実使用時にＩＣの特性を悪化させこ
となく、しかもＩＣの面積を増大させることなく、個々
のＩＣの検査を行えるようになる。
【００１９】
【発明の効果】以上のように本発明は、上記した構成に
より以下の効果を有している。
より以下の効果を有している。
【００２０】（１）検査用パッドがスクライブされるこ
とにより消滅し、検査用パッドによる寄生成分が消滅ま
たは低減する。
とにより消滅し、検査用パッドによる寄生成分が消滅ま
たは低減する。
【００２１】（２）スクライブライン上の検査用パッド
の形状がスクライブラインの中心線を対角線の一部とす
るひし形であるために、スクライブされたときに残留す
る検査用パッド面積が減少し寄生成分がさらに低減す
る。
の形状がスクライブラインの中心線を対角線の一部とす
るひし形であるために、スクライブされたときに残留す
る検査用パッド面積が減少し寄生成分がさらに低減す
る。
【００２２】（３）検査用パッドを半導体ＩＣに内蔵し
ないことにより面積が節約できるため、さらなる集積
化、またチップ面積低減によるコストの低減が行える。
ないことにより面積が節約できるため、さらなる集積
化、またチップ面積低減によるコストの低減が行える。
【図１】本発明の検査用パッドを搭載した半導体装置の
上面図
上面図
【図２】従来の半導体装置の回路図
【図３】従来の半導体装置の上面図
【図４】本発明の検査用パッドを有する半導体装置のス
クライブ後の上面図
クライブ後の上面図
１０１ ＦＥＴ １０２ ＦＥＴ １４１ ＲＦ信号入力端子 １７１ 半導体ＩＣ １７２ 半導体ＩＣ １７３ 半導体ＩＣ １７４ 半導体ＩＣ １８１ 検査用パッド １９１ スクライブライン ２０１ ＦＥＴ ２０２ ＦＥＴ ２１１ 抵抗器 ２１２ 抵抗器 ２２１ キャパシタ ２２２ キャパシタ ２３１ インダクタ ２３２ インダクタ ２４１ ＲＦ信号入力端子 ２４２ ＲＦ信号出力端子 ２５２ 電源端子 ３０１ ＦＥＴ ３０２ ＦＥＴ ３１１ 抵抗器 ３１２ 抵抗器 ３２１ キャパシタ ３２２ キャパシタ ３３１ インダクタ ３３２ インダクタ ３４１ ＲＦ信号入力端子 ３４２ ＲＦ信号出力端子 ３５２ 電源パッド ４７１ 半導体ＩＣ ４７２ 半導体ＩＣ ４７３ 半導体ＩＣ ４７４ 半導体ＩＣ ４８１ スクライブ後に消滅する検査用パッド ４９１ スクライブライン ４９２ スクライブ後に消滅するスクライブライン部
Claims (2)
- 【請求項１】 回路検査用パッドが半導体基板上に存在
するスクライブラインに形成されたことを特徴とする回
路検査用パッドを有する半導体装置。 - 【請求項２】 パッドの形状がスクライブラインの中心
線を対角線の一辺とするひし形であることを特徴とする
請求項１に記載の回路検査用パッドを有する半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5179007A JPH0737950A (ja) | 1993-07-20 | 1993-07-20 | 回路検査用パッドを有する半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5179007A JPH0737950A (ja) | 1993-07-20 | 1993-07-20 | 回路検査用パッドを有する半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0737950A true JPH0737950A (ja) | 1995-02-07 |
Family
ID=16058487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5179007A Pending JPH0737950A (ja) | 1993-07-20 | 1993-07-20 | 回路検査用パッドを有する半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0737950A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1079430A3 (en) * | 1999-08-26 | 2002-10-16 | Fujitsu Limited | A method of manufacturing a semiconductor device |
-
1993
- 1993-07-20 JP JP5179007A patent/JPH0737950A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1079430A3 (en) * | 1999-08-26 | 2002-10-16 | Fujitsu Limited | A method of manufacturing a semiconductor device |
| EP1833086A3 (en) * | 1999-08-26 | 2008-08-13 | Fujitsu Ltd. | A method of manufacturing a semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2006011292A1 (ja) | 半導体装置 | |
| KR100394249B1 (ko) | 집적 반도체에서의 테스트 구조물 | |
| JP2002131333A (ja) | プローブカード | |
| JPH0737950A (ja) | 回路検査用パッドを有する半導体装置 | |
| US20120161851A1 (en) | High bandwidth switch design | |
| JPH01318245A (ja) | プローブカード検査用治具 | |
| JPH0798359A (ja) | 半導体装置 | |
| JPH06163700A (ja) | 集積回路装置 | |
| JP2003152084A (ja) | 半導体装置 | |
| KR20010110157A (ko) | 모니터용 저항 소자 및 저항 소자의 상대적 정밀도의 측정방법 | |
| JPH04296103A (ja) | 高周波半導体混成集積回路装置 | |
| JPS61268034A (ja) | 半導体装置 | |
| JPH0755507Y2 (ja) | モニタ回路内蔵集積回路 | |
| JPH0677327A (ja) | 集積回路 | |
| JPH06310578A (ja) | 半導体装置 | |
| JPH03145141A (ja) | 半導体装置 | |
| JPS59116063A (ja) | 半導体装置の破壊試験方法 | |
| JPH11297936A (ja) | Ｆｅｔおよびｉｃおよびそれらを用いた電子装置 | |
| JPH0613447A (ja) | 半導体集積回路 | |
| JPH05121502A (ja) | 半導体基板装置および半導体装置の検査方法 | |
| JPS6290940A (ja) | 半導体装置 | |
| JP2002110698A (ja) | マイクロ波半導体装置 | |
| JPH01165149A (ja) | 半導体装置 | |
| JP2002261430A (ja) | マッチング用配線パターン | |
| JPH04346452A (ja) | 半導体集積回路 |