JPH08241916A - 半導体集積回路の検査方法 - Google Patents
半導体集積回路の検査方法Info
- Publication number
- JPH08241916A JPH08241916A JP4677295A JP4677295A JPH08241916A JP H08241916 A JPH08241916 A JP H08241916A JP 4677295 A JP4677295 A JP 4677295A JP 4677295 A JP4677295 A JP 4677295A JP H08241916 A JPH08241916 A JP H08241916A
- Authority
- JP
- Japan
- Prior art keywords
- probe
- semiconductor wafer
- positioning
- semiconductor
- sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 プローブシートと半導体ウェハとのアライメ
ントを容易にする。 【構成】 プローブシート４に互いに直交する２つの端
面よりなる位置決め用端面を設ける。位置決め用治具５
に平面視Ｌ字状に配置された２つの凸部よりなる位置決
め用凸部５ｂを設ける。半導体ウェハ３の周縁部を、該
半導体ウェハ３のスクライブラインに平行で且つ互いに
直交する２本の線よりなり、プローブシート４のプロー
ブ電極と半導体ウェハ３のプローブ端子とが互いに対向
するときにプローブシート４の位置決め用端面と一致す
る位置の切断線において切断する。位置決め用治具５の
上に半導体ウェハ３とプローブシート４とを、位置決め
用凸部５ａに半導体ウェハ３の切断線及びプローブシー
ト４の位置決め用端面がそれぞれ接するように載置す
る。その後、プローブ端子とプローブ電極とを接触さ
せ、この状態で複数の半導体チップ２に対して同時にバ
ーンインをする。
ントを容易にする。 【構成】 プローブシート４に互いに直交する２つの端
面よりなる位置決め用端面を設ける。位置決め用治具５
に平面視Ｌ字状に配置された２つの凸部よりなる位置決
め用凸部５ｂを設ける。半導体ウェハ３の周縁部を、該
半導体ウェハ３のスクライブラインに平行で且つ互いに
直交する２本の線よりなり、プローブシート４のプロー
ブ電極と半導体ウェハ３のプローブ端子とが互いに対向
するときにプローブシート４の位置決め用端面と一致す
る位置の切断線において切断する。位置決め用治具５の
上に半導体ウェハ３とプローブシート４とを、位置決め
用凸部５ａに半導体ウェハ３の切断線及びプローブシー
ト４の位置決め用端面がそれぞれ接するように載置す
る。その後、プローブ端子とプローブ電極とを接触さ
せ、この状態で複数の半導体チップ２に対して同時にバ
ーンインをする。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路の検査方
法に関し、特に半導体チップに対してウェハ状態でバー
ンインを行なう方法に関するものである。
法に関し、特に半導体チップに対してウェハ状態でバー
ンインを行なう方法に関するものである。
【０００２】
【従来の技術】近年、半導体集積回路は、半導体集積回
路装置に対する微細加工技術、特に１μｍ以下のサブミ
クロンの線幅加工技術の進歩に伴って高集積化が進んで
いる。また、半導体集積回路装置を使用する電子機器は
軽量化及び小型化されてきている。これらに伴って、半
導体集積回路装置の実装技術は、薄型パッケージから複
数のチップを実装するＭＣＭ(Multi Chip Module) に進
展してきており、ＭＣＭにより高密度実装の実現が図ら
れている。ＭＣＭとしては、基板上に複数のメモリーチ
ップを搭載した大容量メモリーモジュールや、基板上に
マイコンチップとメモリーチップとを搭載した複合モジ
ュール等が知られている。これらのＭＣＭは、大容量化
及び高速動作化が図られた半導体集積回路装置をより安
価に市場に提供することを可能にするものである。
路装置に対する微細加工技術、特に１μｍ以下のサブミ
クロンの線幅加工技術の進歩に伴って高集積化が進んで
いる。また、半導体集積回路装置を使用する電子機器は
軽量化及び小型化されてきている。これらに伴って、半
導体集積回路装置の実装技術は、薄型パッケージから複
数のチップを実装するＭＣＭ(Multi Chip Module) に進
展してきており、ＭＣＭにより高密度実装の実現が図ら
れている。ＭＣＭとしては、基板上に複数のメモリーチ
ップを搭載した大容量メモリーモジュールや、基板上に
マイコンチップとメモリーチップとを搭載した複合モジ
ュール等が知られている。これらのＭＣＭは、大容量化
及び高速動作化が図られた半導体集積回路装置をより安
価に市場に提供することを可能にするものである。
【０００３】しかしながら、ＭＣＭに用いるメモリーチ
ップやマイコンチップは、バーンインスクリーニングを
経た高信頼性のチップＫＧＤ(Known Good Die)でない
と、半導体チップ実装後の歩留まりが悪化する。なぜな
らば、半導体チップ単体のバーンイン歩留まりが９５％
であると仮定したとき、バーンインスクリーニングを経
ていない４個の半導体チップを実装した場合、実装後の
ＭＣＭのバーンイン歩留まりは８１％になる。また、バ
ーンインスクリーニングを経ていない８個の半導体チッ
プを実装した場合、実装後のＭＣＭのバーンイン歩留ま
りは６６％まで悪化する。
ップやマイコンチップは、バーンインスクリーニングを
経た高信頼性のチップＫＧＤ(Known Good Die)でない
と、半導体チップ実装後の歩留まりが悪化する。なぜな
らば、半導体チップ単体のバーンイン歩留まりが９５％
であると仮定したとき、バーンインスクリーニングを経
ていない４個の半導体チップを実装した場合、実装後の
ＭＣＭのバーンイン歩留まりは８１％になる。また、バ
ーンインスクリーニングを経ていない８個の半導体チッ
プを実装した場合、実装後のＭＣＭのバーンイン歩留ま
りは６６％まで悪化する。
【０００４】また、メモリーチップとマイコンチップと
が実装された複合モジュールにおいては、メモリーのア
ドレス指定ができない場合、実装後のＭＣＭに対するバ
ーンインは困難であり、ＭＣＭの信頼性が悪くなるとい
う問題がある。
が実装された複合モジュールにおいては、メモリーのア
ドレス指定ができない場合、実装後のＭＣＭに対するバ
ーンインは困難であり、ＭＣＭの信頼性が悪くなるとい
う問題がある。
【０００５】そこで、半導体チップに対してベア状態で
バーンインを行なう必要性が生じる。半導体チップに対
してベア状態でバーンインを行なう方法の１つに、半導
体チップに対してウェハ状態でバーンインを行なうウェ
ハバーンインが知られている。ウェハバーンインは、半
導体ウェハに、プローブ針を有するプローブカード又は
バンプ端子を有するプローブシートを圧着して、半導体
チップの電源用電極、ＧＮＤ用電極及び信号用電極と、
プローブカードのプローブ針又はプローブシートのバン
プ端子とを電気的に接続させ、電圧源又は信号源から所
定の電圧及び信号を半導体チップの電源用電極、ＧＮＤ
用電極及び信号用電極に一定時間印加してスクリーニン
グするものである。尚、以下の説明においては、半導体
チップの電源用電極、ＧＮＤ用電極及び信号用電極のう
ちの少なくとも１つの電極をプローブ電極と称し、プロ
ーブカードのプローブ針及びプローブシートのバンプ端
子をプローブ端子と称する。
バーンインを行なう必要性が生じる。半導体チップに対
してベア状態でバーンインを行なう方法の１つに、半導
体チップに対してウェハ状態でバーンインを行なうウェ
ハバーンインが知られている。ウェハバーンインは、半
導体ウェハに、プローブ針を有するプローブカード又は
バンプ端子を有するプローブシートを圧着して、半導体
チップの電源用電極、ＧＮＤ用電極及び信号用電極と、
プローブカードのプローブ針又はプローブシートのバン
プ端子とを電気的に接続させ、電圧源又は信号源から所
定の電圧及び信号を半導体チップの電源用電極、ＧＮＤ
用電極及び信号用電極に一定時間印加してスクリーニン
グするものである。尚、以下の説明においては、半導体
チップの電源用電極、ＧＮＤ用電極及び信号用電極のう
ちの少なくとも１つの電極をプローブ電極と称し、プロ
ーブカードのプローブ針及びプローブシートのバンプ端
子をプローブ端子と称する。
【０００６】
【発明が解決しようとする課題】ところで、従来のウェ
ハバーンインにおいては、半導体ウェハ上に形成された
多数の半導体チップのプローブ電極とプローブカード又
はプローブシートのプローブ端子との電気的な接続を必
要とするので、半導体ウェハとプローブカード又はプロ
ーブシートとをアライメントする必要がある。このアラ
イメントは非常に困難であるという問題がある。
ハバーンインにおいては、半導体ウェハ上に形成された
多数の半導体チップのプローブ電極とプローブカード又
はプローブシートのプローブ端子との電気的な接続を必
要とするので、半導体ウェハとプローブカード又はプロ
ーブシートとをアライメントする必要がある。このアラ
イメントは非常に困難であるという問題がある。
【０００７】また、ウェハバーンインは、１２５℃とい
う高温下で行なわれ、半導体ウェハとプローブカード又
はプローブシートとの間の熱膨張率が大きく異なるた
め、半導体ウェハの周縁部においてコンタクトずれが生
じ、コンタクトずれが生じた半導体チップに対してはバ
ーンインができないという問題がある。このコンタクト
ずれの問題は、半導体ウェハのサイズが６インチから８
インチさらには１２インチと大径化するにつれて顕著に
現れてくる。
う高温下で行なわれ、半導体ウェハとプローブカード又
はプローブシートとの間の熱膨張率が大きく異なるた
め、半導体ウェハの周縁部においてコンタクトずれが生
じ、コンタクトずれが生じた半導体チップに対してはバ
ーンインができないという問題がある。このコンタクト
ずれの問題は、半導体ウェハのサイズが６インチから８
インチさらには１２インチと大径化するにつれて顕著に
現れてくる。
【０００８】前記に鑑み、本発明は、プローブカード又
はプローブシートと半導体ウェハとのアライメントを容
易にすると共に、半導体ウェハ上に形成されたすべての
半導体チップに対して確実にバーンインを行なえるよう
にすることを目的とする。
はプローブシートと半導体ウェハとのアライメントを容
易にすると共に、半導体ウェハ上に形成されたすべての
半導体チップに対して確実にバーンインを行なえるよう
にすることを目的とする。
【０００９】
【課題を解決するための手段】前記の目的を達成するた
め、請求項１の発明が講じた解決手段は、半導体ウェハ
上に形成され、半導体集積回路と電圧又は信号が印加さ
れるプローブ電極とを有する複数の半導体チップの各プ
ローブ電極に、プローブカード又はプローブシートの各
プローブ端子から電圧又は信号を印加してバーンインを
行なう半導体集積回路の検査方法を対象とし、互いに直
交する２つの端面よりなる位置決め用端面を有するプロ
ーブカード又はプローブシートを設けると共に、平面視
Ｌ字状に配置された２つの凸部よりなる位置決め用凸部
を有する位置決め用治具を設ける工程と、前記半導体ウ
ェハの周縁部を、該半導体ウェハのスクライブラインに
平行で且つ互いに直交する２本の線よりなり、前記プロ
ーブ電極と前記プローブ端子とが互いに対向するときに
前記位置決め用端面と一致する位置の切断線において切
断する工程と、前記位置決め用治具の上に前記プローブ
カード又はプローブシートと前記半導体ウェハとを、前
記位置決め用凸部に前記位置決め用端面及び前記切断線
がそれぞれ接するように載置する工程と、前記プローブ
端子と前記プローブ電極とが接触するように、前記プロ
ーブカード又はプローブシートと前記半導体ウェハとを
互いに圧着する工程と、前記プローブ端子から前記プロ
ーブ電極に電圧又は信号を印加して前記複数の半導体チ
ップを同時にバーンインする工程とを備えている構成と
するものである。
め、請求項１の発明が講じた解決手段は、半導体ウェハ
上に形成され、半導体集積回路と電圧又は信号が印加さ
れるプローブ電極とを有する複数の半導体チップの各プ
ローブ電極に、プローブカード又はプローブシートの各
プローブ端子から電圧又は信号を印加してバーンインを
行なう半導体集積回路の検査方法を対象とし、互いに直
交する２つの端面よりなる位置決め用端面を有するプロ
ーブカード又はプローブシートを設けると共に、平面視
Ｌ字状に配置された２つの凸部よりなる位置決め用凸部
を有する位置決め用治具を設ける工程と、前記半導体ウ
ェハの周縁部を、該半導体ウェハのスクライブラインに
平行で且つ互いに直交する２本の線よりなり、前記プロ
ーブ電極と前記プローブ端子とが互いに対向するときに
前記位置決め用端面と一致する位置の切断線において切
断する工程と、前記位置決め用治具の上に前記プローブ
カード又はプローブシートと前記半導体ウェハとを、前
記位置決め用凸部に前記位置決め用端面及び前記切断線
がそれぞれ接するように載置する工程と、前記プローブ
端子と前記プローブ電極とが接触するように、前記プロ
ーブカード又はプローブシートと前記半導体ウェハとを
互いに圧着する工程と、前記プローブ端子から前記プロ
ーブ電極に電圧又は信号を印加して前記複数の半導体チ
ップを同時にバーンインする工程とを備えている構成と
するものである。
【００１０】請求項２の発明が講じた解決手段は、半導
体ウェハ上に形成され、半導体集積回路と電圧又は信号
が印加されるプローブ電極とを有する複数の半導体チッ
プの各プローブ電極に、プローブカード又はプローブシ
ートの各プローブ端子から電圧又は信号を印加してバー
ンインを行なう半導体集積回路の検査方法を対象とし、
互いに直交する２つの端面よりなる位置決め用端面を有
するプローブカード又はプローブシートを設けると共
に、平面視Ｌ字状に配置された２つの凸部よりなる位置
決め用凸部を有する位置決め用治具を設ける工程と、前
記半導体ウェハを、該半導体ウェハの互いに直交する２
本のスクライブラインよりなり、前記プローブ電極と前
記プローブ端子とが互いに対向するときに前記位置決め
用端面と一致する位置の切断線において切断する工程
と、前記位置決め用治具の上に前記プローブカード又は
プローブシートと前記半導体ウェハとを、前記位置決め
用凸部に前記位置決め用端面及び前記切断線がそれぞれ
接するように載置する工程と、前記プローブ端子と前記
プローブ電極とが接触するように、前記プローブカード
又はプローブシートと前記半導体ウェハとを互いに圧着
する工程と、前記プローブ端子から前記プローブ電極に
電圧又は信号を印加して前記複数の半導体チップを同時
にバーンインする工程とを備えている構成とするもので
ある。
体ウェハ上に形成され、半導体集積回路と電圧又は信号
が印加されるプローブ電極とを有する複数の半導体チッ
プの各プローブ電極に、プローブカード又はプローブシ
ートの各プローブ端子から電圧又は信号を印加してバー
ンインを行なう半導体集積回路の検査方法を対象とし、
互いに直交する２つの端面よりなる位置決め用端面を有
するプローブカード又はプローブシートを設けると共
に、平面視Ｌ字状に配置された２つの凸部よりなる位置
決め用凸部を有する位置決め用治具を設ける工程と、前
記半導体ウェハを、該半導体ウェハの互いに直交する２
本のスクライブラインよりなり、前記プローブ電極と前
記プローブ端子とが互いに対向するときに前記位置決め
用端面と一致する位置の切断線において切断する工程
と、前記位置決め用治具の上に前記プローブカード又は
プローブシートと前記半導体ウェハとを、前記位置決め
用凸部に前記位置決め用端面及び前記切断線がそれぞれ
接するように載置する工程と、前記プローブ端子と前記
プローブ電極とが接触するように、前記プローブカード
又はプローブシートと前記半導体ウェハとを互いに圧着
する工程と、前記プローブ端子から前記プローブ電極に
電圧又は信号を印加して前記複数の半導体チップを同時
にバーンインする工程とを備えている構成とするもので
ある。
【００１１】請求項３の発明が講じた解決手段は、半導
体ウェハ上に形成され、半導体集積回路と電圧又は信号
が印加されるプローブ電極とを有する複数の半導体チッ
プの各プローブ電極に、プローブカード又はプローブシ
ートの各プローブ端子から電圧又は信号を印加してバー
ンインを行なう半導体集積回路の検査方法を対象とし、
互いに直交する２つの端面よりなる位置決め用端面を有
する複数のプローブカード又はプローブシートを設ける
と共に、平面視十文字状に配置された４つの凸部よりな
る位置決め用凸部を有する位置決め用治具を設ける工程
と、前記半導体ウェハを、該半導体ウェハの中央部を通
り且つ互いに直交する２本のスクライブラインよりな
り、前記プローブ電極と前記プローブ端子とが互いに対
向するときに前記位置決め用端面と一致する位置の切断
線において切断して、前記半導体ウェハを４分割する工
程と、前記位置決め用治具の上に前記複数のプローブカ
ード又はプローブシートと４分割された複数の半導体ウ
ェハとを、前記位置決め用凸部に前記位置決め用端面及
び前記切断線がそれぞれ接するように載置する工程と、
前記プローブ端子と前記プローブ電極とが接触するよう
に、前記複数のプローブカード又はプローブシートと前
記４分割された複数の半導体ウェハとを互いに圧着する
工程と、前記プローブ端子から前記プローブ電極に電圧
又は信号を印加して前記複数の半導体チップを同時にバ
ーンインする工程とを備えている構成とするものであ
る。
体ウェハ上に形成され、半導体集積回路と電圧又は信号
が印加されるプローブ電極とを有する複数の半導体チッ
プの各プローブ電極に、プローブカード又はプローブシ
ートの各プローブ端子から電圧又は信号を印加してバー
ンインを行なう半導体集積回路の検査方法を対象とし、
互いに直交する２つの端面よりなる位置決め用端面を有
する複数のプローブカード又はプローブシートを設ける
と共に、平面視十文字状に配置された４つの凸部よりな
る位置決め用凸部を有する位置決め用治具を設ける工程
と、前記半導体ウェハを、該半導体ウェハの中央部を通
り且つ互いに直交する２本のスクライブラインよりな
り、前記プローブ電極と前記プローブ端子とが互いに対
向するときに前記位置決め用端面と一致する位置の切断
線において切断して、前記半導体ウェハを４分割する工
程と、前記位置決め用治具の上に前記複数のプローブカ
ード又はプローブシートと４分割された複数の半導体ウ
ェハとを、前記位置決め用凸部に前記位置決め用端面及
び前記切断線がそれぞれ接するように載置する工程と、
前記プローブ端子と前記プローブ電極とが接触するよう
に、前記複数のプローブカード又はプローブシートと前
記４分割された複数の半導体ウェハとを互いに圧着する
工程と、前記プローブ端子から前記プローブ電極に電圧
又は信号を印加して前記複数の半導体チップを同時にバ
ーンインする工程とを備えている構成とするものであ
る。
【００１２】請求項４の発明が講じた解決手段は、半導
体ウェハ上に形成され、半導体集積回路と電圧又は信号
が印加されるプローブ電極とを有する複数の半導体チッ
プの各プローブ電極に、プローブカード又はプローブシ
ートの各プローブ端子から電圧又は信号を印加してバー
ンインを行なう半導体集積回路の検査方法を対象とし、
周縁部に少なくとも２つの切込み部を有するプローブカ
ード又はプローブシートを設けると共に、前記少なくと
も２つの切込み部と対応する部位に少なくとも２つの位
置決め用ピンを有する位置決め用治具を設ける工程と、
前記半導体ウェハの周縁部における、前記プローブ電極
と前記プローブ端子とが互いに対向するときに前記プロ
ーブカード又はプローブシートの少なくとも２つの切込
み部と一致する部位に少なくとも２つの切込み部を形成
する工程と、前記位置決め用治具の上に前記プローブカ
ード又はプローブシートと前記半導体ウェハとを、前記
少なくとも２つの位置決め用ピンが前記プローブカード
又はプローブシートの各切込み部及び前記半導体ウェハ
の各切込み部にそれぞれ挿通されるように載置する工程
と、前記プローブ端子と前記プローブ電極とが接触する
ように、前記プローブカード又はプローブシートと前記
半導体ウェハとを互いに圧着する工程と、前記プローブ
端子から前記プローブ電極に電圧又は信号を印加して前
記複数の半導体チップを同時にバーンインする工程とを
備えている構成とするものである。
体ウェハ上に形成され、半導体集積回路と電圧又は信号
が印加されるプローブ電極とを有する複数の半導体チッ
プの各プローブ電極に、プローブカード又はプローブシ
ートの各プローブ端子から電圧又は信号を印加してバー
ンインを行なう半導体集積回路の検査方法を対象とし、
周縁部に少なくとも２つの切込み部を有するプローブカ
ード又はプローブシートを設けると共に、前記少なくと
も２つの切込み部と対応する部位に少なくとも２つの位
置決め用ピンを有する位置決め用治具を設ける工程と、
前記半導体ウェハの周縁部における、前記プローブ電極
と前記プローブ端子とが互いに対向するときに前記プロ
ーブカード又はプローブシートの少なくとも２つの切込
み部と一致する部位に少なくとも２つの切込み部を形成
する工程と、前記位置決め用治具の上に前記プローブカ
ード又はプローブシートと前記半導体ウェハとを、前記
少なくとも２つの位置決め用ピンが前記プローブカード
又はプローブシートの各切込み部及び前記半導体ウェハ
の各切込み部にそれぞれ挿通されるように載置する工程
と、前記プローブ端子と前記プローブ電極とが接触する
ように、前記プローブカード又はプローブシートと前記
半導体ウェハとを互いに圧着する工程と、前記プローブ
端子から前記プローブ電極に電圧又は信号を印加して前
記複数の半導体チップを同時にバーンインする工程とを
備えている構成とするものである。
【００１３】請求項５の発明が講じた解決手段は、半導
体ウェハ上に形成され、半導体集積回路と電圧又は信号
が印加されるプローブ電極とを有する複数の半導体チッ
プの各プローブ電極に、プローブカード又はプローブシ
ートの各プローブ端子から電圧又は信号を印加してバー
ンインを行なう半導体集積回路の検査方法を対象とし、
周縁部上で且つ互いに直交する直線上に少なくとも４つ
の切込み部を有するプローブカード又はプローブシート
を設けると共に、前記少なくとも４つの切込み部と対応
する部位に少なくとも４つの位置決め用ピンを有する位
置決め用治具を設ける工程と、前記半導体ウェハの周縁
部で且つ互いに直交するスクライブライン上における、
前記プローブ電極と前記プローブ端子とが互いに対向す
るときに前記プローブカード又はプローブシートの少な
くとも４つの切込み部と一致する部位に少なくとも４つ
の切込み部を形成する工程と、前記位置決め用治具の上
に前記プローブカード又はプローブシートと前記半導体
ウェハとを、前記少なくとも４つの位置決め用ピンが前
記プローブカード又はプローブシートの各切込み部及び
前記半導体ウェハの各切込み部にそれぞれ挿通されるよ
うに載置する工程と、前記プローブ端子と前記プローブ
電極とが接触するように、前記プローブカード又はプロ
ーブシートと前記半導体ウェハとを互いに圧着する工程
と、前記プローブ端子から前記プローブ電極に電圧又は
信号を印加して前記複数の半導体チップを同時にバーン
インする工程とを備えている構成とするものである。
体ウェハ上に形成され、半導体集積回路と電圧又は信号
が印加されるプローブ電極とを有する複数の半導体チッ
プの各プローブ電極に、プローブカード又はプローブシ
ートの各プローブ端子から電圧又は信号を印加してバー
ンインを行なう半導体集積回路の検査方法を対象とし、
周縁部上で且つ互いに直交する直線上に少なくとも４つ
の切込み部を有するプローブカード又はプローブシート
を設けると共に、前記少なくとも４つの切込み部と対応
する部位に少なくとも４つの位置決め用ピンを有する位
置決め用治具を設ける工程と、前記半導体ウェハの周縁
部で且つ互いに直交するスクライブライン上における、
前記プローブ電極と前記プローブ端子とが互いに対向す
るときに前記プローブカード又はプローブシートの少な
くとも４つの切込み部と一致する部位に少なくとも４つ
の切込み部を形成する工程と、前記位置決め用治具の上
に前記プローブカード又はプローブシートと前記半導体
ウェハとを、前記少なくとも４つの位置決め用ピンが前
記プローブカード又はプローブシートの各切込み部及び
前記半導体ウェハの各切込み部にそれぞれ挿通されるよ
うに載置する工程と、前記プローブ端子と前記プローブ
電極とが接触するように、前記プローブカード又はプロ
ーブシートと前記半導体ウェハとを互いに圧着する工程
と、前記プローブ端子から前記プローブ電極に電圧又は
信号を印加して前記複数の半導体チップを同時にバーン
インする工程とを備えている構成とするものである。
【００１４】
【作用】請求項１の構成により、位置決め用治具の上に
プローブカード又はプローブシートと半導体ウェハと
を、平面視Ｌ字状に配置された２つの凸部よりなる位置
決め用凸部に、互いに直交する２つの端面よりなる位置
決め用端面及び半導体ウェハの周縁部に位置し互いに直
交する２本の線よりなる切断線がそれぞれ接するように
載置するため、プローブシート又はプローブカードと半
導体ウェハとは、プローブシート又はプローブカードの
位置決め用端面と半導体ウェハの切断線とが位置決め用
凸部によって位置が互いに一致するようにセットされる
ので、プローブカード又はプローブシートと半導体ウェ
ハとはウェハレベルで確実に位置決めされる。
プローブカード又はプローブシートと半導体ウェハと
を、平面視Ｌ字状に配置された２つの凸部よりなる位置
決め用凸部に、互いに直交する２つの端面よりなる位置
決め用端面及び半導体ウェハの周縁部に位置し互いに直
交する２本の線よりなる切断線がそれぞれ接するように
載置するため、プローブシート又はプローブカードと半
導体ウェハとは、プローブシート又はプローブカードの
位置決め用端面と半導体ウェハの切断線とが位置決め用
凸部によって位置が互いに一致するようにセットされる
ので、プローブカード又はプローブシートと半導体ウェ
ハとはウェハレベルで確実に位置決めされる。
【００１５】請求項２の構成により、位置決め用治具の
上にプローブカード又はプローブシートと半導体ウェハ
とを、平面視Ｌ字状に配置された２つの凸部よりなる位
置決め用凸部に、互いに直交する２つの端面よりなる位
置決め用端面及び半導体ウェハの互いに直交する２本の
スクライブラインよりなる切断線がそれぞれ接するよう
に載置するため、プローブシート又はプローブカードと
半導体ウェハとは、プローブシート又はプローブカード
の位置決め用端面と半導体ウェハの切断線とが位置決め
用凸部によって位置が互いに一致するようにセットされ
るので、プローブカード又はプローブシートと半導体ウ
ェハとはウェハレベルで確実に位置決めされる。また、
半導体ウェハを互いに直交する２本のスクライブライン
よりなる切断線において切断するため、半導体ウェハを
分割状態でアライメントすることができる。
上にプローブカード又はプローブシートと半導体ウェハ
とを、平面視Ｌ字状に配置された２つの凸部よりなる位
置決め用凸部に、互いに直交する２つの端面よりなる位
置決め用端面及び半導体ウェハの互いに直交する２本の
スクライブラインよりなる切断線がそれぞれ接するよう
に載置するため、プローブシート又はプローブカードと
半導体ウェハとは、プローブシート又はプローブカード
の位置決め用端面と半導体ウェハの切断線とが位置決め
用凸部によって位置が互いに一致するようにセットされ
るので、プローブカード又はプローブシートと半導体ウ
ェハとはウェハレベルで確実に位置決めされる。また、
半導体ウェハを互いに直交する２本のスクライブライン
よりなる切断線において切断するため、半導体ウェハを
分割状態でアライメントすることができる。
【００１６】請求項３の構成により、位置決め用治具の
上に複数のプローブカード又はプローブシートと複数の
半導体ウェハとを、平面視十文字状に配置された４つの
凸部よりなる位置決め用凸部に、互いに直交する２つの
端面よりなる位置決め用端面及び半導体ウェハの互いに
直交する２本のスクライブラインよりなる切断線がそれ
ぞれ接するように載置するため、プローブシート又はプ
ローブカードと半導体ウェハとは、複数のプローブシー
ト又はプローブカードの位置決め用端面と複数の半導体
ウェハの切断線とが位置決め用凸部によって位置が互い
に一致するようにそれぞれセットされるので、複数のプ
ローブカード又はプローブシートと複数の半導体ウェハ
とはウェハレベルで同時に位置決めされる。また、半導
体ウェハを互いに直交する２本のスクライブラインより
なる切断線において切断するため、半導体ウェハを分割
状態でアライメントすることができる。
上に複数のプローブカード又はプローブシートと複数の
半導体ウェハとを、平面視十文字状に配置された４つの
凸部よりなる位置決め用凸部に、互いに直交する２つの
端面よりなる位置決め用端面及び半導体ウェハの互いに
直交する２本のスクライブラインよりなる切断線がそれ
ぞれ接するように載置するため、プローブシート又はプ
ローブカードと半導体ウェハとは、複数のプローブシー
ト又はプローブカードの位置決め用端面と複数の半導体
ウェハの切断線とが位置決め用凸部によって位置が互い
に一致するようにそれぞれセットされるので、複数のプ
ローブカード又はプローブシートと複数の半導体ウェハ
とはウェハレベルで同時に位置決めされる。また、半導
体ウェハを互いに直交する２本のスクライブラインより
なる切断線において切断するため、半導体ウェハを分割
状態でアライメントすることができる。
【００１７】請求項４の構成により、位置決め用治具の
上にプローブカード又はプローブシートと半導体ウェハ
とを、周縁部に形成された少なくとも２つの位置決め用
ピンがプローブカード又はプローブシートの各切込み部
及び半導体ウェハの各切込み部にそれぞれ挿通されるよ
うに載置するため、プローブシート又はプローブカード
と半導体ウェハとは、プローブシート又はプローブカー
ドの切込み部と半導体ウェハの切込み部とが少なくとも
２つの位置決め用ピンによって位置が互いに一致するよ
うにセットされるので、プローブカード又はプローブシ
ートと半導体ウェハとはウェハレベルで確実に位置決め
される。
上にプローブカード又はプローブシートと半導体ウェハ
とを、周縁部に形成された少なくとも２つの位置決め用
ピンがプローブカード又はプローブシートの各切込み部
及び半導体ウェハの各切込み部にそれぞれ挿通されるよ
うに載置するため、プローブシート又はプローブカード
と半導体ウェハとは、プローブシート又はプローブカー
ドの切込み部と半導体ウェハの切込み部とが少なくとも
２つの位置決め用ピンによって位置が互いに一致するよ
うにセットされるので、プローブカード又はプローブシ
ートと半導体ウェハとはウェハレベルで確実に位置決め
される。
【００１８】請求項５の構成により、位置決め用治具の
上にプローブカード又はプローブシートと半導体ウェハ
とを、周縁部上で且つ互いに直交する直線上に形成され
た少なくとも４つの位置決め用ピンがプローブカード又
はプローブシートの各切込み部及び半導体ウェハの各切
込み部にそれぞれ挿通されるように載置するため、プロ
ーブシート又はプローブカードと半導体ウェハとは、プ
ローブシート又はプローブカードの切込み部と半導体ウ
ェハの切込み部とが周縁部上で且つ互いに直交する直線
上に形成された少なくとも４つの位置決め用ピンによっ
て位置が互いに一致するようにセットされるので、プロ
ーブカード又はプローブシートと半導体ウェハとはウェ
ハレベルで精度良く位置決めされる。
上にプローブカード又はプローブシートと半導体ウェハ
とを、周縁部上で且つ互いに直交する直線上に形成され
た少なくとも４つの位置決め用ピンがプローブカード又
はプローブシートの各切込み部及び半導体ウェハの各切
込み部にそれぞれ挿通されるように載置するため、プロ
ーブシート又はプローブカードと半導体ウェハとは、プ
ローブシート又はプローブカードの切込み部と半導体ウ
ェハの切込み部とが周縁部上で且つ互いに直交する直線
上に形成された少なくとも４つの位置決め用ピンによっ
て位置が互いに一致するようにセットされるので、プロ
ーブカード又はプローブシートと半導体ウェハとはウェ
ハレベルで精度良く位置決めされる。
【００１９】
【実施例】以下、本発明に係る半導体集積回路の検査方
法を図面に基づいて説明する。
法を図面に基づいて説明する。
【００２０】図１及び図２（ａ），（ｂ）は本発明の第
１実施例に係る半導体集積回路の検査方法を示してお
り、図１に示すように、半導体ウェハ１の上には多数の
矩形状の半導体チップ２が形成されている。
１実施例に係る半導体集積回路の検査方法を示してお
り、図１に示すように、半導体ウェハ１の上には多数の
矩形状の半導体チップ２が形成されている。
【００２１】まず、図１に示すように、半導体チップ２
の長辺方向に平行なラインＡ及び短辺方向に平行なライ
ンＢよりなる切断線に沿って半導体ウェハ１をダイシン
グソウ（図示せず）により切断する。
の長辺方向に平行なラインＡ及び短辺方向に平行なライ
ンＢよりなる切断線に沿って半導体ウェハ１をダイシン
グソウ（図示せず）により切断する。
【００２２】図２（ａ），（ｂ）は、切断ラインＡ及び
Ｂにおいて切断された半導体ウェハ３と、該半導体ウェ
ハ３に対して電気的なコンタクトがとれるプローブシー
ト４とのアライメント方法を説明する図であり、（ａ）
は平面図であって、（ｂ）は（ａ）におけるII−II線の
断面図である。尚、プローブシート４は、該プローブシ
ート４のプローブ端子と半導体チップ２のプローブ用電
極とが対向する状態で、半導体ウェハ１の切断ラインＡ
及びＢとそれぞれ一致するように形成された２つの位置
決め用端面を有している。
Ｂにおいて切断された半導体ウェハ３と、該半導体ウェ
ハ３に対して電気的なコンタクトがとれるプローブシー
ト４とのアライメント方法を説明する図であり、（ａ）
は平面図であって、（ｂ）は（ａ）におけるII−II線の
断面図である。尚、プローブシート４は、該プローブシ
ート４のプローブ端子と半導体チップ２のプローブ用電
極とが対向する状態で、半導体ウェハ１の切断ラインＡ
及びＢとそれぞれ一致するように形成された２つの位置
決め用端面を有している。
【００２３】図２（ａ），（ｂ）において、５は位置決
め用治具であって、該位置決め用治具５は、ほぼ正方形
状の載置部５ａと該載置部５ａの周縁部に形成された平
面視Ｌ字状の位置決め用凸部５ｂとを有している。尚、
図２（ａ）においては、載置部５ａは省略している。図
２（ａ），（ｂ）に示すように、位置決め用治具５の載
置部５ａの上に切断された半導体ウェハ３及びプローブ
シート４を、半導体ウェハ３の切断ラインＡ及びＢとプ
ローブシート４の位置決め用端面とを位置決め用治具５
の位置決め用凸部５ｂに接触させた状態で載置する。こ
のようにすると、半導体ウェハ３の切断ラインＡ及びＢ
とプローブシート４の位置決め用端面との位置が一致す
るので、半導体チップ２のプローブ電極とプローブシー
ト４のプローブ端子とが対向する。その後、半導体ウェ
ハ３とプローブシート４とを互いに接近するように圧着
すると、半導体チップ２のプローブ電極とプローブシー
ト４のプローブ端子とが接触するので、この状態でバー
ンインを行なうことができる。
め用治具であって、該位置決め用治具５は、ほぼ正方形
状の載置部５ａと該載置部５ａの周縁部に形成された平
面視Ｌ字状の位置決め用凸部５ｂとを有している。尚、
図２（ａ）においては、載置部５ａは省略している。図
２（ａ），（ｂ）に示すように、位置決め用治具５の載
置部５ａの上に切断された半導体ウェハ３及びプローブ
シート４を、半導体ウェハ３の切断ラインＡ及びＢとプ
ローブシート４の位置決め用端面とを位置決め用治具５
の位置決め用凸部５ｂに接触させた状態で載置する。こ
のようにすると、半導体ウェハ３の切断ラインＡ及びＢ
とプローブシート４の位置決め用端面との位置が一致す
るので、半導体チップ２のプローブ電極とプローブシー
ト４のプローブ端子とが対向する。その後、半導体ウェ
ハ３とプローブシート４とを互いに接近するように圧着
すると、半導体チップ２のプローブ電極とプローブシー
ト４のプローブ端子とが接触するので、この状態でバー
ンインを行なうことができる。
【００２４】尚、第１実施例においては、切断ラインＡ
及びＢを半導体ウェハ３のスクライブラインから離れた
部位に形成したが、これに代えて、半導体ウェハ１の周
縁部のスクライブラインと一致する部位に形成してもよ
い。
及びＢを半導体ウェハ３のスクライブラインから離れた
部位に形成したが、これに代えて、半導体ウェハ１の周
縁部のスクライブラインと一致する部位に形成してもよ
い。
【００２５】図３及び図４は、本発明の第２実施例に係
る半導体集積回路の検査方法を示しており、第２実施例
においては、図３に示すように、半導体ウェハ１の中央
部を通り互いに対向する２本のスクライブラインＣ及び
Ｄよりなる切断線において半導体ウェハ１をダイシング
ソウ（図示せず）により切断して、４分割された半導体
ウェハ４を得る。
る半導体集積回路の検査方法を示しており、第２実施例
においては、図３に示すように、半導体ウェハ１の中央
部を通り互いに対向する２本のスクライブラインＣ及び
Ｄよりなる切断線において半導体ウェハ１をダイシング
ソウ（図示せず）により切断して、４分割された半導体
ウェハ４を得る。
【００２６】図４（ａ），（ｂ）は、切断ラインＣ及び
Ｄにおいて切断された半導体ウェハ６と、該半導体ウェ
ハ６に対して電気的なコンタクトがとれるプローブシー
ト７とのアライメント方法を説明する図であり、（ａ）
は平面図であって、（ｂ）は（ａ）におけるIV−IV線の
断面図である。尚、プローブシート７は、該プローブシ
ート７のプローブ端子と半導体チップ２のプローブ用電
極とが対向する状態で、半導体ウェハ１の切断ラインＣ
及びＤとそれぞれ一致するように形成された２つの位置
決め用端面を有している。
Ｄにおいて切断された半導体ウェハ６と、該半導体ウェ
ハ６に対して電気的なコンタクトがとれるプローブシー
ト７とのアライメント方法を説明する図であり、（ａ）
は平面図であって、（ｂ）は（ａ）におけるIV−IV線の
断面図である。尚、プローブシート７は、該プローブシ
ート７のプローブ端子と半導体チップ２のプローブ用電
極とが対向する状態で、半導体ウェハ１の切断ラインＣ
及びＤとそれぞれ一致するように形成された２つの位置
決め用端面を有している。
【００２７】図４（ａ），（ｂ）において、８は位置決
め用治具であって、該位置決め用治具８は、ほぼ正方形
状の載置部８ａと該載置部８ａの直交する周縁部に形成
された平面視Ｌ字状の位置決め用凸部８ｂとを有してい
る。尚、図４（ａ）においては、載置部８ａは省略して
いる。図４（ａ），（ｂ）に示すように、位置決め用治
具８の載置部８ａの上に４分割された半導体ウェハ６及
びプローブシート７を、半導体ウェハ６の切断ラインＣ
及びＤとプローブシート７の位置決め用端面とを位置決
め用治具８の位置決め用凸部８ｂに接触させた状態で載
置する。このようにすると、半導体ウェハ６の切断ライ
ンＣ及びＤとプローブシート７の位置決め用端面との位
置が一致するので、半導体チップ２のプローブ電極とプ
ローブシート７のプローブ端子とが対向する。その後、
半導体ウェハ６とプローブシート７とを互いに接近する
ように圧着すると、半導体チップ２のプローブ電極とプ
ローブシート７のプローブ端子とが接触するので、この
状態でバーンインを行なうことができる。
め用治具であって、該位置決め用治具８は、ほぼ正方形
状の載置部８ａと該載置部８ａの直交する周縁部に形成
された平面視Ｌ字状の位置決め用凸部８ｂとを有してい
る。尚、図４（ａ）においては、載置部８ａは省略して
いる。図４（ａ），（ｂ）に示すように、位置決め用治
具８の載置部８ａの上に４分割された半導体ウェハ６及
びプローブシート７を、半導体ウェハ６の切断ラインＣ
及びＤとプローブシート７の位置決め用端面とを位置決
め用治具８の位置決め用凸部８ｂに接触させた状態で載
置する。このようにすると、半導体ウェハ６の切断ライ
ンＣ及びＤとプローブシート７の位置決め用端面との位
置が一致するので、半導体チップ２のプローブ電極とプ
ローブシート７のプローブ端子とが対向する。その後、
半導体ウェハ６とプローブシート７とを互いに接近する
ように圧着すると、半導体チップ２のプローブ電極とプ
ローブシート７のプローブ端子とが接触するので、この
状態でバーンインを行なうことができる。
【００２８】図５（ａ），（ｂ）は、本発明の第３実施
例に係る半導体集積回路の検査方法を示しており、
（ｂ）は（ａ）におけるＶ−Ｖ線の断面図である。
例に係る半導体集積回路の検査方法を示しており、
（ｂ）は（ａ）におけるＶ−Ｖ線の断面図である。
【００２９】第３実施例においては、位置決め用治具９
は、ほぼ正方形状の載置部９ａと該載置部９ａの中央部
を通る十文字状の位置決め用凸部９ｂとを有している。
尚、図５（ａ）においては、載置部９ａは省略してい
る。第３実施例においては、４等分された半導体ウェハ
６Ａ，６Ｂ，６Ｃ，６Ｄの各形状及び４つのプローブシ
ート７Ａ，７Ｂ，７Ｃ，７Ｄの各形状については第２実
施例と同様である。
は、ほぼ正方形状の載置部９ａと該載置部９ａの中央部
を通る十文字状の位置決め用凸部９ｂとを有している。
尚、図５（ａ）においては、載置部９ａは省略してい
る。第３実施例においては、４等分された半導体ウェハ
６Ａ，６Ｂ，６Ｃ，６Ｄの各形状及び４つのプローブシ
ート７Ａ，７Ｂ，７Ｃ，７Ｄの各形状については第２実
施例と同様である。
【００３０】図５（ａ），（ｂ）に示すように、位置決
め用治具９の載置部９ａの上に４分割された４つの半導
体ウェハ６Ａ〜６Ｄ及び４つのプローブシート７Ａ〜７
Ｄを、半導体ウェハ６Ａ〜６Ｄの切断ラインＣ及びＤと
プローブシート７Ａ〜７Ｄの位置決め用端面とを位置決
め用治具９の位置決め用凸部９ｂに接触させた状態で載
置する。このようにすると、各半導体ウェハ６Ａ〜６Ｄ
の切断ラインＣ及びＤと各プローブシート７Ａ〜７Ｄの
位置決め用端面との位置が一致するので、半導体チップ
２のプローブ電極とプローブシート９のプローブ端子と
が対向する。その後、半導体ウェハ６Ａ〜６Ｄとプロー
ブシート７Ａ〜７Ｄとを互いに接近するように圧着する
と、半導体チップ２のプローブ電極とプローブシート７
Ａ〜７Ｄのプローブ端子とが接触するので、この状態で
バーンインを行なうことができる。
め用治具９の載置部９ａの上に４分割された４つの半導
体ウェハ６Ａ〜６Ｄ及び４つのプローブシート７Ａ〜７
Ｄを、半導体ウェハ６Ａ〜６Ｄの切断ラインＣ及びＤと
プローブシート７Ａ〜７Ｄの位置決め用端面とを位置決
め用治具９の位置決め用凸部９ｂに接触させた状態で載
置する。このようにすると、各半導体ウェハ６Ａ〜６Ｄ
の切断ラインＣ及びＤと各プローブシート７Ａ〜７Ｄの
位置決め用端面との位置が一致するので、半導体チップ
２のプローブ電極とプローブシート９のプローブ端子と
が対向する。その後、半導体ウェハ６Ａ〜６Ｄとプロー
ブシート７Ａ〜７Ｄとを互いに接近するように圧着する
と、半導体チップ２のプローブ電極とプローブシート７
Ａ〜７Ｄのプローブ端子とが接触するので、この状態で
バーンインを行なうことができる。
【００３１】尚、第２実施例及び第３実施例において
は、半導体ウェハを４分割する方法を示したが、これに
代えて、互いに直交する少なくとも２つ以上のスクラブ
ラインにおいて切断し、半導体ウェハを４以上に分割し
てもよい。
は、半導体ウェハを４分割する方法を示したが、これに
代えて、互いに直交する少なくとも２つ以上のスクラブ
ラインにおいて切断し、半導体ウェハを４以上に分割し
てもよい。
【００３２】図６〜図８は、本発明の第４実施例に係る
半導体集積回路の検査方法を示している。図６は半導体
ウェハ１０の平面図、図７はプローブシート１２の平面
図であり、図８（ａ），（ｂ）は半導体ウェハ１０とプ
ローブシート１２とのアライメント方法を示し、（ｂ）
は（ａ）におけるVIII−VIII線の断面図である。
半導体集積回路の検査方法を示している。図６は半導体
ウェハ１０の平面図、図７はプローブシート１２の平面
図であり、図８（ａ），（ｂ）は半導体ウェハ１０とプ
ローブシート１２とのアライメント方法を示し、（ｂ）
は（ａ）におけるVIII−VIII線の断面図である。
【００３３】第４実施例においては、図６に示すよう
に、半導体ウェハ１０の周縁部における中心を通る直線
上に２つの切込み部１１を形成する。また、図７に示す
ように、プローブシート１２には、該プローブシート１
２のプローブ端子と半導体チップ２のプローブ用電極と
が対向する状態で、半導体ウェハ１０の切込み部１１と
一致する位置に２つの切込み部１３を形成しておく。一
方、位置決め用治具１５には、半導体ウェハ１０の切込
み部１１及びプローブシート１２の切込み部１３と対応
する部位にそれぞれ位置決め用ピン１４を設けておく。
尚、第４実施例においては、半導体ウェハ１０は第１〜
第３実施例と異なり切断されていない。
に、半導体ウェハ１０の周縁部における中心を通る直線
上に２つの切込み部１１を形成する。また、図７に示す
ように、プローブシート１２には、該プローブシート１
２のプローブ端子と半導体チップ２のプローブ用電極と
が対向する状態で、半導体ウェハ１０の切込み部１１と
一致する位置に２つの切込み部１３を形成しておく。一
方、位置決め用治具１５には、半導体ウェハ１０の切込
み部１１及びプローブシート１２の切込み部１３と対応
する部位にそれぞれ位置決め用ピン１４を設けておく。
尚、第４実施例においては、半導体ウェハ１０は第１〜
第３実施例と異なり切断されていない。
【００３４】図８（ａ），（ｂ）に示すように、位置決
め用治具１５の上にプローブシート１２及び半導体ウェ
ハ１０を、プローブシート１２の切込み部１３及び半導
体ウェハ１０の切込み部１１に位置決め用ピン１４が挿
通された状態で載置する。このようにすると、プローブ
シート１２の切込み部１３と半導体ウェハ１０の切込み
部１１との位置が一致するので、プローブシート１２の
プローブ端子と半導体チップ２のプローブ電極とが対向
する。その後、半導体ウェハ１０とプローブシート１２
とを互いに接近するように圧着すると、プローブシート
１２のプローブ端子と半導体チップ２のプローブ電極と
が接触するので、この状態でバーンインを行なうことが
できる。
め用治具１５の上にプローブシート１２及び半導体ウェ
ハ１０を、プローブシート１２の切込み部１３及び半導
体ウェハ１０の切込み部１１に位置決め用ピン１４が挿
通された状態で載置する。このようにすると、プローブ
シート１２の切込み部１３と半導体ウェハ１０の切込み
部１１との位置が一致するので、プローブシート１２の
プローブ端子と半導体チップ２のプローブ電極とが対向
する。その後、半導体ウェハ１０とプローブシート１２
とを互いに接近するように圧着すると、プローブシート
１２のプローブ端子と半導体チップ２のプローブ電極と
が接触するので、この状態でバーンインを行なうことが
できる。
【００３５】尚、第４実施例においては、プローブシー
ト１２の切込み部１３、半導体ウェハ１０の切込み部１
１及び位置決め用治具１５の位置決め用ピン１４は、各
周縁部における直線上の対向する２点にそれぞれ設けら
れていたが、これに代えて、各周縁部における互いに直
交する２つの直線上の４点にそれぞれ設けておいてもよ
い。このようにすると、半導体チップ２の長辺方向及び
短辺方向の位置ぎめ精度がより向上する。
ト１２の切込み部１３、半導体ウェハ１０の切込み部１
１及び位置決め用治具１５の位置決め用ピン１４は、各
周縁部における直線上の対向する２点にそれぞれ設けら
れていたが、これに代えて、各周縁部における互いに直
交する２つの直線上の４点にそれぞれ設けておいてもよ
い。このようにすると、半導体チップ２の長辺方向及び
短辺方向の位置ぎめ精度がより向上する。
【００３６】また、第１〜第４実施例においては、プロ
ーブシートの場合について説明したが、本発明はプロー
ブ針を有するプローブカードについても適用できること
は言うまでもない。
ーブシートの場合について説明したが、本発明はプロー
ブ針を有するプローブカードについても適用できること
は言うまでもない。
【００３７】また、プローブ電極とプローブ端子とが対
向するようにしてあれば、半導体ウェハとプローブシー
トの上下関係は逆であってもよいことは言うまでもな
い。
向するようにしてあれば、半導体ウェハとプローブシー
トの上下関係は逆であってもよいことは言うまでもな
い。
【００３８】
【発明の効果】請求項１の発明に係る半導体集積回路の
検査方法によると、半導体ウェハとプローブシート又は
プローブカードとは、半導体ウェハの切断線とプローブ
シート又はプローブカードの位置決め用端面とが位置決
め用凸部によって位置が互いに一致するようにセットさ
れるため、半導体ウェハとプローブカード又はプローブ
シートとはウェハレベルで正確に位置決めされるので、
半導体ウェハとプローブカード又はプローブシートとの
アライメントを容易且つ確実に行なうことができる。
検査方法によると、半導体ウェハとプローブシート又は
プローブカードとは、半導体ウェハの切断線とプローブ
シート又はプローブカードの位置決め用端面とが位置決
め用凸部によって位置が互いに一致するようにセットさ
れるため、半導体ウェハとプローブカード又はプローブ
シートとはウェハレベルで正確に位置決めされるので、
半導体ウェハとプローブカード又はプローブシートとの
アライメントを容易且つ確実に行なうことができる。
【００３９】請求項２の発明に係る半導体集積回路の検
査方法によると、半導体ウェハとプローブシート又はプ
ローブカードとは、半導体ウェハの切断線とプローブシ
ート又はプローブカードの位置決め用端面とが位置決め
用凸部によって位置が互いに一致するようにセットされ
るため、半導体ウェハとプローブカード又はプローブシ
ートとはウェハレベルで正確に位置決めされるので、ま
た、半導体ウェハを分割状態でアライメントできるた
め、半導体ウェハとプローブカード又はプローブシート
との熱膨張率が異なっても両者間の熱膨張の差が小さく
なるので、半導体ウェハとプローブカード又はプローブ
シートとのアライメントを容易且つ確実に行なうことが
できると共に、半導体ウェハの周縁部における位置ずれ
を防止することができる。
査方法によると、半導体ウェハとプローブシート又はプ
ローブカードとは、半導体ウェハの切断線とプローブシ
ート又はプローブカードの位置決め用端面とが位置決め
用凸部によって位置が互いに一致するようにセットされ
るため、半導体ウェハとプローブカード又はプローブシ
ートとはウェハレベルで正確に位置決めされるので、ま
た、半導体ウェハを分割状態でアライメントできるた
め、半導体ウェハとプローブカード又はプローブシート
との熱膨張率が異なっても両者間の熱膨張の差が小さく
なるので、半導体ウェハとプローブカード又はプローブ
シートとのアライメントを容易且つ確実に行なうことが
できると共に、半導体ウェハの周縁部における位置ずれ
を防止することができる。
【００４０】請求項３の発明に係る半導体集積回路の検
査方法によると、半導体ウェハとプローブシート又はプ
ローブカードとは、複数の半導体ウェハの切断線と複数
のプローブシート又はプローブカードの位置決め用端面
とが位置決め用凸部によって位置が互いに一致するよう
にそれぞれセットされるため、複数の半導体ウェハと複
数のプローブカード又はプローブシートとはウェハレベ
ルで同時に位置決めされるので、また、半導体ウェハを
分割状態でアライメントできるため、半導体ウェハとプ
ローブカード又はプローブシートとの熱膨張率が異なっ
ても両者間の熱膨張の差が小さくなるので、複数の半導
体ウェハと複数のプローブカード又はプローブシートと
のアライメントを容易且つ同時に行なうことができると
共に、半導体ウェハの周縁部における位置ずれを防止す
ることができる。
査方法によると、半導体ウェハとプローブシート又はプ
ローブカードとは、複数の半導体ウェハの切断線と複数
のプローブシート又はプローブカードの位置決め用端面
とが位置決め用凸部によって位置が互いに一致するよう
にそれぞれセットされるため、複数の半導体ウェハと複
数のプローブカード又はプローブシートとはウェハレベ
ルで同時に位置決めされるので、また、半導体ウェハを
分割状態でアライメントできるため、半導体ウェハとプ
ローブカード又はプローブシートとの熱膨張率が異なっ
ても両者間の熱膨張の差が小さくなるので、複数の半導
体ウェハと複数のプローブカード又はプローブシートと
のアライメントを容易且つ同時に行なうことができると
共に、半導体ウェハの周縁部における位置ずれを防止す
ることができる。
【００４１】請求項４の発明に係る半導体集積回路の検
査方法によると、プローブシート又はプローブカードと
半導体ウェハとは、プローブシート又はプローブカード
の切込み部と半導体ウェハの切込み部とが少なくとも２
つの位置決め用ピンによって位置が互いに一致するよう
にセットされるため、プローブカード又はプローブシー
トと半導体ウェハとはウェハレベルで位置決めされるの
で、プローブカード又はプローブシートと半導体ウェハ
とのアライメントを容易且つ確実に行なうことができ
る。
査方法によると、プローブシート又はプローブカードと
半導体ウェハとは、プローブシート又はプローブカード
の切込み部と半導体ウェハの切込み部とが少なくとも２
つの位置決め用ピンによって位置が互いに一致するよう
にセットされるため、プローブカード又はプローブシー
トと半導体ウェハとはウェハレベルで位置決めされるの
で、プローブカード又はプローブシートと半導体ウェハ
とのアライメントを容易且つ確実に行なうことができ
る。
【００４２】請求項５の発明に係る半導体集積回路の検
査方法によると、プローブシート又はプローブカードと
半導体ウェハとは、プローブシート又はプローブカード
の切込み部と半導体ウェハの切込み部とが少なくとも４
つの位置決め用ピンによって位置が互いに一致するよう
にセットされるため、プローブカード又はプローブシー
トと半導体ウェハとはウェハレベルで精度良く位置決め
されるので、プローブカード又はプローブシートと半導
体ウェハとのアライメントを容易且つ半導体チップの長
辺方向及び短辺方向の位置決めをより精度良く行なうこ
とができる。
査方法によると、プローブシート又はプローブカードと
半導体ウェハとは、プローブシート又はプローブカード
の切込み部と半導体ウェハの切込み部とが少なくとも４
つの位置決め用ピンによって位置が互いに一致するよう
にセットされるため、プローブカード又はプローブシー
トと半導体ウェハとはウェハレベルで精度良く位置決め
されるので、プローブカード又はプローブシートと半導
体ウェハとのアライメントを容易且つ半導体チップの長
辺方向及び短辺方向の位置決めをより精度良く行なうこ
とができる。
【図１】本発明の第１実施例に係る半導体集積回路の検
査方法を示す半導体ウェハの平面図である。
査方法を示す半導体ウェハの平面図である。
【図２】前記第１実施例に係る半導体集積回路の検査方
法におけるプローブシートと半導体ウェハとのアライメ
ント工程を示す図であって、（ａ）は平面図であり、
（ｂ）は（ａ）におけるII−II線の断面図である。
法におけるプローブシートと半導体ウェハとのアライメ
ント工程を示す図であって、（ａ）は平面図であり、
（ｂ）は（ａ）におけるII−II線の断面図である。
【図３】本発明の第２実施例に係る半導体集積回路の検
査方法を示す半導体ウェハの平面図である。
査方法を示す半導体ウェハの平面図である。
【図４】前記第２実施例に係る半導体集積回路の検査方
法におけるプローブシートと半導体ウェハとのアライメ
ント工程を示す図であって、（ａ）は平面図であり、
（ｂ）は（ａ）におけるIV−IV線の断面図である。
法におけるプローブシートと半導体ウェハとのアライメ
ント工程を示す図であって、（ａ）は平面図であり、
（ｂ）は（ａ）におけるIV−IV線の断面図である。
【図５】本発明の第３実施例に係る半導体集積回路の検
査方法におけるプローブシートと半導体ウェハとのアラ
イメント工程を示す図であって、（ａ）は平面図であ
り、（ｂ）は（ａ）におけるＶ−Ｖ線の断面図である。
査方法におけるプローブシートと半導体ウェハとのアラ
イメント工程を示す図であって、（ａ）は平面図であ
り、（ｂ）は（ａ）におけるＶ−Ｖ線の断面図である。
【図６】本発明の第４実施例に係る半導体集積回路の検
査方法を示す半導体ウェハの平面図である。
査方法を示す半導体ウェハの平面図である。
【図７】前記第４実施例に係る半導体集積回路の検査方
法を示すプローブシートの平面図である。
法を示すプローブシートの平面図である。
【図８】前記第４実施例に係る半導体集積回路の検査方
法におけるプローブシートと半導体ウェハとのアライメ
ント工程を示す図であって、（ａ）は平面図であり、
（ｂ）は（ａ）におけるVIII−VIII線の断面図である。
法におけるプローブシートと半導体ウェハとのアライメ
ント工程を示す図であって、（ａ）は平面図であり、
（ｂ）は（ａ）におけるVIII−VIII線の断面図である。
１ 半導体ウェハ ２ 半導体チップ ３ 切断された半導体ウェハ ４ プローブシート ５ 位置決め用治具 ５ａ 載置部 ５ｂ 位置決め用凸部 ６，６Ａ，６Ｂ，６Ｃ，６Ｄ 分割された半導体ウェハ ７，７Ａ，７Ｂ，７Ｃ，７Ｄ プローブシート ８ 位置決め用治具 ８ａ 載置部 ８ｂ 位置決め用凸部 ９ 位置決め用治具 ９ａ 載置部 ９ｂ 位置決め用凸部 １０ 半導体ウェハ １１ 切込み部 １２ プローブシート １３ 切込み部 １４ 位置決め用ピン １５ 位置決め用治具
Claims (5)
- 【請求項１】 半導体ウェハ上に形成され、半導体集積
回路と電圧又は信号が印加されるプローブ電極とを有す
る複数の半導体チップの各プローブ電極に、プローブカ
ード又はプローブシートの各プローブ端子から電圧又は
信号を印加してバーンインを行なう半導体集積回路の検
査方法であって、 互いに直交する２つの端面よりなる位置決め用端面を有
するプローブカード又はプローブシートを設けると共
に、平面視Ｌ字状に配置された２つの凸部よりなる位置
決め用凸部を有する位置決め用治具を設ける工程と、 前記半導体ウェハの周縁部を、該半導体ウェハのスクラ
イブラインに平行で且つ互いに直交する２本の線よりな
り、前記プローブ電極と前記プローブ端子とが互いに対
向するときに前記位置決め用端面と一致する位置の切断
線において切断する工程と、 前記位置決め用治具の上に前記プローブカード又はプロ
ーブシートと前記半導体ウェハとを、前記位置決め用凸
部に前記位置決め用端面及び前記切断線がそれぞれ接す
るように載置する工程と、 前記プローブ端子と前記プローブ電極とが接触するよう
に、前記プローブカード又はプローブシートと前記半導
体ウェハとを互いに圧着する工程と、 前記プローブ端子から前記プローブ電極に電圧又は信号
を印加して前記複数の半導体チップを同時にバーンイン
する工程とを備えていることを特徴とする半導体集積回
路の検査方法。 - 【請求項２】 半導体ウェハ上に形成され、半導体集積
回路と電圧又は信号が印加されるプローブ電極とを有す
る複数の半導体チップの各プローブ電極に、プローブカ
ード又はプローブシートの各プローブ端子から電圧又は
信号を印加してバーンインを行なう半導体集積回路の検
査方法であって、 互いに直交する２つの端面よりなる位置決め用端面を有
するプローブカード又はプローブシートを設けると共
に、平面視Ｌ字状に配置された２つの凸部よりなる位置
決め用凸部を有する位置決め用治具を設ける工程と、 前記半導体ウェハを、該半導体ウェハの互いに直交する
２本のスクライブラインよりなり、前記プローブ電極と
前記プローブ端子とが互いに対向するときに前記位置決
め用端面と一致する位置の切断線において切断する工程
と、 前記位置決め用治具の上に前記プローブカード又はプロ
ーブシートと前記半導体ウェハとを、前記位置決め用凸
部に前記位置決め用端面及び前記切断線がそれぞれ接す
るように載置する工程と、 前記プローブ端子と前記プローブ電極とが接触するよう
に、前記プローブカード又はプローブシートと前記半導
体ウェハとを互いに圧着する工程と、 前記プローブ端子から前記プローブ電極に電圧又は信号
を印加して前記複数の半導体チップを同時にバーンイン
する工程とを備えていることを特徴とする半導体集積回
路の検査方法。 - 【請求項３】 半導体ウェハ上に形成され、半導体集積
回路と電圧又は信号が印加されるプローブ電極とを有す
る複数の半導体チップの各プローブ電極に、プローブカ
ード又はプローブシートの各プローブ端子から電圧又は
信号を印加してバーンインを行なう半導体集積回路の検
査方法であって、 互いに直交する２つの端面よりなる位置決め用端面を有
する複数のプローブカード又はプローブシートを設ける
と共に、平面視十文字状に配置された４つの凸部よりな
る位置決め用凸部を有する位置決め用治具を設ける工程
と、 前記半導体ウェハを、該半導体ウェハの中央部を通り且
つ互いに直交する２本のスクライブラインよりなり、前
記プローブ電極と前記プローブ端子とが互いに対向する
ときに前記位置決め用端面と一致する位置の切断線にお
いて切断して、前記半導体ウェハを４分割する工程と、 前記位置決め用治具の上に前記複数のプローブカード又
はプローブシートと４分割された複数の半導体ウェハと
を、前記位置決め用凸部に前記位置決め用端面及び前記
切断線がそれぞれ接するように載置する工程と、 前記プローブ端子と前記プローブ電極とが接触するよう
に、前記複数のプローブカード又はプローブシートと前
記４分割された複数の半導体ウェハとを互いに圧着する
工程と、 前記プローブ端子から前記プローブ電極に電圧又は信号
を印加して前記複数の半導体チップを同時にバーンイン
する工程とを備えていることを特徴とする半導体集積回
路の検査方法。 - 【請求項４】 半導体ウェハ上に形成され、半導体集積
回路と電圧又は信号が印加されるプローブ電極とを有す
る複数の半導体チップの各プローブ電極に、プローブカ
ード又はプローブシートの各プローブ端子から電圧又は
信号を印加してバーンインを行なう半導体集積回路の検
査方法であって、 周縁部に少なくとも２つの切込み部を有するプローブカ
ード又はプローブシートを設けると共に、前記少なくと
も２つの切込み部と対応する部位に少なくとも２つの位
置決め用ピンを有する位置決め用治具を設ける工程と、 前記半導体ウェハの周縁部における、前記プローブ電極
と前記プローブ端子とが互いに対向するときに前記プロ
ーブカード又はプローブシートの少なくとも２つの切込
み部と一致する部位に少なくとも２つの切込み部を形成
する工程と、 前記位置決め用治具の上に前記プローブカード又はプロ
ーブシートと前記半導体ウェハとを、前記少なくとも２
つの位置決め用ピンが前記プローブカード又はプローブ
シートの各切込み部及び前記半導体ウェハの各切込み部
にそれぞれ挿通されるように載置する工程と、 前記プローブ端子と前記プローブ電極とが接触するよう
に、前記プローブカード又はプローブシートと前記半導
体ウェハとを互いに圧着する工程と、 前記プローブ端子から前記プローブ電極に電圧又は信号
を印加して前記複数の半導体チップを同時にバーンイン
する工程とを備えていることを特徴とする半導体集積回
路の検査方法。 - 【請求項５】 半導体ウェハ上に形成され、半導体集積
回路と電圧又は信号が印加されるプローブ電極とを有す
る複数の半導体チップの各プローブ電極に、プローブカ
ード又はプローブシートの各プローブ端子から電圧又は
信号を印加してバーンインを行なう半導体集積回路の検
査方法であって、 周縁部上で且つ互いに直交する直線上に少なくとも４つ
の切込み部を有するプローブカード又はプローブシート
を設けると共に、前記少なくとも４つの切込み部と対応
する部位に少なくとも４つの位置決め用ピンを有する位
置決め用治具を設ける工程と、 前記半導体ウェハの周縁部で且つ互いに直交するスクラ
イブライン上における、前記プローブ電極と前記プロー
ブ端子とが互いに対向するときに前記プローブカード又
はプローブシートの少なくとも４つの切込み部と一致す
る部位に少なくとも４つの切込み部を形成する工程と、 前記位置決め用治具の上に前記プローブカード又はプロ
ーブシートと前記半導体ウェハとを、前記少なくとも４
つの位置決め用ピンが前記プローブカード又はプローブ
シートの各切込み部及び前記半導体ウェハの各切込み部
にそれぞれ挿通されるように載置する工程と、 前記プローブ端子と前記プローブ電極とが接触するよう
に、前記プローブカード又はプローブシートと前記半導
体ウェハとを互いに圧着する工程と、 前記プローブ端子から前記プローブ電極に電圧又は信号
を印加して前記複数の半導体チップを同時にバーンイン
する工程とを備えていることを特徴とする半導体集積回
路の検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4677295A JPH08241916A (ja) | 1995-03-07 | 1995-03-07 | 半導体集積回路の検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4677295A JPH08241916A (ja) | 1995-03-07 | 1995-03-07 | 半導体集積回路の検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08241916A true JPH08241916A (ja) | 1996-09-17 |
Family
ID=12756627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4677295A Withdrawn JPH08241916A (ja) | 1995-03-07 | 1995-03-07 | 半導体集積回路の検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08241916A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006186120A (ja) * | 2004-12-28 | 2006-07-13 | Renesas Technology Corp | 半導体検査装置および半導体装置の製造方法 |
| JP2021052156A (ja) * | 2019-09-20 | 2021-04-01 | 東貝光電科技股▲ふん▼有限公司Ｕｎｉｔｙ Ｏｐｔｏ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．，Ｌｔｄ． | マイクロｌｅｄパネルの製造方法及びマイクロｌｅｄパネル |
-
1995
- 1995-03-07 JP JP4677295A patent/JPH08241916A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006186120A (ja) * | 2004-12-28 | 2006-07-13 | Renesas Technology Corp | 半導体検査装置および半導体装置の製造方法 |
| JP2021052156A (ja) * | 2019-09-20 | 2021-04-01 | 東貝光電科技股▲ふん▼有限公司Ｕｎｉｔｙ Ｏｐｔｏ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．，Ｌｔｄ． | マイクロｌｅｄパネルの製造方法及びマイクロｌｅｄパネル |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100502119B1 (ko) | 접촉 구조물 및 그 조립 기구 | |
| US5896036A (en) | Carrier for testing semiconductor dice | |
| US6219908B1 (en) | Method and apparatus for manufacturing known good semiconductor die | |
| US7616015B2 (en) | Wafer type probe card, method for fabricating the same, and semiconductor test apparatus having the same | |
| US6064217A (en) | Fine pitch contact device employing a compliant conductive polymer bump | |
| US6763578B2 (en) | Method and apparatus for manufacturing known good semiconductor die | |
| US20110031991A1 (en) | Probe block | |
| JP2003506667A (ja) | セグメントコンタクタ | |
| JP2002116224A (ja) | 多重チッププローブおよび汎用テスター接点組み合わせ部材およびその製造方法 | |
| JPH04233480A (ja) | 電子デバイスの試験装置 | |
| US6340894B1 (en) | Semiconductor testing apparatus including substrate with contact members and conductive polymer interconnect | |
| KR950013605B1 (ko) | 번인 테스트용 칩 홀딩장치 및 그 제조방법 | |
| JP4209696B2 (ja) | 電気的接続装置 | |
| JP2000028640A (ja) | Ｉｃ試験装置用プローブカード | |
| US5940680A (en) | Method for manufacturing known good die array having solder bumps | |
| JPH08241916A (ja) | 半導体集積回路の検査方法 | |
| US6566245B2 (en) | Method of manufacturing probe unit and probe unit manufactured using this method | |
| JP2001077160A (ja) | 半導体基板試験装置 | |
| US5455518A (en) | Test apparatus for integrated circuit die | |
| JPH11142472A (ja) | フィルムキャリア型半導体装置及び検査用プローブヘッド並びに位置合わせ方法 | |
| JP2000206148A (ja) | プロ―ブカ―ド及びそのプロ―ブカ―ドを用いたプロ―ビング方法 | |
| KR0141453B1 (ko) | 노운 굳 다이의 제조장치와 제조방법 | |
| JPH06331654A (ja) | プローブカードの製造方法 | |
| JP2932999B2 (ja) | 半導体チップ | |
| JP3782293B2 (ja) | Ｉｃデバイスを電気的にテストする方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020507 |