JPH04233480A - 電子デバイスの試験装置 - Google Patents

電子デバイスの試験装置

Info

Publication number
JPH04233480A
JPH04233480A JP3196064A JP19606491A JPH04233480A JP H04233480 A JPH04233480 A JP H04233480A JP 3196064 A JP3196064 A JP 3196064A JP 19606491 A JP19606491 A JP 19606491A JP H04233480 A JPH04233480 A JP H04233480A
Authority
JP
Japan
Prior art keywords
tape
lead
flap
opening
probe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3196064A
Other languages
English (en)
Inventor
Mark F Bregman
マーク・フィールディング・ブレグマン
Paul R Hoffman
ポール・ロバート・ホフマン
Peter G Ledermann
ピーター・ジェラード・リーダーマン
Paul A Moskowitz
ポール・アンドリュー・モスコヴィッツ
Roger A Pollak
ロジャー・アラン・ポラク
Timothy Clark Reiley
ティモシー・クラーク・レイリー
Mark B Ritter
マーク・ビー・リター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH04233480A publication Critical patent/JPH04233480A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/0735Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card arranged on a flexible frame or film

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、集積回路の試験シス
テムに関するものであり、さらに詳細には、電子デバイ
スと試験システムとの間のインターフェースに関するも
のである。
【0002】
【従来技術】従来、集積回路デバイスは、ダイシングお
よびパッケージングを行う前に、欠陥があるかどうかの
試験を行っていた。このような集積回路の性能の評価は
、製造工程のいくつかの時点と、製造終了時に行ってい
る。このような回路を試験するには、集積回路の多くの
接続点を電気的に接続する必要がある。その後で試験信
号を回路に与えて性能を評価する。
【0003】従来技術では、このような集積回路デバイ
スを試験するため、各種の方法が開示されている。1つ
の問題は、半導体ウェーハの自動大量生産が非常に進ん
できたために、同様に試験すべき大量の製品を処理でき
る試験装置を設計しなければならないことである。単一
の試験ステーションで、1日に何千回もの試験を行うこ
とが必要となることがある。各試験ごとに、接点アレイ
を、同一のウェーハ上または一連のウェーハ上の位置の
異なる試験個所に接触させたり分離させたりすることが
必要である。この試験法の結果、接触プローブが摩耗し
、頻繁に交換しなければならなくなる。接点アレイの交
換に要する時間の間には、試験機は稼働することができ
ない。このため、半導体製品のコストが増加する。
【0004】もう1つの問題は、回路の寸法が減少する
につれて、パッケージング前にウェーハ・レベルの電気
試験を行うのが次第に困難になることである。さらに、
VLSI回路の場合、必要な入出力端子の接続の数が増
大する。したがって、このような回路が複雑になり、入
出力の必要が増大するにつれて、入出力パッドの寸法と
間隔が減少する。ピッチが数ミル(1ミルは約0.02
5mm)程度になると、従来のプローブ方式は使用でき
なくなる。したがって、寸法が1ミル(0.025mm
)程度のプローブ・アレイを作成するには、フォトリソ
グラフィ技術を使用しなければならない。
【0005】従来技術の方式を、寸法が1ミル程度のパ
ッドに使用する場合のもう1つの問題は、従来のプロー
ブの機械的構成である。こうした方式では、高い位置精
度が得られず、摩耗および研磨等の再平坦化技術を用い
た再表面処理によってそれが一層ひどくなる。この場合
も、プローブ・アレイを作成するのにリソグラフィ技術
が必要となる。
【0006】電気的界面の問題もある。最近のVLSI
チップは、多数の入出力を使用し、高速で作動するため
、多数のオフチップ・ドライバが試験中に同時に切り換
わるとき、ノイズが誘発される確率が増大する。この同
時切換えは、試験中のプローブの電気的性能に、きわめ
て苛酷な要求を課す。現在の方法は、使用可能な限度に
近付いており、試験データの誤りの原因ともなっている
。誘発ノイズを減少させるため、誘導結合が最小になる
ようにプローブを設計しなければならない。
【0007】超小型部品を試験するために従来用いられ
てきた代表的な従来技術は、米国特許第3493858
号明細書に記載されており、一連の導体を取り付けたフ
レーム上に延びる可撓性バッグを使用するものである。 導体は、電気メッキしたCuからなり、マイラ(ポリエ
ステル)フィルム上にフォトグラフィによってパターン
付けされている。可撓性部材と、試験中のデバイスとの
端子部の整合は、回路上の対応する端子領域に接触する
ように延長させたプローブによって達成される。
【0008】米国特許第3405361号および第40
65717号明細書は、いずれもプローブを担持する可
撓性シート状の部材を使用し、半導体デバイスに接触さ
せる多点プローブに関するものである。可撓性シートの
パターンによって、接点を試験中の部材の周囲に分布さ
せることができる。この可撓性部材は、流体が導入され
るチェンバの一部を構成し、それが変形することによっ
て、プローブを半導体デバイスに接触させる。上記の米
国特許第3405361号明細書では、リソグラフィに
よって形成したプローブにバンプ・ティップをメッキし
ている。
【0009】試験中のデバイス上のパッドの高さのばら
つきを考慮に入れた方法も、従来技術で開示されている
。米国特許第3826984号明細書は、非導電性支持
ディスクから円形の基材開口部に向かって内側に半径方
向に延びる一連の片持ちビームを有する接点が開示され
ている。他の片持ち式プローブの例は、米国特許第46
49338号、および第4677474号明細書に見ら
れる。接点は垂直方向に偏寄して、接点パッドの高さの
ばらつきに順応することができる。
【0010】米国特許第3832632号明細書は、圧
縮可能な弾性材料製のプローブ・ティップを使用して、
高さのばらつきの問題を処理している。この方法では、
環状片持ち設計が用いられている。
【0011】米国特許第4649339号明細書は、上
記の従来技術に類似した特徴を有するプローブについて
記載している。このプローブは、開口部のない連続した
可撓性シートからなり、一連の導線が中央の開口部から
放射状に出ている。接点はリソグラフィによってパター
ン付けしたCuであり、シートはポリイミドであり、開
口部はない。フィルムの両面に金属を使用して、接地面
によって制御されるインピーダンス構造を構成すること
ができる。開口部では、線がシートの反対側の接点に接
続される。接点は、チップとコネクタ・パッドの電気接
続の形成に使用される。ばね付きの中央導体により、内
面の端子と試験中のデバイス上のパッドの接触を行う。 他の従来技術の装置と同様に、この試験プローブ・ヘッ
ドは、空気圧を利用して力を加えて、プローブ・ティッ
プを試験中のデバイスと接触させる。
【0012】米国特許第4673839号明細書も、チ
ップ・プローブ試験システムに関するものである。この
システムは、小さい正方形の熱可塑性ポリイミド・フィ
ルム製の可撓性プローブを使用する。フィルムの下側に
は、複数の金属パッドが、チップ上の接点パッドと一致
するパターンで配列されている。パッドは、圧電素子等
のマイクロストリップ・ライン・ジオメトリを使用して
電気的に接続される。さらに、半導体を試験するための
ストリップ・ラインの別の例は、特開昭60−2608
61に記載されている。多数のコネクタを有するX形ス
トリップ・フィルムをジグで取り付け、試験中の半導体
デバイスに接触するよう移動させる。ジグに与える力を
変化させることにより、接点端子に加わる力を調節する
ことができる。
【0013】上述の技術は、試験装置に組み込んだ一体
型プローブ・アレイの使用に関するものである。穴を有
するフィルムを使用する限り、これらの穴は単純な円形
または四角形であり、連続していないため、フィルム上
に複数のパターンを形成することはできない。
【0014】上記のとおり、従来技術では、集積回路素
子を試験するための技術が多数提案されている。しかし
、これらはすべて、程度の差があっても、上記のような
欠点を有する。
【0015】
【発明が解決しようとする課題】この発明の目的は、チ
ップ上の微細ピッチのパッドに使用する、改良されたプ
ローブを提供することにある。
【0016】この発明の他の目的は、VLSIチップを
低コストで試験することのできる、テープ式プローブを
提供することにある。
【0017】この発明の他の目的は、この試験手順がV
LSIチップの生産速度に適合する形で使用できるよう
に、プローブ素子を容易に交換できる方法を提供するこ
とにある。
【0018】この発明の他の目的は、VLSIチップ上
の微細ピッチの入出力パッドを試験する方法を提供する
ことにある。
【0019】この発明の他の目的は、従来のプローブよ
りも高速交流試験の電気的性能を改良し、接点の信頼性
を高めることにより、試験の信頼性を向上させることに
ある。
【0020】この発明の他の目的は、製造コストを低下
させるとともに、プローブの機械的保全性を改善する、
微細ピッチのプローブ用の可撓性回路構造を提供するこ
とにある。
【0021】この発明の他の目的は、平坦性を確保する
ための、微細ピッチのプローブ用の支持構造を提供する
ことにある。
【0022】この発明の他の目的は、電気チップの試験
において、従来の材料ほど急速に摩耗しない新規の材料
を提供することにある。
【0023】この発明の他の目的は、試験リードの端部
に達する透明な光経路を有する試験構造を画定すること
により、試験リードと試験中の構造の位置合せを簡単に
することにある。
【0024】
【課題を解決するための手段】この発明の上記およびそ
の他の目的は、一連のパターン付けされたプローブを有
する重合体テープを使用することによって達成される。 各プローブは、それぞれ重合体の開口部(ウィンドウ)
に突き出したリードを備えた一連の金属パターンを有す
る。リードの端部は、試験中のチップの入出力パッドと
はまり合うように配列している。リードの一端は、チッ
プの入出力パッドで、平面状のビーム、またはテープ製
造中に形成される球、尖端等の形で成端する。リードの
他端は、試験装置の他の部分に接続するのに便利なパタ
ーンで配列された、パッドまたは球となっている。この
ようにして、テープは試験中のチップ上の微細ピッチの
パッドから、試験機におけるより粗いピッチへの放射状
の広がりを与える。このようなプローブは、エリア・ア
レイ構造のパッドにも適用でき、試験用の接続の数に関
する融通性が増す。
【0025】テープは、接地面となる金属層をも有する
ことができる。接地面を有するテープを使用することに
より、試験中のデバイスから試験用電子回路までのイン
ピーダンスが制御できる。
【0026】テープを使用することにより、プローブ・
セットが使用により損傷または摩耗した場合に、フィル
ムを送ることによって容易にプローブ・セットを交換す
ることができる。さらにテープには、試験パッドのフッ
トプリントの異なるフレームを連続して設けることが可
能であり、これによりパッドの設計が異なるチップでも
、テープを交換せずに検査することができる。適切な試
験パッドのフットプリントが試験中のチップの上にくる
まで、フィルムを1方向に巻き取ればよい。
【0027】テープ・リードは、銅でも銅とニッケルの
合金でもよく、寿命を延長するために他の合金を使用し
てもよい。テープ・リードとプローブの端部は、信頼性
とサイクル寿命を向上させるため、メッキを行う。ハー
ド・ゴールド、パラジウム、ニッケル等、従来のメッキ
用金属を使用する。
【0028】操作に際しては、この発明の1態様によれ
ば、圧力アンビルを使ってプローブ・ティップの裏面に
圧力を加えることにより、試験中のチップのパッドにテ
ープ式プローブを接触させる。これにより、プローブ・
ティップのプローブ圧を精密に制御することができる。 プローブ・ティップの凹凸やウェーハとの共平面性の欠
如を補償するため、圧力アンビルにエラストマ材料をコ
ーティングすることができる。さらに、エラストマのコ
ーティングにより、加えた圧力をプローブ・ティップ間
に均一に分散させることができる。圧力アンビルとコー
ティングは、位置合せを容易にするため、透明にするこ
とができる。
【0029】この発明の別の態様によれば、基材を、ス
ロットを設けた自由に移動するヒンジ付きの可撓性部片
(フラップ)の形状にし、この上にリードを配置する。 たとえば、基材のエッチングによって正方形の穴を形成
する場合、各コーナに1対の独立したスロットを形成す
ると、対向するリードがフラップ上で屈曲することがで
きる。こうするだけで、基材上に取り付けたプローブは
、均一に偏寄し、接触のための平坦性を維持することが
できる。コーナを切り欠いた長方形や、複数のスロット
を備える長方形等、他の幾何形状も使用できる。このよ
うに、この発明のこの態様によれば、下の基材が、プロ
ーブ・アレイ用の自由に屈曲する支持フラップをもたら
される。
【0030】しかし、この発明はこのような幾何形状に
限定されるものではない。たとえば、エリア・アレイに
ついては、基材のアレイに相当する位置にウィンドウを
設けることができる。これにより、基材のウィンドウを
通り開口を貫通する金属トレースを形成して、接触ティ
ップのアレイを設けることができる。
【0031】リード端部を圧印して、プローブ検査に適
した形状にすることができる。この圧印は、点、曲線、
または偏球状にすることができる。偏球は、米国特許第
4814855号明細書に開示された方法で形成するこ
とができる。使用材料には、金メッキした銅やニッケル
と銅の合金等がある。基材としては、通常、絶縁性ポリ
イミド基材を使用する。
【0032】
【実施例】最初に図1および2を参照すると、この発明
の重合体テープが示されている。テープ10は、基材と
なる重合体フィルム12から構成される。基材の材質は
、テープ自動ボンディング(TAB)に使用するものと
類似のもので、基材上に複数の金属リード・フレームを
パターン付けし、チップに位置合せした後接着する。 この発明によれば、重合体基材12に、パターン付けし
た金属、たとえば金メッキした銅を、複数の試験リード
の配列として設ける。このパターンの1つを、基材12
上の素子14として示し、また隣接する1つをパターン
16として示す。さらに、試験装置中でテープを送るた
め、テープ10の縁部に一連のスプロケット穴18を形
成することができる。
【0033】図2に詳細に示す通り、パターン付けした
金属14は、一連のリード20を形成している。これら
のリードは、ウィンドウ22、すなわち基材12に設け
た穴に突き出している。特定のパターン20は、試験中
のチップ24の入出力パッド34とはまり合うように設
計されたリード端子26を有する(図2、3、5参照)
。リード20の末端は、チップ端部で平坦なビーム、球
状、または他の圧印形状(図13ないし図15参照)と
なっている。接触ボール・ティップを有するリード構造
の製法について記載した米国特許第4814855号明
細書を参照されたい。
【0034】リード20の他端は、パッドまたはボール
28となっており、試験装置に接続できるようにパター
ン付けされている。テープ式プローブのパターンは、チ
ップのフットプリントに合わせることができる。試験装
置から界面までは、チップへのリードのパターンに関係
なく、同じパターンとすることができる。図1に示すよ
うに、このテープにより、試験中のチップに接触する微
細ピッチのパッドから、それよりピッチの粗い試験装置
の結線まで、放射状に拡げることができる。
【0035】図2は、ウィンドウの縁部に沿って配列さ
れ、一般に、試験中のチップ上の入出力パッド34のレ
イアウトと整合するリードの端部を示しているが、この
発明が、エリア・アレイ構成のパッドや、図3に示すよ
うな互い違いの周辺列にも適用できることは明らかであ
る。この図では、入出力パッド34は互い違いになって
おり、したがってプローブ・パターン20は、長さの異
なるプローブを有する。このように、プローブは片持ち
式にウィンドウに向かって内側に、チップの周囲に配置
されていない接触パッドにまで延びる。そのため、この
発明はエリア・アレイにも、周辺接点アレイにも適する
【0036】次に図4および5を参照すると、この発明
のシステムの諸態様が示されている。図4に示すように
、テープは一般に送りリール30から巻き取りリール3
2へ送られる。テープ10は、使用されるリード・パタ
ーンがチップ上方の試験区域に来るまで送られる。
【0037】フィルムの粗位置合せは、光センサを用い
て行う。センサは、テープ中の光学的位置合せ穴52の
有無を判定する。穴52は、パターンに対して所定の位
置にあるため、テープを停止させて、試験個所でパター
ンをチップと粗く位置合せすることができる。図5に示
すように、リード・フレームは、このようにして試験中
のチップ24と粗く位置合せされる。微細な位置合せは
、透明な圧力アンビルと基材をウィンドウとして使用す
る、光学的方法によって行う。
【0038】粗位置合せは、1本または複数本のピン5
4を下げて、テープ上の穴56と噛み合わせることによ
っても行うことができる。テープをわずかに動かすと、
ピンは下部のガイド(図示せず)を通り、位置決めされ
る。真空技術を使用してテープを定位置に保持すること
ができる。
【0039】このようにして、テープの終端26が、チ
ップ上の入出力パッド34と位置合せされる。試験中の
チップ24は、ウェーハ・ステージ36上の定位置に保
持される。これにより、チップを損傷させることなく、
上からの力が確実に支持される。ステージは、チップを
加工および試験のために微細に位置決めする手段ともな
る。圧力アンビル38により、プローブは均一に偏寄し
て、パッド34の全部に接触する。
【0040】圧力アンビル38は、試験個所および試験
プローブの、手動または自動の光学的位置合せおよび点
検が可能なように、ガラス、プラスチック、シリコーン
・ゴム等の透明な材料とすることが好ましい。図5に示
す圧力アンビルは、圧力をプローブ・リード全部に均一
に配分するため、平坦な表面を有する。図10に示す実
施例の場合は、アンビル38の側面39に斜角を付け、
フラップが均一に偏寄するのに必要な保持面を形成させ
ることができる。この方法では、フラップが試験中のデ
バイスの方向に下向きに折れ曲り、適切なスタンド−オ
フを行う。
【0041】各リードの片持ち作用があるものとすると
、パッドの高さのばらつきによる食違いがこの配置によ
って効果的に補償される。図5には、アンビル38上で
のエラストマ層40の使用も示す。この材料は、ビーム
の寸法または変形の不均一性をさらに補償するために使
用される。
【0042】図5に示すように、それぞればね44付き
の一連のテスタ接点42が、各リード20に対して取り
付けられている。テスタ接点は、順次付勢されてリード
20に接触する。これにより、入出力パッドからリード
およびケーブル46を介してテスタ電子回路(図示せず
)へのテスタ接続が行われる。試験中のチップは、この
ようにしてテスタ接点42の選択的付勢により電気的導
通、開路、および短絡、または動的回路応答について試
験される。
【0043】テープに第2のメタライズ層60(図6)
を設け、接地面とすることができる。これにより、テス
タからチップまでのインピーダンスが制御できる。した
がって、高速交流試験が可能になる。図6に示すように
、絶縁性の重合体基材12が金属リード20を接地面6
0から分離する。
【0044】別法として、テープ式プローブを試験カー
ドにはんだ付けして、このカードをテスタに接続するこ
とができる。これは、一連のパターンを基材12上に設
ける代わりに行う。
【0045】図1ないし図5に示す装置を使用すれば、
テープ式プローブの製造コストが低下することが明らか
である。フレームすなわちテープのプローブを有する部
分は、使用中に摩耗または損傷した場合、交換すること
ができる。そうするには、プープ10を新しいリード構
成になるまで送るだけでよい。すなわち、プローブ・シ
ステムのテープ部分だけを交換すればよい。さらに、テ
ープ・テスタ構成のパターンを維持しながら、新しい設
計のチップを試験するためのプローブを速く安価に製作
することができる。これは、リード・フレームの製造ま
たはテープ自動ボンディングによる製造と整合する形で
行うことができる。この方法を使用することにより、試
験装置の配線の変更を減らすまたはなくすることができ
ることを理解されたい。
【0046】以上のことから明らかなように、この発明
によれば、VLSIチップの表面上のどこにあっても、
微細ピッチの入出力パッドの電気的プローブ検査が可能
になる。プローブが連続したテープ上に取り付けられて
いるので、単にテープを次の完成したアセンブリに位置
合せするだけで、プローブ素子が容易に交換できる。こ
れにより、従来のプローブ装置に比べて、試験の柔軟性
が増大し、使用できない時間が短縮される。
【0047】重要なことであるが、ビームの片持ち式構
造とティップの構造により、パッドを破損することなく
接触させることができる。ティップ自体は安価なため、
「犠牲」となる。試験の間の損傷が減少し、試験の信頼
性が向上するため、チップの歩留りが向上するので、試
験操作全体の費用効果が高くなる。
【0048】この発明の第1の実施例では、生産速度、
費用節減、信頼性などが改善されるが、ポリイミド中の
長方形のウィンドウにリードを配置することにより、リ
ードに力が加わった場合、基材が変形する。図7および
8を参照すると、この現象が示されている。図7は、ポ
リイミド・フィルムの長方形のウィンドウ22の1つを
拡大した図である。この説明では、金属回路は反対側に
あるもののみを示す。
【0049】図8に示すように、圧力アンビル38で力
を加えると、ポリイミド12はウィンドウの縁部に沿っ
て偏寄し変形する傾向がある。これは図8に領域13と
して示してある。したがってリード20は、図8に示す
ように、平坦ではない。リード13は、ポリイミド・フ
ィルムの縁部の変形に応じて偏寄する。このプローブ検
査に必要な平坦性の欠如は、長方形のウィンドウを大き
くし、リードを縁部の中央に集中させることによってあ
る程度緩和できるが、基材が裂けたり破損したりする問
題が生じる可能性がある。平坦性が欠如すると、ポリイ
ミド・フィルム上のプローブ・ティップのリードは、反
ってその共通面から離れたとき、平坦なウェーハ表面と
接触するが、これは予期することができず、かつ多少信
頼できない。この問題は、図9に示すこの発明の第2の
実施例である、自由に屈曲する支持フラップによって緩
和される。
【0050】当技術で認識されているように、可撓性プ
ローブは、ウェーハ上の試験ランドと接触するために、
可撓性回路の平面から突き出した複数の電気接点を備え
ていなければならない。この第2の実施例は、基材がポ
リイミドであってもユピレックス等であっても、平面外
の機械的偏寄によってプローブ・リードへのアクセスが
できるように絶縁性基材を変形することによって、第1
の実施例より改善されている。
【0051】図9はこの実施例の底面図である。単一層
の基材12は、H字形の穴22を有する。この穴は、ポ
リイミドまでエッチングされている。金属トレースの形
のリードが、ポリイミドの縁部を越えて、Hの横線とし
て画定された穴の中に、対向する位置関係で延びている
。この幾何形状により、1対のフラップ21および23
が基材12上で画定される。フラップ自体は、ポリイミ
ド基材自体の変形を最小にしながら、平面から折れ曲が
ることができる。
【0052】図10は、フラップが偏寄したプローブ構
造の側面図であるが、ポリイミドのフラップが下方に折
れ曲がった場合、屈曲したビームのティップは、リード
端部を形成しなくても、容易にプローブ構造に接触する
ような方向に向く。こうなるのは、リードが偏寄したフ
ラップと同一平面上にあるからである。すなわち、この
第2の実施例では、高さの差またはプローブの偏寄ある
いはその両方を補償するためにバンプを使用する必要は
ない。
【0053】この発明のこの実施例は、基材にH字形の
穴を設けたものだけに限定されるものではない。
【0054】図11および12に2種類の代替構成を示
す。図11では、コーナを切り拡げた正方形の開口が画
定されている。これにより、直角に配置した4つのフラ
ップが画定される。この代替例は、図1に示すものに代
わるもので、個別に屈曲するフラップにより、ウィンド
ウの周囲全体で均一にプローブ検査することができる。
【0055】図12は、それぞれH字形をした複数のス
ロットを使用する別の構成を示す。ただし、スロットは
、開口間の共通領域であるフラップ間で共通のメタライ
ゼーションが利用できるような相対的位置関係で設けて
ある。すなわち、図11は、図9のものと同様のフラッ
プ21および23と、第2の1対の対向するフラップ2
5および27を示す。メタライゼーション20は、4つ
のフラップのそれぞれに設けられる。開口22のコーナ
が切り拡げられているため、フラップが画定される。
【0056】図12では、開口22は図9のものと同じ
である。ただし、メタライゼーション20は共通のパタ
ーンを共用するので、配線の必要量が少なくなる。各実
施例で、基材を、たとえばエッチングによって切開して
、平面から折れ曲がったときその保全性を維持する機械
的構造を形成させる。これらのフラップの形成により、
プローブが均一に接触するために不可欠な平坦性を維持
する方法が得られる。
【0057】図9、図10、図12および図13に示す
プローブ・ティップはすべて、処理を行わなくても基本
的に直線状である。したがって、受け入れられる最も簡
単な方法は、図10に示すように、単にエッチングした
リードの端部をプローブ・ティップとして使用すること
である。このようなプローブは、リードをダイで切開し
て、ウィンドウ内で対向する2つのプローブ・ティップ
を作成することによっても形成できる。このように、図
9、図11および図12に示すような対称形の配列では
、個々のメタライゼーションを切断するだけで、1対の
対向するティップが形成できる。
【0058】図13、図14および図15は、3種類の
代替プローブ・ティップを示す。これらは試験中のデバ
イスの形状に応じて使い分けることができる。プローブ
からのリードの端部を圧印して、下方に延びる尖端61
を形成することができる。これは、図13に示す。また
、曲面の接触領域を形成するため、U字曲線または屈曲
部62を設けることもできる。これは図14に示す。 また、米国特許第4814855号明細書の方法を用い
て、偏球64を形成することもできる。
【0059】代替材料に関しては、金またはニッケルで
メッキした銅のプローブが、商業的製造が最も容易で、
最も安価にメタラジが得られる。テープ自動ボンディン
グでは、通常金メッキした銅を用いる。したがって、こ
の発明のすべての実施例では、そのようなメタラジを使
用するプローブは、周知の方法を用いて作成することが
できる。
【0060】しかし、金メッキした銅のプローブ接点で
は保全性が不十分な場合もある。たとえば、パッドのプ
ローブ検査で生じる主要な問題の1つは、パッド表面の
酸化物が突き破られることである。この問題は、プロー
ブの材質がパッドの表面より硬いために生じる。反対に
、プローブの材質がパッド表面より軟らかいと、パッド
表面の酸化物は容易に突き破れないが、プローブのヘッ
ドが変形する。このように平らになったプローブは、次
回使用する時には接触面積が大幅に増大する。したがっ
て、図13、図14および図15に示す実施例の場合の
ように1点に力が加わって非常に高い圧力が得られる代
わりに、広い面積に圧力が分散して、十分な接触が行わ
れる機会が減少する。
【0061】テープ式プローブは、巻き取り等によって
交換可能であるが、時間と材料に関連してコストがかか
る。したがって、金属合金をプローブとして適するよう
にするには、いくつかの要件がある。第1に、プローブ
はパッド上の酸化物層を貫通するのに十分な硬度を持つ
必要がある。第2に、プローブを繰り返し使用しても、
ヘッドの変形を起こしてはならない。第3に、レーザに
よる球形成が必要な場合は、金属はこの工程に適するも
のでなければならない。第4に、メッキをせずに、酸化
物のない表面が得られなければならない。最後に、摩損
し難い耐摩耗性の表面が必要である。
【0062】これらの要件を満たす合金は、ニッケルと
銅の合金である。ニッケルと銅の合金は安価で、テープ
の製造に適する。Ni−Cu合金は、連続した範囲のも
のが入手可能で、たとえば、Ni(30%)−Cu(7
0%)合金は、純粋な銅の3倍ないし4倍の硬度があり
、しかも耐酸化性である。
【0063】プローブ検査の物理的要件を満たす合金の
例は他にもあるが、Ni−Cu合金より高価で、処理が
難しい。他の候補には、米国コネチカット州ブルームフ
ィールドのネイ・カンパニー(NeyCompany)
製のネイオロG(Neyoro G)やパリネイ7(P
aliney−7)等の合金がある。この2種の合金の
融点は、銅よりやや低く、それぞれ925℃、1015
℃である。したがって、これらの合金もレーザによる球
形成の候補となる。
【0064】ニッケルと銅の合金の利点は、この合金が
銅より硬く、酸化しないことである。したがって、表面
を金メッキする必要はない。このプローブ・ヘッドは全
体が同一材質であるため、連続使用およびこれに伴うテ
ィップの摩耗によって、酸化されやすい下層の金属が露
出することはない。
【0065】この発明の第4の実施例を、図16、図1
7および図18に示す。この実施例は、エリア・アレイ
に関するもので、図3に示す構成の変形である。その実
施態様を図16および17に示す。この実施例では、基
材上のプローブ接点が必要な部分にエッチングによって
ウィンドウを形成する。メタライゼーション20を、ウ
ィンドウからオーバーハングさせ、次に精密ダイ、ロー
ラ、その他の成形装置を使用してウィンドウ内へ押し下
げる。このようにすると、リードは絶縁性ポリイミド構
造から突き出して、下のウェーハに接触する。これを図
17および18に示す。
【0066】このように、これらの実施例ではすべて、
可撓性フィルム上に取り付けた微細ピッチのプローブは
、リールに巻いて使用することができる。これにより、
プローブ・ティップが摩耗した場合に自動的に交換を行
うことが可能になる。すなわち、図4に示すようなこの
ようなリール巻取り方式の装置は、図1に示す実施例の
ほか、図9、11、12、16、17、18の実施例に
も使用できる。別法として、1つまたは複数の可撓性プ
ローブを含む個々のフレームを切開し、構造中に取り付
けて、プローブ・ヘッド内に配置することもできる。
【0067】この発明が変形されうることは、当業者に
は明らかである。たとえば、本発明によれば、テープ式
プローブの自動変換が可能で、プローブをリールに巻き
取ることができるが、同じ柔軟性により、複数個所の検
査も可能である。すなわち、複数のチップ位置を同時に
プローブ検査することにより、検査工程のスループット
を高めることができる。これには、供給リールと巻取り
リールの間に複数のテスタを設ける必要がある。
【0068】さらに、同じテープ上に異なるプローブ・
パターンを用いることもできる。これにより、テープに
インデックスを付けて、異なるチップ・パッド構成の試
験を平行して行うことも可能になる。
【0069】さらに、TABフレームを小型のカード(
たとえば、印刷回路板)に取り付けると、その取扱いが
容易になり、プローブ検査とTABの交換が便利になる
。すなわち、TABフレームのカルーセルまたはマガジ
ンを、リール巻取り方式ではなく、小型カード上に配列
することができる。この方式も、TABの歩留りが低い
場合に有効で、事前選択および試験が可能になる。
【0070】この発明はまた、複数個所のプローブ検査
も可能である。1つのウェーハ上の複数のチップ位置を
同時にプローブ検査することが可能となり、試験装置の
スループットが向上する。
【0071】
【発明の効果】以上述べたように、この発明は、チップ
上の微細ピッチのパッドに使用するための、改良された
集積回路の試験システムのプローブを提供することがで
きる。
【図面の簡単な説明】
【図1】この発明の第1の実施例の重合体テープ式プロ
ーブの概略部分上面図である。
【図2】図1の各プローブ部の部分拡大図である。
【図3】図2の変更態様で、エリア・アレイのプローブ
構成を示す図である。
【図4】図1のテープ式プローブを使用する、チップ試
験装置の概略側面図である。
【図5】図4の試験部の拡大図である。
【図6】接地面層を使用する変更実施例の部分概略図で
ある。
【図7】長方形のウィンドウに取り付けたプローブの偏
寄様式を示す上面図である。
【図8】長方形のウィンドウに取り付けたプローブの偏
寄様式を示す横断面図である。
【図9】この発明の第2の実施例によるプローブ構成の
底面図である。
【図10】偏寄した状態のプローブ構成を示す、この発
明の第2の実施例の側面図である。
【図11】図9および10の構成の代替構成を示す図で
ある。
【図12】図9および10の構成の代替構成を示す図で
ある。
【図13】プローブ検査に適した形状を示す、リード端
部の概略側面図である。
【図14】プローブ検査に適した形状を示す、リード端
部の概略側面図である。
【図15】プローブ検査に適した形状を示す、リード端
部の概略側面図である。
【図16】エリア・アレイ・プローブ構造の、この発明
の第3の実施例を示す上面図である。
【図17】エリア・アレイ・プローブ構造の、この発明
の第3の実施例を示す側面図である。
【図18】エリア・アレイ・プローブ構造の、この発明
の第3の実施例を示す側面図である。
【記号の説明】
10  テープ 12  重合体基材 20  リード 22  ウィンドウ 24  試験中のチップ 28  パッド 34  入出力パッド

Claims (41)

    【特許請求の範囲】
  1. 【請求項1】表面に複数の接触位置を有する電子デバイ
    スの試験装置において、誘電層と、表面の複数のビーム
    ・リードとを有する可撓性テープと、上記ビーム・リー
    ドの内側ビーム端部がその中に突き出すように上記の層
    に設けられた開口部と、上記可撓性テープを送る手段と
    、上記ビーム・リードの内側ビーム端部で上記電子デバ
    イス上の上記接触位置と接合するように該ビーム・リー
    ドを加圧する手段とを備える装置。
  2. 【請求項2】上記テープが複数の層からなり、その少な
    くとも1つが接地面であることを特徴とする、請求項1
    の装置。
  3. 【請求項3】上記開口部に突き出す上記ビーム・リード
    のそれぞれの端部の延びる長さが異なることを特徴とす
    る、請求項1の装置。
  4. 【請求項4】上記テープが、パターン付けされた重合体
    フィルムであることを特徴とする、請求項1の装置。
  5. 【請求項5】上記パターンが、第1のビーム・リード・
    アレイに接続された第1のコネクタ・アレイと、第2の
    ビーム・リード・アレイに接続された第2のコネクタ・
    アレイとを備え、上記第1のコネクタ・アレイは、上記
    第2のコネクタ・アレイとパターンが異なることを特徴
    とする、請求項4の装置。
  6. 【請求項6】上記加圧手段が、上記開口部の上方に配置
    され、上記内側ビーム端部を加圧するアンビルであるこ
    とを特徴とする、請求項1の装置。
  7. 【請求項7】さらに、上記アンビル上に、上記内側ビー
    ム端部に接触するエラストマ層を備える、請求項6の装
    置。
  8. 【請求項8】上記アンビルが、透明材料からなることを
    特徴とする、請求項6の装置。
  9. 【請求項9】さらに、上記ビーム・リードとテスタ・イ
    ンターフェースとの間で選択的に電気的導通を確立する
    テスタ・インターフェースとを備える、請求項1の装置
  10. 【請求項10】さらに、上記テープ内に位置合せ穴を備
    え、上記テスタ・インターフェースが、上記位置合せ穴
    に合わせて上記テープを移動させることにより、上記テ
    ープを上記テスタ・インターフェースと整合させる、可
    動ピンを備える、請求項8の装置。
  11. 【請求項11】さらに、上記テスタ・インターフェース
    に対する上記開口部の相対位置を検出する光センサを備
    える、請求項8の装置。
  12. 【請求項12】上記開口部がフラップを形成するパター
    ンを画定し、上記フラップは上記加圧手段によって屈曲
    可能であり、上記ビーム・リードが上記フラップ上に取
    り付けられていることを特徴とする、請求項1の装置。
  13. 【請求項13】上記開口部がH字形のパターンで2つの
    対向するフラップを形成し、上記ビーム・リードが上記
    フラップのそれぞれに取り付けられていることを特徴と
    する、請求項12の装置。
  14. 【請求項14】上記開口部が、長方形の各辺に位置する
    4つのフラップを有するパターンを画定し、上記ビーム
    ・リードがそれぞれ上記開口部に突き出す4つの組を画
    定することを特徴とする、請求項12の装置。
  15. 【請求項15】上記ビーム・リードのそれぞれが、上記
    開口部中に片持ち式に突き出すことを特徴とする、請求
    項1の装置。
  16. 【請求項16】上記ビーム・リードのそれぞれの末端が
    、下向きに延びる尖端となっていることを特徴とする、
    請求項15の装置。
  17. 【請求項17】上記ビーム・リードのそれぞれの末端が
    、U字形になっていることを特徴とする、請求項15の
    装置。
  18. 【請求項18】上記ビーム・リードのそれぞれの末端が
    、球形になっていることを特徴とする、請求項15の装
    置。
  19. 【請求項19】上記テープが、第1および第2のビーム
    ・リードを有し、第1のビーム・リードは第1の開口部
    中に突き出し、第2のビーム・リードは第2の開口部に
    突き出すことを特徴とする、請求項1の装置。
  20. 【請求項20】上記第1および第2のビーム・リードが
    、互いに平行であることを特徴とする、請求項19の装
    置。
  21. 【請求項21】上記第1の開口部および上記第2の開口
    部が、上記のテープ上に互い違いに設けられていること
    を特徴とする、請求項19の装置。
  22. 【請求項22】電子デバイスを試験する装置において、
    複数の開口部を有するテープと、端子を有する複数のパ
    ターン付けされたリードとを備え、各リード・パターン
    が上記電子デバイスの1つへの接点アレイを画定し、各
    接点アレイが上記複数の開口部の1つに対して相対的に
    位置決めされて上記開口部内に突き出し、上記開口部が
    それぞれ上記テープ上に隔置された関連するリード・パ
    ターンを有することを特徴とする装置。
  23. 【請求項23】さらに、上記テープ中に、各開口部に対
    する位置合せ穴を有する、請求項22の装置。
  24. 【請求項24】上記位置合せ穴が、ピンと噛み合って、
    上記テープを試験中のデバイスと整合させる貫通穴を有
    することを特徴とする、請求項23の装置。
  25. 【請求項25】上記位置合せ穴が、上記接点アレイから
    離れた位置に、上記テープの位置を決定するための光学
    的ウィンドウを形成する穴を有することを特徴とする、
    請求項23の装置。
  26. 【請求項26】さらに、上記テープの表面上に、接地面
    として機能する金属層を備える、請求項22の装置。
  27. 【請求項27】上記複数のパターン付けしたリードが、
    第1および第2の接点アレイを備え、上記第1の接点ア
    レイが、第1の開口部中に突き出すリード・パターンを
    有し、上記第2の接点アレイが、第2の開口部中に突き
    出す上記パターンとは異なるリード・パターンを有する
    ことを特徴とする、請求項22の装置。
  28. 【請求項28】上記複数のパターン付けしたリードのそ
    れぞれが、上記テープ上で接点パターンで終端し、上記
    接点パターンが第1および第2の接点アレイで同一であ
    ることを特徴とする、請求項26の装置。
  29. 【請求項29】電子デバイスを試験するための装置にお
    いて、可撓性基材と、該基材中の開口部とを備え、該基
    材が、該開口部中に延びて該基材の平面から偏寄する第
    1のフラップを有し、かつ該第1のフラップに取り付け
    られて該開口部中に延びる試験リードを備える装置。
  30. 【請求項30】さらに、上記第1のフラップ上に取り付
    けられた複数の試験リードを備える、請求項29の装置
  31. 【請求項31】さらに、上記開口部中に延びる第2のフ
    ラップと、該第2のフラップ上に取り付けられ、上記開
    口部中に延びる第2の試験リードとを備える、請求項2
    9の装置。
  32. 【請求項32】上記第1のフラップと上記第2のフラッ
    プが、上記開口部中で互いに向き合うことを特徴とする
    、請求項31の装置。
  33. 【請求項33】上記第1のフラップと上記第2のフラッ
    プが、互いに直角であることを特徴とする、請求項31
    の装置。
  34. 【請求項34】上記試験リードが、ニッケルと銅の合金
    であることを特徴とする、請求項29の装置。
  35. 【請求項35】さらに、上記第1のフラップを上記基材
    の平面から下向きに偏寄させ、これにより上記試験リー
    ドを上記電子デバイスに接触させる手段を備える、請求
    項29の装置。
  36. 【請求項36】上記フラップ偏寄手段が圧力アンビルか
    らなり、上記アンビルが上記基材に接触する水平な載荷
    面を有することを特徴とする、請求項35の装置。
  37. 【請求項37】上記基材が、個別のフレームを備えるこ
    とを特徴とする、請求項29の装置。
  38. 【請求項38】上記基材が、複数の開口部を有する長く
    延びたテープを備えることを特徴とする、請求項29の
    装置。
  39. 【請求項39】さらに、上記複数の可撓性基材を収容す
    る手段を含むことを特徴とする、請求項29の装置。
  40. 【請求項40】上記収容手段がカルーセルであることを
    特徴とする、請求項39の装置。
  41. 【請求項41】上記収容手段がマガジンであることを特
    徴とする、請求項39の装置。
JP3196064A 1990-09-14 1991-07-11 電子デバイスの試験装置 Pending JPH04233480A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/583,261 US5189363A (en) 1990-09-14 1990-09-14 Integrated circuit testing system having a cantilevered contact lead probe pattern mounted on a flexible tape for interconnecting an integrated circuit to a tester
US583261 1996-01-05

Publications (1)

Publication Number Publication Date
JPH04233480A true JPH04233480A (ja) 1992-08-21

Family

ID=24332369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3196064A Pending JPH04233480A (ja) 1990-09-14 1991-07-11 電子デバイスの試験装置

Country Status (3)

Country Link
US (1) US5189363A (ja)
EP (1) EP0475050A3 (ja)
JP (1) JPH04233480A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06313788A (ja) * 1993-04-30 1994-11-08 Fresh Quest Corp 半導体チップテスト用ソケット
JPH11326446A (ja) * 1998-05-13 1999-11-26 Matsushita Electron Corp 半導体集積回路の検査方法および検査装置
WO2000004394A1 (fr) * 1998-07-16 2000-01-27 Advantest Corporation Support pour mesure de dispositif et procede de mesure de dispositif
JP2004047336A (ja) * 2002-07-12 2004-02-12 Advantest Corp コンタクトシートおよびそれを備える半導体装置用ソケット

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3253069B2 (ja) * 1990-07-25 2002-02-04 キヤノン株式会社 電気的接続部材を用いた被測定部品の検査方法
KR940001809B1 (ko) * 1991-07-18 1994-03-09 금성일렉트론 주식회사 반도체 칩의 테스터
JP2665424B2 (ja) * 1992-02-07 1997-10-22 タバイエスペック株式会社 パッケージ搬送装置及びパッケージテスト装置
JPH0653277A (ja) * 1992-06-04 1994-02-25 Lsi Logic Corp 半導体装置アセンブリおよびその組立方法
US6054756A (en) * 1992-07-24 2000-04-25 Tessera, Inc. Connection components with frangible leads and bus
US5977618A (en) 1992-07-24 1999-11-02 Tessera, Inc. Semiconductor connection components and methods with releasable lead support
AU4782293A (en) 1992-07-24 1994-02-14 Tessera, Inc. Semiconductor connection components and methods with releasable lead support
US5440231A (en) * 1993-04-19 1995-08-08 Motorola, Inc. Method and apparatus for coupling a semiconductor device with a tester
US5481202A (en) * 1993-06-17 1996-01-02 Vlsi Technology, Inc. Optical scan and alignment of devices under test
US5467020A (en) * 1994-03-29 1995-11-14 International Business Machines Corporation Testing fixture and method for circuit traces on a flexible substrate
US20020151111A1 (en) * 1995-05-08 2002-10-17 Tessera, Inc. P-connection components with frangible leads and bus
JP3807508B2 (ja) 1995-09-18 2006-08-09 テセラ,インコーポレイテッド 誘電層を備えた超小形電子リード構造体
US6127196A (en) * 1995-09-29 2000-10-03 Intel Corporation Method for testing a tape carrier package
JP3519534B2 (ja) 1996-02-19 2004-04-19 株式会社東芝 ベアチッププローバ装置及びベアチップハンドリング方法
FR2762140B1 (fr) 1997-04-10 2000-01-14 Mesatronic Procede de fabrication d'une carte a pointes de contact multiple pour le test des puces semiconductrices
FR2771180B1 (fr) * 1997-11-18 2000-01-07 Samsung Electronics Co Ltd Carte de controle pour tester une puce de circuit integre
US6243655B1 (en) * 1998-08-05 2001-06-05 International Business Machines Corporation Circuit trace probe and method
US6429671B1 (en) * 1998-11-25 2002-08-06 Advanced Micro Devices, Inc. Electrical test probe card having a removable probe head assembly with alignment features and a method for aligning the probe head assembly to the probe card
DE29908399U1 (de) * 1999-05-16 1999-07-15 Meißner, Hans-Georg, Dr., 83233 Bernau Bauelementegeometrie-unabhängige Vorrichtung zum Testen elektronischer Bauelemente mit verschiebbarem Kontaktmittel
US7382142B2 (en) * 2000-05-23 2008-06-03 Nanonexus, Inc. High density interconnect system having rapid fabrication cycle
US7349223B2 (en) 2000-05-23 2008-03-25 Nanonexus, Inc. Enhanced compliant probe card systems having improved planarity
US7247035B2 (en) * 2000-06-20 2007-07-24 Nanonexus, Inc. Enhanced stress metal spring contactor
US6812718B1 (en) * 1999-05-27 2004-11-02 Nanonexus, Inc. Massively parallel interface for electronic circuits
US6710609B2 (en) * 2002-07-15 2004-03-23 Nanonexus, Inc. Mosaic decal probe
US20070245553A1 (en) * 1999-05-27 2007-10-25 Chong Fu C Fine pitch microfabricated spring contact structure & method
US6799976B1 (en) * 1999-07-28 2004-10-05 Nanonexus, Inc. Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
JP2001091544A (ja) * 1999-09-27 2001-04-06 Hitachi Ltd 半導体検査装置の製造方法
US7579848B2 (en) * 2000-05-23 2009-08-25 Nanonexus, Inc. High density interconnect system for IC packages and interconnect assemblies
US20050068054A1 (en) * 2000-05-23 2005-03-31 Sammy Mok Standardized layout patterns and routing structures for integrated circuit wafer probe card assemblies
US7952373B2 (en) 2000-05-23 2011-05-31 Verigy (Singapore) Pte. Ltd. Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
US6690184B1 (en) * 2000-08-31 2004-02-10 Micron Technology, Inc. Air socket for testing integrated circuits
US6783316B2 (en) * 2001-06-26 2004-08-31 Asm Assembly Automation Limited Apparatus and method for testing semiconductor devices
EP1419285A4 (en) * 2001-08-24 2009-08-19 Nanonexus Inc METHOD AND DEVICE FOR GENERATING UNIFORM ISOTROPIC VOLTAGES IN A SPOTTED FILM
JP3757852B2 (ja) * 2001-11-27 2006-03-22 横河電機株式会社 Tcp用ハンドラ及びtcpテープの走行方法
JP2004087802A (ja) * 2002-08-27 2004-03-18 Fujitsu Ltd 光通信装置
US7348786B2 (en) * 2004-08-31 2008-03-25 Georgia Tech Research Corporation Probe module for testing chips with electrical and optical input/output interconnects, methods of use, and methods of fabrication
US20060074836A1 (en) * 2004-09-03 2006-04-06 Biowisdom Limited System and method for graphically displaying ontology data
EP1817598A2 (en) * 2004-12-02 2007-08-15 K & S Interconnect, Inc. Probe card with segmented substrate
US7445465B2 (en) * 2005-07-08 2008-11-04 Johnstech International Corporation Test socket
JPWO2011024303A1 (ja) * 2009-08-31 2013-01-24 株式会社アドバンテスト プローブ、プローブカード及び電子部品試験装置
US20160091532A1 (en) * 2014-09-26 2016-03-31 Qualcomm Incorporated Flexible film electrical-test substrates with conductive coupling post(s) for integrated circuit (ic) bump(s) electrical testing, and related methods and testing apparatuses

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59142415A (ja) * 1983-02-03 1984-08-15 Furuno Electric Co Ltd ジヤイロコンパス
JPS6063482A (ja) * 1983-09-17 1985-04-11 Mitsubishi Electric Corp 超音波式障害物検知装置の故障検出回路
JPS61179912A (ja) * 1985-02-04 1986-08-12 Akiyama Kenji 土木用多重管
JPS6220695A (ja) * 1985-07-19 1987-01-29 Matsushita Seiko Co Ltd 扇風機
JPS6243749A (ja) * 1985-08-20 1987-02-25 Nippon Denshi Zairyo Kk セキユリテイキ−
JPS62173733A (ja) * 1986-01-28 1987-07-30 Agency Of Ind Science & Technol 高速信号測定装置
JPS63206671A (ja) * 1987-02-24 1988-08-25 Tokyo Electron Ltd 検査装置
JPH01120838A (ja) * 1987-08-28 1989-05-12 Tektronix Inc プロープ
JPH01122583A (ja) * 1987-11-05 1989-05-15 Fujitsu Ltd 半導体デバイスの測定治具
JPH02224260A (ja) * 1988-11-02 1990-09-06 Tokyo Electron Ltd 位置合わせ方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3405361A (en) * 1964-01-08 1968-10-08 Signetics Corp Fluid actuable multi-point microprobe for semiconductors
US3493858A (en) * 1966-01-14 1970-02-03 Ibm Inflatable probe apparatus for uniformly contacting and testing microcircuits
US3568831A (en) * 1969-01-06 1971-03-09 Aerojet General Co Chip-classifying apparatus
US3826984A (en) * 1969-02-28 1974-07-30 Licentia Gmbh Measuring device for the dynamic measurement of semiconductor parameters and method of making such a device
US4065717A (en) * 1970-09-15 1977-12-27 Signetics Corporation Multi-point microprobe for testing integrated circuits
US3810016A (en) * 1971-12-17 1974-05-07 Western Electric Co Test probe for semiconductor devices
US3838984A (en) * 1973-04-16 1974-10-01 Sperry Rand Corp Flexible carrier and interconnect for uncased ic chips
US4649338A (en) * 1980-02-28 1987-03-10 General Dynamics, Pomona Division Fine line circuitry probes and method of manufacture
US4523144A (en) * 1980-05-27 1985-06-11 Japan Electronic Materials Corp. Complex probe card for testing a semiconductor wafer
US4574235A (en) * 1981-06-05 1986-03-04 Micro Component Technology, Inc. Transmission line connector and contact set assembly for test site
US4649339A (en) * 1984-04-25 1987-03-10 Honeywell Inc. Integrated circuit interface
JPS6115341A (ja) * 1984-07-02 1986-01-23 Canon Inc ウエハプロ−バ
US4733172A (en) * 1986-03-08 1988-03-22 Trw Inc. Apparatus for testing I.C. chip
US4814855A (en) * 1986-04-29 1989-03-21 International Business Machines Corporation Balltape structure for tape automated bonding, multilayer packaging, universal chip interconnection and energy beam processes for manufacturing balltape
US4758785A (en) * 1986-09-03 1988-07-19 Tektronix, Inc. Pressure control apparatus for use in an integrated circuit testing station
US4673839A (en) * 1986-09-08 1987-06-16 Tektronix, Inc. Piezoelectric pressure sensing apparatus for integrated circuit testing stations
US4912399A (en) * 1987-06-09 1990-03-27 Tektronix, Inc. Multiple lead probe for integrated circuits in wafer form
FR2620586A1 (fr) * 1987-09-14 1989-03-17 Em Microelectronic Marin Sa Procede de fabrication de modules electroniques, notamment pour cartes a microcircuits
US4820976A (en) * 1987-11-24 1989-04-11 Advanced Micro Devices, Inc. Test fixture capable of electrically testing an integrated circuit die having a planar array of contacts
JPH0783036B2 (ja) * 1987-12-11 1995-09-06 三菱電機株式会社 キヤリアテープ
US4839587A (en) * 1988-03-29 1989-06-13 Digital Equipment Corporation Test fixture for tab circuits and devices
US4843645A (en) * 1988-04-25 1989-07-04 White Lisa G Sleeve protector
US4873563A (en) * 1988-05-02 1989-10-10 Synectics, Inc. Solid state monolithic switching device
US4998062A (en) * 1988-10-25 1991-03-05 Tokyo Electron Limited Probe device having micro-strip line structure
JPH07114227B2 (ja) * 1989-01-07 1995-12-06 三菱電機株式会社 ウエハ試験用探触板
US4975638A (en) * 1989-12-18 1990-12-04 Wentworth Laboratories Test probe assembly for testing integrated circuit devices
US5038195A (en) * 1990-02-09 1991-08-06 Ibm Composition and coating to prevent current induced electrochemical dendrite formation between conductors on dielectric substrate

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59142415A (ja) * 1983-02-03 1984-08-15 Furuno Electric Co Ltd ジヤイロコンパス
JPS6063482A (ja) * 1983-09-17 1985-04-11 Mitsubishi Electric Corp 超音波式障害物検知装置の故障検出回路
JPS61179912A (ja) * 1985-02-04 1986-08-12 Akiyama Kenji 土木用多重管
JPS6220695A (ja) * 1985-07-19 1987-01-29 Matsushita Seiko Co Ltd 扇風機
JPS6243749A (ja) * 1985-08-20 1987-02-25 Nippon Denshi Zairyo Kk セキユリテイキ−
JPS62173733A (ja) * 1986-01-28 1987-07-30 Agency Of Ind Science & Technol 高速信号測定装置
JPS63206671A (ja) * 1987-02-24 1988-08-25 Tokyo Electron Ltd 検査装置
JPH01120838A (ja) * 1987-08-28 1989-05-12 Tektronix Inc プロープ
JPH01122583A (ja) * 1987-11-05 1989-05-15 Fujitsu Ltd 半導体デバイスの測定治具
JPH02224260A (ja) * 1988-11-02 1990-09-06 Tokyo Electron Ltd 位置合わせ方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06313788A (ja) * 1993-04-30 1994-11-08 Fresh Quest Corp 半導体チップテスト用ソケット
JPH11326446A (ja) * 1998-05-13 1999-11-26 Matsushita Electron Corp 半導体集積回路の検査方法および検査装置
WO2000004394A1 (fr) * 1998-07-16 2000-01-27 Advantest Corporation Support pour mesure de dispositif et procede de mesure de dispositif
JP2004047336A (ja) * 2002-07-12 2004-02-12 Advantest Corp コンタクトシートおよびそれを備える半導体装置用ソケット

Also Published As

Publication number Publication date
US5189363A (en) 1993-02-23
EP0475050A3 (en) 1993-06-09
EP0475050A2 (en) 1992-03-18

Similar Documents

Publication Publication Date Title
JPH04233480A (ja) 電子デバイスの試験装置
US7423439B2 (en) Probe sheet adhesion holder, probe card, semiconductor test device, and manufacturing method of semiconductor device
US5828226A (en) Probe card assembly for high density integrated circuits
KR100430208B1 (ko) 시험조립체
KR100938038B1 (ko) 전송 회로, 접속용 시트, 프로브 시트, 프로브 카드,반도체 검사 장치, 및 반도체 장치의 제조 방법
US5773987A (en) Method for probing a semiconductor wafer using a motor controlled scrub process
US6672876B1 (en) Probe card with pyramid shaped thin film contacts
US6636063B2 (en) Probe card with contact apparatus and method of manufacture
KR100847034B1 (ko) 콘택터 및 그 제조 방법
JP3090477B2 (ja) 垂直型の針を有するプローブカードおよびプローブカードの製造法
CN101363875A (zh) 探针卡、半导体检验装置以及半导体装置的制造方法
JP2001159642A (ja) シリコン・フィンガ・コンタクタを有するコンタクトストラクチャおよびそれを用いた総合組立構造
JP2001264391A (ja) 電極端子及び該電極端子を有する回路素子
JP2002164104A (ja) プローブカード
JP2004144742A (ja) プローブシート、プローブカード、半導体検査装置および半導体装置の製造方法
JP3051596B2 (ja) 半導体チップテスト用ソケット
US20030094962A1 (en) Dual plane probe card assembly and method of manufacture
JPH08285890A (ja) プローブカード
JP2002283049A (ja) コンタクトピンのはんだ付け方法およびコンタクトピン
KR100214162B1 (ko) 마이크로 팁 상부에 수직형 프로브를 가지는 웨이퍼프로브카드 및 그 제조방법
JPH03163364A (ja) 素子試験装置
KR100446551B1 (ko) 화산형 프로브, 이의 제조방법 및 이를 구비한프로브카드
JP2005127961A (ja) テスト用基板及びそれを使用したテスト装置
US20120132615A1 (en) Manufacturing method of probe card
US20020052129A1 (en) Wafer probe assemblage with spring enhanced needles