JPH1196749A - 電圧レベル変換回路 - Google Patents
電圧レベル変換回路Info
- Publication number
- JPH1196749A JPH1196749A JP25186097A JP25186097A JPH1196749A JP H1196749 A JPH1196749 A JP H1196749A JP 25186097 A JP25186097 A JP 25186097A JP 25186097 A JP25186097 A JP 25186097A JP H1196749 A JPH1196749 A JP H1196749A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- node
- transistor
- gate
- conversion circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
- G05F3/247—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Nonlinear Science (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Logic Circuits (AREA)
- Read Only Memory (AREA)
- Static Random-Access Memory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】
【課題】 構成要素となるトランジスタにかかる電圧を
緩和し、動作の信頼性を高めた電圧レベル変換回路を提
供する。 【解決手段】 ノードｎ３と、入力電圧Ｖｉｎに応じた
電圧を有するノードｎ５０と、ノードｎ５０とノードｎ
３との間に接続され、入力電圧ＶｉｎがＬレベルである
ときにオンするＰチャネルＭＯＳトランジスタＰ１と、
電圧ＶＮＮが印加されるノードｎＶＮと、ノードｎＶＮ
とノードｎ１との間に接続され入力電圧ＶｉｎがＨレベ
ルであるときにオンするＮチャネルＭＯＳトランジスタ
Ｎ１と、ノードｎ３とノードｎ１との間に接続されゲー
トには緩和信号ＡＬＶが供給されるＮチャネルＭＯＳト
ランジスタＮ３と、ＮチャネルＭＯＳトランジスタＮ４
と、電圧ＶＮＮのレベルに応じた緩和信号ＡＬＶを出力
するレベル判定回路２とを備える。
緩和し、動作の信頼性を高めた電圧レベル変換回路を提
供する。 【解決手段】 ノードｎ３と、入力電圧Ｖｉｎに応じた
電圧を有するノードｎ５０と、ノードｎ５０とノードｎ
３との間に接続され、入力電圧ＶｉｎがＬレベルである
ときにオンするＰチャネルＭＯＳトランジスタＰ１と、
電圧ＶＮＮが印加されるノードｎＶＮと、ノードｎＶＮ
とノードｎ１との間に接続され入力電圧ＶｉｎがＨレベ
ルであるときにオンするＮチャネルＭＯＳトランジスタ
Ｎ１と、ノードｎ３とノードｎ１との間に接続されゲー
トには緩和信号ＡＬＶが供給されるＮチャネルＭＯＳト
ランジスタＮ３と、ＮチャネルＭＯＳトランジスタＮ４
と、電圧ＶＮＮのレベルに応じた緩和信号ＡＬＶを出力
するレベル判定回路２とを備える。
Description
【０００１】
【発明の属する技術分野】本発明は、入力された電圧の
レベルを変換する電圧レベル変換回路に関するものであ
る。
レベルを変換する電圧レベル変換回路に関するものであ
る。
【０００２】
【従来の技術】フラッシュメモリは、さまざまなレベル
の電圧をメモリセルに印加しなければならない。たとえ
ば、ＤＩＮＯＲ型フラッシュメモリの場合は、各動作モ
ードに対して、以下の表１のような電圧をそれぞれ印加
しなければならない。
の電圧をメモリセルに印加しなければならない。たとえ
ば、ＤＩＮＯＲ型フラッシュメモリの場合は、各動作モ
ードに対して、以下の表１のような電圧をそれぞれ印加
しなければならない。
【０００３】
【表１】
【０００４】この表１において、スラッシュ（／）の左
側の電圧は選択状態の場合に印加すべき電圧を示し、右
側の電圧は非選択状態の場合に印加すべき電圧を示す。
側の電圧は選択状態の場合に印加すべき電圧を示し、右
側の電圧は非選択状態の場合に印加すべき電圧を示す。
【０００５】このようなさまざまなレベルの電圧を供給
するには電圧レベルを変換する電圧レベル変換回路が必
要である。
するには電圧レベルを変換する電圧レベル変換回路が必
要である。
【０００６】図２９は、従来の電圧レベル変換回路の構
成を示す回路図である。図２９に示されるように、この
電圧レベル変換回路は、ＰチャネルＭＯＳトランジスタ
Ｐ１，Ｐ２と、ＮチャネルＭＯＳトランジスタＮ１，Ｎ
２とインバータＩ１と、電源電圧ノードｎＶｃｃと、ノ
ードｎＶＩＮ，ｎＶＮ，ｎ１，ｎ２とを備える。
成を示す回路図である。図２９に示されるように、この
電圧レベル変換回路は、ＰチャネルＭＯＳトランジスタ
Ｐ１，Ｐ２と、ＮチャネルＭＯＳトランジスタＮ１，Ｎ
２とインバータＩ１と、電源電圧ノードｎＶｃｃと、ノ
ードｎＶＩＮ，ｎＶＮ，ｎ１，ｎ２とを備える。
【０００７】次に、この電圧レベル変換回路の動作を説
明する。ノードｎＶＩＮに供給される電圧Ｖｉｎがハイ
（Ｈ）レベル（３．３Ｖ）のとき、ＰチャネルＭＯＳト
ランジスタＰ１がオンし、ＰチャネルＭＯＳトランジス
タＰ２はオフする。これにより、ノードｎ１は電源電圧
Ｖｃｃのレベル（ここでは３．３Ｖ）になり、Ｎチャネ
ルＭＯＳトランジスタＮ２がオンする。これを受けて、
ノードｎ２がノードｎＶＮに供給される電圧ＶＮＮのレ
ベル（ここでは−１１Ｖ）となり、ＮチャネルＭＯＳト
ランジスタＮ１がオフする。
明する。ノードｎＶＩＮに供給される電圧Ｖｉｎがハイ
（Ｈ）レベル（３．３Ｖ）のとき、ＰチャネルＭＯＳト
ランジスタＰ１がオンし、ＰチャネルＭＯＳトランジス
タＰ２はオフする。これにより、ノードｎ１は電源電圧
Ｖｃｃのレベル（ここでは３．３Ｖ）になり、Ｎチャネ
ルＭＯＳトランジスタＮ２がオンする。これを受けて、
ノードｎ２がノードｎＶＮに供給される電圧ＶＮＮのレ
ベル（ここでは−１１Ｖ）となり、ＮチャネルＭＯＳト
ランジスタＮ１がオフする。
【０００８】一方、電圧Ｖｉｎがロー（Ｌ）レベル（０
Ｖ）のとき、ＰチャネルＭＯＳトランジスタＰ１はオフ
し、ＰチャネルＭＯＳトランジスタＰ２はオンする。こ
れにより、ノードｎ２は電源電圧Ｖｃｃのレベル（ここ
では３．３Ｖ）になり、ＮチャネルＭＯＳトランジスタ
Ｎ１がオンする。これを受けて、ノードｎ１がノードｎ
ＶＮに供給される電圧ＶＮＮのレベル（ここでは−１１
Ｖ）となり、ＮチャネルＭＯＳトランジスタＮ２がオフ
する。
Ｖ）のとき、ＰチャネルＭＯＳトランジスタＰ１はオフ
し、ＰチャネルＭＯＳトランジスタＰ２はオンする。こ
れにより、ノードｎ２は電源電圧Ｖｃｃのレベル（ここ
では３．３Ｖ）になり、ＮチャネルＭＯＳトランジスタ
Ｎ１がオンする。これを受けて、ノードｎ１がノードｎ
ＶＮに供給される電圧ＶＮＮのレベル（ここでは−１１
Ｖ）となり、ＮチャネルＭＯＳトランジスタＮ２がオフ
する。
【０００９】以上のような動作を整理すると、以下の表
２のようになる。
２のようになる。
【００１０】
【表２】
【００１１】このように、ノードｎＶＩＮに供給される
電圧ＶｉｎをＨ／Ｌによってノードｎ１から出力される
電圧Ｖｏｕｔを電源電圧Ｖｃｃのレベル（３．３Ｖ）に
したり、電圧ＶＮＮのレベル（−１１Ｖ）にしたりする
ことができる回路を電圧レベル変換回路という。
電圧ＶｉｎをＨ／Ｌによってノードｎ１から出力される
電圧Ｖｏｕｔを電源電圧Ｖｃｃのレベル（３．３Ｖ）に
したり、電圧ＶＮＮのレベル（−１１Ｖ）にしたりする
ことができる回路を電圧レベル変換回路という。
【００１２】なお、図２９に示されるようなクロスカッ
プル接続されたＮチャネルＭＯＳトランジスタＮ１，Ｎ
２を切換えて電圧レベルの変換を行なう回路をＣＶＳＬ
（Cascade Voltage Switch Logic）という。
プル接続されたＮチャネルＭＯＳトランジスタＮ１，Ｎ
２を切換えて電圧レベルの変換を行なう回路をＣＶＳＬ
（Cascade Voltage Switch Logic）という。
【００１３】
【発明が解決しようとする課題】しかしながら、このＣ
ＶＳＬを用いると、ＮチャネルＭＯＳトランジスタＮ
１，Ｎ２のソース・ドレイン間に高電圧がかかり、ホッ
トエレクトロンの生成によるスイッチング動作の劣化を
生じるため、トランジスタの信頼性を低下させるという
問題がある。
ＶＳＬを用いると、ＮチャネルＭＯＳトランジスタＮ
１，Ｎ２のソース・ドレイン間に高電圧がかかり、ホッ
トエレクトロンの生成によるスイッチング動作の劣化を
生じるため、トランジスタの信頼性を低下させるという
問題がある。
【００１４】たとえば、上記図２９に示された従来の電
圧レベル変換回路では、電圧ＶｉｎがＨレベルのときオ
フ状態にあるＮチャネルＭＯＳトランジスタＮ１のソー
ス・ドレイン間には１４．３Ｖの電圧がかかることにな
る。
圧レベル変換回路では、電圧ＶｉｎがＨレベルのときオ
フ状態にあるＮチャネルＭＯＳトランジスタＮ１のソー
ス・ドレイン間には１４．３Ｖの電圧がかかることにな
る。
【００１５】本発明は、このような問題を解消するため
になされたもので、電圧レベル変換回路を構成する各ト
ランジスタにかかる電圧を緩和し、トランジスタの信頼
性の確保を実現した電圧レベル変換回路を提供すること
を目的とする。
になされたもので、電圧レベル変換回路を構成する各ト
ランジスタにかかる電圧を緩和し、トランジスタの信頼
性の確保を実現した電圧レベル変換回路を提供すること
を目的とする。
【００１６】
【課題を解決するための手段】請求項１に係る電圧レベ
ル変換回路は、出力ノードと、入力電圧に応じた第１の
電圧を有する第１のノードと、第１のノードと出力ノー
ドとの間に接続され、入力電圧が第１の論理レベルであ
るときにオンする第１のトランジスタと、第２の電圧を
有する第２のノードと、第２のノードと出力ノードとの
間に接続され、入力電圧が第２の論理レベルであるとき
にオンする第２のトランジスタと、出力ノードと第２の
トランジスタとの間に接続され、ゲートには第２の電圧
の大きさに応じた第１の制御信号が供給される第１導電
型の第３のトランジスタとを備えるものである。
ル変換回路は、出力ノードと、入力電圧に応じた第１の
電圧を有する第１のノードと、第１のノードと出力ノー
ドとの間に接続され、入力電圧が第１の論理レベルであ
るときにオンする第１のトランジスタと、第２の電圧を
有する第２のノードと、第２のノードと出力ノードとの
間に接続され、入力電圧が第２の論理レベルであるとき
にオンする第２のトランジスタと、出力ノードと第２の
トランジスタとの間に接続され、ゲートには第２の電圧
の大きさに応じた第１の制御信号が供給される第１導電
型の第３のトランジスタとを備えるものである。
【００１７】請求項２に係る電圧レベル変換回路は、請
求項１に記載の電圧レベル変換回路であって、入力電圧
に応じた第３の電圧を有する第３のノードと、第３のノ
ードと第２のトランジスタのゲートとの間に接続され、
ゲートには第１の制御信号の反転信号が供給される第２
導電型の第４のトランジスタとをさらに備えるものであ
る。
求項１に記載の電圧レベル変換回路であって、入力電圧
に応じた第３の電圧を有する第３のノードと、第３のノ
ードと第２のトランジスタのゲートとの間に接続され、
ゲートには第１の制御信号の反転信号が供給される第２
導電型の第４のトランジスタとをさらに備えるものであ
る。
【００１８】請求項３に係る電圧レベル変換回路は、請
求項２に記載の電圧レベル変換回路であって、第１の制
御信号と入力電圧とを受取って、第２の制御信号を第４
のトランジスタのゲートに供給する制御手段をさらに備
えるものである。
求項２に記載の電圧レベル変換回路であって、第１の制
御信号と入力電圧とを受取って、第２の制御信号を第４
のトランジスタのゲートに供給する制御手段をさらに備
えるものである。
【００１９】請求項４に係る電圧レベル変換回路は、請
求項１に記載の電圧レベル変換回路であって、第１のト
ランジスタと出力ノードとの間に接続された第４のトラ
ンジスタと、定電圧を有する第３のノードと、定電圧と
出力ノードの電圧とを比較して、絶対値が大きい方の電
圧を第４のトランジスタのゲートに供給する比較手段と
をさらに備えるものである。
求項１に記載の電圧レベル変換回路であって、第１のト
ランジスタと出力ノードとの間に接続された第４のトラ
ンジスタと、定電圧を有する第３のノードと、定電圧と
出力ノードの電圧とを比較して、絶対値が大きい方の電
圧を第４のトランジスタのゲートに供給する比較手段と
をさらに備えるものである。
【００２０】請求項５に係る電圧レベル変換回路は、請
求項４に記載の電圧レベル変換回路であって、供給され
る第２の制御信号が活性化されたとき、第４のトランジ
スタのゲートに第２の電圧を供給するトランジスタ制御
手段をさらに備えるものである。
求項４に記載の電圧レベル変換回路であって、供給され
る第２の制御信号が活性化されたとき、第４のトランジ
スタのゲートに第２の電圧を供給するトランジスタ制御
手段をさらに備えるものである。
【００２１】請求項６に係る電圧レベル変換回路は、請
求項１に記載の電圧レベル変換回路であって、第１のト
ランジスタと出力ノードとの間に直列接続された複数の
第４のトランジスタと、定電圧を有する第３のノード
と、各々が複数の第４のトランジスタに１対１に対応し
て配置され、定電圧と第４のトランジスタのソースの電
圧とを比較して、絶対値が大きい方の電圧を第４のトラ
ンジスタのゲートに供給する複数の比較手段とをさらに
備えるものである。
求項１に記載の電圧レベル変換回路であって、第１のト
ランジスタと出力ノードとの間に直列接続された複数の
第４のトランジスタと、定電圧を有する第３のノード
と、各々が複数の第４のトランジスタに１対１に対応し
て配置され、定電圧と第４のトランジスタのソースの電
圧とを比較して、絶対値が大きい方の電圧を第４のトラ
ンジスタのゲートに供給する複数の比較手段とをさらに
備えるものである。
【００２２】請求項７に係る電圧レベル変換回路は、請
求項１に記載の電圧レベル変換回路であって、第３のト
ランジスタのゲートと第２のトランジスタのゲートとの
間に接続され、ゲートが第２のトランジスタのドレイン
に接続された第２導電型の第４のトランジスタと、第４
のトランジスタと第２のノードとの間に接続され、ゲー
トが第２のトランジスタのドレインに接続された第１導
電型の第５のトランジスタと、第３のトランジスタのゲ
ートと第２のトランジスタのドレインとの間に接続さ
れ、ゲートが第５のトランジスタのドレインに接続され
た第２導電型の第６のトランジスタとをさらに備え、第
２のトランジスタは、第１導電型であり、ゲートが第５
のトランジスタのドレインに接続されたものである。
求項１に記載の電圧レベル変換回路であって、第３のト
ランジスタのゲートと第２のトランジスタのゲートとの
間に接続され、ゲートが第２のトランジスタのドレイン
に接続された第２導電型の第４のトランジスタと、第４
のトランジスタと第２のノードとの間に接続され、ゲー
トが第２のトランジスタのドレインに接続された第１導
電型の第５のトランジスタと、第３のトランジスタのゲ
ートと第２のトランジスタのドレインとの間に接続さ
れ、ゲートが第５のトランジスタのドレインに接続され
た第２導電型の第６のトランジスタとをさらに備え、第
２のトランジスタは、第１導電型であり、ゲートが第５
のトランジスタのドレインに接続されたものである。
【００２３】請求項８に係る電圧レベル変換回路は、出
力ノードと、第１の電圧を有する第１のノードと、出力
ノードと第１のノードとの間に接続され、第１の論理レ
ベルを有する入力電圧がゲートに供給されたときオンす
る第１導電型の第１のトランジスタと、第２の電圧を有
する第２のノードと、出力ノードと第２のノードとの間
に接続され、入力電圧が第２の論理レベルであるときに
オンする第１導電型の第２のトランジスタと、第２のト
ランジスタのゲートと第２のノードとの間に接続された
第１導電型の第３のトランジスタと、第３のトランジス
タのゲートと第２のノードとの間に接続され、ゲートは
第２のトランジスタのゲートに接続された第１導電型の
第４のトランジスタと、第１のトランジスタのゲートと
第４のトランジスタのドレインとの間に接続され、ゲー
トには第２の電圧の大きさに応じた制御信号が供給され
る第１導電型の第５のトランジスタと、第５のトランジ
スタのゲートと第３のトランジスタのゲートとの間に接
続され、ゲートは第２のトランジスタのゲートに接続さ
れた第２導電型の第６のトランジスタと、第５のトラン
ジスタのゲートと第４のトランジスタのゲートとの間に
接続され、ゲートは第３のトランジスタのゲートに接続
された第２導電型の第７のトランジスタとを備えるもの
である。
力ノードと、第１の電圧を有する第１のノードと、出力
ノードと第１のノードとの間に接続され、第１の論理レ
ベルを有する入力電圧がゲートに供給されたときオンす
る第１導電型の第１のトランジスタと、第２の電圧を有
する第２のノードと、出力ノードと第２のノードとの間
に接続され、入力電圧が第２の論理レベルであるときに
オンする第１導電型の第２のトランジスタと、第２のト
ランジスタのゲートと第２のノードとの間に接続された
第１導電型の第３のトランジスタと、第３のトランジス
タのゲートと第２のノードとの間に接続され、ゲートは
第２のトランジスタのゲートに接続された第１導電型の
第４のトランジスタと、第１のトランジスタのゲートと
第４のトランジスタのドレインとの間に接続され、ゲー
トには第２の電圧の大きさに応じた制御信号が供給され
る第１導電型の第５のトランジスタと、第５のトランジ
スタのゲートと第３のトランジスタのゲートとの間に接
続され、ゲートは第２のトランジスタのゲートに接続さ
れた第２導電型の第６のトランジスタと、第５のトラン
ジスタのゲートと第４のトランジスタのゲートとの間に
接続され、ゲートは第３のトランジスタのゲートに接続
された第２導電型の第７のトランジスタとを備えるもの
である。
【００２４】請求項９に係る電圧レベル変換回路は、請
求項８に記載の電圧レベル変換回路であって、第２の電
圧の絶対値と基準電圧の絶対値とを比較して、第２の電
圧の絶対値が基準電圧の絶対値より小さいときは第２の
論理レベルを有する制御信号を出力し、第２の電圧の絶
対値が基準電圧の絶対値より大きいときは第１の論理レ
ベルを有する制御信号を出力するレベル判定手段をさら
に備えるものである。
求項８に記載の電圧レベル変換回路であって、第２の電
圧の絶対値と基準電圧の絶対値とを比較して、第２の電
圧の絶対値が基準電圧の絶対値より小さいときは第２の
論理レベルを有する制御信号を出力し、第２の電圧の絶
対値が基準電圧の絶対値より大きいときは第１の論理レ
ベルを有する制御信号を出力するレベル判定手段をさら
に備えるものである。
【００２５】請求項１０に係る電圧レベル変換回路は、
請求項８または９に記載の電圧レベル変換回路であっ
て、第１の電圧は接地電圧であり、第１の導電型はＮチ
ャネルＭＯＳ型である。
請求項８または９に記載の電圧レベル変換回路であっ
て、第１の電圧は接地電圧であり、第１の導電型はＮチ
ャネルＭＯＳ型である。
【００２６】請求項１１に係る電圧レベル変換回路は、
第１の電圧を有する第１のノードと、第１の出力ノード
と、第１のノードと第１の出力ノードとの間に接続さ
れ、入力される第１の切換信号に応答して第１の電圧に
応じた第１の内部電圧を第１の出力ノードへ供給する第
１の電圧変換手段と、第２の電圧を有する第２のノード
と、第２の出力ノードと、第２のノードと第２の出力ノ
ードとの間に接続され、入力される第２の切換信号に応
答して第２の電圧に応じた第２の内部電圧を第２の出力
ノードへ供給する第２の電圧変換手段と、第１のノード
と第２の出力ノードとの間に接続され、ゲートが第１の
出力ノードに接続された第１導電型の第１のトランジス
タと、第２のノードと第２の出力ノードとの間に接続さ
れた第１導電型の第２のトランジスタとを備えるもので
ある。
第１の電圧を有する第１のノードと、第１の出力ノード
と、第１のノードと第１の出力ノードとの間に接続さ
れ、入力される第１の切換信号に応答して第１の電圧に
応じた第１の内部電圧を第１の出力ノードへ供給する第
１の電圧変換手段と、第２の電圧を有する第２のノード
と、第２の出力ノードと、第２のノードと第２の出力ノ
ードとの間に接続され、入力される第２の切換信号に応
答して第２の電圧に応じた第２の内部電圧を第２の出力
ノードへ供給する第２の電圧変換手段と、第１のノード
と第２の出力ノードとの間に接続され、ゲートが第１の
出力ノードに接続された第１導電型の第１のトランジス
タと、第２のノードと第２の出力ノードとの間に接続さ
れた第１導電型の第２のトランジスタとを備えるもので
ある。
【００２７】請求項１２に係る電圧レベル変換回路は、
請求項１１に記載の電圧レベル変換回路であって、第１
のトランジスタと第２のトランジスタとの接続線上に位
置する中間ノードと、第２の切換信号に応答して、中間
ノードに定電圧を供給する定電圧供給手段とをさらに備
えるものである。
請求項１１に記載の電圧レベル変換回路であって、第１
のトランジスタと第２のトランジスタとの接続線上に位
置する中間ノードと、第２の切換信号に応答して、中間
ノードに定電圧を供給する定電圧供給手段とをさらに備
えるものである。
【００２８】請求項１３に係る電圧レベル変換回路は、
請求項１１または１２に記載の電圧レベル変換回路であ
って、第１のトランジスタと第２のトランジスタとの間
に接続された第１導電型の第３のトランジスタをさらに
備えるものである。
請求項１１または１２に記載の電圧レベル変換回路であ
って、第１のトランジスタと第２のトランジスタとの間
に接続された第１導電型の第３のトランジスタをさらに
備えるものである。
【００２９】
【発明の実施の形態】以下において、本発明の実施の形
態を図面を参照して詳しく説明する。なお、図中同一符
号は同一または相当部分を示す。
態を図面を参照して詳しく説明する。なお、図中同一符
号は同一または相当部分を示す。
【００３０】［実施の形態１］図１は、本発明の実施の
形態１に係る電圧レベル変換回路の構成を示す回路図で
ある。図１に示されるように、この電圧レベル変換回路
は、電圧Ｖｉｎが供給されるノードｎＶＩＮと、ノード
ｎＶＩＮに接続されたインバータＩ２と、インバータＩ
２の出力ノードに接続されたノードｎ５０と、電圧Ｖｏ
ｕｔを出力するノードｎ３と、ノードｎ５０とノードｎ
３との間に接続されゲートが接地ノードｎＧｎｄに接続
されたＰチャネルＭＯＳトランジスタＰ１と、ノードｎ
１と、緩和信号ＡＬＶが供給されるノードｎＡＬと、ノ
ードｎ３とノードｎ１との間に接続されゲートはノード
ｎＡＬに接続されたＮチャネルＭＯＳトランジスタＮ３
と、電圧ＶＮＮが供給されるノードｎＶＮと、ノードｎ
１とノードｎＶＮとの間に接続されたＮチャネルＭＯＳ
トランジスタＮ１と、ノードｎＶＮとノードｎＡＬとの
間に接続され、ノードｎＶＮに供給される電圧ＶＮＮが
−４Ｖ以上のときＨレベル（３．３Ｖ）の緩和信号ＡＬ
ＶをノードｎＡＬに供給し、ノードｎＶＮに供給される
電圧ＶＮＮが−４Ｖより小さいときＬレベル（０Ｖ）の
緩和信号ＡＬＶをノードｎＡＬに供給するレベル判定回
路２と、ＮチャネルＭＯＳトランジスタＮ１のゲートに
接続されたノードｎ２と、ノードｎ２とノードｎＶＮと
の間に接続されゲートがノードｎ１に接続されたＮチャ
ネルＭＯＳトランジスタＮ２と、ノードｎ４と、ノード
ｎ４とノードｎ２との間に接続されゲートがノードｎＡ
Ｌに接続されたＮチャネルＭＯＳトランジスタＮ４と、
ノードｎＶＩＮに接続されたノードｎ５１と、ノードｎ
５１とノードｎ４との間に接続されゲートが接地ノード
ｎＧｎｄに接続されたＰチャネルＭＯＳトランジスタＰ
２とを備える。
形態１に係る電圧レベル変換回路の構成を示す回路図で
ある。図１に示されるように、この電圧レベル変換回路
は、電圧Ｖｉｎが供給されるノードｎＶＩＮと、ノード
ｎＶＩＮに接続されたインバータＩ２と、インバータＩ
２の出力ノードに接続されたノードｎ５０と、電圧Ｖｏ
ｕｔを出力するノードｎ３と、ノードｎ５０とノードｎ
３との間に接続されゲートが接地ノードｎＧｎｄに接続
されたＰチャネルＭＯＳトランジスタＰ１と、ノードｎ
１と、緩和信号ＡＬＶが供給されるノードｎＡＬと、ノ
ードｎ３とノードｎ１との間に接続されゲートはノード
ｎＡＬに接続されたＮチャネルＭＯＳトランジスタＮ３
と、電圧ＶＮＮが供給されるノードｎＶＮと、ノードｎ
１とノードｎＶＮとの間に接続されたＮチャネルＭＯＳ
トランジスタＮ１と、ノードｎＶＮとノードｎＡＬとの
間に接続され、ノードｎＶＮに供給される電圧ＶＮＮが
−４Ｖ以上のときＨレベル（３．３Ｖ）の緩和信号ＡＬ
ＶをノードｎＡＬに供給し、ノードｎＶＮに供給される
電圧ＶＮＮが−４Ｖより小さいときＬレベル（０Ｖ）の
緩和信号ＡＬＶをノードｎＡＬに供給するレベル判定回
路２と、ＮチャネルＭＯＳトランジスタＮ１のゲートに
接続されたノードｎ２と、ノードｎ２とノードｎＶＮと
の間に接続されゲートがノードｎ１に接続されたＮチャ
ネルＭＯＳトランジスタＮ２と、ノードｎ４と、ノード
ｎ４とノードｎ２との間に接続されゲートがノードｎＡ
Ｌに接続されたＮチャネルＭＯＳトランジスタＮ４と、
ノードｎＶＩＮに接続されたノードｎ５１と、ノードｎ
５１とノードｎ４との間に接続されゲートが接地ノード
ｎＧｎｄに接続されたＰチャネルＭＯＳトランジスタＰ
２とを備える。
【００３１】ここで、ＮチャネルＭＯＳトランジスタＮ
３とＮチャネルＭＯＳトランジスタＮ４とにより電圧緩
和部１０を構成する。
３とＮチャネルＭＯＳトランジスタＮ４とにより電圧緩
和部１０を構成する。
【００３２】なお、この電圧レベル変換回路を構成する
すべてのトランジスタのしきい値は１Ｖとされ、以下の
実施の形態でも同様である。
すべてのトランジスタのしきい値は１Ｖとされ、以下の
実施の形態でも同様である。
【００３３】次に、本実施の形態１に係る電圧レベル変
換回路の動作を説明する。なお、ノードｎＶＮに印加さ
れる電圧ＶＮＮとノードｎＶＩＮに供給される電圧Ｖｉ
ｎに応じた各ノードの電圧と、トランジスタの状態とを
示すと、以下のようになる。
換回路の動作を説明する。なお、ノードｎＶＮに印加さ
れる電圧ＶＮＮとノードｎＶＩＮに供給される電圧Ｖｉ
ｎに応じた各ノードの電圧と、トランジスタの状態とを
示すと、以下のようになる。
【００３４】
【表３】
【００３５】たとえば、表３に示されるように、ノード
ｎＶＮに負の高い電圧ＶＮＮ（−１１Ｖ）を印加したと
き、レベル判定回路２はノードｎＡＬにＬレベル（０
Ｖ）の緩和信号ＡＬＶを供給する。
ｎＶＮに負の高い電圧ＶＮＮ（−１１Ｖ）を印加したと
き、レベル判定回路２はノードｎＡＬにＬレベル（０
Ｖ）の緩和信号ＡＬＶを供給する。
【００３６】また、ここで、ノードｎＶＩＮにＨレベル
（３．３Ｖ）の電圧Ｖｉｎが供給されるとＰチャネルＭ
ＯＳトランジスタＰ２がオンする。これにより、ノード
ｎ４の電圧は３．３Ｖとなる。このときＮチャネルＭＯ
ＳトランジスタＮ４のゲートには０Ｖが供給されている
のでＮチャネルＭＯＳトランジスタＮ４はオフし、ノー
ドｎ２はＮチャネルＭＯＳトランジスタＮ４のしきい値
分（１Ｖ）だけゲート電圧（０Ｖ）より下がった−１Ｖ
以上のハイインピーダンス状態になる。そして、ノード
ｎ２はＮチャネルＭＯＳトランジスタＮ１のゲートに接
続されているのでＮチャネルＭＯＳトランジスタＮ１は
オンし、ノードｎ１の電圧は−１１Ｖとなる。なお、ノ
ードｎ１はＮチャネルＭＯＳトランジスタＮ２のゲート
に接続されているので、ＮチャネルＭＯＳトランジスタ
Ｎ２はオフする。一方、ＮチャネルＭＯＳトランジスタ
Ｎ３のゲートには０Ｖの緩和信号ＡＬＶが供給されてい
るのでＮチャネルＭＯＳトランジスタＮ３はオンし、ノ
ードｎ３の電圧は−１１Ｖとなる。なお、ＰチャネルＭ
ＯＳトランジスタＰ１のゲートとソースとにはともに０
Ｖの電圧が供給されているのでオフする。
（３．３Ｖ）の電圧Ｖｉｎが供給されるとＰチャネルＭ
ＯＳトランジスタＰ２がオンする。これにより、ノード
ｎ４の電圧は３．３Ｖとなる。このときＮチャネルＭＯ
ＳトランジスタＮ４のゲートには０Ｖが供給されている
のでＮチャネルＭＯＳトランジスタＮ４はオフし、ノー
ドｎ２はＮチャネルＭＯＳトランジスタＮ４のしきい値
分（１Ｖ）だけゲート電圧（０Ｖ）より下がった−１Ｖ
以上のハイインピーダンス状態になる。そして、ノード
ｎ２はＮチャネルＭＯＳトランジスタＮ１のゲートに接
続されているのでＮチャネルＭＯＳトランジスタＮ１は
オンし、ノードｎ１の電圧は−１１Ｖとなる。なお、ノ
ードｎ１はＮチャネルＭＯＳトランジスタＮ２のゲート
に接続されているので、ＮチャネルＭＯＳトランジスタ
Ｎ２はオフする。一方、ＮチャネルＭＯＳトランジスタ
Ｎ３のゲートには０Ｖの緩和信号ＡＬＶが供給されてい
るのでＮチャネルＭＯＳトランジスタＮ３はオンし、ノ
ードｎ３の電圧は−１１Ｖとなる。なお、ＰチャネルＭ
ＯＳトランジスタＰ１のゲートとソースとにはともに０
Ｖの電圧が供給されているのでオフする。
【００３７】したがって、以上のような動作により、ノ
ードｎＶＮに−１１Ｖの電圧が印加され、ノードｎＶＩ
ＮにＨレベルの電圧が供給されたとき、ノードｎ３から
−１１Ｖの電圧Ｖｏｕｔが出力される。
ードｎＶＮに−１１Ｖの電圧が印加され、ノードｎＶＩ
ＮにＨレベルの電圧が供給されたとき、ノードｎ３から
−１１Ｖの電圧Ｖｏｕｔが出力される。
【００３８】また、ノードｎＶＮに−１１Ｖの電圧ＶＮ
Ｎが印加され、ノードｎＶＩＮにＬレベルの電圧Ｖｉｎ
が供給されたときは、ＰチャネルＭＯＳトランジスタＰ
２のゲートとソースとには０Ｖの電圧が供給されること
になるのでＰチャネルＭＯＳトランジスタＰ２はオフす
る。また、電圧ＶｉｎはインバータＩ２によりその論理
レベルが反転されるので、ＰチャネルＭＯＳトランジス
タＰ１のソースにはＨレベル（３．３Ｖ）の電圧が供給
される。ここで、ＰチャネルＭＯＳトランジスタＰ１の
ゲートには０Ｖが供給されるのでＰチャネルＭＯＳトラ
ンジスタＰ１はオンし、ノードｎ３の電圧は３．３Ｖと
なる。
Ｎが印加され、ノードｎＶＩＮにＬレベルの電圧Ｖｉｎ
が供給されたときは、ＰチャネルＭＯＳトランジスタＰ
２のゲートとソースとには０Ｖの電圧が供給されること
になるのでＰチャネルＭＯＳトランジスタＰ２はオフす
る。また、電圧ＶｉｎはインバータＩ２によりその論理
レベルが反転されるので、ＰチャネルＭＯＳトランジス
タＰ１のソースにはＨレベル（３．３Ｖ）の電圧が供給
される。ここで、ＰチャネルＭＯＳトランジスタＰ１の
ゲートには０Ｖが供給されるのでＰチャネルＭＯＳトラ
ンジスタＰ１はオンし、ノードｎ３の電圧は３．３Ｖと
なる。
【００３９】以上より、ノードｎ３からは、電圧Ｖｉｎ
のＨ／Ｌに応じて電圧ＶＮＮ（−１１Ｖ）／電源電圧Ｖ
ｃｃ（３．３Ｖ）の電圧Ｖｏｕｔが出力される。
のＨ／Ｌに応じて電圧ＶＮＮ（−１１Ｖ）／電源電圧Ｖ
ｃｃ（３．３Ｖ）の電圧Ｖｏｕｔが出力される。
【００４０】一方、ノードｎＶＮに０Ｖの電圧ＶＮＮを
印加したとき、レベル判定回路２はノードｎＡＬにＨレ
ベル（３．３Ｖ）の緩和信号ＡＬＶを供給する。
印加したとき、レベル判定回路２はノードｎＡＬにＨレ
ベル（３．３Ｖ）の緩和信号ＡＬＶを供給する。
【００４１】また、ここで、ノードｎＶＩＮにＨレベル
（３．３Ｖ）の電圧Ｖｉｎが供給されるとＰチャネルＭ
ＯＳトランジスタＰ２がオンする。これにより、ノード
ｎ４の電圧は３．３Ｖとなる。このときＮチャネルＭＯ
ＳトランジスタＮ４のゲートには３．３Ｖが供給されて
いるのでＮチャネルＭＯＳトランジスタＮ４はオフし、
ノードｎ２はＮチャネルＭＯＳトランジスタＮ４のしき
い値分（１Ｖ）だけゲート電圧（３．３Ｖ）より下がっ
た２．３Ｖ以上のハイインピーダンス状態となる。そし
て、ノードｎ２はＮチャネルＭＯＳトランジスタＮ１の
ゲートに接続されているのでＮチャネルＭＯＳトランジ
スタＮ１はオンし、ノードｎ１の電圧は０Ｖとなる。な
お、ノードｎ１はＮチャネルＭＯＳトランジスタＮ２の
ゲートに接続されているので、ＮチャネルＭＯＳトラン
ジスタＮ２はオフする。一方、ＮチャネルＭＯＳトラン
ジスタＮ３のゲートには３．３Ｖの緩和信号ＡＬＶが供
給されているのでＮチャネルＭＯＳトランジスタＮ３は
オンし、ノードｎ３の電圧は０Ｖとなる。なお、Ｐチャ
ネルＭＯＳトランジスタＰ１のゲートとソースとにはと
もに０Ｖの電圧が供給されているのでオフする。
（３．３Ｖ）の電圧Ｖｉｎが供給されるとＰチャネルＭ
ＯＳトランジスタＰ２がオンする。これにより、ノード
ｎ４の電圧は３．３Ｖとなる。このときＮチャネルＭＯ
ＳトランジスタＮ４のゲートには３．３Ｖが供給されて
いるのでＮチャネルＭＯＳトランジスタＮ４はオフし、
ノードｎ２はＮチャネルＭＯＳトランジスタＮ４のしき
い値分（１Ｖ）だけゲート電圧（３．３Ｖ）より下がっ
た２．３Ｖ以上のハイインピーダンス状態となる。そし
て、ノードｎ２はＮチャネルＭＯＳトランジスタＮ１の
ゲートに接続されているのでＮチャネルＭＯＳトランジ
スタＮ１はオンし、ノードｎ１の電圧は０Ｖとなる。な
お、ノードｎ１はＮチャネルＭＯＳトランジスタＮ２の
ゲートに接続されているので、ＮチャネルＭＯＳトラン
ジスタＮ２はオフする。一方、ＮチャネルＭＯＳトラン
ジスタＮ３のゲートには３．３Ｖの緩和信号ＡＬＶが供
給されているのでＮチャネルＭＯＳトランジスタＮ３は
オンし、ノードｎ３の電圧は０Ｖとなる。なお、Ｐチャ
ネルＭＯＳトランジスタＰ１のゲートとソースとにはと
もに０Ｖの電圧が供給されているのでオフする。
【００４２】したがって、以上のような動作によりノー
ドｎＶＮに０Ｖの電圧が印加され、ノードｎＶＩＮにＨ
レベルの電圧が供給されたとき、ノードｎ３から０Ｖの
電圧Ｖｏｕｔが出力される。
ドｎＶＮに０Ｖの電圧が印加され、ノードｎＶＩＮにＨ
レベルの電圧が供給されたとき、ノードｎ３から０Ｖの
電圧Ｖｏｕｔが出力される。
【００４３】また、上記動作と同様な動作により、表３
に示されるように、ノードｎＶＮに０Ｖの電圧ＶＮＮが
印加され、かつノードｎＶＩＮにＬレベルの電圧Ｖｉｎ
が供給されたときは、ノードｎ３から３．３Ｖの電源電
圧Ｖｃｃが電圧Ｖｏｕｔとして出力される。
に示されるように、ノードｎＶＮに０Ｖの電圧ＶＮＮが
印加され、かつノードｎＶＩＮにＬレベルの電圧Ｖｉｎ
が供給されたときは、ノードｎ３から３．３Ｖの電源電
圧Ｖｃｃが電圧Ｖｏｕｔとして出力される。
【００４４】以上のように、本実施の形態１に係る電圧
レベル変換回路によれば、電圧ＶＮＮのレベルに応じて
緩和信号ＡＬＶの電圧レベル（論理レベル）を変化させ
ることによりＮチャネルＭＯＳトランジスタＮ１，Ｎ２
のソース・ドレイン間にかかる電圧を減少させることが
できる。
レベル変換回路によれば、電圧ＶＮＮのレベルに応じて
緩和信号ＡＬＶの電圧レベル（論理レベル）を変化させ
ることによりＮチャネルＭＯＳトランジスタＮ１，Ｎ２
のソース・ドレイン間にかかる電圧を減少させることが
できる。
【００４５】すなわち、たとえば、電圧ＶＮＮが−１１
Ｖで電圧Ｖｉｎが３．３Ｖのとき、オフ状態にあるＮチ
ャネルＭＯＳトランジスタＮ２のソース・ドレイン間に
はノードｎ２とノードｎＶＮの電位差である１０Ｖ（以
上）の電圧がかかるが、図２９に示された従来の電圧レ
ベル変換回路においてはオフ状態にあるＮチャネルＭＯ
ＳトランジスタＮ１のソース・ドレイン間に１４．３Ｖ
の電圧がかかったことと比較すると４．３Ｖの電圧緩和
が実現できたことになる。
Ｖで電圧Ｖｉｎが３．３Ｖのとき、オフ状態にあるＮチ
ャネルＭＯＳトランジスタＮ２のソース・ドレイン間に
はノードｎ２とノードｎＶＮの電位差である１０Ｖ（以
上）の電圧がかかるが、図２９に示された従来の電圧レ
ベル変換回路においてはオフ状態にあるＮチャネルＭＯ
ＳトランジスタＮ１のソース・ドレイン間に１４．３Ｖ
の電圧がかかったことと比較すると４．３Ｖの電圧緩和
が実現できたことになる。
【００４６】なお、上記説明では緩和信号ＡＬＶはレベ
ル判定回路２で生成されるものであったが、緩和信号Ａ
ＬＶはノードｎＶＮに印加される電圧ＶＮＮの大きさに
応じて他の内部回路や外部から供給されるものであって
もよい。
ル判定回路２で生成されるものであったが、緩和信号Ａ
ＬＶはノードｎＶＮに印加される電圧ＶＮＮの大きさに
応じて他の内部回路や外部から供給されるものであって
もよい。
【００４７】［実施の形態２］上記実施の形態１に係る
電圧レベル変換回路では、電圧ＶＮＮが０Ｖのとき、ノ
ードｎ１またはノードｎ２の電圧はＮチャネルＭＯＳト
ランジスタＮ３，Ｎ４のしきい値を電圧Ｖｔｈ（１Ｖ）
とすると電圧（Ｖｃｃ−Ｖｔｈ）、すなわち、２．３Ｖ
までしか上昇しない。ここで、電源電圧Ｖｃｃが低下し
た場合やプロセスばらつきなどが原因で電圧Ｖｔｈが高
くなった場合はノードｎ１またはノードｎ２が到達し得
る電圧の上限がさらに下がる可能性がある。すると、Ｎ
チャネルＭＯＳトランジスタＮ１やＮチャネルＭＯＳト
ランジスタＮ２が十分にオンしない状態に陥ることがあ
る。
電圧レベル変換回路では、電圧ＶＮＮが０Ｖのとき、ノ
ードｎ１またはノードｎ２の電圧はＮチャネルＭＯＳト
ランジスタＮ３，Ｎ４のしきい値を電圧Ｖｔｈ（１Ｖ）
とすると電圧（Ｖｃｃ−Ｖｔｈ）、すなわち、２．３Ｖ
までしか上昇しない。ここで、電源電圧Ｖｃｃが低下し
た場合やプロセスばらつきなどが原因で電圧Ｖｔｈが高
くなった場合はノードｎ１またはノードｎ２が到達し得
る電圧の上限がさらに下がる可能性がある。すると、Ｎ
チャネルＭＯＳトランジスタＮ１やＮチャネルＭＯＳト
ランジスタＮ２が十分にオンしない状態に陥ることがあ
る。
【００４８】そこで、本実施の形態２に係る電圧レベル
変換回路は、図２に示されるように、上記実施の形態１
に係る電圧レベル変換回路と同様な構成を有しつつ、さ
らに、ノードｎ３とノードｎ１との間にＮチャネルＭＯ
ＳトランジスタＮ３と並列接続されゲートには緩和信号
ＡＬＶの反転信号／ＡＬＶが供給されるＰチャネルＭＯ
ＳトランジスタＰ３と、ノードｎ４とノードｎ２との間
にＮチャネルＭＯＳトランジスタＮ４と並列接続されゲ
ートには緩和信号ＡＬＶの反転信号／ＡＬＶが供給され
るＰチャネルＭＯＳトランジスタＰ４と、緩和信号ＡＬ
Ｖを反転させるインバータＩ８とを備え、ＮチャネルＭ
ＯＳトランジスタＮ３，Ｎ４のしきい値によるノードｎ
１，ｎ２の電圧の低下を防止するものである。なお、こ
こで、インバータＩ８と、ＮチャネルＭＯＳトランジス
タＮ３，Ｎ４と、ＰチャネルＭＯＳトランジスタＰ３，
Ｐ４とにより電圧緩和部２０を構成する。
変換回路は、図２に示されるように、上記実施の形態１
に係る電圧レベル変換回路と同様な構成を有しつつ、さ
らに、ノードｎ３とノードｎ１との間にＮチャネルＭＯ
ＳトランジスタＮ３と並列接続されゲートには緩和信号
ＡＬＶの反転信号／ＡＬＶが供給されるＰチャネルＭＯ
ＳトランジスタＰ３と、ノードｎ４とノードｎ２との間
にＮチャネルＭＯＳトランジスタＮ４と並列接続されゲ
ートには緩和信号ＡＬＶの反転信号／ＡＬＶが供給され
るＰチャネルＭＯＳトランジスタＰ４と、緩和信号ＡＬ
Ｖを反転させるインバータＩ８とを備え、ＮチャネルＭ
ＯＳトランジスタＮ３，Ｎ４のしきい値によるノードｎ
１，ｎ２の電圧の低下を防止するものである。なお、こ
こで、インバータＩ８と、ＮチャネルＭＯＳトランジス
タＮ３，Ｎ４と、ＰチャネルＭＯＳトランジスタＰ３，
Ｐ４とにより電圧緩和部２０を構成する。
【００４９】この実施の形態２に係る電圧レベル変換回
路においてノードｎＶＮに印加される電圧ＶＮＮとノー
ドｎＶＩＮに供給される電圧Ｖｉｎに応じた各ノードの
電圧と、トランジスタの状態とを示すと、以下のように
なる。
路においてノードｎＶＮに印加される電圧ＶＮＮとノー
ドｎＶＩＮに供給される電圧Ｖｉｎに応じた各ノードの
電圧と、トランジスタの状態とを示すと、以下のように
なる。
【００５０】
【表４】
【００５１】表４に示されるように、本実施の形態２に
係る電圧レベル変換回路は上記実施の形態１に係る電圧
レベル変換回路と同様に動作するが、ノードｎＶＮに０
Ｖの電圧ＶＮＮを印加した場合は、緩和信号ＡＬＶが電
源電圧Ｖｃｃ（３．３Ｖ）となるので緩和信号ＡＬＶの
反転信号／ＡＬＶは０Ｖとなり、電圧Ｖｉｎが３．３Ｖ
（Ｈ）のときはＰチャネルＭＯＳトランジスタＰ４、電
圧Ｖｉｎが０Ｖ（Ｌ）のときはＰチャネルＭＯＳトラン
ジスタＰ３がそれぞれオンする。
係る電圧レベル変換回路は上記実施の形態１に係る電圧
レベル変換回路と同様に動作するが、ノードｎＶＮに０
Ｖの電圧ＶＮＮを印加した場合は、緩和信号ＡＬＶが電
源電圧Ｖｃｃ（３．３Ｖ）となるので緩和信号ＡＬＶの
反転信号／ＡＬＶは０Ｖとなり、電圧Ｖｉｎが３．３Ｖ
（Ｈ）のときはＰチャネルＭＯＳトランジスタＰ４、電
圧Ｖｉｎが０Ｖ（Ｌ）のときはＰチャネルＭＯＳトラン
ジスタＰ３がそれぞれオンする。
【００５２】これより、電圧Ｖｉｎが３．３Ｖのときは
ノードｎ４の電圧（３．３Ｖ）がノードｎ２へ、電圧Ｖ
ｉｎが０Ｖのときはノードｎ３の電圧（３．３Ｖ）がノ
ードｎ１へそれぞれ伝播する。
ノードｎ４の電圧（３．３Ｖ）がノードｎ２へ、電圧Ｖ
ｉｎが０Ｖのときはノードｎ３の電圧（３．３Ｖ）がノ
ードｎ１へそれぞれ伝播する。
【００５３】したがって、本実施の形態２に係る電圧レ
ベル変換回路によれば、ＮチャネルＭＯＳトランジスタ
Ｎ３，Ｎ４のしきい値によるノードｎ１，ｎ２の電圧の
低下を回避でき、確実にＮチャネルＭＯＳトランジスタ
Ｎ１，Ｎ２をオンさせることにより動作の安定性を向上
させることができる。
ベル変換回路によれば、ＮチャネルＭＯＳトランジスタ
Ｎ３，Ｎ４のしきい値によるノードｎ１，ｎ２の電圧の
低下を回避でき、確実にＮチャネルＭＯＳトランジスタ
Ｎ１，Ｎ２をオンさせることにより動作の安定性を向上
させることができる。
【００５４】［実施の形態３］上記実施の形態２に係る
電圧レベル変換回路では、電圧Ｖｉｎが３．３Ｖで緩和
信号ＡＬＶが０ＶのときＰチャネルＭＯＳトランジスタ
Ｐ３のゲートは電源電圧Ｖｃｃ（３．３Ｖ）で、ソース
とドレインはともに−１１Ｖになる。したがってこの場
合には、ＰチャネルＭＯＳトランジスタＰ３のゲート酸
化膜に１４．３Ｖの電圧が印加されることになる。
電圧レベル変換回路では、電圧Ｖｉｎが３．３Ｖで緩和
信号ＡＬＶが０ＶのときＰチャネルＭＯＳトランジスタ
Ｐ３のゲートは電源電圧Ｖｃｃ（３．３Ｖ）で、ソース
とドレインはともに−１１Ｖになる。したがってこの場
合には、ＰチャネルＭＯＳトランジスタＰ３のゲート酸
化膜に１４．３Ｖの電圧が印加されることになる。
【００５５】このようにゲート酸化膜に高電圧が印加さ
れることによってもトランジスタのスイッチングにおけ
る劣化を招き、トランジスタの信頼性を低下させること
となる。
れることによってもトランジスタのスイッチングにおけ
る劣化を招き、トランジスタの信頼性を低下させること
となる。
【００５６】そこで、本実施の形態３に係る電圧レベル
変換回路は、図３に示されるように、ＰチャネルＭＯＳ
トランジスタＰ３，Ｐ４のゲート電圧を、緩和信号ＡＬ
Ｖと電圧Ｖｉｎとに応じて制御することにより緩和した
ものである。
変換回路は、図３に示されるように、ＰチャネルＭＯＳ
トランジスタＰ３，Ｐ４のゲート電圧を、緩和信号ＡＬ
Ｖと電圧Ｖｉｎとに応じて制御することにより緩和した
ものである。
【００５７】具体的には、図３に示されるように、本実
施の形態３に係る電圧レベル変換回路は上記実施の形態
２に係る電圧レベル変換回路と同様な構成を有するが、
インバータＩ８は備えず、電圧Ｖｉｎと緩和信号ＡＬＶ
との２つの電圧（信号）を入力し出力ノードｎ６がＰチ
ャネルＭＯＳトランジスタＰ４のゲートに接続された論
理ゲート４と、電圧Ｖｉｎの反転信号と緩和信号ＡＬＶ
とを入力し出力ノードｎ５がＰチャネルＭＯＳトランジ
スタＰ３のゲートに接続された論理ゲート３とをさらに
備えるものである。なお、ここで、ＮチャネルＭＯＳト
ランジスタＮ３，Ｎ４と、ＰチャネルＭＯＳトランジス
タＰ３，Ｐ４と、論理ゲート３，４とにより電圧緩和部
３０を構成する。
施の形態３に係る電圧レベル変換回路は上記実施の形態
２に係る電圧レベル変換回路と同様な構成を有するが、
インバータＩ８は備えず、電圧Ｖｉｎと緩和信号ＡＬＶ
との２つの電圧（信号）を入力し出力ノードｎ６がＰチ
ャネルＭＯＳトランジスタＰ４のゲートに接続された論
理ゲート４と、電圧Ｖｉｎの反転信号と緩和信号ＡＬＶ
とを入力し出力ノードｎ５がＰチャネルＭＯＳトランジ
スタＰ３のゲートに接続された論理ゲート３とをさらに
備えるものである。なお、ここで、ＮチャネルＭＯＳト
ランジスタＮ３，Ｎ４と、ＰチャネルＭＯＳトランジス
タＰ３，Ｐ４と、論理ゲート３，４とにより電圧緩和部
３０を構成する。
【００５８】この実施の形態３に係る電圧レベル変換回
路においてノードｎＶＮに印加される電圧ＶＮＮとノー
ドｎＶＩＮに供給される電圧Ｖｉｎに応じた各ノードの
電圧と、トランジスタの状態とを示すと、以下のように
なる。
路においてノードｎＶＮに印加される電圧ＶＮＮとノー
ドｎＶＩＮに供給される電圧Ｖｉｎに応じた各ノードの
電圧と、トランジスタの状態とを示すと、以下のように
なる。
【００５９】
【表５】
【００６０】表５に示されるように、ノードｎＶＮに−
１１Ｖの電圧ＶＮＮが印加されたときは、ノードｎＶＩ
Ｎに供給される電圧が３．３Ｖ（Ｈ）のときノードｎ
１，ｎ３の電圧が−１１Ｖになるが、このときノードｎ
５の電圧は０ＶとなるのでＰチャネルＭＯＳトランジス
タＰ３のゲート酸化膜にかかる電圧は１１Ｖにまで緩和
される。
１１Ｖの電圧ＶＮＮが印加されたときは、ノードｎＶＩ
Ｎに供給される電圧が３．３Ｖ（Ｈ）のときノードｎ
１，ｎ３の電圧が−１１Ｖになるが、このときノードｎ
５の電圧は０ＶとなるのでＰチャネルＭＯＳトランジス
タＰ３のゲート酸化膜にかかる電圧は１１Ｖにまで緩和
される。
【００６１】また同様に、ノードｎＶＮに−１１Ｖの電
圧ＶＮＮが印加されたときは、ノードｎＶＩＮに供給さ
れる電圧が０Ｖ（Ｌ）のときノードｎ２，ｎ４の電圧が
−１１Ｖになるが、このときノードｎ６の電圧は０Ｖと
なるのでＰチャネルＭＯＳトランジスタＰ４のゲート酸
化膜にかかる電圧は１１Ｖにまで緩和される。
圧ＶＮＮが印加されたときは、ノードｎＶＩＮに供給さ
れる電圧が０Ｖ（Ｌ）のときノードｎ２，ｎ４の電圧が
−１１Ｖになるが、このときノードｎ６の電圧は０Ｖと
なるのでＰチャネルＭＯＳトランジスタＰ４のゲート酸
化膜にかかる電圧は１１Ｖにまで緩和される。
【００６２】以上より、本実施の形態３に係る電圧レベ
ル変換回路によれば、ＰチャネルＭＯＳトランジスタＰ
３，Ｐ４のゲート酸化膜にかかる電圧を緩和することが
でき、さらに、ＰチャネルＭＯＳトランジスタＰ３，Ｐ
４の動作の信頼性を向上させることができる。
ル変換回路によれば、ＰチャネルＭＯＳトランジスタＰ
３，Ｐ４のゲート酸化膜にかかる電圧を緩和することが
でき、さらに、ＰチャネルＭＯＳトランジスタＰ３，Ｐ
４の動作の信頼性を向上させることができる。
【００６３】［実施の形態４］図１に示された実施の形
態１に係る電圧レベル変換回路においては、Ｐチャネル
ＭＯＳトランジスタＰ１，Ｐ２のソース・ドレイン間に
最大で１１Ｖの電圧がかかる。本実施の形態４に係る電
圧レベル変換回路は、図４に示されるように、このＰチ
ャネルＭＯＳトランジスタＰ１，Ｐ２のソース・ドレイ
ン間の電圧を緩和すべく緩和回路４０，４１がさらに備
えられたものである。
態１に係る電圧レベル変換回路においては、Ｐチャネル
ＭＯＳトランジスタＰ１，Ｐ２のソース・ドレイン間に
最大で１１Ｖの電圧がかかる。本実施の形態４に係る電
圧レベル変換回路は、図４に示されるように、このＰチ
ャネルＭＯＳトランジスタＰ１，Ｐ２のソース・ドレイ
ン間の電圧を緩和すべく緩和回路４０，４１がさらに備
えられたものである。
【００６４】緩和回路４０は、図４に示されるように、
ＰチャネルＭＯＳトランジスタＰ１とノードｎ３との間
に接続されたＰチャネルＭＯＳトランジスタＰ１１と、
接地ノードｎＧｎｄと、接地ノードｎＧｎｄとＰチャネ
ルＭＯＳトランジスタＰ１１のゲートとの間に接続され
ゲートがノードｎ３に接続されたＮチャネルＭＯＳトラ
ンジスタＮ１１と、ＰチャネルＭＯＳトランジスタＰ１
１のゲートとノードｎ３との間に接続されゲートが接地
ノードｎＧｎｄに接続されたＮチャネルＭＯＳトランジ
スタＮ１２とを含む。
ＰチャネルＭＯＳトランジスタＰ１とノードｎ３との間
に接続されたＰチャネルＭＯＳトランジスタＰ１１と、
接地ノードｎＧｎｄと、接地ノードｎＧｎｄとＰチャネ
ルＭＯＳトランジスタＰ１１のゲートとの間に接続され
ゲートがノードｎ３に接続されたＮチャネルＭＯＳトラ
ンジスタＮ１１と、ＰチャネルＭＯＳトランジスタＰ１
１のゲートとノードｎ３との間に接続されゲートが接地
ノードｎＧｎｄに接続されたＮチャネルＭＯＳトランジ
スタＮ１２とを含む。
【００６５】なお、緩和回路４１は、緩和回路４０と同
様な構成を有し、ＰチャネルＭＯＳトランジスタＰ２１
と、ＮチャネルＭＯＳトランジスタＮ２１，Ｎ２２と、
接地ノードｎＧｎｄとを含む。
様な構成を有し、ＰチャネルＭＯＳトランジスタＰ２１
と、ＮチャネルＭＯＳトランジスタＮ２１，Ｎ２２と、
接地ノードｎＧｎｄとを含む。
【００６６】次に、緩和回路４０の動作を説明する。Ｎ
チャネルＭＯＳトランジスタＮ１１とＮチャネルＭＯＳ
トランジスタＮ１２とで構成された回路要素は、接地電
圧（０Ｖ）とノードｎ３の電圧とを比較して低い方の電
圧をノードｎ１１１に供給する。以下において、この回
路要素を「低電圧優先回路」と呼ぶ。
チャネルＭＯＳトランジスタＮ１１とＮチャネルＭＯＳ
トランジスタＮ１２とで構成された回路要素は、接地電
圧（０Ｖ）とノードｎ３の電圧とを比較して低い方の電
圧をノードｎ１１１に供給する。以下において、この回
路要素を「低電圧優先回路」と呼ぶ。
【００６７】たとえば、ノードｎ３の電圧が接地電圧
（０Ｖ）より高い場合、ＮチャネルＭＯＳトランジスタ
Ｎ１２のゲートには接地電圧が供給されるとともにドレ
インにはノードｎ３の電圧が供給されるのでＮチャネル
ＭＯＳトランジスタＮ１２はオフする。
（０Ｖ）より高い場合、ＮチャネルＭＯＳトランジスタ
Ｎ１２のゲートには接地電圧が供給されるとともにドレ
インにはノードｎ３の電圧が供給されるのでＮチャネル
ＭＯＳトランジスタＮ１２はオフする。
【００６８】このときＮチャネルＭＯＳトランジスタＮ
１１のゲートにはノードｎ３の電圧が供給され、そのソ
ースには接地電圧が供給されるのでＮチャネルＭＯＳト
ランジスタＮ１１はオンし、接地電圧をノードｎ１１１
に伝える。
１１のゲートにはノードｎ３の電圧が供給され、そのソ
ースには接地電圧が供給されるのでＮチャネルＭＯＳト
ランジスタＮ１１はオンし、接地電圧をノードｎ１１１
に伝える。
【００６９】一方、ノードｎ３の電圧が接地電圧より低
い場合、ＮチャネルＭＯＳトランジスタＮ１２のゲート
には接地電圧が供給され、そのソースにはノードｎ３の
電圧が供給されるのでＮチャネルＭＯＳトランジスタＮ
１２はオンし、ノードｎ３の電圧をノードｎ１１１に伝
える。
い場合、ＮチャネルＭＯＳトランジスタＮ１２のゲート
には接地電圧が供給され、そのソースにはノードｎ３の
電圧が供給されるのでＮチャネルＭＯＳトランジスタＮ
１２はオンし、ノードｎ３の電圧をノードｎ１１１に伝
える。
【００７０】このときＮチャネルＭＯＳトランジスタＮ
１１のゲートにはノードｎ３の電圧が供給され、そのド
レインには接地電圧が供給されるのでＮチャネルＭＯＳ
トランジスタＮ１１はオフする。
１１のゲートにはノードｎ３の電圧が供給され、そのド
レインには接地電圧が供給されるのでＮチャネルＭＯＳ
トランジスタＮ１１はオフする。
【００７１】このようにして、ノードｎ１１１には接地
電圧とノードｎ３の電圧のうちより低い方の電圧が伝わ
る。
電圧とノードｎ３の電圧のうちより低い方の電圧が伝わ
る。
【００７２】ここで、ＰチャネルＭＯＳトランジスタＰ
１１は、そのゲートはノードｎ１１１に接続され、ドレ
インはノードｎ３に接続されている。したがって、ノー
ドｎ３の電圧が接地電圧より低い場合、ノードｎ１１１
の電圧とノードｎ３の電圧とが等しくなるのでＰチャネ
ルＭＯＳトランジスタＰ１１のゲートとドレインは電気
的に接続された状態になる。つまり、ＰチャネルＭＯＳ
トランジスタＰ１１はダイオード接続の状態になる。よ
って、ノードｎ３の電圧が接地電圧より低い場合を「ダ
イオードモード」と呼ぶ。
１１は、そのゲートはノードｎ１１１に接続され、ドレ
インはノードｎ３に接続されている。したがって、ノー
ドｎ３の電圧が接地電圧より低い場合、ノードｎ１１１
の電圧とノードｎ３の電圧とが等しくなるのでＰチャネ
ルＭＯＳトランジスタＰ１１のゲートとドレインは電気
的に接続された状態になる。つまり、ＰチャネルＭＯＳ
トランジスタＰ１１はダイオード接続の状態になる。よ
って、ノードｎ３の電圧が接地電圧より低い場合を「ダ
イオードモード」と呼ぶ。
【００７３】一方、ノードｎ３の電圧が接地電圧より高
い場合は、ノードｎ１１１の電圧は接地電圧となる。こ
のときノードｎ７の電圧が接地電圧よりＰチャネルＭＯ
ＳトランジスタＰ１１のしきい値（１Ｖ）より高いとＰ
チャネルＭＯＳトランジスタＰ１１はオンし、ノードｎ
７とノードｎ３とを電気的に接続する。つまり、Ｐチャ
ネルＭＯＳトランジスタＰ１１はこの場合トランスファ
ゲートとして働く。よって、ノードｎ３の電圧が接地電
圧より高い場合を「ＴＧモード」と呼ぶ。
い場合は、ノードｎ１１１の電圧は接地電圧となる。こ
のときノードｎ７の電圧が接地電圧よりＰチャネルＭＯ
ＳトランジスタＰ１１のしきい値（１Ｖ）より高いとＰ
チャネルＭＯＳトランジスタＰ１１はオンし、ノードｎ
７とノードｎ３とを電気的に接続する。つまり、Ｐチャ
ネルＭＯＳトランジスタＰ１１はこの場合トランスファ
ゲートとして働く。よって、ノードｎ３の電圧が接地電
圧より高い場合を「ＴＧモード」と呼ぶ。
【００７４】このように、２つのノードの電圧の大小関
係によって、ダイオードモードあるいはＴＧモードにな
る特性を持った緩和回路４０を「スイッチングダイオー
ド」とも呼ぶ。
係によって、ダイオードモードあるいはＴＧモードにな
る特性を持った緩和回路４０を「スイッチングダイオー
ド」とも呼ぶ。
【００７５】以上の回路動作を踏まえた上で、ノードｎ
ＶＮに印加する電圧ＶＮＮと電圧Ｖｉｎのレベル（Ｈ／
Ｌ）に応じた各ノードの電圧とトランジスタの状態とを
示すと、以下のようになる。
ＶＮに印加する電圧ＶＮＮと電圧Ｖｉｎのレベル（Ｈ／
Ｌ）に応じた各ノードの電圧とトランジスタの状態とを
示すと、以下のようになる。
【００７６】
【表６】
【００７７】表６に示されるように、本実施の形態に係
る電圧レベル変換回路は上記実施の形態１に係る電圧レ
ベル変換回路と同様に動作するが、たとえば、ノードｎ
ＶＮに印加される電圧ＶＮＮが−１１Ｖで電圧Ｖｉｎが
３．３Ｖのときは、ノードｎ３の電圧は接地電圧より低
い−１１Ｖとなる。よって、この場合には緩和回路４０
はダイオードモードとなり、ノードｎ７はノードｎ３よ
りＰチャネルＭＯＳトランジスタＰ１１のしきい値分だ
け高い−１０Ｖとなる。なお、このとき、緩和回路４１
はＴＧモードであり、ノードｎ４とノードｎ８の電圧は
ともに電源電圧Ｖｃｃ（３．３Ｖ）となる。
る電圧レベル変換回路は上記実施の形態１に係る電圧レ
ベル変換回路と同様に動作するが、たとえば、ノードｎ
ＶＮに印加される電圧ＶＮＮが−１１Ｖで電圧Ｖｉｎが
３．３Ｖのときは、ノードｎ３の電圧は接地電圧より低
い−１１Ｖとなる。よって、この場合には緩和回路４０
はダイオードモードとなり、ノードｎ７はノードｎ３よ
りＰチャネルＭＯＳトランジスタＰ１１のしきい値分だ
け高い−１０Ｖとなる。なお、このとき、緩和回路４１
はＴＧモードであり、ノードｎ４とノードｎ８の電圧は
ともに電源電圧Ｖｃｃ（３．３Ｖ）となる。
【００７８】以上より、本実施の形態４に係る電圧レベ
ル変換回路によれば、ＰチャネルＭＯＳトランジスタＰ
１，Ｐ２のソース・ドレイン間の電圧を緩和することが
できる。
ル変換回路によれば、ＰチャネルＭＯＳトランジスタＰ
１，Ｐ２のソース・ドレイン間の電圧を緩和することが
できる。
【００７９】［実施の形態５］図５は、本発明の実施の
形態５に係る電圧レベル変換回路の構成を示す回路図で
ある。
形態５に係る電圧レベル変換回路の構成を示す回路図で
ある。
【００８０】図５に示されるように、この電圧レベル変
換回路は図４に示された実施の形態４に係る電圧レベル
変換回路と同様な構成を有するが、電圧緩和部１０の代
わりに電圧緩和部２０を備える点で相違するものであ
る。
換回路は図４に示された実施の形態４に係る電圧レベル
変換回路と同様な構成を有するが、電圧緩和部１０の代
わりに電圧緩和部２０を備える点で相違するものであ
る。
【００８１】ここで、ノードｎＶＮに印加される電圧Ｖ
ＮＮとノードｎＶＩＮに供給される電圧Ｖｉｎとに応じ
た各ノードの電圧を示すと以下のようになる。
ＮＮとノードｎＶＩＮに供給される電圧Ｖｉｎとに応じ
た各ノードの電圧を示すと以下のようになる。
【００８２】
【表７】
【００８３】本実施の形態５に係る電圧レベル変換回路
は、表７に示されるように、ノードｎＶＮに印加される
電圧ＶＮＮが０Ｖのとき電圧ＶｉｎのＨ／Ｌに応じてノ
ードｎ２，ｎ１の電圧が３．３Ｖとなるため、実施の形
態４に係る電圧レベル変換回路と同様な効果とともに、
ＮチャネルＭＯＳトランジスタＮ１，Ｎ２のスイッチン
グ動作の信頼性を高めるという効果をも奏する。
は、表７に示されるように、ノードｎＶＮに印加される
電圧ＶＮＮが０Ｖのとき電圧ＶｉｎのＨ／Ｌに応じてノ
ードｎ２，ｎ１の電圧が３．３Ｖとなるため、実施の形
態４に係る電圧レベル変換回路と同様な効果とともに、
ＮチャネルＭＯＳトランジスタＮ１，Ｎ２のスイッチン
グ動作の信頼性を高めるという効果をも奏する。
【００８４】［実施の形態６］図６は、本発明の実施の
形態６に係る電圧レベル変換回路の構成を示す回路図で
ある。
形態６に係る電圧レベル変換回路の構成を示す回路図で
ある。
【００８５】図６に示されるように、この電圧レベル変
換回路は図５に示された実施の形態５に係る電圧レベル
変換回路と同様な構成を有するが、電圧緩和部２０の代
わりに電圧緩和部３０を備える点で相違するものであ
る。
換回路は図５に示された実施の形態５に係る電圧レベル
変換回路と同様な構成を有するが、電圧緩和部２０の代
わりに電圧緩和部３０を備える点で相違するものであ
る。
【００８６】ここで、ノードｎＶＮに印加される電圧Ｖ
ＮＮとノードｎＶＩＮに供給される電圧Ｖｉｎとに応じ
た各ノードの電圧を示すと以下のようになる。
ＮＮとノードｎＶＩＮに供給される電圧Ｖｉｎとに応じ
た各ノードの電圧を示すと以下のようになる。
【００８７】
【表８】
【００８８】本実施の形態６に係る電圧レベル変換回路
は、表８に示されるように、ノードｎＶＮに印加される
電圧ＶＮＮが−１１Ｖのとき、ノードｎＶＩＮに供給さ
れる電圧ＶｉｎのＨ／Ｌに応じてノードｎ５，ｎ６の電
圧が０Ｖとなるため、実施の形態５に係る電圧レベル変
換回路と同様な効果とともに、ＰチャネルＭＯＳトラン
ジスタＰ３，Ｐ４のスイッチング動作の信頼性を高める
という効果をも奏する。
は、表８に示されるように、ノードｎＶＮに印加される
電圧ＶＮＮが−１１Ｖのとき、ノードｎＶＩＮに供給さ
れる電圧ＶｉｎのＨ／Ｌに応じてノードｎ５，ｎ６の電
圧が０Ｖとなるため、実施の形態５に係る電圧レベル変
換回路と同様な効果とともに、ＰチャネルＭＯＳトラン
ジスタＰ３，Ｐ４のスイッチング動作の信頼性を高める
という効果をも奏する。
【００８９】［実施の形態７］図４に示された実施の形
態４に係る電圧レベル変換回路では、緩和回路４０，４
１によりＰチャネルＭＯＳトランジスタＰ１，Ｐ２のソ
ース・ドレイン間にかかる電圧の最大値は１０Ｖに抑え
ることができた。
態４に係る電圧レベル変換回路では、緩和回路４０，４
１によりＰチャネルＭＯＳトランジスタＰ１，Ｐ２のソ
ース・ドレイン間にかかる電圧の最大値は１０Ｖに抑え
ることができた。
【００９０】そこで、本実施の形態７に係る電圧レベル
変換回路は、ＰチャネルＭＯＳトランジスタＰ１，Ｐ２
のソース・ドレイン間の電圧をさらに緩和するため、図
７に示されるように、緩和回路を直列接続したものであ
る。具体的には、この電圧レベル変換回路は、Ｐチャネ
ルＭＯＳトランジスタＰ１とノードｎ３との間に緩和回
路４０，４２，４４が３個直列に接続され、Ｐチャネル
ＭＯＳトランジスタＰ２とノードｎ４との間に緩和回路
４１，４３，４５が３個直列に接続される。
変換回路は、ＰチャネルＭＯＳトランジスタＰ１，Ｐ２
のソース・ドレイン間の電圧をさらに緩和するため、図
７に示されるように、緩和回路を直列接続したものであ
る。具体的には、この電圧レベル変換回路は、Ｐチャネ
ルＭＯＳトランジスタＰ１とノードｎ３との間に緩和回
路４０，４２，４４が３個直列に接続され、Ｐチャネル
ＭＯＳトランジスタＰ２とノードｎ４との間に緩和回路
４１，４３，４５が３個直列に接続される。
【００９１】なお、本実施の形態７に係る電圧レベル変
換回路は、電圧変換部１００に印加される電圧ＶＮＮと
入力される電圧Ｖｉｎに応じて電圧変換部１００から電
圧Ｖｏｕｔを出力するものである。
換回路は、電圧変換部１００に印加される電圧ＶＮＮと
入力される電圧Ｖｉｎに応じて電圧変換部１００から電
圧Ｖｏｕｔを出力するものである。
【００９２】ここで、ノードｎＶＮに印加される電圧Ｖ
ＮＮとノードｎＶＩＮに供給される電圧Ｖｉｎに応じた
各ノードの電圧を示すと以下のようになる。
ＮＮとノードｎＶＩＮに供給される電圧Ｖｉｎに応じた
各ノードの電圧を示すと以下のようになる。
【００９３】
【表９】
【００９４】表９に示されるように、ノードｎＶＮに印
加される電圧ＶＮＮが−１１ＶでノードｎＶＩＮに供給
される電圧Ｖｉｎが３．３Ｖのとき、緩和回路４０，４
２，４４はダイオードモードにあり、ノードｎ３，ｎ１
１，ｎ９，ｎ７の順で順次１Ｖ毎に電圧が上昇してい
く。なお、このとき緩和回路４１，４３，４５はＴＧモ
ードにあり、ノードｎ４とノードｎ１２とノードｎ１０
とノードｎ８の電圧は等しくなる。
加される電圧ＶＮＮが−１１ＶでノードｎＶＩＮに供給
される電圧Ｖｉｎが３．３Ｖのとき、緩和回路４０，４
２，４４はダイオードモードにあり、ノードｎ３，ｎ１
１，ｎ９，ｎ７の順で順次１Ｖ毎に電圧が上昇してい
く。なお、このとき緩和回路４１，４３，４５はＴＧモ
ードにあり、ノードｎ４とノードｎ１２とノードｎ１０
とノードｎ８の電圧は等しくなる。
【００９５】次に、ノードｎＶＮに０Ｖの電圧ＶＮＮが
印加されノードｎＶＩＮに３．３Ｖの電圧Ｖｉｎが供給
された場合の動作を説明する。
印加されノードｎＶＩＮに３．３Ｖの電圧Ｖｉｎが供給
された場合の動作を説明する。
【００９６】まず、レベル判定回路２は、電圧ＶＮＮが
−４Ｖ以上であるためＨレベル（３．３Ｖ）の緩和信号
ＡＬＶを出力する。また、ＰチャネルＭＯＳトランジス
タＰ２のゲートには接地電圧（０Ｖ）が供給され、ソー
スには３．３Ｖが供給されるため、ＰチャネルＭＯＳト
ランジスタＰ２はオンしノードｎ８の電圧は３．３Ｖと
なる。そして、ＰチャネルＭＯＳトランジスタＰ６１の
ゲートにはノードｎ１０の電圧と接地電圧のうち低い方
の電圧、すなわち、０Ｖ以下の電圧が供給されるため、
ＰチャネルＭＯＳトランジスタＰ６１はオンしノードｎ
１０の電圧はノードｎ８と同じ３．３Ｖとなる。同様
に、ノードｎ１２とノードｎ４の電圧とはともに３．３
Ｖとなる。
−４Ｖ以上であるためＨレベル（３．３Ｖ）の緩和信号
ＡＬＶを出力する。また、ＰチャネルＭＯＳトランジス
タＰ２のゲートには接地電圧（０Ｖ）が供給され、ソー
スには３．３Ｖが供給されるため、ＰチャネルＭＯＳト
ランジスタＰ２はオンしノードｎ８の電圧は３．３Ｖと
なる。そして、ＰチャネルＭＯＳトランジスタＰ６１の
ゲートにはノードｎ１０の電圧と接地電圧のうち低い方
の電圧、すなわち、０Ｖ以下の電圧が供給されるため、
ＰチャネルＭＯＳトランジスタＰ６１はオンしノードｎ
１０の電圧はノードｎ８と同じ３．３Ｖとなる。同様
に、ノードｎ１２とノードｎ４の電圧とはともに３．３
Ｖとなる。
【００９７】また、ＮチャネルＭＯＳトランジスタＮ４
のゲートには３．３Ｖの緩和信号ＡＬＶが供給されるた
めノードｎ２の電圧は２．３Ｖ以上のハイインピーダン
ス状態となる。ここで、ＮチャネルＭＯＳトランジスタ
Ｎ１のゲートはノードｎ２に接続されているので、Ｎチ
ャネルＭＯＳトランジスタＮ１はオンしノードｎ１の電
圧は０Ｖとなる。そして、ＮチャネルＭＯＳトランジス
タＮ３のゲートには３．３Ｖの緩和信号ＡＬＶが供給さ
れるので、ＮチャネルＭＯＳトランジスタＮ３はオンし
ノードｎ３の電圧は０Ｖとなる。
のゲートには３．３Ｖの緩和信号ＡＬＶが供給されるた
めノードｎ２の電圧は２．３Ｖ以上のハイインピーダン
ス状態となる。ここで、ＮチャネルＭＯＳトランジスタ
Ｎ１のゲートはノードｎ２に接続されているので、Ｎチ
ャネルＭＯＳトランジスタＮ１はオンしノードｎ１の電
圧は０Ｖとなる。そして、ＮチャネルＭＯＳトランジス
タＮ３のゲートには３．３Ｖの緩和信号ＡＬＶが供給さ
れるので、ＮチャネルＭＯＳトランジスタＮ３はオンし
ノードｎ３の電圧は０Ｖとなる。
【００９８】ここで、ＮチャネルＭＯＳトランジスタＮ
１１，Ｎ１２から構成される低電圧優先回路はノードｎ
Ｇｎｄの電圧とノードｎ３の電圧とを比較するが、この
２つの電圧の差がＮチャネルＭＯＳトランジスタＮ１
１，Ｎ１２のしきい値（１Ｖ）より小さいときはＮチャ
ネルＭＯＳトランジスタＮ１１，Ｎ１２はともにオフす
る。したがって、ノードｎ３の電圧が０Ｖのとき、Ｐチ
ャネルＭＯＳトランジスタＰ１１のゲートには−１Ｖ以
上の電圧が供給されＰチャネルＭＯＳトランジスタＰ１
１はオフする。これによりノードｎ１１はハイインピー
ダンス状態（Ｈｉｚ）となる。また、これに伴いノード
ｎ９，ｎ７もハイインピーダンス状態となる。
１１，Ｎ１２から構成される低電圧優先回路はノードｎ
Ｇｎｄの電圧とノードｎ３の電圧とを比較するが、この
２つの電圧の差がＮチャネルＭＯＳトランジスタＮ１
１，Ｎ１２のしきい値（１Ｖ）より小さいときはＮチャ
ネルＭＯＳトランジスタＮ１１，Ｎ１２はともにオフす
る。したがって、ノードｎ３の電圧が０Ｖのとき、Ｐチ
ャネルＭＯＳトランジスタＰ１１のゲートには−１Ｖ以
上の電圧が供給されＰチャネルＭＯＳトランジスタＰ１
１はオフする。これによりノードｎ１１はハイインピー
ダンス状態（Ｈｉｚ）となる。また、これに伴いノード
ｎ９，ｎ７もハイインピーダンス状態となる。
【００９９】なお、本実施の形態７に係る電圧レベル変
換回路ではＰチャネルＭＯＳトランジスタＰ１とノード
ｎ３との間に３個の緩和回路４０，４２，４４が直列に
接続され、ＰチャネルＭＯＳトランジスタＰ２とノード
ｎ４との間にも３個の緩和回路４１，４３，４５が直列
に接続されるが、直列接続される緩和回路の数は３個に
限られるものではなく任意に設定することができる。
換回路ではＰチャネルＭＯＳトランジスタＰ１とノード
ｎ３との間に３個の緩和回路４０，４２，４４が直列に
接続され、ＰチャネルＭＯＳトランジスタＰ２とノード
ｎ４との間にも３個の緩和回路４１，４３，４５が直列
に接続されるが、直列接続される緩和回路の数は３個に
限られるものではなく任意に設定することができる。
【０１００】［実施の形態８］図８は、本発明の実施の
形態８に係る電圧レベル変換回路の構成を示す回路図で
ある。図８に示されるように、この電圧レベル変換回路
は、図７に示される電圧レベル変換回路と同様な構成を
有するが、電圧緩和部１０の代わりに電圧緩和部２０を
備える点で相違するものである。
形態８に係る電圧レベル変換回路の構成を示す回路図で
ある。図８に示されるように、この電圧レベル変換回路
は、図７に示される電圧レベル変換回路と同様な構成を
有するが、電圧緩和部１０の代わりに電圧緩和部２０を
備える点で相違するものである。
【０１０１】本実施の形態８に係る電圧レベル変換回路
によれば、実施の形態７に係る電圧レベル変換回路と同
様な効果とともに、さらに、ＮチャネルＭＯＳトランジ
スタＮ１，Ｎ２のスイッチング動作の信頼性を向上させ
る効果を得ることができる。
によれば、実施の形態７に係る電圧レベル変換回路と同
様な効果とともに、さらに、ＮチャネルＭＯＳトランジ
スタＮ１，Ｎ２のスイッチング動作の信頼性を向上させ
る効果を得ることができる。
【０１０２】［実施の形態９］図９は、本発明の実施の
形態９に係る電圧レベル変換回路の構成を示す回路図で
ある。図９に示されるように、この電圧レベル変換回路
は、図８に示される電圧レベル変換回路と同様な構成を
有するが、電圧緩和部２０の代わりに電圧緩和部３０を
備える点で相違するものである。
形態９に係る電圧レベル変換回路の構成を示す回路図で
ある。図９に示されるように、この電圧レベル変換回路
は、図８に示される電圧レベル変換回路と同様な構成を
有するが、電圧緩和部２０の代わりに電圧緩和部３０を
備える点で相違するものである。
【０１０３】本実施の形態９に係る電圧レベル変換回路
によれば、実施の形態８に係る電圧レベル変換回路と同
様な効果とともに、さらに、ＰチャネルＭＯＳトランジ
スタＰ３，Ｐ４のスイッチング動作の信頼性を高めると
いう効果を得ることができる。
によれば、実施の形態８に係る電圧レベル変換回路と同
様な効果とともに、さらに、ＰチャネルＭＯＳトランジ
スタＰ３，Ｐ４のスイッチング動作の信頼性を高めると
いう効果を得ることができる。
【０１０４】［実施の形態１０］上記実施の形態７に係
る電圧レベル変換回路では、ノードｎＶＮに０Ｖの電圧
ＶＮＮを印加するときノードｎ７〜ｎ１２はノードｎＶ
ＩＮに供給される電圧Ｖｉｎに応じてハイインピーダン
ス状態になることが生じた。
る電圧レベル変換回路では、ノードｎＶＮに０Ｖの電圧
ＶＮＮを印加するときノードｎ７〜ｎ１２はノードｎＶ
ＩＮに供給される電圧Ｖｉｎに応じてハイインピーダン
ス状態になることが生じた。
【０１０５】しかしながら、ハイインピーダンス状態の
ノードは各種のノイズを受けて誤動作を引き起こしやす
い。
ノードは各種のノイズを受けて誤動作を引き起こしやす
い。
【０１０６】したがって、実施の形態１０に係る電圧レ
ベル変換回路は、ノードｎＶＩＮに０Ｖの電圧ＶＮＮが
供給されたときだけ緩和回路４０〜４５を不活性にする
ようにしたものであり、図１０はその具体的構成を示す
回路図である。
ベル変換回路は、ノードｎＶＩＮに０Ｖの電圧ＶＮＮが
供給されたときだけ緩和回路４０〜４５を不活性にする
ようにしたものであり、図１０はその具体的構成を示す
回路図である。
【０１０７】図１０に示されるように、本実施の形態１
０に係る電圧レベル変換回路は、緩和回路５０〜５５内
にそれぞれ制御回路５００〜５０５を備える。制御回路
５００〜５０５は、すべて同様な構成を有し、たとえば
制御回路５００は、ＰチャネルＭＯＳトランジスタＰ１
１のゲートとノードｎＶＮとの間に接続され、ゲートに
は制御信号ＣＵＴが供給されるＮチャネルＭＯＳトラン
ジスタＮ１３と、ＮチャネルＭＯＳトランジスタＮ１２
とノードｎＶＮとの間に接続されゲートには制御信号Ｃ
ＵＴが供給されるＮチャネルＭＯＳトランジスタＮ１４
と、ＮチャネルＭＯＳトランジスタＮ１２とノードｎ３
との間に接続されゲートには制御信号ＣＵＴの反転信号
／ＣＵＴが供給されるＮチャネルＭＯＳトランジスタＮ
１５と、ＮチャネルＭＯＳトランジスタＮ１２とノード
ｎ３との間に接続されゲートには制御信号ＣＵＴが供給
されるＰチャネルＭＯＳトランジスタＰ１２とを含む。
０に係る電圧レベル変換回路は、緩和回路５０〜５５内
にそれぞれ制御回路５００〜５０５を備える。制御回路
５００〜５０５は、すべて同様な構成を有し、たとえば
制御回路５００は、ＰチャネルＭＯＳトランジスタＰ１
１のゲートとノードｎＶＮとの間に接続され、ゲートに
は制御信号ＣＵＴが供給されるＮチャネルＭＯＳトラン
ジスタＮ１３と、ＮチャネルＭＯＳトランジスタＮ１２
とノードｎＶＮとの間に接続されゲートには制御信号Ｃ
ＵＴが供給されるＮチャネルＭＯＳトランジスタＮ１４
と、ＮチャネルＭＯＳトランジスタＮ１２とノードｎ３
との間に接続されゲートには制御信号ＣＵＴの反転信号
／ＣＵＴが供給されるＮチャネルＭＯＳトランジスタＮ
１５と、ＮチャネルＭＯＳトランジスタＮ１２とノード
ｎ３との間に接続されゲートには制御信号ＣＵＴが供給
されるＰチャネルＭＯＳトランジスタＰ１２とを含む。
【０１０８】ここで、ノードｎＶＮに印加される電圧Ｖ
ＮＮとノードｎＶＩＮに供給される電圧Ｖｉｎとに応じ
た各ノードの電圧を示すと以下のようになる。
ＮＮとノードｎＶＩＮに供給される電圧Ｖｉｎとに応じ
た各ノードの電圧を示すと以下のようになる。
【０１０９】
【表１０】
【０１１０】表１０に示されるように、本実施の形態１
０に係る電圧レベル変換回路は、実施の形態７に係る電
圧レベル変換回路と同様に動作するが、ノードｎＶＮに
印加される電圧ＶＮＮが０Ｖのとき緩和回路５０が不活
性にされる動作を説明する。
０に係る電圧レベル変換回路は、実施の形態７に係る電
圧レベル変換回路と同様に動作するが、ノードｎＶＮに
印加される電圧ＶＮＮが０Ｖのとき緩和回路５０が不活
性にされる動作を説明する。
【０１１１】ノードｎＶＮに印加される電圧ＶＮＮが０
Ｖのときは制御信号ＣＵＴが電源電圧Ｖｃｃとされ、制
御信号ＣＵＴの反転信号／ＣＵＴが０Ｖとされる。する
と、ノードｎＶＩＮに供給される電圧ＶｉｎによらずＮ
チャネルＭＯＳトランジスタＮ１３がオンし、Ｐチャネ
ルＭＯＳトランジスタＰ１１のゲートには０Ｖの電圧Ｖ
ＮＮが供給される。なお、このときＮチャネルＭＯＳト
ランジスタＮ１４もオンするため、ＰチャネルＭＯＳト
ランジスタＰ１２とＮチャネルＭＯＳトランジスタＮ１
５からなるトランスファゲートはオフする。
Ｖのときは制御信号ＣＵＴが電源電圧Ｖｃｃとされ、制
御信号ＣＵＴの反転信号／ＣＵＴが０Ｖとされる。する
と、ノードｎＶＩＮに供給される電圧ＶｉｎによらずＮ
チャネルＭＯＳトランジスタＮ１３がオンし、Ｐチャネ
ルＭＯＳトランジスタＰ１１のゲートには０Ｖの電圧Ｖ
ＮＮが供給される。なお、このときＮチャネルＭＯＳト
ランジスタＮ１４もオンするため、ＰチャネルＭＯＳト
ランジスタＰ１２とＮチャネルＭＯＳトランジスタＮ１
５からなるトランスファゲートはオフする。
【０１１２】したがって、ノードｎＶＩＮに供給される
電圧Ｖｉｎが３．３Ｖの場合は、表１０に示されるよう
にノードｎ３の電圧が０Ｖなのでノードｎ１１の電圧は
ＰチャネルＭＯＳトランジスタＰ１１のゲート電圧（０
Ｖ）よりそのしきい値（１Ｖ）分だけ高い１Ｖとなる。
なお、この場合、緩和回路５２，５４は緩和回路５０と
同様に動作するため、ノードｎ１１，ｎ９，ｎ７はとも
に１Ｖとなる。
電圧Ｖｉｎが３．３Ｖの場合は、表１０に示されるよう
にノードｎ３の電圧が０Ｖなのでノードｎ１１の電圧は
ＰチャネルＭＯＳトランジスタＰ１１のゲート電圧（０
Ｖ）よりそのしきい値（１Ｖ）分だけ高い１Ｖとなる。
なお、この場合、緩和回路５２，５４は緩和回路５０と
同様に動作するため、ノードｎ１１，ｎ９，ｎ７はとも
に１Ｖとなる。
【０１１３】一方、このとき、ＰチャネルＭＯＳトラン
ジスタＰ２，Ｐ６１，Ｐ４１，Ｐ２１は順次オンするた
め、ノードｎ８，ｎ１０，ｎ１２，ｎ４の電圧は共に
３．３Ｖとなる。
ジスタＰ２，Ｐ６１，Ｐ４１，Ｐ２１は順次オンするた
め、ノードｎ８，ｎ１０，ｎ１２，ｎ４の電圧は共に
３．３Ｖとなる。
【０１１４】以上より、本実施の形態１０に係る電圧レ
ベル変換回路によれば、ノードｎ７〜ｎ１２がハイイン
ピーダンス状態となることを回避することにより、誤動
作をより少なくすることができる。
ベル変換回路によれば、ノードｎ７〜ｎ１２がハイイン
ピーダンス状態となることを回避することにより、誤動
作をより少なくすることができる。
【０１１５】［実施の形態１１］図１１は、本発明の実
施の形態１１に係る電圧レベル変換回路の構成を示す回
路図である。図１１に示されるように、この電圧レベル
変換回路は、実施の形態１０に係る電圧レベル変換回路
と同様な構成を有するが、電圧緩和部１０の代わりに電
圧緩和部２０を備える点で相違する。
施の形態１１に係る電圧レベル変換回路の構成を示す回
路図である。図１１に示されるように、この電圧レベル
変換回路は、実施の形態１０に係る電圧レベル変換回路
と同様な構成を有するが、電圧緩和部１０の代わりに電
圧緩和部２０を備える点で相違する。
【０１１６】この実施の形態１１に係る電圧レベル変換
回路によれば、実施の形態１０に係る電圧レベル変換回
路と同様な効果とともに、さらに、ＮチャネルＭＯＳト
ランジスタＮ１，Ｎ２のスイッチング動作の信頼性を高
めることができるという効果を得ることができる。
回路によれば、実施の形態１０に係る電圧レベル変換回
路と同様な効果とともに、さらに、ＮチャネルＭＯＳト
ランジスタＮ１，Ｎ２のスイッチング動作の信頼性を高
めることができるという効果を得ることができる。
【０１１７】［実施の形態１２］図１２は、本発明の実
施の形態１２に係る電圧レベル変換回路の構成を示す回
路図である。図１２に示されるように、この電圧レベル
変換回路は、実施の形態１１に係る電圧レベル変換回路
と同様な構成を有するが、電圧緩和部２０の代わりに電
圧緩和部３０を備える点で相違する。
施の形態１２に係る電圧レベル変換回路の構成を示す回
路図である。図１２に示されるように、この電圧レベル
変換回路は、実施の形態１１に係る電圧レベル変換回路
と同様な構成を有するが、電圧緩和部２０の代わりに電
圧緩和部３０を備える点で相違する。
【０１１８】この実施の形態１２に係る電圧レベル変換
回路によれば、実施の形態１１に係る電圧レベル変換回
路と同様な効果とともに、さらに、ＰチャネルＭＯＳト
ランジスタＰ３，Ｐ４のスイッチング動作の信頼性を高
めることができるという効果を得ることができる。
回路によれば、実施の形態１１に係る電圧レベル変換回
路と同様な効果とともに、さらに、ＰチャネルＭＯＳト
ランジスタＰ３，Ｐ４のスイッチング動作の信頼性を高
めることができるという効果を得ることができる。
【０１１９】［実施の形態１３］図１に示された実施の
形態１に係る電圧レベル変換回路は、表３に示されたよ
うに、電圧Ｖｉｎが３．３ＶのときＮチャネルＭＯＳト
ランジスタＮ２，Ｎ４はオフし、ノードｎ２はハイイン
ピーダンス状態にある。このようなハイインピーダンス
状態のノードは一般に各種のノイズを受けて誤動作を引
き起こしやすい。
形態１に係る電圧レベル変換回路は、表３に示されたよ
うに、電圧Ｖｉｎが３．３ＶのときＮチャネルＭＯＳト
ランジスタＮ２，Ｎ４はオフし、ノードｎ２はハイイン
ピーダンス状態にある。このようなハイインピーダンス
状態のノードは一般に各種のノイズを受けて誤動作を引
き起こしやすい。
【０１２０】したがって、本実施の形態１３に係る電圧
レベル変換回路は、図１３に示されるように、実施の形
態１に係る電圧レベル変換回路に、さらに、Ｎチャネル
ＭＯＳトランジスタＮ３のゲートとノードｎ１との間に
接続されゲートがノードｎ２に接続されたＰチャネルＭ
ＯＳトランジスタＰ５と、ノードｎＡＬとノードｎ２と
の間に接続されゲートがノードｎ１に接続されたＰチャ
ネルＭＯＳトランジスタＰ６とを備え、ハイインピーダ
ンス状態となるノードの電位を固定するものである。な
お、ＰチャネルＭＯＳトランジスタＰ５，Ｐ６とＮチャ
ネルＭＯＳトランジスタＮ１，Ｎ２とによりラッチ回路
を構成する。
レベル変換回路は、図１３に示されるように、実施の形
態１に係る電圧レベル変換回路に、さらに、Ｎチャネル
ＭＯＳトランジスタＮ３のゲートとノードｎ１との間に
接続されゲートがノードｎ２に接続されたＰチャネルＭ
ＯＳトランジスタＰ５と、ノードｎＡＬとノードｎ２と
の間に接続されゲートがノードｎ１に接続されたＰチャ
ネルＭＯＳトランジスタＰ６とを備え、ハイインピーダ
ンス状態となるノードの電位を固定するものである。な
お、ＰチャネルＭＯＳトランジスタＰ５，Ｐ６とＮチャ
ネルＭＯＳトランジスタＮ１，Ｎ２とによりラッチ回路
を構成する。
【０１２１】次に、一例として、電圧Ｖｉｎが３．３Ｖ
でノードｎＶＮに０Ｖの電圧ＶＮＮが供給された場合の
動作を説明する。
でノードｎＶＮに０Ｖの電圧ＶＮＮが供給された場合の
動作を説明する。
【０１２２】まずＰチャネルＭＯＳトランジスタＰ２が
オンし、ノードｎ４の電圧は３．３Ｖとなる。このとき
ＮチャネルＭＯＳトランジスタＮ４のゲートには３．３
Ｖの電圧が供給されているのでノードｎ２は２．３Ｖ以
上のハイインピーダンス状態となる。そして、Ｎチャネ
ルＭＯＳトランジスタＮ１のゲートはノードｎ２に接続
されており、ソースには０Ｖの電圧ＶＮＮが供給されて
いるので、ＮチャネルＭＯＳトランジスタＮ１はオン
し、ノードｎ１の電圧は０Ｖとなる。ここで、Ｐチャネ
ルＭＯＳトランジスタＰ６のゲートはノードｎ１に接続
されており、ソースには３．３Ｖの緩和信号ＡＬＶが供
給されているので、ＰチャネルＭＯＳトランジスタＰ６
がオンし、ノードｎ２の電圧が３．３Ｖまで上昇する。
これにより、ノードｎ２がハイインピーダンス状態とな
るのを回避できたことになる。
オンし、ノードｎ４の電圧は３．３Ｖとなる。このとき
ＮチャネルＭＯＳトランジスタＮ４のゲートには３．３
Ｖの電圧が供給されているのでノードｎ２は２．３Ｖ以
上のハイインピーダンス状態となる。そして、Ｎチャネ
ルＭＯＳトランジスタＮ１のゲートはノードｎ２に接続
されており、ソースには０Ｖの電圧ＶＮＮが供給されて
いるので、ＮチャネルＭＯＳトランジスタＮ１はオン
し、ノードｎ１の電圧は０Ｖとなる。ここで、Ｐチャネ
ルＭＯＳトランジスタＰ６のゲートはノードｎ１に接続
されており、ソースには３．３Ｖの緩和信号ＡＬＶが供
給されているので、ＰチャネルＭＯＳトランジスタＰ６
がオンし、ノードｎ２の電圧が３．３Ｖまで上昇する。
これにより、ノードｎ２がハイインピーダンス状態とな
るのを回避できたことになる。
【０１２３】以上より、本実施の形態１３に係る電圧レ
ベル変換回路によれば、ノードｎ１，ｎ２のハイインピ
ーダンス状態を回避し、動作の信頼性を高めることがで
きる。
ベル変換回路によれば、ノードｎ１，ｎ２のハイインピ
ーダンス状態を回避し、動作の信頼性を高めることがで
きる。
【０１２４】［実施の形態１４］図１４は、本発明の実
施の形態１４に係る電圧レベル変換回路の構成を示す回
路図である。図１４に示されるように、この電圧レベル
変換回路は、実施の形態１３に係る電圧レベル変換回路
と同様な構成を有するが、電圧緩和部１０の代わりに電
圧緩和部２０を備える点で相違するものである。
施の形態１４に係る電圧レベル変換回路の構成を示す回
路図である。図１４に示されるように、この電圧レベル
変換回路は、実施の形態１３に係る電圧レベル変換回路
と同様な構成を有するが、電圧緩和部１０の代わりに電
圧緩和部２０を備える点で相違するものである。
【０１２５】本実施の形態１４に係る電圧レベル変換回
路によれば、上記実施の形態１３に係る電圧レベル変換
回路と同様な効果とともに、さらに、ＮチャネルＭＯＳ
トランジスタＮ１，Ｎ２の動作の信頼性を高めることが
できるという効果を得ることができる。
路によれば、上記実施の形態１３に係る電圧レベル変換
回路と同様な効果とともに、さらに、ＮチャネルＭＯＳ
トランジスタＮ１，Ｎ２の動作の信頼性を高めることが
できるという効果を得ることができる。
【０１２６】［実施の形態１５］図１５は、本発明の実
施の形態１５に係る電圧レベル変換回路の構成を示す回
路図である。図１５に示されるように、この電圧レベル
変換回路は、実施の形態１４に係る電圧レベル変換回路
と同様な構成を有するが、電圧緩和部２０の代わりに電
圧緩和部３０を備える点で相違するものである。
施の形態１５に係る電圧レベル変換回路の構成を示す回
路図である。図１５に示されるように、この電圧レベル
変換回路は、実施の形態１４に係る電圧レベル変換回路
と同様な構成を有するが、電圧緩和部２０の代わりに電
圧緩和部３０を備える点で相違するものである。
【０１２７】本実施の形態１５に係る電圧レベル変換回
路によれば、上記実施の形態１４に係る電圧レベル変換
回路と同様な効果とともに、さらに、ＰチャネルＭＯＳ
トランジスタＰ３，Ｐ４のスイッチング動作の信頼性を
高めることができるという効果を得ることができる。
路によれば、上記実施の形態１４に係る電圧レベル変換
回路と同様な効果とともに、さらに、ＰチャネルＭＯＳ
トランジスタＰ３，Ｐ４のスイッチング動作の信頼性を
高めることができるという効果を得ることができる。
【０１２８】［実施の形態１６］図１６は、本発明の実
施の形態１６に係る電圧レベル変換回路の構成を示す回
路図である。図１６に示されるように、この電圧レベル
変換回路は、実施の形態１３に係る電圧レベル変換回路
と同様な構成を有するが、緩和回路４０，４１をさらに
備える点で相違する。
施の形態１６に係る電圧レベル変換回路の構成を示す回
路図である。図１６に示されるように、この電圧レベル
変換回路は、実施の形態１３に係る電圧レベル変換回路
と同様な構成を有するが、緩和回路４０，４１をさらに
備える点で相違する。
【０１２９】本実施の形態１６に係る電圧レベル変換回
路によれば、実施の形態１３に係る電圧レベル変換回路
と同様な効果とともに、さらに、ＰチャネルＭＯＳトラ
ンジスタＰ１，Ｐ２のソース・ドレイン間の電圧を緩和
してＰチャネルＭＯＳトランジスタＰ１，Ｐ２の信頼性
を高めることができるという効果を得ることができる。
路によれば、実施の形態１３に係る電圧レベル変換回路
と同様な効果とともに、さらに、ＰチャネルＭＯＳトラ
ンジスタＰ１，Ｐ２のソース・ドレイン間の電圧を緩和
してＰチャネルＭＯＳトランジスタＰ１，Ｐ２の信頼性
を高めることができるという効果を得ることができる。
【０１３０】［実施の形態１７］図１７は、本発明の実
施の形態１７に係る電圧レベル変換回路の構成を示す回
路図である。図１７に示されるように、この電圧レベル
変換回路は、実施の形態１４に係る電圧レベル変換回路
と同様な構成を有するが、緩和回路４０，４１をさらに
備える点で相違する。
施の形態１７に係る電圧レベル変換回路の構成を示す回
路図である。図１７に示されるように、この電圧レベル
変換回路は、実施の形態１４に係る電圧レベル変換回路
と同様な構成を有するが、緩和回路４０，４１をさらに
備える点で相違する。
【０１３１】本実施の形態１７に係る電圧レベル変換回
路によれば、実施の形態１４に係る電圧レベル変換回路
と同様な効果とともに、さらに、ＰチャネルＭＯＳトラ
ンジスタＰ１，Ｐ２の信頼性を高めることができるとい
う効果を得ることができる。
路によれば、実施の形態１４に係る電圧レベル変換回路
と同様な効果とともに、さらに、ＰチャネルＭＯＳトラ
ンジスタＰ１，Ｐ２の信頼性を高めることができるとい
う効果を得ることができる。
【０１３２】［実施の形態１８］図１８は、本発明の実
施の形態１８に係る電圧レベル変換回路の構成を示す回
路図である。図１８に示されるように、この電圧レベル
変換回路は、実施の形態１５に係る電圧レベル変換回路
と同様な構成を有するが、緩和回路４０，４１をさらに
備える点で相違する。
施の形態１８に係る電圧レベル変換回路の構成を示す回
路図である。図１８に示されるように、この電圧レベル
変換回路は、実施の形態１５に係る電圧レベル変換回路
と同様な構成を有するが、緩和回路４０，４１をさらに
備える点で相違する。
【０１３３】本実施の形態１８に係る電圧レベル変換回
路によれば、実施の形態１５に係る電圧レベル変換回路
と同様な効果とともに、さらに、ＰチャネルＭＯＳトラ
ンジスタＰ１，Ｐ２の信頼性を高めることができるとい
う効果を得ることができる。
路によれば、実施の形態１５に係る電圧レベル変換回路
と同様な効果とともに、さらに、ＰチャネルＭＯＳトラ
ンジスタＰ１，Ｐ２の信頼性を高めることができるとい
う効果を得ることができる。
【０１３４】［実施の形態１９］図１９は、本発明の実
施の形態１９に係る電圧レベル変換回路の構成を示す回
路図である。図１９に示されるように、この電圧レベル
変換回路は、実施の形態１６に係る電圧レベル変換回路
と同様な構成を有するが、緩和回路４０と直列接続され
た緩和回路４２，４４と、緩和回路４１と直列接続され
た緩和回路４３，４５とをさらに備える点で相違する。
施の形態１９に係る電圧レベル変換回路の構成を示す回
路図である。図１９に示されるように、この電圧レベル
変換回路は、実施の形態１６に係る電圧レベル変換回路
と同様な構成を有するが、緩和回路４０と直列接続され
た緩和回路４２，４４と、緩和回路４１と直列接続され
た緩和回路４３，４５とをさらに備える点で相違する。
【０１３５】本実施の形態１９に係る電圧レベル変換回
路は、実施の形態１６に係る電圧レベル変換回路と同様
な効果を奏するが、ＰチャネルＭＯＳトランジスタＰ
１，Ｐ２のソース・ドレイン間の電圧をより緩和し、Ｐ
チャネルＭＯＳトランジスタＰ１，Ｐ２の信頼性をさら
に高めるという効果をも奏する。
路は、実施の形態１６に係る電圧レベル変換回路と同様
な効果を奏するが、ＰチャネルＭＯＳトランジスタＰ
１，Ｐ２のソース・ドレイン間の電圧をより緩和し、Ｐ
チャネルＭＯＳトランジスタＰ１，Ｐ２の信頼性をさら
に高めるという効果をも奏する。
【０１３６】［実施の形態２０］図２０は、本発明の実
施の形態２０に係る電圧レベル変換回路の構成を示す回
路図である。図２０に示されるように、この電圧レベル
変換回路は、実施の形態１７に係る電圧レベル変換回路
と同様な構成を有するが、緩和回路４０と直列接続され
た緩和回路４２，４４と、緩和回路４１と直列接続され
た緩和回路４３，４５とをさらに備える点で相違する。
施の形態２０に係る電圧レベル変換回路の構成を示す回
路図である。図２０に示されるように、この電圧レベル
変換回路は、実施の形態１７に係る電圧レベル変換回路
と同様な構成を有するが、緩和回路４０と直列接続され
た緩和回路４２，４４と、緩和回路４１と直列接続され
た緩和回路４３，４５とをさらに備える点で相違する。
【０１３７】本実施の形態２０に係る電圧レベル変換回
路は、実施の形態１７に係る電圧レベル変換回路と同様
な効果を奏するが、ＰチャネルＭＯＳトランジスタＰ
１，Ｐ２の信頼性をさらに高めるという効果をも奏す
る。
路は、実施の形態１７に係る電圧レベル変換回路と同様
な効果を奏するが、ＰチャネルＭＯＳトランジスタＰ
１，Ｐ２の信頼性をさらに高めるという効果をも奏す
る。
【０１３８】［実施の形態２１］図２１は、本発明の実
施の形態２１に係る電圧レベル変換回路の構成を示す回
路図である。図２１に示されるように、この電圧レベル
変換回路は、実施の形態１８に係る電圧レベル変換回路
と同様な構成を有するが、緩和回路４０と直列接続され
た緩和回路４２，４４と、緩和回路４１と直列接続され
た緩和回路４３，４５とをさらに備える点で相違する。
施の形態２１に係る電圧レベル変換回路の構成を示す回
路図である。図２１に示されるように、この電圧レベル
変換回路は、実施の形態１８に係る電圧レベル変換回路
と同様な構成を有するが、緩和回路４０と直列接続され
た緩和回路４２，４４と、緩和回路４１と直列接続され
た緩和回路４３，４５とをさらに備える点で相違する。
【０１３９】本実施の形態２１に係る電圧レベル変換回
路は、実施の形態１８に係る電圧レベル変換回路と同様
な効果を奏するが、ＰチャネルＭＯＳトランジスタＰ
１，Ｐ２の信頼性をさらに高めるという効果をも奏す
る。
路は、実施の形態１８に係る電圧レベル変換回路と同様
な効果を奏するが、ＰチャネルＭＯＳトランジスタＰ
１，Ｐ２の信頼性をさらに高めるという効果をも奏す
る。
【０１４０】［実施の形態２２］図２２は、本発明の実
施の形態２２に係る電圧レベル変換回路の構成を示す回
路図である。図２２に示されるように、この電圧レベル
変換回路は、実施の形態１９に係る電圧レベル変換回路
と同様な構成を有するが、緩和回路４０〜４５の代わり
に、それぞれ対応する制御回路５００〜５０５を含む緩
和回路５０〜５５を備える点で相違する。
施の形態２２に係る電圧レベル変換回路の構成を示す回
路図である。図２２に示されるように、この電圧レベル
変換回路は、実施の形態１９に係る電圧レベル変換回路
と同様な構成を有するが、緩和回路４０〜４５の代わり
に、それぞれ対応する制御回路５００〜５０５を含む緩
和回路５０〜５５を備える点で相違する。
【０１４１】本実施の形態２２に係る電圧レベル変換回
路によれば、実施の形態１９に係る電圧レベル変換回路
と同様な効果とともに、さらに、ノードｎＶＮに印加さ
れる電圧ＶＮＮが０Ｖのときノードｎ７〜ｎ１２がハイ
インピーダンス状態となることを回避し誤動作を防止す
るという効果を得ることができる。
路によれば、実施の形態１９に係る電圧レベル変換回路
と同様な効果とともに、さらに、ノードｎＶＮに印加さ
れる電圧ＶＮＮが０Ｖのときノードｎ７〜ｎ１２がハイ
インピーダンス状態となることを回避し誤動作を防止す
るという効果を得ることができる。
【０１４２】［実施の形態２３］図２３は、本発明の実
施の形態２３に係る電圧レベル変換回路の構成を示す回
路図である。図２３に示されるように、この電圧レベル
変換回路は、実施の形態２０に係る電圧レベル変換回路
と同様な構成を有するが、緩和回路４０〜４５の代わり
に緩和回路５０〜５５を備える点で相違する。
施の形態２３に係る電圧レベル変換回路の構成を示す回
路図である。図２３に示されるように、この電圧レベル
変換回路は、実施の形態２０に係る電圧レベル変換回路
と同様な構成を有するが、緩和回路４０〜４５の代わり
に緩和回路５０〜５５を備える点で相違する。
【０１４３】本実施の形態２３に係る電圧レベル変換回
路によれば、実施の形態２０に係る電圧レベル変換回路
と同様な効果とともに、さらに、ノードｎ７〜ｎ１２が
ハイインピーダンス状態となることを回避し誤動作を防
止するという効果を得ることができる。
路によれば、実施の形態２０に係る電圧レベル変換回路
と同様な効果とともに、さらに、ノードｎ７〜ｎ１２が
ハイインピーダンス状態となることを回避し誤動作を防
止するという効果を得ることができる。
【０１４４】［実施の形態２４］図２４は、本発明の実
施の形態２４に係る電圧レベル変換回路の構成を示す回
路図である。図２４に示されるように、この電圧レベル
変換回路は、実施の形態２１に係る電圧レベル変換回路
と同様な構成を有するが、緩和回路４０〜４５の代わり
に緩和回路５０〜５５を備える点で相違する。
施の形態２４に係る電圧レベル変換回路の構成を示す回
路図である。図２４に示されるように、この電圧レベル
変換回路は、実施の形態２１に係る電圧レベル変換回路
と同様な構成を有するが、緩和回路４０〜４５の代わり
に緩和回路５０〜５５を備える点で相違する。
【０１４５】本実施の形態２４に係る電圧レベル変換回
路によれば、実施の形態２１に係る電圧レベル変換回路
と同様な効果とともに、さらに、ノードｎ７〜ｎ１２が
ハイインピーダンス状態となることを回避し、誤動作を
防止するという効果を得ることができる。
路によれば、実施の形態２１に係る電圧レベル変換回路
と同様な効果とともに、さらに、ノードｎ７〜ｎ１２が
ハイインピーダンス状態となることを回避し、誤動作を
防止するという効果を得ることができる。
【０１４６】［実施の形態２５］図２５は、本発明の実
施の形態２５に係る電圧レベル変換回路の構成を示す回
路図である。図２５に示されるように、この実施の形態
２５に係る電圧レベル変換回路は、実施の形態１３に係
る電圧レベル変換回路と同様な構成を有するが、電圧Ｖ
ｏｕｔ１を出力するノードｎＶｏｕｔと、接地ノードｎ
Ｇｎｄと、ノードｎＶｏｕｔと接地ノードｎＧｎｄとの
間に接続されゲートはノードｎ４に接続されたＮチャネ
ルＭＯＳトランジスタＮ１０１と、ノードｎＶｏｕｔと
ノードｎＶＮとの間に接続されゲートはノードｎ１に接
続されたＮチャネルＭＯＳトランジスタＮ１０２とをさ
らに備える点で相違する。
施の形態２５に係る電圧レベル変換回路の構成を示す回
路図である。図２５に示されるように、この実施の形態
２５に係る電圧レベル変換回路は、実施の形態１３に係
る電圧レベル変換回路と同様な構成を有するが、電圧Ｖ
ｏｕｔ１を出力するノードｎＶｏｕｔと、接地ノードｎ
Ｇｎｄと、ノードｎＶｏｕｔと接地ノードｎＧｎｄとの
間に接続されゲートはノードｎ４に接続されたＮチャネ
ルＭＯＳトランジスタＮ１０１と、ノードｎＶｏｕｔと
ノードｎＶＮとの間に接続されゲートはノードｎ１に接
続されたＮチャネルＭＯＳトランジスタＮ１０２とをさ
らに備える点で相違する。
【０１４７】なお、本実施の形態２５に係る電圧レベル
変換回路は、電圧変換部２００に供給された電圧ＶＮＮ
と電圧Ｖｉｎに応じた電圧Ｖｏｕｔ１を電圧変換部２０
０から出力するものである。
変換回路は、電圧変換部２００に供給された電圧ＶＮＮ
と電圧Ｖｉｎに応じた電圧Ｖｏｕｔ１を電圧変換部２０
０から出力するものである。
【０１４８】ここで、ノードｎＶＮに印加される電圧Ｖ
ＮＮとノードｎＶＩＮに供給される電圧Ｖｉｎとに応じ
た各ノードの電圧と各トランジスタの状態とを示すと、
以下のようになる。
ＮＮとノードｎＶＩＮに供給される電圧Ｖｉｎとに応じ
た各ノードの電圧と各トランジスタの状態とを示すと、
以下のようになる。
【０１４９】
【表１１】
【０１５０】ここで、たとえば、ノードｎＶＮに−１１
Ｖの電圧ＶＮＮが供給され、ノードｎＶＩＮに３．３Ｖ
の電圧Ｖｉｎが供給された場合は、ＰチャネルＭＯＳト
ランジスタＰ２がオンし、ノードｎ４の電圧は３．３Ｖ
となる。このとき、ＮチャネルＭＯＳトランジスタＮ１
０１のソースには０Ｖの電圧が供給されるので、Ｎチャ
ネルＭＯＳトランジスタＮ１０１はオンし、０Ｖの電圧
Ｖｏｕｔ１が出力される。
Ｖの電圧ＶＮＮが供給され、ノードｎＶＩＮに３．３Ｖ
の電圧Ｖｉｎが供給された場合は、ＰチャネルＭＯＳト
ランジスタＰ２がオンし、ノードｎ４の電圧は３．３Ｖ
となる。このとき、ＮチャネルＭＯＳトランジスタＮ１
０１のソースには０Ｖの電圧が供給されるので、Ｎチャ
ネルＭＯＳトランジスタＮ１０１はオンし、０Ｖの電圧
Ｖｏｕｔ１が出力される。
【０１５１】一方、ノードｎＶＮに−１１Ｖの電圧ＶＮ
Ｎが供給され、ノードｎＶＩＮに０Ｖの電圧Ｖｉｎが供
給された場合は、Ｌレベルの電圧ＶｉｎがインバータＩ
２により反転されるため、ＰチャネルＭＯＳトランジス
タＰ１がオンし、ノードｎ３の電圧が３．３Ｖとなる。
このとき緩和信号ＡＬＶは０Ｖなのでノードｎ１は−１
Ｖ以上となる。これにより、ＮチャネルＭＯＳトランジ
スタＮ２がオンし、ノードｎ２の電圧が−１１Ｖとなる
ためＰチャネルＭＯＳトランジスタＰ５がオンし、ノー
ドｎ１の電圧は０Ｖとなる。ここで、ＮチャネルＭＯＳ
トランジスタＮ１０２のソースには−１１Ｖの電圧ＶＮ
Ｎが供給され、ゲートには０Ｖの電圧が供給されるので
ＮチャネルＭＯＳトランジスタＮ１０２はオンし、−１
１Ｖの電圧ＶＮＮが電圧Ｖｏｕｔ１として出力される。
Ｎが供給され、ノードｎＶＩＮに０Ｖの電圧Ｖｉｎが供
給された場合は、Ｌレベルの電圧ＶｉｎがインバータＩ
２により反転されるため、ＰチャネルＭＯＳトランジス
タＰ１がオンし、ノードｎ３の電圧が３．３Ｖとなる。
このとき緩和信号ＡＬＶは０Ｖなのでノードｎ１は−１
Ｖ以上となる。これにより、ＮチャネルＭＯＳトランジ
スタＮ２がオンし、ノードｎ２の電圧が−１１Ｖとなる
ためＰチャネルＭＯＳトランジスタＰ５がオンし、ノー
ドｎ１の電圧は０Ｖとなる。ここで、ＮチャネルＭＯＳ
トランジスタＮ１０２のソースには−１１Ｖの電圧ＶＮ
Ｎが供給され、ゲートには０Ｖの電圧が供給されるので
ＮチャネルＭＯＳトランジスタＮ１０２はオンし、−１
１Ｖの電圧ＶＮＮが電圧Ｖｏｕｔ１として出力される。
【０１５２】このように、この電圧レベル変換回路によ
れば、電圧ＶｉｎのＨ／Ｌに従って電圧Ｖｏｕｔ１とし
て０Ｖ／電圧ＶＮＮを出力することができる。
れば、電圧ＶｉｎのＨ／Ｌに従って電圧Ｖｏｕｔ１とし
て０Ｖ／電圧ＶＮＮを出力することができる。
【０１５３】なお、ノードｎＶＮに印加される電圧ＶＮ
Ｎが−１１Ｖの場合、ノードｎ２の電圧は０Ｖと−１１
Ｖの間をとる。この電圧をＮチャネルＭＯＳトランジス
タＮ１０１のゲートに印加した場合、０Ｖのソース電圧
に対してトランジスタＮ１０１は常にオフし、電圧Ｖｏ
ｕｔ１として０Ｖを正確に出力することができない。そ
こで、ＮチャネルＭＯＳトランジスタＮ１０１の所望の
スイッチング動作を確保するためにＮチャネルＭＯＳト
ランジスタＮ１０１のゲートはノードｎ４に接続されて
いる。
Ｎが−１１Ｖの場合、ノードｎ２の電圧は０Ｖと−１１
Ｖの間をとる。この電圧をＮチャネルＭＯＳトランジス
タＮ１０１のゲートに印加した場合、０Ｖのソース電圧
に対してトランジスタＮ１０１は常にオフし、電圧Ｖｏ
ｕｔ１として０Ｖを正確に出力することができない。そ
こで、ＮチャネルＭＯＳトランジスタＮ１０１の所望の
スイッチング動作を確保するためにＮチャネルＭＯＳト
ランジスタＮ１０１のゲートはノードｎ４に接続されて
いる。
【０１５４】したがって、本実施の形態２５に係る電圧
レベル変換回路は、上記実施の形態１から２４に係る電
圧レベル変換回路が３．３Ｖから−１１Ｖの間の電圧を
出力するのに対して０Ｖか電圧ＶＮＮを出力し、特に正
確に０Ｖを出力できるという有利な効果を奏する。
レベル変換回路は、上記実施の形態１から２４に係る電
圧レベル変換回路が３．３Ｖから−１１Ｖの間の電圧を
出力するのに対して０Ｖか電圧ＶＮＮを出力し、特に正
確に０Ｖを出力できるという有利な効果を奏する。
【０１５５】なお、電圧ＶＮＮは外部のチャージポンプ
からノードｎＶＮに印加され、また、電圧Ｖｉｎはたと
えばアドレス信号として、電圧Ｖｏｕｔ１はたとえば外
部のメモリセルを選択するためのプリデコード信号とし
て使用されるが、このことは上記および下記の実施の形
態についても同様である。
からノードｎＶＮに印加され、また、電圧Ｖｉｎはたと
えばアドレス信号として、電圧Ｖｏｕｔ１はたとえば外
部のメモリセルを選択するためのプリデコード信号とし
て使用されるが、このことは上記および下記の実施の形
態についても同様である。
【０１５６】［実施の形態２６］図２６は、本発明の実
施の形態２６に係る電圧レベル変換回路の構成を示す回
路図である。
施の形態２６に係る電圧レベル変換回路の構成を示す回
路図である。
【０１５７】図２６に示されるように、本実施の形態２
６に係る電圧レベル変換回路は、ＮチャネルＭＯＳトラ
ンジスタＮ３，Ｎ４のゲートが接地ノードｎＧｎｄに接
続され、ノードｎＥＸＶＮに印加された電圧ＥＸＶＮＮ
とノードｎＶＩＮ１に供給された電圧Ｖｉｎ１に応じた
電圧をノードｎ１に出力する電圧変換部１００と、ノー
ドｎＩＮの電圧ＩＮＶＮＮとノードｎＶＩＮ２に供給さ
れた電圧Ｖｉｎ２とに応じた電圧をノードｎＶｏｕｔへ
出力する電圧変換部２００と、ノードｎＶｏｕｔとノー
ドｎＥＸＶＮとの間に接続されゲートはノードｎ１に接
続されたＮチャネルＭＯＳトランジスタＮ１０４と、Ｎ
チャネルＭＯＳトランジスタＮ１０４とノードｎＶｏｕ
ｔとの間に接続されゲートは接地ノードｎＧｎｄに接続
されたＮチャネルＭＯＳトランジスタＮ１０３とを備え
る。なお、ＮチャネルＭＯＳトランジスタＮ１０３とノ
ードｎＶｏｕｔとの間にノードｎ１１０が含まれる。
６に係る電圧レベル変換回路は、ＮチャネルＭＯＳトラ
ンジスタＮ３，Ｎ４のゲートが接地ノードｎＧｎｄに接
続され、ノードｎＥＸＶＮに印加された電圧ＥＸＶＮＮ
とノードｎＶＩＮ１に供給された電圧Ｖｉｎ１に応じた
電圧をノードｎ１に出力する電圧変換部１００と、ノー
ドｎＩＮの電圧ＩＮＶＮＮとノードｎＶＩＮ２に供給さ
れた電圧Ｖｉｎ２とに応じた電圧をノードｎＶｏｕｔへ
出力する電圧変換部２００と、ノードｎＶｏｕｔとノー
ドｎＥＸＶＮとの間に接続されゲートはノードｎ１に接
続されたＮチャネルＭＯＳトランジスタＮ１０４と、Ｎ
チャネルＭＯＳトランジスタＮ１０４とノードｎＶｏｕ
ｔとの間に接続されゲートは接地ノードｎＧｎｄに接続
されたＮチャネルＭＯＳトランジスタＮ１０３とを備え
る。なお、ＮチャネルＭＯＳトランジスタＮ１０３とノ
ードｎＶｏｕｔとの間にノードｎ１１０が含まれる。
【０１５８】この電圧レベル変換回路は、テストモード
（電圧Ｖｉｎ１，Ｖｉｎ２がともにＬ（０Ｖ））のと
き、ノードｎＩＮに接続されたメモリセル（図示してい
ない）へノードｎＥＸＶＮに外部から供給された電圧Ｖ
ＮＮを供給するとともに、テストモード時以外は、電圧
変換部１００と電圧変換部２００を切り離すこととする
ものである。
（電圧Ｖｉｎ１，Ｖｉｎ２がともにＬ（０Ｖ））のと
き、ノードｎＩＮに接続されたメモリセル（図示してい
ない）へノードｎＥＸＶＮに外部から供給された電圧Ｖ
ＮＮを供給するとともに、テストモード時以外は、電圧
変換部１００と電圧変換部２００を切り離すこととする
ものである。
【０１５９】ここで、電圧ＥＸＶＮＮと電圧Ｖｉｎ１，
Ｖｉｎ２とに応じた主なノードの電圧とトランジスタの
状態とを示すと、以下のようになる。
Ｖｉｎ２とに応じた主なノードの電圧とトランジスタの
状態とを示すと、以下のようになる。
【０１６０】
【表１２】
【０１６１】表１２に示されるように、たとえば、電圧
Ｖｉｎ１，Ｖｉｎ２がともに３．３ＶのときはＮチャネ
ルＭＯＳトランジスタＮ１０２，Ｎ１０３，Ｎ１０４は
オフし、ノードｎＥＸＶＮとノードｎＩＮが電気的に遮
断される。なお、このときＮチャネルＭＯＳトランジス
タＮ１０１はオンし、ノードｎＶｏｕｔ（ノードｎ１１
０）は、０Ｖとなる。したがって、この状態ではノード
ｎＥＸＶＮとノードｎＩＮとは独立に任意の負の電圧を
とることができる。
Ｖｉｎ１，Ｖｉｎ２がともに３．３ＶのときはＮチャネ
ルＭＯＳトランジスタＮ１０２，Ｎ１０３，Ｎ１０４は
オフし、ノードｎＥＸＶＮとノードｎＩＮが電気的に遮
断される。なお、このときＮチャネルＭＯＳトランジス
タＮ１０１はオンし、ノードｎＶｏｕｔ（ノードｎ１１
０）は、０Ｖとなる。したがって、この状態ではノード
ｎＥＸＶＮとノードｎＩＮとは独立に任意の負の電圧を
とることができる。
【０１６２】また、電圧Ｖｉｎ２が３．３Ｖで電圧Ｖｉ
ｎ１が０Ｖのとき、ＮチャネルＭＯＳトランジスタＮ１
０４のゲートにはノードｎＥＸＶＮに印加される電圧Ｅ
ＸＶＮＮが−１１Ｖのとき−１Ｖの電圧が、電圧ＥＸＶ
ＮＮが０Ｖのとき２．３Ｖ以上の電圧がそれぞれ供給さ
れるので、ＮチャネルＭＯＳトランジスタＮ１０４はオ
ンする。
ｎ１が０Ｖのとき、ＮチャネルＭＯＳトランジスタＮ１
０４のゲートにはノードｎＥＸＶＮに印加される電圧Ｅ
ＸＶＮＮが−１１Ｖのとき−１Ｖの電圧が、電圧ＥＸＶ
ＮＮが０Ｖのとき２．３Ｖ以上の電圧がそれぞれ供給さ
れるので、ＮチャネルＭＯＳトランジスタＮ１０４はオ
ンする。
【０１６３】ここで、ＮチャネルＭＯＳトランジスタＮ
１０３は電圧ＥＸＶＮＮが−１１Ｖのときだけオンする
が、ＮチャネルＭＯＳトランジスタＮ１０１がオンしノ
ードｎ１１０の電圧が０Ｖに設定されているので、電圧
ＥＸＶＮＮは０Ｖ以外の値をとることは禁止される。
１０３は電圧ＥＸＶＮＮが−１１Ｖのときだけオンする
が、ＮチャネルＭＯＳトランジスタＮ１０１がオンしノ
ードｎ１１０の電圧が０Ｖに設定されているので、電圧
ＥＸＶＮＮは０Ｖ以外の値をとることは禁止される。
【０１６４】次に、電圧Ｖｉｎ２が０Ｖで、電圧Ｖｉｎ
１が３．３ＶのときＮチャネルＭＯＳトランジスタＮ１
０３，Ｎ１０４はオフし、ＮチャネルＭＯＳトランジス
タＮ１０２はオンする。したがって、ノードｎ１１０と
ノードｎＩＮとは電気的に接続される。このとき電圧Ｅ
ＸＶＮＮが電圧ＩＮＶＮＮより大きくなると、Ｎチャネ
ルＭＯＳトランジスタＮ１０３，Ｎ１０４がオンしてし
まう可能性があるためこの状態は禁止される。
１が３．３ＶのときＮチャネルＭＯＳトランジスタＮ１
０３，Ｎ１０４はオフし、ＮチャネルＭＯＳトランジス
タＮ１０２はオンする。したがって、ノードｎ１１０と
ノードｎＩＮとは電気的に接続される。このとき電圧Ｅ
ＸＶＮＮが電圧ＩＮＶＮＮより大きくなると、Ｎチャネ
ルＭＯＳトランジスタＮ１０３，Ｎ１０４がオンしてし
まう可能性があるためこの状態は禁止される。
【０１６５】次に、電圧Ｖｉｎ２，Ｖｉｎ１がともに０
ＶのときはＮチャネルＭＯＳトランジスタＮ１０２はオ
ンし、ノードｎ１１０とノードｎＩＮとが電気的に接続
された状態になる。また、ＮチャネルＭＯＳトランジス
タＮ１０４もオンするため、ノードｎＥＸＶＮとノード
ｎＩＮとが電気的に接続された状態になる。ただし、電
圧ＥＸＶＮＮが−１Ｖより高い電圧になるとＮチャネル
ＭＯＳトランジスタＮ１０３はオフしてしまい、ノード
ｎＥＸＶＮとノードｎＩＮとは電気的に遮断される。
ＶのときはＮチャネルＭＯＳトランジスタＮ１０２はオ
ンし、ノードｎ１１０とノードｎＩＮとが電気的に接続
された状態になる。また、ＮチャネルＭＯＳトランジス
タＮ１０４もオンするため、ノードｎＥＸＶＮとノード
ｎＩＮとが電気的に接続された状態になる。ただし、電
圧ＥＸＶＮＮが−１Ｖより高い電圧になるとＮチャネル
ＭＯＳトランジスタＮ１０３はオフしてしまい、ノード
ｎＥＸＶＮとノードｎＩＮとは電気的に遮断される。
【０１６６】以上より、ノードｎＥＸＶＮとノードｎＩ
Ｎとを完全に電気的に遮断するには、電圧Ｖｉｎ１，Ｖ
ｉｎ２をともに３．３Ｖとし、ノードｎＥＸＶＮとノー
ドｎＩＮとを電気的に接続するには電圧Ｖｉｎ１，Ｖｉ
ｎ２をともに０Ｖとすればよい。
Ｎとを完全に電気的に遮断するには、電圧Ｖｉｎ１，Ｖ
ｉｎ２をともに３．３Ｖとし、ノードｎＥＸＶＮとノー
ドｎＩＮとを電気的に接続するには電圧Ｖｉｎ１，Ｖｉ
ｎ２をともに０Ｖとすればよい。
【０１６７】なお、ＮチャネルＭＯＳトランジスタＮ１
０３はＮチャネルＭＯＳトランジスタＮ１０４のソース
・ドレイン間電圧を緩和するために備えられ、Ｎチャネ
ルＭＯＳトランジスタＮ１０１はノードｎ１１０がハイ
インピーダンス状態となるのを回避するために備えられ
る。
０３はＮチャネルＭＯＳトランジスタＮ１０４のソース
・ドレイン間電圧を緩和するために備えられ、Ｎチャネ
ルＭＯＳトランジスタＮ１０１はノードｎ１１０がハイ
インピーダンス状態となるのを回避するために備えられ
る。
【０１６８】本実施の形態２６に係る電圧レベル変換回
路によれば、供給される電圧Ｖｉｎ１，Ｖｉｎ２のレベ
ルに応じてともにオフされるＮチャネルＭＯＳトランジ
スタＮ１０２，Ｎ１０４を備えるため、異なる負の電圧
ＥＸＶＮＮ，ＩＮＶＮＮを有する２つのノードｎＥＸＶ
Ｎ，ｎＩＮの完全な切離しを容易に実現することができ
る。
路によれば、供給される電圧Ｖｉｎ１，Ｖｉｎ２のレベ
ルに応じてともにオフされるＮチャネルＭＯＳトランジ
スタＮ１０２，Ｎ１０４を備えるため、異なる負の電圧
ＥＸＶＮＮ，ＩＮＶＮＮを有する２つのノードｎＥＸＶ
Ｎ，ｎＩＮの完全な切離しを容易に実現することができ
る。
【０１６９】［実施の形態２７］図２７は、本発明の実
施の形態２７に係る電圧レベル変換回路の構成を示す回
路図である。図２７に示されるように、本実施の形態２
７に係る電圧レベル変換回路は実施の形態２６に係る電
圧レベル変換回路と同様の機能を有するものであって、
正負の電圧関係を逆転させ、負の高い電圧ＥＸＶＮＮの
代わりに正の高い電圧ＥＸＶＰＰを外部から印加するよ
うにしたものである。
施の形態２７に係る電圧レベル変換回路の構成を示す回
路図である。図２７に示されるように、本実施の形態２
７に係る電圧レベル変換回路は実施の形態２６に係る電
圧レベル変換回路と同様の機能を有するものであって、
正負の電圧関係を逆転させ、負の高い電圧ＥＸＶＮＮの
代わりに正の高い電圧ＥＸＶＰＰを外部から印加するよ
うにしたものである。
【０１７０】ここで、電圧変換部３００は図２６に示さ
れた電圧変換部１００に対応し、電圧変換部４００は電
圧変換部２００に対応する。また、ＰチャネルＭＯＳト
ランジスタＰ４０１はＮチャネルＭＯＳトランジスタＮ
１０４に対応し、ＰチャネルＭＯＳトランジスタＰ４０
３はＮチャネルＭＯＳトランジスタＮ１０３に対応す
る。また、緩和回路７０〜７５は緩和回路４０〜４５に
対応する。
れた電圧変換部１００に対応し、電圧変換部４００は電
圧変換部２００に対応する。また、ＰチャネルＭＯＳト
ランジスタＰ４０１はＮチャネルＭＯＳトランジスタＮ
１０４に対応し、ＰチャネルＭＯＳトランジスタＰ４０
３はＮチャネルＭＯＳトランジスタＮ１０３に対応す
る。また、緩和回路７０〜７５は緩和回路４０〜４５に
対応する。
【０１７１】なお、緩和回路７０〜７５の各々は同じ構
成を有し、たとえば、緩和回路７０は、電源電圧ノード
ｎＶｃｃと、ＰチャネルＭＯＳトランジスタＰ３１１，
Ｐ３１２と、ＮチャネルＭＯＳトランジスタＮ３１１と
を含む。
成を有し、たとえば、緩和回路７０は、電源電圧ノード
ｎＶｃｃと、ＰチャネルＭＯＳトランジスタＰ３１１，
Ｐ３１２と、ＮチャネルＭＯＳトランジスタＮ３１１と
を含む。
【０１７２】また、電圧変換部３００は、電源電圧ノー
ドｎＶｃｃと、接地ノードｎＧｎｄと、緩和回路７０〜
７５と、インバータＩ４と、ＮチャネルＭＯＳトランジ
スタＮ３０１，Ｎ３０２と、ＰチャネルＭＯＳトランジ
スタＰ３０１〜Ｐ３０４とを含む。
ドｎＶｃｃと、接地ノードｎＧｎｄと、緩和回路７０〜
７５と、インバータＩ４と、ＮチャネルＭＯＳトランジ
スタＮ３０１，Ｎ３０２と、ＰチャネルＭＯＳトランジ
スタＰ３０１〜Ｐ３０４とを含む。
【０１７３】また、電圧変換部４００は、接地ノードｎ
Ｇｎｄと、インバータＩ５と、ＮチャネルＭＯＳトラン
ジスタＮ２０１，Ｎ２０２と、ＰチャネルＭＯＳトラン
ジスタＰ１０１，Ｐ１０２，Ｐ２０１，Ｐ２０２とを含
む。
Ｇｎｄと、インバータＩ５と、ＮチャネルＭＯＳトラン
ジスタＮ２０１，Ｎ２０２と、ＰチャネルＭＯＳトラン
ジスタＰ１０１，Ｐ１０２，Ｐ２０１，Ｐ２０２とを含
む。
【０１７４】次に、本実施の形態２７に係る電圧レベル
変換回路の動作を説明する。ノードｎＶＩＮ１に供給す
る電圧Ｖｉｎ１、ノードｎＶＩＮ２に供給する電圧Ｖｉ
ｎ２をともに３．３Ｖとすると、ノードｎＥＸＶＰとノ
ードｎＩＮとは電気的に接続されるが、それぞれの電圧
が電源電圧ＶｃｃとＰチャネルＭＯＳトランジスタＰ４
０３のしきい値電圧Ｖｔｈｐとの和以下になるとＰチャ
ネルＭＯＳトランジスタＰ４０３がオフするので、ノー
ドｎＥＸＶＰとノードｎＩＮとは電気的に遮断される。
変換回路の動作を説明する。ノードｎＶＩＮ１に供給す
る電圧Ｖｉｎ１、ノードｎＶＩＮ２に供給する電圧Ｖｉ
ｎ２をともに３．３Ｖとすると、ノードｎＥＸＶＰとノ
ードｎＩＮとは電気的に接続されるが、それぞれの電圧
が電源電圧ＶｃｃとＰチャネルＭＯＳトランジスタＰ４
０３のしきい値電圧Ｖｔｈｐとの和以下になるとＰチャ
ネルＭＯＳトランジスタＰ４０３がオフするので、ノー
ドｎＥＸＶＰとノードｎＩＮとは電気的に遮断される。
【０１７５】一方、電圧Ｖｉｎ１，Ｖｉｎ２をともに０
Ｖとすると、ＰチャネルＭＯＳトランジスタＰ４０１，
Ｐ１０２はいずれもオフし、ノードｎＥＸＶＰとノード
ｎＩＮとは独立に任意の正の電圧をとることができる。
なお、このときＰチャネルＭＯＳトランジスタＰ１０１
はオンし、ノードｎ４１０は０Ｖとなる。
Ｖとすると、ＰチャネルＭＯＳトランジスタＰ４０１，
Ｐ１０２はいずれもオフし、ノードｎＥＸＶＰとノード
ｎＩＮとは独立に任意の正の電圧をとることができる。
なお、このときＰチャネルＭＯＳトランジスタＰ１０１
はオンし、ノードｎ４１０は０Ｖとなる。
【０１７６】以上より、本実施の形態２７に係る電圧レ
ベル変換回路によれば、異なる正の電圧ＥＸＶＰＰ，Ｉ
ＮＶＰＰを有する２つのノードｎＥＸＶＰ，ｎＩＮの完
全な切離しを容易に実現することができる。
ベル変換回路によれば、異なる正の電圧ＥＸＶＰＰ，Ｉ
ＮＶＰＰを有する２つのノードｎＥＸＶＰ，ｎＩＮの完
全な切離しを容易に実現することができる。
【０１７７】［実施の形態２８］図２８は、本発明の実
施の形態２８に係る電圧レベル変換回路の構成を示す回
路図である。図２８に示されるように、本実施の形態２
８に係る電圧レベル変換回路は、実施の形態１０に係る
電圧レベル変換回路と同様の機能を有するものであっ
て、正負の電圧関係を逆転させ、負の高い電圧ＶＮＮの
代わりに正の高い電圧ＶＰＰを外部からノードｎＶＰに
印加するようにしたものである。
施の形態２８に係る電圧レベル変換回路の構成を示す回
路図である。図２８に示されるように、本実施の形態２
８に係る電圧レベル変換回路は、実施の形態１０に係る
電圧レベル変換回路と同様の機能を有するものであっ
て、正負の電圧関係を逆転させ、負の高い電圧ＶＮＮの
代わりに正の高い電圧ＶＰＰを外部からノードｎＶＰに
印加するようにしたものである。
【０１７８】ここで、ＰチャネルＭＯＳトランジスタＰ
３０１，Ｐ３０２はそれぞれ図１０に示されたＮチャネ
ルＭＯＳトランジスタＮ１，Ｎ２に対応し、電圧緩和部
９０は電圧緩和部１０に対応する。また、緩和回路８０
〜８５は緩和回路５０〜５５に対応する。
３０１，Ｐ３０２はそれぞれ図１０に示されたＮチャネ
ルＭＯＳトランジスタＮ１，Ｎ２に対応し、電圧緩和部
９０は電圧緩和部１０に対応する。また、緩和回路８０
〜８５は緩和回路５０〜５５に対応する。
【０１７９】なお、緩和回路８０〜８５はそれぞれ同様
な構成を有するが、たとえば、緩和回路８０は、制御回
路６００と、ＰチャネルＭＯＳトランジスタＰ３１１，
Ｐ３１２とＮチャネルＭＯＳトランジスタＮ３１１と、
電源電圧ノードｎＶｃｃとを含む。
な構成を有するが、たとえば、緩和回路８０は、制御回
路６００と、ＰチャネルＭＯＳトランジスタＰ３１１，
Ｐ３１２とＮチャネルＭＯＳトランジスタＮ３１１と、
電源電圧ノードｎＶｃｃとを含む。
【０１８０】なお、本実施の形態２８に係る電圧レベル
変換回路は、さらに、接地ノードｎＧｎｄと、電圧Ｖｉ
ｎ１が供給されるノードｎＶＩＮ１と、電圧Ｖｉｎ３が
供給されるノードｎＶＩＮ３と、インバータＩ６，Ｉ７
と、ＮチャネルＭＯＳトランジスタＮ２０１，Ｎ２０
２，Ｎ３０１，Ｎ３０２とＰチャネルＭＯＳトランジス
タＰ２０１，Ｐ２０２とを備える。
変換回路は、さらに、接地ノードｎＧｎｄと、電圧Ｖｉ
ｎ１が供給されるノードｎＶＩＮ１と、電圧Ｖｉｎ３が
供給されるノードｎＶＩＮ３と、インバータＩ６，Ｉ７
と、ＮチャネルＭＯＳトランジスタＮ２０１，Ｎ２０
２，Ｎ３０１，Ｎ３０２とＰチャネルＭＯＳトランジス
タＰ２０１，Ｐ２０２とを備える。
【０１８１】ここで、電圧ＶＰＰと電圧Ｖｉｎ１とに応
じた主なノードの電圧と主なトランジスタの状態とを示
すと以下のようになる。
じた主なノードの電圧と主なトランジスタの状態とを示
すと以下のようになる。
【０１８２】
【表１３】
【０１８３】表１３に示されるように、ノードｎＶＰに
供給する電圧ＶＰＰが３．３Ｖのときは、電圧Ｖｉｎ３
を０Ｖにする。すると、ＮチャネルＭＯＳトランジスタ
Ｎ２０２がオンし、ノードｎ２０４の電圧が０Ｖとな
る。また、ＰチャネルＭＯＳトランジスタＰ２０１のゲ
ートがノードｎ２０４に接続されるのでＰチャネルＭＯ
ＳトランジスタＰ２０１はオンし、ノードｎ２０３の電
圧は３．３Ｖとなる。ここで、たとえば、電圧Ｖｉｎ１
が３．３ＶのときＮチャネルＭＯＳトランジスタＮ３０
２はオンし、ノードｎ３０８の電圧は０Ｖとなる。そし
て、ＮチャネルＭＯＳトランジスタＮ３６１，Ｎ３４
１，Ｎ３２１が順次オンすることによって電圧Ｖｏｕｔ
は０Ｖとなる。また、ＰチャネルＭＯＳトランジスタＰ
３０４のゲートには０Ｖの電圧Ｖｉｎ３が供給されてい
るのでノードｎ３０２は１Ｖ以下のハイインピーダンス
状態となる。一方、ＰチャネルＭＯＳトランジスタＰ３
０１，Ｐ３０３はオンし、ノードｎ３０１，ｎ３０３の
電圧は３．３Ｖとなる。
供給する電圧ＶＰＰが３．３Ｖのときは、電圧Ｖｉｎ３
を０Ｖにする。すると、ＮチャネルＭＯＳトランジスタ
Ｎ２０２がオンし、ノードｎ２０４の電圧が０Ｖとな
る。また、ＰチャネルＭＯＳトランジスタＰ２０１のゲ
ートがノードｎ２０４に接続されるのでＰチャネルＭＯ
ＳトランジスタＰ２０１はオンし、ノードｎ２０３の電
圧は３．３Ｖとなる。ここで、たとえば、電圧Ｖｉｎ１
が３．３ＶのときＮチャネルＭＯＳトランジスタＮ３０
２はオンし、ノードｎ３０８の電圧は０Ｖとなる。そし
て、ＮチャネルＭＯＳトランジスタＮ３６１，Ｎ３４
１，Ｎ３２１が順次オンすることによって電圧Ｖｏｕｔ
は０Ｖとなる。また、ＰチャネルＭＯＳトランジスタＰ
３０４のゲートには０Ｖの電圧Ｖｉｎ３が供給されてい
るのでノードｎ３０２は１Ｖ以下のハイインピーダンス
状態となる。一方、ＰチャネルＭＯＳトランジスタＰ３
０１，Ｐ３０３はオンし、ノードｎ３０１，ｎ３０３の
電圧は３．３Ｖとなる。
【０１８４】また、制御回路６００により、３．３Ｖの
電圧がＮチャネルＭＯＳトランジスタＮ３１１のゲート
に供給されるため、ノードｎ３１１は、３．３ＶからＮ
チャネルＭＯＳトランジスタＮ３１１のしきい値電圧Ｖ
ｔｈ（１Ｖ）分だけ下がった２．３Ｖ以上のハイインピ
ーダンス状態となる。
電圧がＮチャネルＭＯＳトランジスタＮ３１１のゲート
に供給されるため、ノードｎ３１１は、３．３ＶからＮ
チャネルＭＯＳトランジスタＮ３１１のしきい値電圧Ｖ
ｔｈ（１Ｖ）分だけ下がった２．３Ｖ以上のハイインピ
ーダンス状態となる。
【０１８５】同様にして、ノードｎ３０９，ｎ３０７は
２．３Ｖ以上のハイインピーダンス状態となる。
２．３Ｖ以上のハイインピーダンス状態となる。
【０１８６】なお、ＮチャネルＭＯＳトランジスタＮ３
０１のゲートにはインバータＩ７より０Ｖの電圧が供給
されるのでＮチャネルＭＯＳトランジスタＮ３０１はオ
フする。
０１のゲートにはインバータＩ７より０Ｖの電圧が供給
されるのでＮチャネルＭＯＳトランジスタＮ３０１はオ
フする。
【０１８７】一方、ノードｎＶＰに供給する電圧ＶＰＰ
が１２Ｖのときは、電圧Ｖｉｎ３を３．３Ｖにする。す
ると、ＮチャネルＭＯＳトランジスタＮ２０１がオン
し、ノードｎ２０３の電圧が０Ｖとなる。また、Ｐチャ
ネルＭＯＳトランジスタＰ２０２のゲートがノードｎ２
０３に接続されるのでＰチャネルＭＯＳトランジスタＰ
２０２がオンし、ノードｎ２０４の電圧は１２Ｖとな
る。ここで、たとえば、電圧Ｖｉｎ１が３．３Ｖのとき
ＮチャネルＭＯＳトランジスタＮ３０２がオンし、ノー
ドｎ３０８の電圧は０Ｖとなる。ここで、ＮチャネルＭ
ＯＳトランジスタＮ３６１，Ｎ３４１，Ｎ３２１のゲー
トには、それぞれ電源電圧Ｖｃｃが供給されるため順次
オンし、電圧Ｖｏｕｔは０Ｖとなる。このときＰチャネ
ルＭＯＳトランジスタＰ３０４のゲートには３．３Ｖの
電圧Ｖｉｎ３が供給されるため、ＰチャネルＭＯＳトラ
ンジスタＰ３０４はオフし、ノードｎ３０２は４．３Ｖ
以下のハイインピーダンス状態となる。
が１２Ｖのときは、電圧Ｖｉｎ３を３．３Ｖにする。す
ると、ＮチャネルＭＯＳトランジスタＮ２０１がオン
し、ノードｎ２０３の電圧が０Ｖとなる。また、Ｐチャ
ネルＭＯＳトランジスタＰ２０２のゲートがノードｎ２
０３に接続されるのでＰチャネルＭＯＳトランジスタＰ
２０２がオンし、ノードｎ２０４の電圧は１２Ｖとな
る。ここで、たとえば、電圧Ｖｉｎ１が３．３Ｖのとき
ＮチャネルＭＯＳトランジスタＮ３０２がオンし、ノー
ドｎ３０８の電圧は０Ｖとなる。ここで、ＮチャネルＭ
ＯＳトランジスタＮ３６１，Ｎ３４１，Ｎ３２１のゲー
トには、それぞれ電源電圧Ｖｃｃが供給されるため順次
オンし、電圧Ｖｏｕｔは０Ｖとなる。このときＰチャネ
ルＭＯＳトランジスタＰ３０４のゲートには３．３Ｖの
電圧Ｖｉｎ３が供給されるため、ＰチャネルＭＯＳトラ
ンジスタＰ３０４はオフし、ノードｎ３０２は４．３Ｖ
以下のハイインピーダンス状態となる。
【０１８８】一方、ＰチャネルＭＯＳトランジスタＰ３
０１のゲートはノードｎ３０４に接続されるためＰチャ
ネルＭＯＳトランジスタＰ３０１はオンし、ノードｎ３
０１の電圧は１２Ｖとなる。また、ＰチャネルＭＯＳト
ランジスタＰ３０３のゲートには３．３Ｖの電圧Ｖｉｎ
３が供給されるためＰチャネルＭＯＳトランジスタＰ３
０３はオンし、電圧／Ｖｏｕｔは１２Ｖとなる。ここ
で、緩和回路８０は１２Ｖと電源電圧Ｖｃｃ（３．３
Ｖ）とを比較して高い方の電圧をＮチャネルＭＯＳトラ
ンジスタＮ３１１のゲートに供給する。
０１のゲートはノードｎ３０４に接続されるためＰチャ
ネルＭＯＳトランジスタＰ３０１はオンし、ノードｎ３
０１の電圧は１２Ｖとなる。また、ＰチャネルＭＯＳト
ランジスタＰ３０３のゲートには３．３Ｖの電圧Ｖｉｎ
３が供給されるためＰチャネルＭＯＳトランジスタＰ３
０３はオンし、電圧／Ｖｏｕｔは１２Ｖとなる。ここ
で、緩和回路８０は１２Ｖと電源電圧Ｖｃｃ（３．３
Ｖ）とを比較して高い方の電圧をＮチャネルＭＯＳトラ
ンジスタＮ３１１のゲートに供給する。
【０１８９】したがって、ノードｎ３１１の電圧はＮチ
ャネルＭＯＳトランジスタＮ３１１のゲート電圧よりそ
のしきい値電圧分低い１１Ｖとなる。以下同様にしてノ
ードｎ３０９，ｎ３０７の電圧はそれぞれ１０Ｖ，９Ｖ
となる。なお、ＮチャネルＭＯＳトランジスタＮ３０１
のゲートとソースにはともに０Ｖの電圧が供給されるの
で、ＮチャネルＭＯＳトランジスタＮ３０１はオフす
る。
ャネルＭＯＳトランジスタＮ３１１のゲート電圧よりそ
のしきい値電圧分低い１１Ｖとなる。以下同様にしてノ
ードｎ３０９，ｎ３０７の電圧はそれぞれ１０Ｖ，９Ｖ
となる。なお、ＮチャネルＭＯＳトランジスタＮ３０１
のゲートとソースにはともに０Ｖの電圧が供給されるの
で、ＮチャネルＭＯＳトランジスタＮ３０１はオフす
る。
【０１９０】以上より、本実施の形態２８に係る電圧レ
ベル変換回路によれば、高い電圧ＶＰＰを所定の電圧に
変換する回路において、ノードｎ３０７〜ｎ３１２がハ
イインピーダンス状態となることを回避しつつ、Ｐチャ
ネルＭＯＳトランジスタＰ３０１，Ｐ３０２およびＮチ
ャネルＭＯＳトランジスタＮ３０１，Ｎ３０２のソース
・ドレイン間の電圧を緩和することができる。
ベル変換回路によれば、高い電圧ＶＰＰを所定の電圧に
変換する回路において、ノードｎ３０７〜ｎ３１２がハ
イインピーダンス状態となることを回避しつつ、Ｐチャ
ネルＭＯＳトランジスタＰ３０１，Ｐ３０２およびＮチ
ャネルＭＯＳトランジスタＮ３０１，Ｎ３０２のソース
・ドレイン間の電圧を緩和することができる。
【０１９１】
【発明の効果】請求項１に係る電圧レベル変換回路によ
れば、第２のトランジスタのソース・ドレイン間にかか
る電圧を緩和することができ、第２のトランジスタの動
作の信頼性を高めることができる。
れば、第２のトランジスタのソース・ドレイン間にかか
る電圧を緩和することができ、第２のトランジスタの動
作の信頼性を高めることができる。
【０１９２】請求項２に係る電圧レベル変換回路によれ
ば、さらに、第２のトランジスタの動作の信頼性を高め
ることができる。
ば、さらに、第２のトランジスタの動作の信頼性を高め
ることができる。
【０１９３】請求項３に係る電圧レベル変換回路によれ
ば、さらに、第４のトランジスタの動作の信頼性を高め
ることができる。
ば、さらに、第４のトランジスタの動作の信頼性を高め
ることができる。
【０１９４】請求項４に係る電圧レベル変換回路によれ
ば、さらに、第１のトランジスタのソース・ドレイン間
の電圧を緩和して第１のトランジスタの動作の信頼性を
高めることができる。
ば、さらに、第１のトランジスタのソース・ドレイン間
の電圧を緩和して第１のトランジスタの動作の信頼性を
高めることができる。
【０１９５】請求項５に係る電圧レベル変換回路によれ
ば、さらに、第１のトランジスタと第４のトランジスタ
との間のノードがハイインピーダンス状態となることを
回避し、誤動作を防止することができる。
ば、さらに、第１のトランジスタと第４のトランジスタ
との間のノードがハイインピーダンス状態となることを
回避し、誤動作を防止することができる。
【０１９６】請求項６に係る電圧レベル変換回路によれ
ば、さらに、第１のトランジスタのソース・ドレイン間
の電圧を緩和することにより第１のトランジスタの動作
の信頼性をより高めることができる。
ば、さらに、第１のトランジスタのソース・ドレイン間
の電圧を緩和することにより第１のトランジスタの動作
の信頼性をより高めることができる。
【０１９７】請求項７に係る電圧レベル変換回路によれ
ば、さらに、第２のトランジスタと第３のトランジスタ
との間のノードがハイインピーダンス状態となることを
回避し、誤動作を防止することができる。
ば、さらに、第２のトランジスタと第３のトランジスタ
との間のノードがハイインピーダンス状態となることを
回避し、誤動作を防止することができる。
【０１９８】請求項８に係る電圧レベル変換回路によれ
ば、正確に第１の電圧を出力ノードから出力することが
できる。
ば、正確に第１の電圧を出力ノードから出力することが
できる。
【０１９９】請求項９に係る電圧レベル変換回路によれ
ば、さらに、第２の電圧の大きさに応じた制御信号を電
圧レベル変換回路内で生成することができる。
ば、さらに、第２の電圧の大きさに応じた制御信号を電
圧レベル変換回路内で生成することができる。
【０２００】請求項１０に係る電圧レベル変換回路によ
れば、さらに、接地電圧を正確に出力ノードから出力す
ることができる。
れば、さらに、接地電圧を正確に出力ノードから出力す
ることができる。
【０２０１】請求項１１に係る電圧レベル変換回路によ
れば、第１のノードと第２のノードとを電気的に完全に
切り離すことができる。
れば、第１のノードと第２のノードとを電気的に完全に
切り離すことができる。
【０２０２】請求項１２に係る電圧レベル変換回路によ
れば、さらに、中間ノードがフローティング状態となる
ことを回避し誤動作を防止することができる。
れば、さらに、中間ノードがフローティング状態となる
ことを回避し誤動作を防止することができる。
【０２０３】請求項１３に係る電圧レベル変換回路によ
れば、さらに、第１のトランジスタのソース・ドレイン
間の電圧を緩和し第１のトランジスタの動作の信頼性を
高めることができる。
れば、さらに、第１のトランジスタのソース・ドレイン
間の電圧を緩和し第１のトランジスタの動作の信頼性を
高めることができる。
【図１】 本発明の実施の形態１に係る電圧レベル変換
回路の構成を示す回路図である。
回路の構成を示す回路図である。
【図２】 本発明の実施の形態２に係る電圧レベル変換
回路の構成を示す回路図である。
回路の構成を示す回路図である。
【図３】 本発明の実施の形態３に係る電圧レベル変換
回路の構成を示す回路図である。
回路の構成を示す回路図である。
【図４】 本発明の実施の形態４に係る電圧レベル変換
回路の構成を示す回路図である。
回路の構成を示す回路図である。
【図５】 本発明の実施の形態５に係る電圧レベル変換
回路の構成を示す回路図である。
回路の構成を示す回路図である。
【図６】 本発明の実施の形態６に係る電圧レベル変換
回路の構成を示す回路図である。
回路の構成を示す回路図である。
【図７】 本発明の実施の形態７に係る電圧レベル変換
回路の構成を示す回路図である。
回路の構成を示す回路図である。
【図８】 本発明の実施の形態８に係る電圧レベル変換
回路の構成を示す回路図である。
回路の構成を示す回路図である。
【図９】 本発明の実施の形態９に係る電圧レベル変換
回路の構成を示す回路図である。
回路の構成を示す回路図である。
【図１０】 本発明の実施の形態１０に係る電圧レベル
変換回路の構成を示す回路図である。
変換回路の構成を示す回路図である。
【図１１】 本発明の実施の形態１１に係る電圧レベル
変換回路の構成を示す回路図である。
変換回路の構成を示す回路図である。
【図１２】 本発明の実施の形態１２に係る電圧レベル
変換回路の構成を示す回路図である。
変換回路の構成を示す回路図である。
【図１３】 本発明の実施の形態１３に係る電圧レベル
変換回路の構成を示す回路図である。
変換回路の構成を示す回路図である。
【図１４】 本発明の実施の形態１４に係る電圧レベル
変換回路の構成を示す回路図である。
変換回路の構成を示す回路図である。
【図１５】 本発明の実施の形態１５に係る電圧レベル
変換回路の構成を示す回路図である。
変換回路の構成を示す回路図である。
【図１６】 本発明の実施の形態１６に係る電圧レベル
変換回路の構成を示す回路図である。
変換回路の構成を示す回路図である。
【図１７】 本発明の実施の形態１７に係る電圧レベル
変換回路の構成を示す回路図である。
変換回路の構成を示す回路図である。
【図１８】 本発明の実施の形態１８に係る電圧レベル
変換回路の構成を示す回路図である。
変換回路の構成を示す回路図である。
【図１９】 本発明の実施の形態１９に係る電圧レベル
変換回路の構成を示す回路図である。
変換回路の構成を示す回路図である。
【図２０】 本発明の実施の形態２０に係る電圧レベル
変換回路の構成を示す回路図である。
変換回路の構成を示す回路図である。
【図２１】 本発明の実施の形態２１に係る電圧レベル
変換回路の構成を示す回路図である。
変換回路の構成を示す回路図である。
【図２２】 本発明の実施の形態２２に係る電圧レベル
変換回路の構成を示す回路図である。
変換回路の構成を示す回路図である。
【図２３】 本発明の実施の形態２３に係る電圧レベル
変換回路の構成を示す回路図である。
変換回路の構成を示す回路図である。
【図２４】 本発明の実施の形態２４に係る電圧レベル
変換回路の構成を示す回路図である。
変換回路の構成を示す回路図である。
【図２５】 本発明の実施の形態２５に係る電圧レベル
変換回路の構成を示す回路図である。
変換回路の構成を示す回路図である。
【図２６】 本発明の実施の形態２６に係る電圧レベル
変換回路の構成を示す回路図である。
変換回路の構成を示す回路図である。
【図２７】 本発明の実施の形態２７に係る電圧レベル
変換回路の構成を示す回路図である。
変換回路の構成を示す回路図である。
【図２８】 本発明の実施の形態２８に係る電圧レベル
変換回路の構成を示す回路図である。
変換回路の構成を示す回路図である。
【図２９】 従来の電圧レベル変換回路の構成を示す回
路図である。
路図である。
２ レベル判定回路、３，４ 論理ゲート、１００，２
００ 電圧変換部、５００〜５０５ 制御回路、Ｎ１，
Ｎ２，Ｎ３，Ｎ４，Ｎ１１，Ｎ１２，Ｎ３１，Ｎ３２，
Ｎ５１，Ｎ５２，Ｎ１０１，Ｎ１０２，Ｎ１０３，Ｎ１
０４ ＮチャネルＭＯＳトランジスタ、Ｐ１，Ｐ４，Ｐ
５，Ｐ６，Ｐ１１，Ｐ３１，Ｐ５１ ＰチャネルＭＯＳ
トランジスタ、ｎＧｎｄ 接地ノード、ｎ１，ｎ３，ｎ
４，ｎ５０，ｎ１１０，ｎＶＮ，ｎＶｏｕｔ，ｎＥＸＶ
Ｎ，ｎＩＮ ノード。
００ 電圧変換部、５００〜５０５ 制御回路、Ｎ１，
Ｎ２，Ｎ３，Ｎ４，Ｎ１１，Ｎ１２，Ｎ３１，Ｎ３２，
Ｎ５１，Ｎ５２，Ｎ１０１，Ｎ１０２，Ｎ１０３，Ｎ１
０４ ＮチャネルＭＯＳトランジスタ、Ｐ１，Ｐ４，Ｐ
５，Ｐ６，Ｐ１１，Ｐ３１，Ｐ５１ ＰチャネルＭＯＳ
トランジスタ、ｎＧｎｄ 接地ノード、ｎ１，ｎ３，ｎ
４，ｎ５０，ｎ１１０，ｎＶＮ，ｎＶｏｕｔ，ｎＥＸＶ
Ｎ，ｎＩＮ ノード。
Claims (13)
- 【請求項１】 出力ノードと、 入力電圧に応じた第１の電圧を有する第１のノードと、 前記第１のノードと前記出力ノードとの間に接続され、
前記入力電圧が第１の論理レベルであるときにオンする
第１のトランジスタと、 第２の電圧を有する第２のノードと、 前記第２のノードと前記出力ノードとの間に接続され、
前記入力電圧が第２の論理レベルであるときにオンする
第２のトランジスタと、 前記出力ノードと前記第２のトランジスタとの間に接続
され、ゲートには前記第２の電圧の大きさに応じた第１
の制御信号が供給される第１導電型の第３のトランジス
タとを備えた、電圧レベル変換回路。 - 【請求項２】 前記入力電圧に応じた第３の電圧を有す
る第３のノードと、 前記第３のノードと前記第２のトランジスタのゲートと
の間に接続され、ゲートには前記第１の制御信号の反転
信号が供給される第２導電型の第４のトランジスタとを
さらに備えた、請求項１に記載の電圧レベル変換回路。 - 【請求項３】 前記第１の制御信号と前記入力電圧とを
受取って、第２の制御信号を前記第４のトランジスタの
ゲートに供給する制御手段をさらに備えた、請求項２に
記載の電圧レベル変換回路。 - 【請求項４】 前記第１のトランジスタと前記出力ノー
ドとの間に接続された第４のトランジスタと、 定電圧を有する第３のノードと、 前記定電圧と前記出力ノードの電圧とを比較して、絶対
値が大きい方の電圧を前記第４のトランジスタのゲート
に供給する比較手段とをさらに備えた、請求項１に記載
の電圧レベル変換回路。 - 【請求項５】 供給される第２の制御信号が活性化され
たとき、前記第４のトランジスタのゲートに前記第２の
電圧を供給するトランジスタ制御手段をさらに備えた、
請求項４に記載の電圧レベル変換回路。 - 【請求項６】 前記第１のトランジスタと前記出力ノー
ドとの間に直列接続された複数の第４のトランジスタ
と、 定電圧を有する第３のノードと、 各々が前記複数の第４のトランジスタに１対１に対応し
て配置され、前記定電圧と前記第４のトランジスタのソ
ースの電圧とを比較して、絶対値が大きい方の電圧を前
記第４のトランジスタのゲートに供給する複数の比較手
段とをさらに備えた、請求項１に記載の電圧レベル変換
回路。 - 【請求項７】 前記第３のトランジスタのゲートと前記
第２のトランジスタのゲートとの間に接続され、ゲート
が前記第２のトランジスタのドレインに接続された第２
導電型の第４のトランジスタと、 前記第４のトランジスタと前記第２のノードとの間に接
続され、ゲートが前記第２のトランジスタのドレインに
接続された第１導電型の第５のトランジスタと、 前記第３のトランジスタのゲートと前記第２のトランジ
スタのドレインとの間に接続され、ゲートが前記第５の
トランジスタのドレインに接続された第２導電型の第６
のトランジスタとをさらに備え、 前記第２のトランジスタは、第１導電型であり、ゲート
が前記第５のトランジスタのドレインに接続された、請
求項１に記載の電圧レベル変換回路。 - 【請求項８】 出力ノードと、 第１の電圧を有する第１のノードと、 前記出力ノードと前記第１のノードとの間に接続され、
第１の論理レベルを有する入力電圧がゲートに供給され
たときオンする第１導電型の第１のトランジスタと、 第２の電圧を有する第２のノードと、 前記出力ノードと前記第２のノードとの間に接続され、
前記入力電圧が第２の論理レベルであるときにオンする
第１導電型の第２のトランジスタと、 前記第２のトランジスタのゲートと前記第２のノードと
の間に接続された第１導電型の第３のトランジスタと、 前記第３のトランジスタのゲートと前記第２のノードと
の間に接続され、ゲートは前記第２のトランジスタのゲ
ートに接続された第１導電型の第４のトランジスタと、 前記第１のトランジスタのゲートと前記第４のトランジ
スタのドレインとの間に接続され、ゲートには第２の電
圧の大きさに応じた制御信号が供給される第１導電型の
第５のトランジスタと、 前記第５のトランジスタのゲートと前記第３のトランジ
スタのゲートとの間に接続され、ゲートは前記第２のト
ランジスタのゲートに接続された第２導電型の第６のト
ランジスタと、 前記第５のトランジスタのゲートと前記第４のトランジ
スタのゲートとの間に接続され、ゲートは前記第３のト
ランジスタのゲートに接続された第２導電型の第７のト
ランジスタとを備えた、電圧レベル変換回路。 - 【請求項９】 前記第２の電圧の絶対値と基準電圧の絶
対値とを比較して、前記第２の電圧の絶対値が前記基準
電圧の絶対値より小さいときは第２の論理レベルを有す
る前記制御信号を出力し、前記第２の電圧の絶対値が前
記基準電圧の絶対値より大きいときは第１の論理レベル
を有する前記制御信号を出力するレベル判定手段をさら
に備えた、請求項８に記載の電圧レベル変換回路。 - 【請求項１０】 前記第１の電圧は接地電圧であり、 前記第１の導電型はＮチャネルＭＯＳ型である、請求項
８または９に記載の電圧レベル変換回路。 - 【請求項１１】 第１の電圧を有する第１のノードと、 第１の出力ノードと、 前記第１のノードと前記第１の出力ノードとの間に接続
され、入力される第１の切換信号に応答して前記第１の
電圧に応じた第１の内部電圧を前記第１の出力ノードへ
供給する第１の電圧変換手段と、 第２の電圧を有する第２のノードと、 第２の出力ノードと、 前記第２のノードと前記第２の出力ノードとの間に接続
され、入力される第２の切換信号に応答して前記第２の
電圧に応じた第２の内部電圧を前記第２の出力ノードへ
供給する第２の電圧変換手段と、 前記第１のノードと前記第２の出力ノードとの間に接続
され、ゲートが前記第１の出力ノードに接続された第１
導電型の第１のトランジスタと、 前記第２のノードと前記第２の出力ノードとの間に接続
された第１導電型の第２のトランジスタとを備えた、電
圧レベル変換回路。 - 【請求項１２】 前記第１のトランジスタと前記第２の
トランジスタとの接続線上に位置する中間ノードと、 前記第２の切換信号に応答して、前記中間ノードに定電
圧を供給する定電圧供給手段とをさらに備えた、請求項
１１に記載の電圧レベル変換回路。 - 【請求項１３】 前記第１のトランジスタと前記第２の
トランジスタとの間に接続された第１導電型の第３のト
ランジスタをさらに備えた、請求項１１または１２に記
載の電圧レベル変換回路。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25186097A JP4074690B2 (ja) | 1997-09-17 | 1997-09-17 | 電圧レベル変換回路 |
| KR1019980003128A KR100285979B1 (ko) | 1997-09-17 | 1998-02-04 | 전압레벨 변환회로 |
| TW087102372A TW392157B (en) | 1997-09-17 | 1998-02-18 | Voltage level switching circuit |
| US09/045,568 US6049243A (en) | 1997-09-17 | 1998-03-23 | Voltage level converter circuit improved in operation reliability |
| DE19813707A DE19813707C2 (de) | 1997-09-17 | 1998-03-27 | Spannungspegelumformschaltung |
| US09/515,594 US6344766B1 (en) | 1997-09-17 | 2000-02-29 | Voltage level converter circuit improved in operation reliability |
| US09/516,212 US6198331B1 (en) | 1997-09-17 | 2000-02-29 | Voltage level converter circuit improved in operation reliability |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25186097A JP4074690B2 (ja) | 1997-09-17 | 1997-09-17 | 電圧レベル変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1196749A true JPH1196749A (ja) | 1999-04-09 |
| JP4074690B2 JP4074690B2 (ja) | 2008-04-09 |
Family
ID=17229007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25186097A Expired - Fee Related JP4074690B2 (ja) | 1997-09-17 | 1997-09-17 | 電圧レベル変換回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (3) | US6049243A (ja) |
| JP (1) | JP4074690B2 (ja) |
| KR (1) | KR100285979B1 (ja) |
| DE (1) | DE19813707C2 (ja) |
| TW (1) | TW392157B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100720237B1 (ko) * | 2001-06-30 | 2007-05-22 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 레벨 시프터회로 |
| JP2012069197A (ja) * | 2010-09-22 | 2012-04-05 | Toshiba Corp | 半導体装置 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3389856B2 (ja) * | 1998-03-24 | 2003-03-24 | 日本電気株式会社 | 半導体装置 |
| US6611165B1 (en) | 2002-06-25 | 2003-08-26 | Micron Technology, Inc. | Antifuse circuit with improved gate oxide reliabilty |
| DE10320795A1 (de) * | 2003-04-30 | 2004-12-09 | Infineon Technologies Ag | Pegelumsetz-Einrichtung |
| US7685456B1 (en) * | 2003-07-30 | 2010-03-23 | Marvell Israel (Misl) Ltd. | DDR interface bus control |
| US7161339B2 (en) * | 2003-08-20 | 2007-01-09 | Broadcom Corporation | High voltage power management unit architecture in CMOS process |
| US6879142B2 (en) * | 2003-08-20 | 2005-04-12 | Broadcom Corporation | Power management unit for use in portable applications |
| US6894472B2 (en) * | 2003-08-20 | 2005-05-17 | Broadcom Corporation | Low leakage CMOS power mux |
| JP2006121654A (ja) * | 2004-09-21 | 2006-05-11 | Renesas Technology Corp | レベル変換回路 |
| US7800426B2 (en) * | 2008-03-27 | 2010-09-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Two voltage input level shifter with switches for core power off application |
| TWI376097B (en) * | 2008-09-18 | 2012-11-01 | Ili Technology Corp | Level shift circuit |
| CN101686047B (zh) * | 2008-09-24 | 2012-03-14 | 奕力科技股份有限公司 | 电平转换电路 |
| US10395700B1 (en) * | 2018-03-20 | 2019-08-27 | Globalfoundries Inc. | Integrated level translator |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0504470B1 (de) * | 1991-03-22 | 1996-02-28 | Siemens Aktiengesellschaft | Pegelumsetzschaltung |
| US5204557A (en) * | 1991-10-15 | 1993-04-20 | National Semiconductor Corporation | Digital signal level translator |
| US5461333A (en) * | 1993-03-15 | 1995-10-24 | At&T Ipm Corp. | Multi-chip modules having chip-to-chip interconnections with reduced signal voltage level and swing |
| GB9320246D0 (en) * | 1993-10-01 | 1993-11-17 | Sgs Thomson Microelectronics | A driver circuit |
| US5399920A (en) * | 1993-11-09 | 1995-03-21 | Texas Instruments Incorporated | CMOS driver which uses a higher voltage to compensate for threshold loss of the pull-up NFET |
| JP3625851B2 (ja) * | 1993-12-28 | 2005-03-02 | 沖電気工業株式会社 | レベルシフタ回路 |
| KR0145851B1 (ko) * | 1995-06-30 | 1998-11-02 | 김광호 | 반도체 메모리 장치의 전압 변환회로 |
| US5619150A (en) * | 1995-07-07 | 1997-04-08 | Micron Quantum Devices, Inc. | Switch for minimizing transistor exposure to high voltage |
| US5939922A (en) * | 1995-09-13 | 1999-08-17 | Kabushiki Kaisha Toshiba | Input circuit device with low power consumption |
| US5834948A (en) * | 1995-09-21 | 1998-11-10 | Matsushita Electric Industrial Co.,Ltd. | Output circuit |
| JP3662326B2 (ja) * | 1996-01-09 | 2005-06-22 | 株式会社ルネサステクノロジ | レベル変換回路 |
| US5889420A (en) * | 1997-06-30 | 1999-03-30 | Siemens Aktiengesellschaft | OCD with low output capacitance |
| US6031394A (en) * | 1998-01-08 | 2000-02-29 | International Business Machines Corporation | Low voltage CMOS circuit for on/off chip drive at high voltage |
-
1997
- 1997-09-17 JP JP25186097A patent/JP4074690B2/ja not_active Expired - Fee Related
-
1998
- 1998-02-04 KR KR1019980003128A patent/KR100285979B1/ko not_active IP Right Cessation
- 1998-02-18 TW TW087102372A patent/TW392157B/zh not_active IP Right Cessation
- 1998-03-23 US US09/045,568 patent/US6049243A/en not_active Expired - Lifetime
- 1998-03-27 DE DE19813707A patent/DE19813707C2/de not_active Expired - Fee Related
-
2000
- 2000-02-29 US US09/516,212 patent/US6198331B1/en not_active Expired - Lifetime
- 2000-02-29 US US09/515,594 patent/US6344766B1/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100720237B1 (ko) * | 2001-06-30 | 2007-05-22 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 레벨 시프터회로 |
| JP2012069197A (ja) * | 2010-09-22 | 2012-04-05 | Toshiba Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW392157B (en) | 2000-06-01 |
| US6198331B1 (en) | 2001-03-06 |
| KR19990029105A (ko) | 1999-04-26 |
| US20020017943A1 (en) | 2002-02-14 |
| US6049243A (en) | 2000-04-11 |
| JP4074690B2 (ja) | 2008-04-09 |
| US6344766B1 (en) | 2002-02-05 |
| DE19813707C2 (de) | 2000-03-09 |
| DE19813707A1 (de) | 1999-03-18 |
| KR100285979B1 (ko) | 2001-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9786340B2 (en) | Driving circuit for non-volatile memory | |
| JP3662326B2 (ja) | レベル変換回路 | |
| KR101652824B1 (ko) | 와이드 전압 레인지용 출력 드라이버 | |
| US20060192587A1 (en) | Self-bypassing voltage level translator circuit | |
| US6774698B1 (en) | Voltage translator circuit for a mixed voltage circuit | |
| US10418997B2 (en) | Level shifter | |
| JPH1196749A (ja) | 電圧レベル変換回路 | |
| US5929679A (en) | Voltage monitoring circuit capable of reducing power dissipation | |
| JP2006191572A (ja) | 入力バッファ回路 | |
| TWI528718B (zh) | 輸出緩衝器 | |
| US6229382B1 (en) | MOS semiconductor integrated circuit having a current mirror | |
| US10958267B2 (en) | Power-on clear circuit and semiconductor device | |
| US9620185B1 (en) | Voltage supply devices generating voltages applied to nonvolatile memory cells | |
| US11249118B2 (en) | Current sensing circuit | |
| US11075626B2 (en) | Power-on clear circuit and semiconductor device | |
| KR0126254B1 (ko) | 반도체 메모리 장치의 데이터 입력 버퍼 | |
| JP7395390B2 (ja) | 半導体装置 | |
| US10763849B2 (en) | Semiconductor integrated circuit | |
| TWI756084B (zh) | 針對電池電壓的分壓器電路以及具備分壓器電路的電子裝置 | |
| US20220045681A1 (en) | Semiconductor device | |
| TWM565921U (zh) | 電壓位準移位器 | |
| JPH06197001A (ja) | レベル変換回路 | |
| KR100451421B1 (ko) | 전원 전압 레귤레이션 회로 | |
| KR20010058379A (ko) | 전압 스위치 | |
| KR20190124456A (ko) | 커런트 미러 기반의 레벨 시프트 장치 그리고, 그 동작 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040915 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040915 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070706 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070717 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070911 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071004 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080128 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120201 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130201 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140201 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |