JPH1196749A - 電圧レベル変換回路 - Google Patents
電圧レベル変換回路Info
- Publication number
- JPH1196749A JPH1196749A JP25186097A JP25186097A JPH1196749A JP H1196749 A JPH1196749 A JP H1196749A JP 25186097 A JP25186097 A JP 25186097A JP 25186097 A JP25186097 A JP 25186097A JP H1196749 A JPH1196749 A JP H1196749A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- node
- transistor
- gate
- conversion circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
- G05F3/247—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Nonlinear Science (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Logic Circuits (AREA)
- Read Only Memory (AREA)
- Static Random-Access Memory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
緩和し、動作の信頼性を高めた電圧レベル変換回路を提
供する。 【解決手段】 ノードn3と、入力電圧Vinに応じた
電圧を有するノードn50と、ノードn50とノードn
3との間に接続され、入力電圧VinがLレベルである
ときにオンするPチャネルMOSトランジスタP1と、
電圧VNNが印加されるノードnVNと、ノードnVN
とノードn1との間に接続され入力電圧VinがHレベ
ルであるときにオンするNチャネルMOSトランジスタ
N1と、ノードn3とノードn1との間に接続されゲー
トには緩和信号ALVが供給されるNチャネルMOSト
ランジスタN3と、NチャネルMOSトランジスタN4
と、電圧VNNのレベルに応じた緩和信号ALVを出力
するレベル判定回路2とを備える。
Description
レベルを変換する電圧レベル変換回路に関するものであ
る。
の電圧をメモリセルに印加しなければならない。たとえ
ば、DINOR型フラッシュメモリの場合は、各動作モ
ードに対して、以下の表1のような電圧をそれぞれ印加
しなければならない。
側の電圧は選択状態の場合に印加すべき電圧を示し、右
側の電圧は非選択状態の場合に印加すべき電圧を示す。
するには電圧レベルを変換する電圧レベル変換回路が必
要である。
成を示す回路図である。図29に示されるように、この
電圧レベル変換回路は、PチャネルMOSトランジスタ
P1,P2と、NチャネルMOSトランジスタN1,N
2とインバータI1と、電源電圧ノードnVccと、ノ
ードnVIN,nVN,n1,n2とを備える。
明する。ノードnVINに供給される電圧Vinがハイ
(H)レベル(3.3V)のとき、PチャネルMOSト
ランジスタP1がオンし、PチャネルMOSトランジス
タP2はオフする。これにより、ノードn1は電源電圧
Vccのレベル(ここでは3.3V)になり、Nチャネ
ルMOSトランジスタN2がオンする。これを受けて、
ノードn2がノードnVNに供給される電圧VNNのレ
ベル(ここでは−11V)となり、NチャネルMOSト
ランジスタN1がオフする。
V)のとき、PチャネルMOSトランジスタP1はオフ
し、PチャネルMOSトランジスタP2はオンする。こ
れにより、ノードn2は電源電圧Vccのレベル(ここ
では3.3V)になり、NチャネルMOSトランジスタ
N1がオンする。これを受けて、ノードn1がノードn
VNに供給される電圧VNNのレベル(ここでは−11
V)となり、NチャネルMOSトランジスタN2がオフ
する。
2のようになる。
電圧VinをH/Lによってノードn1から出力される
電圧Voutを電源電圧Vccのレベル(3.3V)に
したり、電圧VNNのレベル(−11V)にしたりする
ことができる回路を電圧レベル変換回路という。
プル接続されたNチャネルMOSトランジスタN1,N
2を切換えて電圧レベルの変換を行なう回路をCVSL
(Cascade Voltage Switch Logic)という。
VSLを用いると、NチャネルMOSトランジスタN
1,N2のソース・ドレイン間に高電圧がかかり、ホッ
トエレクトロンの生成によるスイッチング動作の劣化を
生じるため、トランジスタの信頼性を低下させるという
問題がある。
圧レベル変換回路では、電圧VinがHレベルのときオ
フ状態にあるNチャネルMOSトランジスタN1のソー
ス・ドレイン間には14.3Vの電圧がかかることにな
る。
になされたもので、電圧レベル変換回路を構成する各ト
ランジスタにかかる電圧を緩和し、トランジスタの信頼
性の確保を実現した電圧レベル変換回路を提供すること
を目的とする。
ル変換回路は、出力ノードと、入力電圧に応じた第1の
電圧を有する第1のノードと、第1のノードと出力ノー
ドとの間に接続され、入力電圧が第1の論理レベルであ
るときにオンする第1のトランジスタと、第2の電圧を
有する第2のノードと、第2のノードと出力ノードとの
間に接続され、入力電圧が第2の論理レベルであるとき
にオンする第2のトランジスタと、出力ノードと第2の
トランジスタとの間に接続され、ゲートには第2の電圧
の大きさに応じた第1の制御信号が供給される第1導電
型の第3のトランジスタとを備えるものである。
求項1に記載の電圧レベル変換回路であって、入力電圧
に応じた第3の電圧を有する第3のノードと、第3のノ
ードと第2のトランジスタのゲートとの間に接続され、
ゲートには第1の制御信号の反転信号が供給される第2
導電型の第4のトランジスタとをさらに備えるものであ
る。
求項2に記載の電圧レベル変換回路であって、第1の制
御信号と入力電圧とを受取って、第2の制御信号を第4
のトランジスタのゲートに供給する制御手段をさらに備
えるものである。
求項1に記載の電圧レベル変換回路であって、第1のト
ランジスタと出力ノードとの間に接続された第4のトラ
ンジスタと、定電圧を有する第3のノードと、定電圧と
出力ノードの電圧とを比較して、絶対値が大きい方の電
圧を第4のトランジスタのゲートに供給する比較手段と
をさらに備えるものである。
求項4に記載の電圧レベル変換回路であって、供給され
る第2の制御信号が活性化されたとき、第4のトランジ
スタのゲートに第2の電圧を供給するトランジスタ制御
手段をさらに備えるものである。
求項1に記載の電圧レベル変換回路であって、第1のト
ランジスタと出力ノードとの間に直列接続された複数の
第4のトランジスタと、定電圧を有する第3のノード
と、各々が複数の第4のトランジスタに1対1に対応し
て配置され、定電圧と第4のトランジスタのソースの電
圧とを比較して、絶対値が大きい方の電圧を第4のトラ
ンジスタのゲートに供給する複数の比較手段とをさらに
備えるものである。
求項1に記載の電圧レベル変換回路であって、第3のト
ランジスタのゲートと第2のトランジスタのゲートとの
間に接続され、ゲートが第2のトランジスタのドレイン
に接続された第2導電型の第4のトランジスタと、第4
のトランジスタと第2のノードとの間に接続され、ゲー
トが第2のトランジスタのドレインに接続された第1導
電型の第5のトランジスタと、第3のトランジスタのゲ
ートと第2のトランジスタのドレインとの間に接続さ
れ、ゲートが第5のトランジスタのドレインに接続され
た第2導電型の第6のトランジスタとをさらに備え、第
2のトランジスタは、第1導電型であり、ゲートが第5
のトランジスタのドレインに接続されたものである。
力ノードと、第1の電圧を有する第1のノードと、出力
ノードと第1のノードとの間に接続され、第1の論理レ
ベルを有する入力電圧がゲートに供給されたときオンす
る第1導電型の第1のトランジスタと、第2の電圧を有
する第2のノードと、出力ノードと第2のノードとの間
に接続され、入力電圧が第2の論理レベルであるときに
オンする第1導電型の第2のトランジスタと、第2のト
ランジスタのゲートと第2のノードとの間に接続された
第1導電型の第3のトランジスタと、第3のトランジス
タのゲートと第2のノードとの間に接続され、ゲートは
第2のトランジスタのゲートに接続された第1導電型の
第4のトランジスタと、第1のトランジスタのゲートと
第4のトランジスタのドレインとの間に接続され、ゲー
トには第2の電圧の大きさに応じた制御信号が供給され
る第1導電型の第5のトランジスタと、第5のトランジ
スタのゲートと第3のトランジスタのゲートとの間に接
続され、ゲートは第2のトランジスタのゲートに接続さ
れた第2導電型の第6のトランジスタと、第5のトラン
ジスタのゲートと第4のトランジスタのゲートとの間に
接続され、ゲートは第3のトランジスタのゲートに接続
された第2導電型の第7のトランジスタとを備えるもの
である。
求項8に記載の電圧レベル変換回路であって、第2の電
圧の絶対値と基準電圧の絶対値とを比較して、第2の電
圧の絶対値が基準電圧の絶対値より小さいときは第2の
論理レベルを有する制御信号を出力し、第2の電圧の絶
対値が基準電圧の絶対値より大きいときは第1の論理レ
ベルを有する制御信号を出力するレベル判定手段をさら
に備えるものである。
請求項8または9に記載の電圧レベル変換回路であっ
て、第1の電圧は接地電圧であり、第1の導電型はNチ
ャネルMOS型である。
第1の電圧を有する第1のノードと、第1の出力ノード
と、第1のノードと第1の出力ノードとの間に接続さ
れ、入力される第1の切換信号に応答して第1の電圧に
応じた第1の内部電圧を第1の出力ノードへ供給する第
1の電圧変換手段と、第2の電圧を有する第2のノード
と、第2の出力ノードと、第2のノードと第2の出力ノ
ードとの間に接続され、入力される第2の切換信号に応
答して第2の電圧に応じた第2の内部電圧を第2の出力
ノードへ供給する第2の電圧変換手段と、第1のノード
と第2の出力ノードとの間に接続され、ゲートが第1の
出力ノードに接続された第1導電型の第1のトランジス
タと、第2のノードと第2の出力ノードとの間に接続さ
れた第1導電型の第2のトランジスタとを備えるもので
ある。
請求項11に記載の電圧レベル変換回路であって、第1
のトランジスタと第2のトランジスタとの接続線上に位
置する中間ノードと、第2の切換信号に応答して、中間
ノードに定電圧を供給する定電圧供給手段とをさらに備
えるものである。
請求項11または12に記載の電圧レベル変換回路であ
って、第1のトランジスタと第2のトランジスタとの間
に接続された第1導電型の第3のトランジスタをさらに
備えるものである。
態を図面を参照して詳しく説明する。なお、図中同一符
号は同一または相当部分を示す。
形態1に係る電圧レベル変換回路の構成を示す回路図で
ある。図1に示されるように、この電圧レベル変換回路
は、電圧Vinが供給されるノードnVINと、ノード
nVINに接続されたインバータI2と、インバータI
2の出力ノードに接続されたノードn50と、電圧Vo
utを出力するノードn3と、ノードn50とノードn
3との間に接続されゲートが接地ノードnGndに接続
されたPチャネルMOSトランジスタP1と、ノードn
1と、緩和信号ALVが供給されるノードnALと、ノ
ードn3とノードn1との間に接続されゲートはノード
nALに接続されたNチャネルMOSトランジスタN3
と、電圧VNNが供給されるノードnVNと、ノードn
1とノードnVNとの間に接続されたNチャネルMOS
トランジスタN1と、ノードnVNとノードnALとの
間に接続され、ノードnVNに供給される電圧VNNが
−4V以上のときHレベル(3.3V)の緩和信号AL
VをノードnALに供給し、ノードnVNに供給される
電圧VNNが−4Vより小さいときLレベル(0V)の
緩和信号ALVをノードnALに供給するレベル判定回
路2と、NチャネルMOSトランジスタN1のゲートに
接続されたノードn2と、ノードn2とノードnVNと
の間に接続されゲートがノードn1に接続されたNチャ
ネルMOSトランジスタN2と、ノードn4と、ノード
n4とノードn2との間に接続されゲートがノードnA
Lに接続されたNチャネルMOSトランジスタN4と、
ノードnVINに接続されたノードn51と、ノードn
51とノードn4との間に接続されゲートが接地ノード
nGndに接続されたPチャネルMOSトランジスタP
2とを備える。
3とNチャネルMOSトランジスタN4とにより電圧緩
和部10を構成する。
すべてのトランジスタのしきい値は1Vとされ、以下の
実施の形態でも同様である。
換回路の動作を説明する。なお、ノードnVNに印加さ
れる電圧VNNとノードnVINに供給される電圧Vi
nに応じた各ノードの電圧と、トランジスタの状態とを
示すと、以下のようになる。
nVNに負の高い電圧VNN(−11V)を印加したと
き、レベル判定回路2はノードnALにLレベル(0
V)の緩和信号ALVを供給する。
(3.3V)の電圧Vinが供給されるとPチャネルM
OSトランジスタP2がオンする。これにより、ノード
n4の電圧は3.3Vとなる。このときNチャネルMO
SトランジスタN4のゲートには0Vが供給されている
のでNチャネルMOSトランジスタN4はオフし、ノー
ドn2はNチャネルMOSトランジスタN4のしきい値
分(1V)だけゲート電圧(0V)より下がった−1V
以上のハイインピーダンス状態になる。そして、ノード
n2はNチャネルMOSトランジスタN1のゲートに接
続されているのでNチャネルMOSトランジスタN1は
オンし、ノードn1の電圧は−11Vとなる。なお、ノ
ードn1はNチャネルMOSトランジスタN2のゲート
に接続されているので、NチャネルMOSトランジスタ
N2はオフする。一方、NチャネルMOSトランジスタ
N3のゲートには0Vの緩和信号ALVが供給されてい
るのでNチャネルMOSトランジスタN3はオンし、ノ
ードn3の電圧は−11Vとなる。なお、PチャネルM
OSトランジスタP1のゲートとソースとにはともに0
Vの電圧が供給されているのでオフする。
ードnVNに−11Vの電圧が印加され、ノードnVI
NにHレベルの電圧が供給されたとき、ノードn3から
−11Vの電圧Voutが出力される。
Nが印加され、ノードnVINにLレベルの電圧Vin
が供給されたときは、PチャネルMOSトランジスタP
2のゲートとソースとには0Vの電圧が供給されること
になるのでPチャネルMOSトランジスタP2はオフす
る。また、電圧VinはインバータI2によりその論理
レベルが反転されるので、PチャネルMOSトランジス
タP1のソースにはHレベル(3.3V)の電圧が供給
される。ここで、PチャネルMOSトランジスタP1の
ゲートには0Vが供給されるのでPチャネルMOSトラ
ンジスタP1はオンし、ノードn3の電圧は3.3Vと
なる。
のH/Lに応じて電圧VNN(−11V)/電源電圧V
cc(3.3V)の電圧Voutが出力される。
印加したとき、レベル判定回路2はノードnALにHレ
ベル(3.3V)の緩和信号ALVを供給する。
(3.3V)の電圧Vinが供給されるとPチャネルM
OSトランジスタP2がオンする。これにより、ノード
n4の電圧は3.3Vとなる。このときNチャネルMO
SトランジスタN4のゲートには3.3Vが供給されて
いるのでNチャネルMOSトランジスタN4はオフし、
ノードn2はNチャネルMOSトランジスタN4のしき
い値分(1V)だけゲート電圧(3.3V)より下がっ
た2.3V以上のハイインピーダンス状態となる。そし
て、ノードn2はNチャネルMOSトランジスタN1の
ゲートに接続されているのでNチャネルMOSトランジ
スタN1はオンし、ノードn1の電圧は0Vとなる。な
お、ノードn1はNチャネルMOSトランジスタN2の
ゲートに接続されているので、NチャネルMOSトラン
ジスタN2はオフする。一方、NチャネルMOSトラン
ジスタN3のゲートには3.3Vの緩和信号ALVが供
給されているのでNチャネルMOSトランジスタN3は
オンし、ノードn3の電圧は0Vとなる。なお、Pチャ
ネルMOSトランジスタP1のゲートとソースとにはと
もに0Vの電圧が供給されているのでオフする。
ドnVNに0Vの電圧が印加され、ノードnVINにH
レベルの電圧が供給されたとき、ノードn3から0Vの
電圧Voutが出力される。
に示されるように、ノードnVNに0Vの電圧VNNが
印加され、かつノードnVINにLレベルの電圧Vin
が供給されたときは、ノードn3から3.3Vの電源電
圧Vccが電圧Voutとして出力される。
レベル変換回路によれば、電圧VNNのレベルに応じて
緩和信号ALVの電圧レベル(論理レベル)を変化させ
ることによりNチャネルMOSトランジスタN1,N2
のソース・ドレイン間にかかる電圧を減少させることが
できる。
Vで電圧Vinが3.3Vのとき、オフ状態にあるNチ
ャネルMOSトランジスタN2のソース・ドレイン間に
はノードn2とノードnVNの電位差である10V(以
上)の電圧がかかるが、図29に示された従来の電圧レ
ベル変換回路においてはオフ状態にあるNチャネルMO
SトランジスタN1のソース・ドレイン間に14.3V
の電圧がかかったことと比較すると4.3Vの電圧緩和
が実現できたことになる。
ル判定回路2で生成されるものであったが、緩和信号A
LVはノードnVNに印加される電圧VNNの大きさに
応じて他の内部回路や外部から供給されるものであって
もよい。
電圧レベル変換回路では、電圧VNNが0Vのとき、ノ
ードn1またはノードn2の電圧はNチャネルMOSト
ランジスタN3,N4のしきい値を電圧Vth(1V)
とすると電圧(Vcc−Vth)、すなわち、2.3V
までしか上昇しない。ここで、電源電圧Vccが低下し
た場合やプロセスばらつきなどが原因で電圧Vthが高
くなった場合はノードn1またはノードn2が到達し得
る電圧の上限がさらに下がる可能性がある。すると、N
チャネルMOSトランジスタN1やNチャネルMOSト
ランジスタN2が十分にオンしない状態に陥ることがあ
る。
変換回路は、図2に示されるように、上記実施の形態1
に係る電圧レベル変換回路と同様な構成を有しつつ、さ
らに、ノードn3とノードn1との間にNチャネルMO
SトランジスタN3と並列接続されゲートには緩和信号
ALVの反転信号/ALVが供給されるPチャネルMO
SトランジスタP3と、ノードn4とノードn2との間
にNチャネルMOSトランジスタN4と並列接続されゲ
ートには緩和信号ALVの反転信号/ALVが供給され
るPチャネルMOSトランジスタP4と、緩和信号AL
Vを反転させるインバータI8とを備え、NチャネルM
OSトランジスタN3,N4のしきい値によるノードn
1,n2の電圧の低下を防止するものである。なお、こ
こで、インバータI8と、NチャネルMOSトランジス
タN3,N4と、PチャネルMOSトランジスタP3,
P4とにより電圧緩和部20を構成する。
路においてノードnVNに印加される電圧VNNとノー
ドnVINに供給される電圧Vinに応じた各ノードの
電圧と、トランジスタの状態とを示すと、以下のように
なる。
係る電圧レベル変換回路は上記実施の形態1に係る電圧
レベル変換回路と同様に動作するが、ノードnVNに0
Vの電圧VNNを印加した場合は、緩和信号ALVが電
源電圧Vcc(3.3V)となるので緩和信号ALVの
反転信号/ALVは0Vとなり、電圧Vinが3.3V
(H)のときはPチャネルMOSトランジスタP4、電
圧Vinが0V(L)のときはPチャネルMOSトラン
ジスタP3がそれぞれオンする。
ノードn4の電圧(3.3V)がノードn2へ、電圧V
inが0Vのときはノードn3の電圧(3.3V)がノ
ードn1へそれぞれ伝播する。
ベル変換回路によれば、NチャネルMOSトランジスタ
N3,N4のしきい値によるノードn1,n2の電圧の
低下を回避でき、確実にNチャネルMOSトランジスタ
N1,N2をオンさせることにより動作の安定性を向上
させることができる。
電圧レベル変換回路では、電圧Vinが3.3Vで緩和
信号ALVが0VのときPチャネルMOSトランジスタ
P3のゲートは電源電圧Vcc(3.3V)で、ソース
とドレインはともに−11Vになる。したがってこの場
合には、PチャネルMOSトランジスタP3のゲート酸
化膜に14.3Vの電圧が印加されることになる。
れることによってもトランジスタのスイッチングにおけ
る劣化を招き、トランジスタの信頼性を低下させること
となる。
変換回路は、図3に示されるように、PチャネルMOS
トランジスタP3,P4のゲート電圧を、緩和信号AL
Vと電圧Vinとに応じて制御することにより緩和した
ものである。
施の形態3に係る電圧レベル変換回路は上記実施の形態
2に係る電圧レベル変換回路と同様な構成を有するが、
インバータI8は備えず、電圧Vinと緩和信号ALV
との2つの電圧(信号)を入力し出力ノードn6がPチ
ャネルMOSトランジスタP4のゲートに接続された論
理ゲート4と、電圧Vinの反転信号と緩和信号ALV
とを入力し出力ノードn5がPチャネルMOSトランジ
スタP3のゲートに接続された論理ゲート3とをさらに
備えるものである。なお、ここで、NチャネルMOSト
ランジスタN3,N4と、PチャネルMOSトランジス
タP3,P4と、論理ゲート3,4とにより電圧緩和部
30を構成する。
路においてノードnVNに印加される電圧VNNとノー
ドnVINに供給される電圧Vinに応じた各ノードの
電圧と、トランジスタの状態とを示すと、以下のように
なる。
11Vの電圧VNNが印加されたときは、ノードnVI
Nに供給される電圧が3.3V(H)のときノードn
1,n3の電圧が−11Vになるが、このときノードn
5の電圧は0VとなるのでPチャネルMOSトランジス
タP3のゲート酸化膜にかかる電圧は11Vにまで緩和
される。
圧VNNが印加されたときは、ノードnVINに供給さ
れる電圧が0V(L)のときノードn2,n4の電圧が
−11Vになるが、このときノードn6の電圧は0Vと
なるのでPチャネルMOSトランジスタP4のゲート酸
化膜にかかる電圧は11Vにまで緩和される。
ル変換回路によれば、PチャネルMOSトランジスタP
3,P4のゲート酸化膜にかかる電圧を緩和することが
でき、さらに、PチャネルMOSトランジスタP3,P
4の動作の信頼性を向上させることができる。
態1に係る電圧レベル変換回路においては、Pチャネル
MOSトランジスタP1,P2のソース・ドレイン間に
最大で11Vの電圧がかかる。本実施の形態4に係る電
圧レベル変換回路は、図4に示されるように、このPチ
ャネルMOSトランジスタP1,P2のソース・ドレイ
ン間の電圧を緩和すべく緩和回路40,41がさらに備
えられたものである。
PチャネルMOSトランジスタP1とノードn3との間
に接続されたPチャネルMOSトランジスタP11と、
接地ノードnGndと、接地ノードnGndとPチャネ
ルMOSトランジスタP11のゲートとの間に接続され
ゲートがノードn3に接続されたNチャネルMOSトラ
ンジスタN11と、PチャネルMOSトランジスタP1
1のゲートとノードn3との間に接続されゲートが接地
ノードnGndに接続されたNチャネルMOSトランジ
スタN12とを含む。
様な構成を有し、PチャネルMOSトランジスタP21
と、NチャネルMOSトランジスタN21,N22と、
接地ノードnGndとを含む。
チャネルMOSトランジスタN11とNチャネルMOS
トランジスタN12とで構成された回路要素は、接地電
圧(0V)とノードn3の電圧とを比較して低い方の電
圧をノードn111に供給する。以下において、この回
路要素を「低電圧優先回路」と呼ぶ。
(0V)より高い場合、NチャネルMOSトランジスタ
N12のゲートには接地電圧が供給されるとともにドレ
インにはノードn3の電圧が供給されるのでNチャネル
MOSトランジスタN12はオフする。
11のゲートにはノードn3の電圧が供給され、そのソ
ースには接地電圧が供給されるのでNチャネルMOSト
ランジスタN11はオンし、接地電圧をノードn111
に伝える。
い場合、NチャネルMOSトランジスタN12のゲート
には接地電圧が供給され、そのソースにはノードn3の
電圧が供給されるのでNチャネルMOSトランジスタN
12はオンし、ノードn3の電圧をノードn111に伝
える。
11のゲートにはノードn3の電圧が供給され、そのド
レインには接地電圧が供給されるのでNチャネルMOS
トランジスタN11はオフする。
電圧とノードn3の電圧のうちより低い方の電圧が伝わ
る。
11は、そのゲートはノードn111に接続され、ドレ
インはノードn3に接続されている。したがって、ノー
ドn3の電圧が接地電圧より低い場合、ノードn111
の電圧とノードn3の電圧とが等しくなるのでPチャネ
ルMOSトランジスタP11のゲートとドレインは電気
的に接続された状態になる。つまり、PチャネルMOS
トランジスタP11はダイオード接続の状態になる。よ
って、ノードn3の電圧が接地電圧より低い場合を「ダ
イオードモード」と呼ぶ。
い場合は、ノードn111の電圧は接地電圧となる。こ
のときノードn7の電圧が接地電圧よりPチャネルMO
SトランジスタP11のしきい値(1V)より高いとP
チャネルMOSトランジスタP11はオンし、ノードn
7とノードn3とを電気的に接続する。つまり、Pチャ
ネルMOSトランジスタP11はこの場合トランスファ
ゲートとして働く。よって、ノードn3の電圧が接地電
圧より高い場合を「TGモード」と呼ぶ。
係によって、ダイオードモードあるいはTGモードにな
る特性を持った緩和回路40を「スイッチングダイオー
ド」とも呼ぶ。
VNに印加する電圧VNNと電圧Vinのレベル(H/
L)に応じた各ノードの電圧とトランジスタの状態とを
示すと、以下のようになる。
る電圧レベル変換回路は上記実施の形態1に係る電圧レ
ベル変換回路と同様に動作するが、たとえば、ノードn
VNに印加される電圧VNNが−11Vで電圧Vinが
3.3Vのときは、ノードn3の電圧は接地電圧より低
い−11Vとなる。よって、この場合には緩和回路40
はダイオードモードとなり、ノードn7はノードn3よ
りPチャネルMOSトランジスタP11のしきい値分だ
け高い−10Vとなる。なお、このとき、緩和回路41
はTGモードであり、ノードn4とノードn8の電圧は
ともに電源電圧Vcc(3.3V)となる。
ル変換回路によれば、PチャネルMOSトランジスタP
1,P2のソース・ドレイン間の電圧を緩和することが
できる。
形態5に係る電圧レベル変換回路の構成を示す回路図で
ある。
換回路は図4に示された実施の形態4に係る電圧レベル
変換回路と同様な構成を有するが、電圧緩和部10の代
わりに電圧緩和部20を備える点で相違するものであ
る。
NNとノードnVINに供給される電圧Vinとに応じ
た各ノードの電圧を示すと以下のようになる。
は、表7に示されるように、ノードnVNに印加される
電圧VNNが0Vのとき電圧VinのH/Lに応じてノ
ードn2,n1の電圧が3.3Vとなるため、実施の形
態4に係る電圧レベル変換回路と同様な効果とともに、
NチャネルMOSトランジスタN1,N2のスイッチン
グ動作の信頼性を高めるという効果をも奏する。
形態6に係る電圧レベル変換回路の構成を示す回路図で
ある。
換回路は図5に示された実施の形態5に係る電圧レベル
変換回路と同様な構成を有するが、電圧緩和部20の代
わりに電圧緩和部30を備える点で相違するものであ
る。
NNとノードnVINに供給される電圧Vinとに応じ
た各ノードの電圧を示すと以下のようになる。
は、表8に示されるように、ノードnVNに印加される
電圧VNNが−11Vのとき、ノードnVINに供給さ
れる電圧VinのH/Lに応じてノードn5,n6の電
圧が0Vとなるため、実施の形態5に係る電圧レベル変
換回路と同様な効果とともに、PチャネルMOSトラン
ジスタP3,P4のスイッチング動作の信頼性を高める
という効果をも奏する。
態4に係る電圧レベル変換回路では、緩和回路40,4
1によりPチャネルMOSトランジスタP1,P2のソ
ース・ドレイン間にかかる電圧の最大値は10Vに抑え
ることができた。
変換回路は、PチャネルMOSトランジスタP1,P2
のソース・ドレイン間の電圧をさらに緩和するため、図
7に示されるように、緩和回路を直列接続したものであ
る。具体的には、この電圧レベル変換回路は、Pチャネ
ルMOSトランジスタP1とノードn3との間に緩和回
路40,42,44が3個直列に接続され、Pチャネル
MOSトランジスタP2とノードn4との間に緩和回路
41,43,45が3個直列に接続される。
換回路は、電圧変換部100に印加される電圧VNNと
入力される電圧Vinに応じて電圧変換部100から電
圧Voutを出力するものである。
NNとノードnVINに供給される電圧Vinに応じた
各ノードの電圧を示すと以下のようになる。
加される電圧VNNが−11VでノードnVINに供給
される電圧Vinが3.3Vのとき、緩和回路40,4
2,44はダイオードモードにあり、ノードn3,n1
1,n9,n7の順で順次1V毎に電圧が上昇してい
く。なお、このとき緩和回路41,43,45はTGモ
ードにあり、ノードn4とノードn12とノードn10
とノードn8の電圧は等しくなる。
印加されノードnVINに3.3Vの電圧Vinが供給
された場合の動作を説明する。
−4V以上であるためHレベル(3.3V)の緩和信号
ALVを出力する。また、PチャネルMOSトランジス
タP2のゲートには接地電圧(0V)が供給され、ソー
スには3.3Vが供給されるため、PチャネルMOSト
ランジスタP2はオンしノードn8の電圧は3.3Vと
なる。そして、PチャネルMOSトランジスタP61の
ゲートにはノードn10の電圧と接地電圧のうち低い方
の電圧、すなわち、0V以下の電圧が供給されるため、
PチャネルMOSトランジスタP61はオンしノードn
10の電圧はノードn8と同じ3.3Vとなる。同様
に、ノードn12とノードn4の電圧とはともに3.3
Vとなる。
のゲートには3.3Vの緩和信号ALVが供給されるた
めノードn2の電圧は2.3V以上のハイインピーダン
ス状態となる。ここで、NチャネルMOSトランジスタ
N1のゲートはノードn2に接続されているので、Nチ
ャネルMOSトランジスタN1はオンしノードn1の電
圧は0Vとなる。そして、NチャネルMOSトランジス
タN3のゲートには3.3Vの緩和信号ALVが供給さ
れるので、NチャネルMOSトランジスタN3はオンし
ノードn3の電圧は0Vとなる。
11,N12から構成される低電圧優先回路はノードn
Gndの電圧とノードn3の電圧とを比較するが、この
2つの電圧の差がNチャネルMOSトランジスタN1
1,N12のしきい値(1V)より小さいときはNチャ
ネルMOSトランジスタN11,N12はともにオフす
る。したがって、ノードn3の電圧が0Vのとき、Pチ
ャネルMOSトランジスタP11のゲートには−1V以
上の電圧が供給されPチャネルMOSトランジスタP1
1はオフする。これによりノードn11はハイインピー
ダンス状態(Hiz)となる。また、これに伴いノード
n9,n7もハイインピーダンス状態となる。
換回路ではPチャネルMOSトランジスタP1とノード
n3との間に3個の緩和回路40,42,44が直列に
接続され、PチャネルMOSトランジスタP2とノード
n4との間にも3個の緩和回路41,43,45が直列
に接続されるが、直列接続される緩和回路の数は3個に
限られるものではなく任意に設定することができる。
形態8に係る電圧レベル変換回路の構成を示す回路図で
ある。図8に示されるように、この電圧レベル変換回路
は、図7に示される電圧レベル変換回路と同様な構成を
有するが、電圧緩和部10の代わりに電圧緩和部20を
備える点で相違するものである。
によれば、実施の形態7に係る電圧レベル変換回路と同
様な効果とともに、さらに、NチャネルMOSトランジ
スタN1,N2のスイッチング動作の信頼性を向上させ
る効果を得ることができる。
形態9に係る電圧レベル変換回路の構成を示す回路図で
ある。図9に示されるように、この電圧レベル変換回路
は、図8に示される電圧レベル変換回路と同様な構成を
有するが、電圧緩和部20の代わりに電圧緩和部30を
備える点で相違するものである。
によれば、実施の形態8に係る電圧レベル変換回路と同
様な効果とともに、さらに、PチャネルMOSトランジ
スタP3,P4のスイッチング動作の信頼性を高めると
いう効果を得ることができる。
る電圧レベル変換回路では、ノードnVNに0Vの電圧
VNNを印加するときノードn7〜n12はノードnV
INに供給される電圧Vinに応じてハイインピーダン
ス状態になることが生じた。
ノードは各種のノイズを受けて誤動作を引き起こしやす
い。
ベル変換回路は、ノードnVINに0Vの電圧VNNが
供給されたときだけ緩和回路40〜45を不活性にする
ようにしたものであり、図10はその具体的構成を示す
回路図である。
0に係る電圧レベル変換回路は、緩和回路50〜55内
にそれぞれ制御回路500〜505を備える。制御回路
500〜505は、すべて同様な構成を有し、たとえば
制御回路500は、PチャネルMOSトランジスタP1
1のゲートとノードnVNとの間に接続され、ゲートに
は制御信号CUTが供給されるNチャネルMOSトラン
ジスタN13と、NチャネルMOSトランジスタN12
とノードnVNとの間に接続されゲートには制御信号C
UTが供給されるNチャネルMOSトランジスタN14
と、NチャネルMOSトランジスタN12とノードn3
との間に接続されゲートには制御信号CUTの反転信号
/CUTが供給されるNチャネルMOSトランジスタN
15と、NチャネルMOSトランジスタN12とノード
n3との間に接続されゲートには制御信号CUTが供給
されるPチャネルMOSトランジスタP12とを含む。
NNとノードnVINに供給される電圧Vinとに応じ
た各ノードの電圧を示すと以下のようになる。
0に係る電圧レベル変換回路は、実施の形態7に係る電
圧レベル変換回路と同様に動作するが、ノードnVNに
印加される電圧VNNが0Vのとき緩和回路50が不活
性にされる動作を説明する。
Vのときは制御信号CUTが電源電圧Vccとされ、制
御信号CUTの反転信号/CUTが0Vとされる。する
と、ノードnVINに供給される電圧VinによらずN
チャネルMOSトランジスタN13がオンし、Pチャネ
ルMOSトランジスタP11のゲートには0Vの電圧V
NNが供給される。なお、このときNチャネルMOSト
ランジスタN14もオンするため、PチャネルMOSト
ランジスタP12とNチャネルMOSトランジスタN1
5からなるトランスファゲートはオフする。
電圧Vinが3.3Vの場合は、表10に示されるよう
にノードn3の電圧が0Vなのでノードn11の電圧は
PチャネルMOSトランジスタP11のゲート電圧(0
V)よりそのしきい値(1V)分だけ高い1Vとなる。
なお、この場合、緩和回路52,54は緩和回路50と
同様に動作するため、ノードn11,n9,n7はとも
に1Vとなる。
ジスタP2,P61,P41,P21は順次オンするた
め、ノードn8,n10,n12,n4の電圧は共に
3.3Vとなる。
ベル変換回路によれば、ノードn7〜n12がハイイン
ピーダンス状態となることを回避することにより、誤動
作をより少なくすることができる。
施の形態11に係る電圧レベル変換回路の構成を示す回
路図である。図11に示されるように、この電圧レベル
変換回路は、実施の形態10に係る電圧レベル変換回路
と同様な構成を有するが、電圧緩和部10の代わりに電
圧緩和部20を備える点で相違する。
回路によれば、実施の形態10に係る電圧レベル変換回
路と同様な効果とともに、さらに、NチャネルMOSト
ランジスタN1,N2のスイッチング動作の信頼性を高
めることができるという効果を得ることができる。
施の形態12に係る電圧レベル変換回路の構成を示す回
路図である。図12に示されるように、この電圧レベル
変換回路は、実施の形態11に係る電圧レベル変換回路
と同様な構成を有するが、電圧緩和部20の代わりに電
圧緩和部30を備える点で相違する。
回路によれば、実施の形態11に係る電圧レベル変換回
路と同様な効果とともに、さらに、PチャネルMOSト
ランジスタP3,P4のスイッチング動作の信頼性を高
めることができるという効果を得ることができる。
形態1に係る電圧レベル変換回路は、表3に示されたよ
うに、電圧Vinが3.3VのときNチャネルMOSト
ランジスタN2,N4はオフし、ノードn2はハイイン
ピーダンス状態にある。このようなハイインピーダンス
状態のノードは一般に各種のノイズを受けて誤動作を引
き起こしやすい。
レベル変換回路は、図13に示されるように、実施の形
態1に係る電圧レベル変換回路に、さらに、Nチャネル
MOSトランジスタN3のゲートとノードn1との間に
接続されゲートがノードn2に接続されたPチャネルM
OSトランジスタP5と、ノードnALとノードn2と
の間に接続されゲートがノードn1に接続されたPチャ
ネルMOSトランジスタP6とを備え、ハイインピーダ
ンス状態となるノードの電位を固定するものである。な
お、PチャネルMOSトランジスタP5,P6とNチャ
ネルMOSトランジスタN1,N2とによりラッチ回路
を構成する。
でノードnVNに0Vの電圧VNNが供給された場合の
動作を説明する。
オンし、ノードn4の電圧は3.3Vとなる。このとき
NチャネルMOSトランジスタN4のゲートには3.3
Vの電圧が供給されているのでノードn2は2.3V以
上のハイインピーダンス状態となる。そして、Nチャネ
ルMOSトランジスタN1のゲートはノードn2に接続
されており、ソースには0Vの電圧VNNが供給されて
いるので、NチャネルMOSトランジスタN1はオン
し、ノードn1の電圧は0Vとなる。ここで、Pチャネ
ルMOSトランジスタP6のゲートはノードn1に接続
されており、ソースには3.3Vの緩和信号ALVが供
給されているので、PチャネルMOSトランジスタP6
がオンし、ノードn2の電圧が3.3Vまで上昇する。
これにより、ノードn2がハイインピーダンス状態とな
るのを回避できたことになる。
ベル変換回路によれば、ノードn1,n2のハイインピ
ーダンス状態を回避し、動作の信頼性を高めることがで
きる。
施の形態14に係る電圧レベル変換回路の構成を示す回
路図である。図14に示されるように、この電圧レベル
変換回路は、実施の形態13に係る電圧レベル変換回路
と同様な構成を有するが、電圧緩和部10の代わりに電
圧緩和部20を備える点で相違するものである。
路によれば、上記実施の形態13に係る電圧レベル変換
回路と同様な効果とともに、さらに、NチャネルMOS
トランジスタN1,N2の動作の信頼性を高めることが
できるという効果を得ることができる。
施の形態15に係る電圧レベル変換回路の構成を示す回
路図である。図15に示されるように、この電圧レベル
変換回路は、実施の形態14に係る電圧レベル変換回路
と同様な構成を有するが、電圧緩和部20の代わりに電
圧緩和部30を備える点で相違するものである。
路によれば、上記実施の形態14に係る電圧レベル変換
回路と同様な効果とともに、さらに、PチャネルMOS
トランジスタP3,P4のスイッチング動作の信頼性を
高めることができるという効果を得ることができる。
施の形態16に係る電圧レベル変換回路の構成を示す回
路図である。図16に示されるように、この電圧レベル
変換回路は、実施の形態13に係る電圧レベル変換回路
と同様な構成を有するが、緩和回路40,41をさらに
備える点で相違する。
路によれば、実施の形態13に係る電圧レベル変換回路
と同様な効果とともに、さらに、PチャネルMOSトラ
ンジスタP1,P2のソース・ドレイン間の電圧を緩和
してPチャネルMOSトランジスタP1,P2の信頼性
を高めることができるという効果を得ることができる。
施の形態17に係る電圧レベル変換回路の構成を示す回
路図である。図17に示されるように、この電圧レベル
変換回路は、実施の形態14に係る電圧レベル変換回路
と同様な構成を有するが、緩和回路40,41をさらに
備える点で相違する。
路によれば、実施の形態14に係る電圧レベル変換回路
と同様な効果とともに、さらに、PチャネルMOSトラ
ンジスタP1,P2の信頼性を高めることができるとい
う効果を得ることができる。
施の形態18に係る電圧レベル変換回路の構成を示す回
路図である。図18に示されるように、この電圧レベル
変換回路は、実施の形態15に係る電圧レベル変換回路
と同様な構成を有するが、緩和回路40,41をさらに
備える点で相違する。
路によれば、実施の形態15に係る電圧レベル変換回路
と同様な効果とともに、さらに、PチャネルMOSトラ
ンジスタP1,P2の信頼性を高めることができるとい
う効果を得ることができる。
施の形態19に係る電圧レベル変換回路の構成を示す回
路図である。図19に示されるように、この電圧レベル
変換回路は、実施の形態16に係る電圧レベル変換回路
と同様な構成を有するが、緩和回路40と直列接続され
た緩和回路42,44と、緩和回路41と直列接続され
た緩和回路43,45とをさらに備える点で相違する。
路は、実施の形態16に係る電圧レベル変換回路と同様
な効果を奏するが、PチャネルMOSトランジスタP
1,P2のソース・ドレイン間の電圧をより緩和し、P
チャネルMOSトランジスタP1,P2の信頼性をさら
に高めるという効果をも奏する。
施の形態20に係る電圧レベル変換回路の構成を示す回
路図である。図20に示されるように、この電圧レベル
変換回路は、実施の形態17に係る電圧レベル変換回路
と同様な構成を有するが、緩和回路40と直列接続され
た緩和回路42,44と、緩和回路41と直列接続され
た緩和回路43,45とをさらに備える点で相違する。
路は、実施の形態17に係る電圧レベル変換回路と同様
な効果を奏するが、PチャネルMOSトランジスタP
1,P2の信頼性をさらに高めるという効果をも奏す
る。
施の形態21に係る電圧レベル変換回路の構成を示す回
路図である。図21に示されるように、この電圧レベル
変換回路は、実施の形態18に係る電圧レベル変換回路
と同様な構成を有するが、緩和回路40と直列接続され
た緩和回路42,44と、緩和回路41と直列接続され
た緩和回路43,45とをさらに備える点で相違する。
路は、実施の形態18に係る電圧レベル変換回路と同様
な効果を奏するが、PチャネルMOSトランジスタP
1,P2の信頼性をさらに高めるという効果をも奏す
る。
施の形態22に係る電圧レベル変換回路の構成を示す回
路図である。図22に示されるように、この電圧レベル
変換回路は、実施の形態19に係る電圧レベル変換回路
と同様な構成を有するが、緩和回路40〜45の代わり
に、それぞれ対応する制御回路500〜505を含む緩
和回路50〜55を備える点で相違する。
路によれば、実施の形態19に係る電圧レベル変換回路
と同様な効果とともに、さらに、ノードnVNに印加さ
れる電圧VNNが0Vのときノードn7〜n12がハイ
インピーダンス状態となることを回避し誤動作を防止す
るという効果を得ることができる。
施の形態23に係る電圧レベル変換回路の構成を示す回
路図である。図23に示されるように、この電圧レベル
変換回路は、実施の形態20に係る電圧レベル変換回路
と同様な構成を有するが、緩和回路40〜45の代わり
に緩和回路50〜55を備える点で相違する。
路によれば、実施の形態20に係る電圧レベル変換回路
と同様な効果とともに、さらに、ノードn7〜n12が
ハイインピーダンス状態となることを回避し誤動作を防
止するという効果を得ることができる。
施の形態24に係る電圧レベル変換回路の構成を示す回
路図である。図24に示されるように、この電圧レベル
変換回路は、実施の形態21に係る電圧レベル変換回路
と同様な構成を有するが、緩和回路40〜45の代わり
に緩和回路50〜55を備える点で相違する。
路によれば、実施の形態21に係る電圧レベル変換回路
と同様な効果とともに、さらに、ノードn7〜n12が
ハイインピーダンス状態となることを回避し、誤動作を
防止するという効果を得ることができる。
施の形態25に係る電圧レベル変換回路の構成を示す回
路図である。図25に示されるように、この実施の形態
25に係る電圧レベル変換回路は、実施の形態13に係
る電圧レベル変換回路と同様な構成を有するが、電圧V
out1を出力するノードnVoutと、接地ノードn
Gndと、ノードnVoutと接地ノードnGndとの
間に接続されゲートはノードn4に接続されたNチャネ
ルMOSトランジスタN101と、ノードnVoutと
ノードnVNとの間に接続されゲートはノードn1に接
続されたNチャネルMOSトランジスタN102とをさ
らに備える点で相違する。
変換回路は、電圧変換部200に供給された電圧VNN
と電圧Vinに応じた電圧Vout1を電圧変換部20
0から出力するものである。
NNとノードnVINに供給される電圧Vinとに応じ
た各ノードの電圧と各トランジスタの状態とを示すと、
以下のようになる。
Vの電圧VNNが供給され、ノードnVINに3.3V
の電圧Vinが供給された場合は、PチャネルMOSト
ランジスタP2がオンし、ノードn4の電圧は3.3V
となる。このとき、NチャネルMOSトランジスタN1
01のソースには0Vの電圧が供給されるので、Nチャ
ネルMOSトランジスタN101はオンし、0Vの電圧
Vout1が出力される。
Nが供給され、ノードnVINに0Vの電圧Vinが供
給された場合は、Lレベルの電圧VinがインバータI
2により反転されるため、PチャネルMOSトランジス
タP1がオンし、ノードn3の電圧が3.3Vとなる。
このとき緩和信号ALVは0Vなのでノードn1は−1
V以上となる。これにより、NチャネルMOSトランジ
スタN2がオンし、ノードn2の電圧が−11Vとなる
ためPチャネルMOSトランジスタP5がオンし、ノー
ドn1の電圧は0Vとなる。ここで、NチャネルMOS
トランジスタN102のソースには−11Vの電圧VN
Nが供給され、ゲートには0Vの電圧が供給されるので
NチャネルMOSトランジスタN102はオンし、−1
1Vの電圧VNNが電圧Vout1として出力される。
れば、電圧VinのH/Lに従って電圧Vout1とし
て0V/電圧VNNを出力することができる。
Nが−11Vの場合、ノードn2の電圧は0Vと−11
Vの間をとる。この電圧をNチャネルMOSトランジス
タN101のゲートに印加した場合、0Vのソース電圧
に対してトランジスタN101は常にオフし、電圧Vo
ut1として0Vを正確に出力することができない。そ
こで、NチャネルMOSトランジスタN101の所望の
スイッチング動作を確保するためにNチャネルMOSト
ランジスタN101のゲートはノードn4に接続されて
いる。
レベル変換回路は、上記実施の形態1から24に係る電
圧レベル変換回路が3.3Vから−11Vの間の電圧を
出力するのに対して0Vか電圧VNNを出力し、特に正
確に0Vを出力できるという有利な効果を奏する。
からノードnVNに印加され、また、電圧Vinはたと
えばアドレス信号として、電圧Vout1はたとえば外
部のメモリセルを選択するためのプリデコード信号とし
て使用されるが、このことは上記および下記の実施の形
態についても同様である。
施の形態26に係る電圧レベル変換回路の構成を示す回
路図である。
6に係る電圧レベル変換回路は、NチャネルMOSトラ
ンジスタN3,N4のゲートが接地ノードnGndに接
続され、ノードnEXVNに印加された電圧EXVNN
とノードnVIN1に供給された電圧Vin1に応じた
電圧をノードn1に出力する電圧変換部100と、ノー
ドnINの電圧INVNNとノードnVIN2に供給さ
れた電圧Vin2とに応じた電圧をノードnVoutへ
出力する電圧変換部200と、ノードnVoutとノー
ドnEXVNとの間に接続されゲートはノードn1に接
続されたNチャネルMOSトランジスタN104と、N
チャネルMOSトランジスタN104とノードnVou
tとの間に接続されゲートは接地ノードnGndに接続
されたNチャネルMOSトランジスタN103とを備え
る。なお、NチャネルMOSトランジスタN103とノ
ードnVoutとの間にノードn110が含まれる。
(電圧Vin1,Vin2がともにL(0V))のと
き、ノードnINに接続されたメモリセル(図示してい
ない)へノードnEXVNに外部から供給された電圧V
NNを供給するとともに、テストモード時以外は、電圧
変換部100と電圧変換部200を切り離すこととする
ものである。
Vin2とに応じた主なノードの電圧とトランジスタの
状態とを示すと、以下のようになる。
Vin1,Vin2がともに3.3VのときはNチャネ
ルMOSトランジスタN102,N103,N104は
オフし、ノードnEXVNとノードnINが電気的に遮
断される。なお、このときNチャネルMOSトランジス
タN101はオンし、ノードnVout(ノードn11
0)は、0Vとなる。したがって、この状態ではノード
nEXVNとノードnINとは独立に任意の負の電圧を
とることができる。
n1が0Vのとき、NチャネルMOSトランジスタN1
04のゲートにはノードnEXVNに印加される電圧E
XVNNが−11Vのとき−1Vの電圧が、電圧EXV
NNが0Vのとき2.3V以上の電圧がそれぞれ供給さ
れるので、NチャネルMOSトランジスタN104はオ
ンする。
103は電圧EXVNNが−11Vのときだけオンする
が、NチャネルMOSトランジスタN101がオンしノ
ードn110の電圧が0Vに設定されているので、電圧
EXVNNは0V以外の値をとることは禁止される。
1が3.3VのときNチャネルMOSトランジスタN1
03,N104はオフし、NチャネルMOSトランジス
タN102はオンする。したがって、ノードn110と
ノードnINとは電気的に接続される。このとき電圧E
XVNNが電圧INVNNより大きくなると、Nチャネ
ルMOSトランジスタN103,N104がオンしてし
まう可能性があるためこの状態は禁止される。
VのときはNチャネルMOSトランジスタN102はオ
ンし、ノードn110とノードnINとが電気的に接続
された状態になる。また、NチャネルMOSトランジス
タN104もオンするため、ノードnEXVNとノード
nINとが電気的に接続された状態になる。ただし、電
圧EXVNNが−1Vより高い電圧になるとNチャネル
MOSトランジスタN103はオフしてしまい、ノード
nEXVNとノードnINとは電気的に遮断される。
Nとを完全に電気的に遮断するには、電圧Vin1,V
in2をともに3.3Vとし、ノードnEXVNとノー
ドnINとを電気的に接続するには電圧Vin1,Vi
n2をともに0Vとすればよい。
03はNチャネルMOSトランジスタN104のソース
・ドレイン間電圧を緩和するために備えられ、Nチャネ
ルMOSトランジスタN101はノードn110がハイ
インピーダンス状態となるのを回避するために備えられ
る。
路によれば、供給される電圧Vin1,Vin2のレベ
ルに応じてともにオフされるNチャネルMOSトランジ
スタN102,N104を備えるため、異なる負の電圧
EXVNN,INVNNを有する2つのノードnEXV
N,nINの完全な切離しを容易に実現することができ
る。
施の形態27に係る電圧レベル変換回路の構成を示す回
路図である。図27に示されるように、本実施の形態2
7に係る電圧レベル変換回路は実施の形態26に係る電
圧レベル変換回路と同様の機能を有するものであって、
正負の電圧関係を逆転させ、負の高い電圧EXVNNの
代わりに正の高い電圧EXVPPを外部から印加するよ
うにしたものである。
れた電圧変換部100に対応し、電圧変換部400は電
圧変換部200に対応する。また、PチャネルMOSト
ランジスタP401はNチャネルMOSトランジスタN
104に対応し、PチャネルMOSトランジスタP40
3はNチャネルMOSトランジスタN103に対応す
る。また、緩和回路70〜75は緩和回路40〜45に
対応する。
成を有し、たとえば、緩和回路70は、電源電圧ノード
nVccと、PチャネルMOSトランジスタP311,
P312と、NチャネルMOSトランジスタN311と
を含む。
ドnVccと、接地ノードnGndと、緩和回路70〜
75と、インバータI4と、NチャネルMOSトランジ
スタN301,N302と、PチャネルMOSトランジ
スタP301〜P304とを含む。
Gndと、インバータI5と、NチャネルMOSトラン
ジスタN201,N202と、PチャネルMOSトラン
ジスタP101,P102,P201,P202とを含
む。
変換回路の動作を説明する。ノードnVIN1に供給す
る電圧Vin1、ノードnVIN2に供給する電圧Vi
n2をともに3.3Vとすると、ノードnEXVPとノ
ードnINとは電気的に接続されるが、それぞれの電圧
が電源電圧VccとPチャネルMOSトランジスタP4
03のしきい値電圧Vthpとの和以下になるとPチャ
ネルMOSトランジスタP403がオフするので、ノー
ドnEXVPとノードnINとは電気的に遮断される。
Vとすると、PチャネルMOSトランジスタP401,
P102はいずれもオフし、ノードnEXVPとノード
nINとは独立に任意の正の電圧をとることができる。
なお、このときPチャネルMOSトランジスタP101
はオンし、ノードn410は0Vとなる。
ベル変換回路によれば、異なる正の電圧EXVPP,I
NVPPを有する2つのノードnEXVP,nINの完
全な切離しを容易に実現することができる。
施の形態28に係る電圧レベル変換回路の構成を示す回
路図である。図28に示されるように、本実施の形態2
8に係る電圧レベル変換回路は、実施の形態10に係る
電圧レベル変換回路と同様の機能を有するものであっ
て、正負の電圧関係を逆転させ、負の高い電圧VNNの
代わりに正の高い電圧VPPを外部からノードnVPに
印加するようにしたものである。
301,P302はそれぞれ図10に示されたNチャネ
ルMOSトランジスタN1,N2に対応し、電圧緩和部
90は電圧緩和部10に対応する。また、緩和回路80
〜85は緩和回路50〜55に対応する。
な構成を有するが、たとえば、緩和回路80は、制御回
路600と、PチャネルMOSトランジスタP311,
P312とNチャネルMOSトランジスタN311と、
電源電圧ノードnVccとを含む。
変換回路は、さらに、接地ノードnGndと、電圧Vi
n1が供給されるノードnVIN1と、電圧Vin3が
供給されるノードnVIN3と、インバータI6,I7
と、NチャネルMOSトランジスタN201,N20
2,N301,N302とPチャネルMOSトランジス
タP201,P202とを備える。
じた主なノードの電圧と主なトランジスタの状態とを示
すと以下のようになる。
供給する電圧VPPが3.3Vのときは、電圧Vin3
を0Vにする。すると、NチャネルMOSトランジスタ
N202がオンし、ノードn204の電圧が0Vとな
る。また、PチャネルMOSトランジスタP201のゲ
ートがノードn204に接続されるのでPチャネルMO
SトランジスタP201はオンし、ノードn203の電
圧は3.3Vとなる。ここで、たとえば、電圧Vin1
が3.3VのときNチャネルMOSトランジスタN30
2はオンし、ノードn308の電圧は0Vとなる。そし
て、NチャネルMOSトランジスタN361,N34
1,N321が順次オンすることによって電圧Vout
は0Vとなる。また、PチャネルMOSトランジスタP
304のゲートには0Vの電圧Vin3が供給されてい
るのでノードn302は1V以下のハイインピーダンス
状態となる。一方、PチャネルMOSトランジスタP3
01,P303はオンし、ノードn301,n303の
電圧は3.3Vとなる。
電圧がNチャネルMOSトランジスタN311のゲート
に供給されるため、ノードn311は、3.3VからN
チャネルMOSトランジスタN311のしきい値電圧V
th(1V)分だけ下がった2.3V以上のハイインピ
ーダンス状態となる。
2.3V以上のハイインピーダンス状態となる。
01のゲートにはインバータI7より0Vの電圧が供給
されるのでNチャネルMOSトランジスタN301はオ
フする。
が12Vのときは、電圧Vin3を3.3Vにする。す
ると、NチャネルMOSトランジスタN201がオン
し、ノードn203の電圧が0Vとなる。また、Pチャ
ネルMOSトランジスタP202のゲートがノードn2
03に接続されるのでPチャネルMOSトランジスタP
202がオンし、ノードn204の電圧は12Vとな
る。ここで、たとえば、電圧Vin1が3.3Vのとき
NチャネルMOSトランジスタN302がオンし、ノー
ドn308の電圧は0Vとなる。ここで、NチャネルM
OSトランジスタN361,N341,N321のゲー
トには、それぞれ電源電圧Vccが供給されるため順次
オンし、電圧Voutは0Vとなる。このときPチャネ
ルMOSトランジスタP304のゲートには3.3Vの
電圧Vin3が供給されるため、PチャネルMOSトラ
ンジスタP304はオフし、ノードn302は4.3V
以下のハイインピーダンス状態となる。
01のゲートはノードn304に接続されるためPチャ
ネルMOSトランジスタP301はオンし、ノードn3
01の電圧は12Vとなる。また、PチャネルMOSト
ランジスタP303のゲートには3.3Vの電圧Vin
3が供給されるためPチャネルMOSトランジスタP3
03はオンし、電圧/Voutは12Vとなる。ここ
で、緩和回路80は12Vと電源電圧Vcc(3.3
V)とを比較して高い方の電圧をNチャネルMOSトラ
ンジスタN311のゲートに供給する。
ャネルMOSトランジスタN311のゲート電圧よりそ
のしきい値電圧分低い11Vとなる。以下同様にしてノ
ードn309,n307の電圧はそれぞれ10V,9V
となる。なお、NチャネルMOSトランジスタN301
のゲートとソースにはともに0Vの電圧が供給されるの
で、NチャネルMOSトランジスタN301はオフす
る。
ベル変換回路によれば、高い電圧VPPを所定の電圧に
変換する回路において、ノードn307〜n312がハ
イインピーダンス状態となることを回避しつつ、Pチャ
ネルMOSトランジスタP301,P302およびNチ
ャネルMOSトランジスタN301,N302のソース
・ドレイン間の電圧を緩和することができる。
れば、第2のトランジスタのソース・ドレイン間にかか
る電圧を緩和することができ、第2のトランジスタの動
作の信頼性を高めることができる。
ば、さらに、第2のトランジスタの動作の信頼性を高め
ることができる。
ば、さらに、第4のトランジスタの動作の信頼性を高め
ることができる。
ば、さらに、第1のトランジスタのソース・ドレイン間
の電圧を緩和して第1のトランジスタの動作の信頼性を
高めることができる。
ば、さらに、第1のトランジスタと第4のトランジスタ
との間のノードがハイインピーダンス状態となることを
回避し、誤動作を防止することができる。
ば、さらに、第1のトランジスタのソース・ドレイン間
の電圧を緩和することにより第1のトランジスタの動作
の信頼性をより高めることができる。
ば、さらに、第2のトランジスタと第3のトランジスタ
との間のノードがハイインピーダンス状態となることを
回避し、誤動作を防止することができる。
ば、正確に第1の電圧を出力ノードから出力することが
できる。
ば、さらに、第2の電圧の大きさに応じた制御信号を電
圧レベル変換回路内で生成することができる。
れば、さらに、接地電圧を正確に出力ノードから出力す
ることができる。
れば、第1のノードと第2のノードとを電気的に完全に
切り離すことができる。
れば、さらに、中間ノードがフローティング状態となる
ことを回避し誤動作を防止することができる。
れば、さらに、第1のトランジスタのソース・ドレイン
間の電圧を緩和し第1のトランジスタの動作の信頼性を
高めることができる。
回路の構成を示す回路図である。
回路の構成を示す回路図である。
回路の構成を示す回路図である。
回路の構成を示す回路図である。
回路の構成を示す回路図である。
回路の構成を示す回路図である。
回路の構成を示す回路図である。
回路の構成を示す回路図である。
回路の構成を示す回路図である。
変換回路の構成を示す回路図である。
変換回路の構成を示す回路図である。
変換回路の構成を示す回路図である。
変換回路の構成を示す回路図である。
変換回路の構成を示す回路図である。
変換回路の構成を示す回路図である。
変換回路の構成を示す回路図である。
変換回路の構成を示す回路図である。
変換回路の構成を示す回路図である。
変換回路の構成を示す回路図である。
変換回路の構成を示す回路図である。
変換回路の構成を示す回路図である。
変換回路の構成を示す回路図である。
変換回路の構成を示す回路図である。
変換回路の構成を示す回路図である。
変換回路の構成を示す回路図である。
変換回路の構成を示す回路図である。
変換回路の構成を示す回路図である。
変換回路の構成を示す回路図である。
路図である。
00 電圧変換部、500〜505 制御回路、N1,
N2,N3,N4,N11,N12,N31,N32,
N51,N52,N101,N102,N103,N1
04 NチャネルMOSトランジスタ、P1,P4,P
5,P6,P11,P31,P51 PチャネルMOS
トランジスタ、nGnd 接地ノード、n1,n3,n
4,n50,n110,nVN,nVout,nEXV
N,nIN ノード。
Claims (13)
- 【請求項1】 出力ノードと、 入力電圧に応じた第1の電圧を有する第1のノードと、 前記第1のノードと前記出力ノードとの間に接続され、
前記入力電圧が第1の論理レベルであるときにオンする
第1のトランジスタと、 第2の電圧を有する第2のノードと、 前記第2のノードと前記出力ノードとの間に接続され、
前記入力電圧が第2の論理レベルであるときにオンする
第2のトランジスタと、 前記出力ノードと前記第2のトランジスタとの間に接続
され、ゲートには前記第2の電圧の大きさに応じた第1
の制御信号が供給される第1導電型の第3のトランジス
タとを備えた、電圧レベル変換回路。 - 【請求項2】 前記入力電圧に応じた第3の電圧を有す
る第3のノードと、 前記第3のノードと前記第2のトランジスタのゲートと
の間に接続され、ゲートには前記第1の制御信号の反転
信号が供給される第2導電型の第4のトランジスタとを
さらに備えた、請求項1に記載の電圧レベル変換回路。 - 【請求項3】 前記第1の制御信号と前記入力電圧とを
受取って、第2の制御信号を前記第4のトランジスタの
ゲートに供給する制御手段をさらに備えた、請求項2に
記載の電圧レベル変換回路。 - 【請求項4】 前記第1のトランジスタと前記出力ノー
ドとの間に接続された第4のトランジスタと、 定電圧を有する第3のノードと、 前記定電圧と前記出力ノードの電圧とを比較して、絶対
値が大きい方の電圧を前記第4のトランジスタのゲート
に供給する比較手段とをさらに備えた、請求項1に記載
の電圧レベル変換回路。 - 【請求項5】 供給される第2の制御信号が活性化され
たとき、前記第4のトランジスタのゲートに前記第2の
電圧を供給するトランジスタ制御手段をさらに備えた、
請求項4に記載の電圧レベル変換回路。 - 【請求項6】 前記第1のトランジスタと前記出力ノー
ドとの間に直列接続された複数の第4のトランジスタ
と、 定電圧を有する第3のノードと、 各々が前記複数の第4のトランジスタに1対1に対応し
て配置され、前記定電圧と前記第4のトランジスタのソ
ースの電圧とを比較して、絶対値が大きい方の電圧を前
記第4のトランジスタのゲートに供給する複数の比較手
段とをさらに備えた、請求項1に記載の電圧レベル変換
回路。 - 【請求項7】 前記第3のトランジスタのゲートと前記
第2のトランジスタのゲートとの間に接続され、ゲート
が前記第2のトランジスタのドレインに接続された第2
導電型の第4のトランジスタと、 前記第4のトランジスタと前記第2のノードとの間に接
続され、ゲートが前記第2のトランジスタのドレインに
接続された第1導電型の第5のトランジスタと、 前記第3のトランジスタのゲートと前記第2のトランジ
スタのドレインとの間に接続され、ゲートが前記第5の
トランジスタのドレインに接続された第2導電型の第6
のトランジスタとをさらに備え、 前記第2のトランジスタは、第1導電型であり、ゲート
が前記第5のトランジスタのドレインに接続された、請
求項1に記載の電圧レベル変換回路。 - 【請求項8】 出力ノードと、 第1の電圧を有する第1のノードと、 前記出力ノードと前記第1のノードとの間に接続され、
第1の論理レベルを有する入力電圧がゲートに供給され
たときオンする第1導電型の第1のトランジスタと、 第2の電圧を有する第2のノードと、 前記出力ノードと前記第2のノードとの間に接続され、
前記入力電圧が第2の論理レベルであるときにオンする
第1導電型の第2のトランジスタと、 前記第2のトランジスタのゲートと前記第2のノードと
の間に接続された第1導電型の第3のトランジスタと、 前記第3のトランジスタのゲートと前記第2のノードと
の間に接続され、ゲートは前記第2のトランジスタのゲ
ートに接続された第1導電型の第4のトランジスタと、 前記第1のトランジスタのゲートと前記第4のトランジ
スタのドレインとの間に接続され、ゲートには第2の電
圧の大きさに応じた制御信号が供給される第1導電型の
第5のトランジスタと、 前記第5のトランジスタのゲートと前記第3のトランジ
スタのゲートとの間に接続され、ゲートは前記第2のト
ランジスタのゲートに接続された第2導電型の第6のト
ランジスタと、 前記第5のトランジスタのゲートと前記第4のトランジ
スタのゲートとの間に接続され、ゲートは前記第3のト
ランジスタのゲートに接続された第2導電型の第7のト
ランジスタとを備えた、電圧レベル変換回路。 - 【請求項9】 前記第2の電圧の絶対値と基準電圧の絶
対値とを比較して、前記第2の電圧の絶対値が前記基準
電圧の絶対値より小さいときは第2の論理レベルを有す
る前記制御信号を出力し、前記第2の電圧の絶対値が前
記基準電圧の絶対値より大きいときは第1の論理レベル
を有する前記制御信号を出力するレベル判定手段をさら
に備えた、請求項8に記載の電圧レベル変換回路。 - 【請求項10】 前記第1の電圧は接地電圧であり、 前記第1の導電型はNチャネルMOS型である、請求項
8または9に記載の電圧レベル変換回路。 - 【請求項11】 第1の電圧を有する第1のノードと、 第1の出力ノードと、 前記第1のノードと前記第1の出力ノードとの間に接続
され、入力される第1の切換信号に応答して前記第1の
電圧に応じた第1の内部電圧を前記第1の出力ノードへ
供給する第1の電圧変換手段と、 第2の電圧を有する第2のノードと、 第2の出力ノードと、 前記第2のノードと前記第2の出力ノードとの間に接続
され、入力される第2の切換信号に応答して前記第2の
電圧に応じた第2の内部電圧を前記第2の出力ノードへ
供給する第2の電圧変換手段と、 前記第1のノードと前記第2の出力ノードとの間に接続
され、ゲートが前記第1の出力ノードに接続された第1
導電型の第1のトランジスタと、 前記第2のノードと前記第2の出力ノードとの間に接続
された第1導電型の第2のトランジスタとを備えた、電
圧レベル変換回路。 - 【請求項12】 前記第1のトランジスタと前記第2の
トランジスタとの接続線上に位置する中間ノードと、 前記第2の切換信号に応答して、前記中間ノードに定電
圧を供給する定電圧供給手段とをさらに備えた、請求項
11に記載の電圧レベル変換回路。 - 【請求項13】 前記第1のトランジスタと前記第2の
トランジスタとの間に接続された第1導電型の第3のト
ランジスタをさらに備えた、請求項11または12に記
載の電圧レベル変換回路。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25186097A JP4074690B2 (ja) | 1997-09-17 | 1997-09-17 | 電圧レベル変換回路 |
KR1019980003128A KR100285979B1 (ko) | 1997-09-17 | 1998-02-04 | 전압레벨 변환회로 |
TW087102372A TW392157B (en) | 1997-09-17 | 1998-02-18 | Voltage level switching circuit |
US09/045,568 US6049243A (en) | 1997-09-17 | 1998-03-23 | Voltage level converter circuit improved in operation reliability |
DE19813707A DE19813707C2 (de) | 1997-09-17 | 1998-03-27 | Spannungspegelumformschaltung |
US09/515,594 US6344766B1 (en) | 1997-09-17 | 2000-02-29 | Voltage level converter circuit improved in operation reliability |
US09/516,212 US6198331B1 (en) | 1997-09-17 | 2000-02-29 | Voltage level converter circuit improved in operation reliability |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25186097A JP4074690B2 (ja) | 1997-09-17 | 1997-09-17 | 電圧レベル変換回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1196749A true JPH1196749A (ja) | 1999-04-09 |
JP4074690B2 JP4074690B2 (ja) | 2008-04-09 |
Family
ID=17229007
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25186097A Expired - Fee Related JP4074690B2 (ja) | 1997-09-17 | 1997-09-17 | 電圧レベル変換回路 |
Country Status (5)
Country | Link |
---|---|
US (3) | US6049243A (ja) |
JP (1) | JP4074690B2 (ja) |
KR (1) | KR100285979B1 (ja) |
DE (1) | DE19813707C2 (ja) |
TW (1) | TW392157B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100720237B1 (ko) * | 2001-06-30 | 2007-05-22 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 레벨 시프터회로 |
JP2012069197A (ja) * | 2010-09-22 | 2012-04-05 | Toshiba Corp | 半導体装置 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3389856B2 (ja) * | 1998-03-24 | 2003-03-24 | 日本電気株式会社 | 半導体装置 |
US6611165B1 (en) | 2002-06-25 | 2003-08-26 | Micron Technology, Inc. | Antifuse circuit with improved gate oxide reliabilty |
DE10320795A1 (de) * | 2003-04-30 | 2004-12-09 | Infineon Technologies Ag | Pegelumsetz-Einrichtung |
US7685456B1 (en) * | 2003-07-30 | 2010-03-23 | Marvell Israel (Misl) Ltd. | DDR interface bus control |
US7161339B2 (en) * | 2003-08-20 | 2007-01-09 | Broadcom Corporation | High voltage power management unit architecture in CMOS process |
US6879142B2 (en) * | 2003-08-20 | 2005-04-12 | Broadcom Corporation | Power management unit for use in portable applications |
US6894472B2 (en) * | 2003-08-20 | 2005-05-17 | Broadcom Corporation | Low leakage CMOS power mux |
JP2006121654A (ja) * | 2004-09-21 | 2006-05-11 | Renesas Technology Corp | レベル変換回路 |
US7800426B2 (en) * | 2008-03-27 | 2010-09-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Two voltage input level shifter with switches for core power off application |
TWI376097B (en) * | 2008-09-18 | 2012-11-01 | Ili Technology Corp | Level shift circuit |
CN101686047B (zh) * | 2008-09-24 | 2012-03-14 | 奕力科技股份有限公司 | 电平转换电路 |
US10395700B1 (en) * | 2018-03-20 | 2019-08-27 | Globalfoundries Inc. | Integrated level translator |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0504470B1 (de) * | 1991-03-22 | 1996-02-28 | Siemens Aktiengesellschaft | Pegelumsetzschaltung |
US5204557A (en) * | 1991-10-15 | 1993-04-20 | National Semiconductor Corporation | Digital signal level translator |
US5461333A (en) * | 1993-03-15 | 1995-10-24 | At&T Ipm Corp. | Multi-chip modules having chip-to-chip interconnections with reduced signal voltage level and swing |
GB9320246D0 (en) * | 1993-10-01 | 1993-11-17 | Sgs Thomson Microelectronics | A driver circuit |
US5399920A (en) * | 1993-11-09 | 1995-03-21 | Texas Instruments Incorporated | CMOS driver which uses a higher voltage to compensate for threshold loss of the pull-up NFET |
JP3625851B2 (ja) * | 1993-12-28 | 2005-03-02 | 沖電気工業株式会社 | レベルシフタ回路 |
KR0145851B1 (ko) * | 1995-06-30 | 1998-11-02 | 김광호 | 반도체 메모리 장치의 전압 변환회로 |
US5619150A (en) * | 1995-07-07 | 1997-04-08 | Micron Quantum Devices, Inc. | Switch for minimizing transistor exposure to high voltage |
US5939922A (en) * | 1995-09-13 | 1999-08-17 | Kabushiki Kaisha Toshiba | Input circuit device with low power consumption |
US5834948A (en) * | 1995-09-21 | 1998-11-10 | Matsushita Electric Industrial Co.,Ltd. | Output circuit |
JP3662326B2 (ja) * | 1996-01-09 | 2005-06-22 | 株式会社ルネサステクノロジ | レベル変換回路 |
US5889420A (en) * | 1997-06-30 | 1999-03-30 | Siemens Aktiengesellschaft | OCD with low output capacitance |
US6031394A (en) * | 1998-01-08 | 2000-02-29 | International Business Machines Corporation | Low voltage CMOS circuit for on/off chip drive at high voltage |
-
1997
- 1997-09-17 JP JP25186097A patent/JP4074690B2/ja not_active Expired - Fee Related
-
1998
- 1998-02-04 KR KR1019980003128A patent/KR100285979B1/ko not_active IP Right Cessation
- 1998-02-18 TW TW087102372A patent/TW392157B/zh not_active IP Right Cessation
- 1998-03-23 US US09/045,568 patent/US6049243A/en not_active Expired - Lifetime
- 1998-03-27 DE DE19813707A patent/DE19813707C2/de not_active Expired - Fee Related
-
2000
- 2000-02-29 US US09/516,212 patent/US6198331B1/en not_active Expired - Lifetime
- 2000-02-29 US US09/515,594 patent/US6344766B1/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100720237B1 (ko) * | 2001-06-30 | 2007-05-22 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 레벨 시프터회로 |
JP2012069197A (ja) * | 2010-09-22 | 2012-04-05 | Toshiba Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
TW392157B (en) | 2000-06-01 |
US6198331B1 (en) | 2001-03-06 |
KR19990029105A (ko) | 1999-04-26 |
US20020017943A1 (en) | 2002-02-14 |
US6049243A (en) | 2000-04-11 |
JP4074690B2 (ja) | 2008-04-09 |
US6344766B1 (en) | 2002-02-05 |
DE19813707C2 (de) | 2000-03-09 |
DE19813707A1 (de) | 1999-03-18 |
KR100285979B1 (ko) | 2001-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9786340B2 (en) | Driving circuit for non-volatile memory | |
JP3662326B2 (ja) | レベル変換回路 | |
KR101652824B1 (ko) | 와이드 전압 레인지용 출력 드라이버 | |
US20060192587A1 (en) | Self-bypassing voltage level translator circuit | |
US6774698B1 (en) | Voltage translator circuit for a mixed voltage circuit | |
US10418997B2 (en) | Level shifter | |
JPH1196749A (ja) | 電圧レベル変換回路 | |
US5929679A (en) | Voltage monitoring circuit capable of reducing power dissipation | |
JP2006191572A (ja) | 入力バッファ回路 | |
TWI528718B (zh) | 輸出緩衝器 | |
US6229382B1 (en) | MOS semiconductor integrated circuit having a current mirror | |
US10958267B2 (en) | Power-on clear circuit and semiconductor device | |
US9620185B1 (en) | Voltage supply devices generating voltages applied to nonvolatile memory cells | |
US11249118B2 (en) | Current sensing circuit | |
US11075626B2 (en) | Power-on clear circuit and semiconductor device | |
KR0126254B1 (ko) | 반도체 메모리 장치의 데이터 입력 버퍼 | |
JP7395390B2 (ja) | 半導体装置 | |
US10763849B2 (en) | Semiconductor integrated circuit | |
TWI756084B (zh) | 針對電池電壓的分壓器電路以及具備分壓器電路的電子裝置 | |
US20220045681A1 (en) | Semiconductor device | |
TWM565921U (zh) | 電壓位準移位器 | |
JPH06197001A (ja) | レベル変換回路 | |
KR100451421B1 (ko) | 전원 전압 레귤레이션 회로 | |
KR20010058379A (ko) | 전압 스위치 | |
KR20190124456A (ko) | 커런트 미러 기반의 레벨 시프트 장치 그리고, 그 동작 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040915 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040915 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070706 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070717 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070911 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071004 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080128 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120201 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130201 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140201 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |