JPH0617239U - ハイブリッドｉｃ用集合基板 - Google Patents

ハイブリッドｉｃ用集合基板

Info

Publication number
JPH0617239U
JPH0617239U JP407692U JP407692U JPH0617239U JP H0617239 U JPH0617239 U JP H0617239U JP 407692 U JP407692 U JP 407692U JP 407692 U JP407692 U JP 407692U JP H0617239 U JPH0617239 U JP H0617239U
Authority
JP
Japan
Prior art keywords
hybrid
bonding
substrate
wire
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP407692U
Other languages
English (en)
Other versions
JP2552582Y2 (ja
Inventor
規之 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichicon Capacitor Ltd
Original Assignee
Nichicon Capacitor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichicon Capacitor Ltd filed Critical Nichicon Capacitor Ltd
Priority to JP407692U priority Critical patent/JP2552582Y2/ja
Publication of JPH0617239U publication Critical patent/JPH0617239U/ja
Application granted granted Critical
Publication of JP2552582Y2 publication Critical patent/JP2552582Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 ハイブリッドＩＣ集合基板の周縁部に形成し
た搬送用耳部にワイヤーボンディングテスト用導体ラン
ドを設け、ハイブリッドＩＣの小形化、高密度化をはか
る。 【構成】 ハイブリッドＩＣ集合基板の周縁部に形成し
た搬送用耳部にボンディング条件設定用テストワイヤー
８をボンディングする導体ランド７を複数個設けかつ配
線電極と導体ランドが同じ材料で構成したことを特徴と
する。

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】
本考案はハイブリッドＩＣ用集合基板に関するものである。
【０００２】
【従来の技術】
従来のハイブリッドＩＣは機械的強度が高く、熱伝導性の良好なアルミナ基板 などの基板に銀ーパラジウム合金からなる電極ペーストをスクリーン印刷し焼成 して形成した配線電極にハイブリッドＩＣを構成するチップ部品の配線部とを、 金やアルミニウムの細線でボンディングするワイヤーボンディング工程において 、ワイヤーボンディング条件を設定するために、予備のテスト用基板を用いたり 、ハイブリッドＩＣ集合基板上に支障の生じない場所を利用してワイヤーのテス トボンディングを行っていた。
【０００３】
【考案が解決しようとする課題】
しかしながら、最近電子技術のめざましい進歩により電子機器が小形化され、 これに組み込まれるところのハイブリッドＩＣはさらに小形化、高密度化され、 ハイブリッドＩＣにおいて、上述の支障を生じない場所の確保ができなくなり、 又予備のテスト用基板を用いると条件が安定せず、従って、ワイヤーボンディン グ条件を設定するためのワイヤーのテストボンディングができない課題があった 。
【０００４】
【課題を解決するための手段】
本考案は上記の課題を解決したハイブリッドＩＣ用集合基板を提供しようとす るものである。
【０００５】 すなわち、本考案はハイブリッドＩＣを構成するチップ部品を基板に設けた配 線電極にワイヤーボンディング接続するハイブリッドＩＣ集合基板において、上 記ハイブリッドＩＣ集合基板の搬送用耳部にボンディング条件設定用テストワイ ヤーをボンディングする導体ランドを複数個設けかつ該導体ランドは上記配線電 極と同じ電極材料で構成したことを特徴とするハイブリッドＩＣ用集合基板であ る。
【０００６】
【作用】
本考案は上記したようにハイブリッドＩＣ集合基板の周縁部に形成した搬送用 耳部に配線電極と同一の厚膜材料からなる導体ランドを複数個設けるので、配線 電極と導体ランドを同時に印刷、焼成でき、ハイブリッドＩＣが小型化、高密度 化されても、ワイヤーのボンディングテストが精度良くできる。
【０００７】
【実施例】
以下、本考案を図１について説明する。 １は機械的強度が高く、熱伝導性の良好なアルミナ基板などからなる絶縁基板 ２上に銀ーパラジウム合金からなる電極ペーストをスクリーン印刷して焼成した 配線電極を配設して回路パターン３を形成したハイブリッドＩＣ集合基板、４は ハイブリッドＩＣを構成する半導体チップ、チップコンデンサなどのチップ部品 、５はチップ部品４の配線部と上記回路パターン３を接続する金、アルミニウム などからなる細いワイヤー、６は回路パターン３を配設しないハイブリッドＩＣ 集合基板１の周縁部の搬送用耳部、７は該搬送用耳部６に複数個設けたボンディ ング条件設定用導体ランドで上記配線電極と同じ電極材料で同時に印刷、焼成し て形成される。そして８はテストワイヤーである。
【０００８】 ところでハイブリッドＩＣを製造する場合、上記のようにして構成されたハイ ブリッドＩＣ集合基板１の回路パターン３を形成する配線電極にチップ部品４を ワイヤー５を用いてワイヤーボンディング接続する工程において、ワイヤーボン ディング条件を設定するために、ハイブリッドＩＣ集合基板１の周縁部に設けた 搬送用耳部６に設けた複数個のボンディング条件設定用導体ランド７でテストワ イヤー８を用いてワイヤーのボンディングテストを行って、最良のボンディング 条件を設定し、その最良のボンディング条件によって回路パターン３を形成する 配線電極にチップ部品４をワイヤー５を用いてワイヤーボンディング接続する。
【０００９】 ハイブリッドＩＣを使用するときには、ハイブリッドＩＣ集合基板１の周縁部 に設けた搬送用耳部６をカットして、小形のハイブリッドＩＣを形成する。
【００１０】
【考案の効果】
本考案は、ハイブリッドＩＣ集合基板の周縁部に設けた搬送用耳部にボンディ ング条件設定用導体ランドでテストワイヤーを用いてボンディングテストを行っ て、最良のボンディング条件を設定し、その最良ボンディング条件によって回路 パターンを形成する配線電極にチップ部品をワイヤーでボンディング接続し、し かもハイブリッドＩＣ使用時に搬送用耳部をカットするので、品質的に向上かつ 安定で、小形化、高密度化できるなどの効果があり、工業的ならびに実用的価値 大である。
【図面の簡単な説明】
【図１】本考案に係るハイブリッドＩＣ集合基板の一実
施例の平面図である。
【符号の説明】
１ ハイブリッドＩＣ集合基板 ２ 絶縁基板 ３ 回路パターン ４ チップ部品 ５ ワイヤー ６ 搬送用耳部 ７ ボンディング条件設定用導体ランド ８ テストワイヤー

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項１】 ハイブリッドＩＣを構成するチップ部品
    を基板に設けた配線電極にワイヤーボンディング接続す
    るハイブリッドＩＣ集合基板において、上記ハイブリッ
    ドＩＣ集合基板の搬送用耳部にボンディング条件設定用
    テストワイヤーをボンディングする導体ランドを複数個
    設けかつ該導体ランドは上記配線電極と同じ電極材料で
    構成したことを特徴とするハイブリッドＩＣ用集合基
    板。
JP407692U 1992-01-08 1992-01-08 ハイブリッドｉｃ用集合基板 Expired - Lifetime JP2552582Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP407692U JP2552582Y2 (ja) 1992-01-08 1992-01-08 ハイブリッドｉｃ用集合基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP407692U JP2552582Y2 (ja) 1992-01-08 1992-01-08 ハイブリッドｉｃ用集合基板

Publications (2)

Publication Number Publication Date
JPH0617239U true JPH0617239U (ja) 1994-03-04
JP2552582Y2 JP2552582Y2 (ja) 1997-10-29

Family

ID=11574716

Family Applications (1)

Application Number Title Priority Date Filing Date
JP407692U Expired - Lifetime JP2552582Y2 (ja) 1992-01-08 1992-01-08 ハイブリッドｉｃ用集合基板

Country Status (1)

Country Link
JP (1) JP2552582Y2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006229161A (ja) * 2005-02-21 2006-08-31 Sumitomo Electric Ind Ltd 多面付け基板

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11243494B2 (en) 2002-07-31 2022-02-08 Abs Global, Inc. Multiple laminar flow-based particle and cellular separation with laser steering
US10908066B2 (en) 2010-11-16 2021-02-02 1087 Systems, Inc. Use of vibrational spectroscopy for microfluidic liquid measurement
US11796449B2 (en) 2013-10-30 2023-10-24 Abs Global, Inc. Microfluidic system and method with focused energy apparatus
US11331670B2 (en) 2018-05-23 2022-05-17 Abs Global, Inc. Systems and methods for particle focusing in microchannels
CN113784618B (zh) 2019-04-18 2023-12-22 艾步思国际有限责任公司 用于连续添加冷冻保护剂的***和工艺

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006229161A (ja) * 2005-02-21 2006-08-31 Sumitomo Electric Ind Ltd 多面付け基板

Also Published As

Publication number Publication date
JP2552582Y2 (ja) 1997-10-29

Similar Documents

Publication Publication Date Title
JPH03169062A (ja) 半導体装置
JPH064595Y2 (ja) ハイブリッドｉｃ
JPH0617239U (ja) ハイブリッドｉｃ用集合基板
JPS60208886A (ja) 電子部品の製造方法
JPH10321791A (ja) オペアンプ装置
JPS6362339A (ja) 半導体装置
JPH09330952A (ja) プリント回路基板および半導体チップの積層方法
JPS63284831A (ja) 混成集積回路の製造方法
JP2743524B2 (ja) 混成集積回路装置
JPS6079750A (ja) チツプキヤリヤ
JPH0458189B2 (ja)
JPH06350025A (ja) 半導体装置
JPH0214558A (ja) 半導体集積回路装置
JPH0346504Y2 (ja)
JPH0126108Y2 (ja)
JPS60171747A (ja) 半導体装置
JPS5828362Y2 (ja) ハイブリツド集積回路
JPH04154157A (ja) 半導体装置の製造方法
JPH0670243U (ja) 回路基板装置
JPH10199908A (ja) 半導体装置およびその製造方法
JPH0338845A (ja) 混成集積回路
JPH05211246A (ja) リードレスチップキャリア型半導体装置
JPS6236385B2 (ja)
JPS62262437A (ja) 混成集積回路装置
JPS6235552A (ja) 半導体搭載装置の製造方法