JPH0214558A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH0214558A JPH0214558A JP63165638A JP16563888A JPH0214558A JP H0214558 A JPH0214558 A JP H0214558A JP 63165638 A JP63165638 A JP 63165638A JP 16563888 A JP16563888 A JP 16563888A JP H0214558 A JPH0214558 A JP H0214558A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- integrated circuit
- semiconductor integrated
- free end
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 229910000679 solder Inorganic materials 0.000 claims abstract description 15
- 238000005476 soldering Methods 0.000 abstract description 12
- 238000007789 sealing Methods 0.000 abstract description 7
- 239000011347 resin Substances 0.000 abstract description 6
- 229920005989 resin Polymers 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 239000013078 crystal Substances 0.000 abstract description 3
- 239000002184 metal Substances 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 238000007747 plating Methods 0.000 description 5
- 239000004020 conductor Substances 0.000 description 3
- 230000005499 meniscus Effects 0.000 description 3
- 238000009736 wetting Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、プリント基板に表面実装される半導体集積回
路装置に関し、さらに詳しくは、その外部リードの形状
に関する。
路装置に関し、さらに詳しくは、その外部リードの形状
に関する。
［従来の技術］
第３図は、従来例のフラットバック形の半導体集積回路
装置１０の斜視図であり、同図において、２ｏは外部リ
ード、２゜ｂは外部リード２゜の先端の切断面、３は封
止樹脂である。
装置１０の斜視図であり、同図において、２ｏは外部リ
ード、２゜ｂは外部リード２゜の先端の切断面、３は封
止樹脂である。
このような半導体集積回路装置１゜は、一般に、次のよ
うな手順で製造される。
うな手順で製造される。
すなわち、先ず、シリコン結晶上に回路が構成されてな
る半導体集積回路チップを、リードフレームのチップ載
置部に接着し、その後、チップ上の電極と、リードフレ
ームの内部電極とを金属細線で接続し、それを封止用樹
脂によって成形する。
る半導体集積回路チップを、リードフレームのチップ載
置部に接着し、その後、チップ上の電極と、リードフレ
ームの内部電極とを金属細線で接続し、それを封止用樹
脂によって成形する。
この後、プリント基板への半田付性を向上させるために
、樹脂封止後のリードフレーム上に、半田メツキを施し
、さらに、外部リードを成形するための加工、すなわち
、各集積回路装置に対応するようにリードフレームを切
断し、このリードフレームを所定の寸法に折曲して第３
図のような外部リード２゜を形成する。
、樹脂封止後のリードフレーム上に、半田メツキを施し
、さらに、外部リードを成形するための加工、すなわち
、各集積回路装置に対応するようにリードフレームを切
断し、このリードフレームを所定の寸法に折曲して第３
図のような外部リード２゜を形成する。
このような手順によって製造されるので、リードフレー
ムの切断面、すなわち、外部リード２゜の先端の切断面
２゜ｂには、半田メツキが施されていないことになる。
ムの切断面、すなわち、外部リード２゜の先端の切断面
２゜ｂには、半田メツキが施されていないことになる。
第４図は、この第３図の半導体集積回路装置ＩＯをプリ
ント基板５に半田によって実装した状態を示す斜視図で
ある。半導体集積回路装置１゜の外部リード２゜が、プ
リント基板５の導体パターンのマウントパッド６に半田
によって取り付けられる。
ント基板５に半田によって実装した状態を示す斜視図で
ある。半導体集積回路装置１゜の外部リード２゜が、プ
リント基板５の導体パターンのマウントパッド６に半田
によって取り付けられる。
［発明が解決しようとする課題］
第５図は、第４図における外部リード部分の一部拡大断
面図であり、同図において、４は外部リード２゜に施さ
れた半田メツキ、７は半田である。
面図であり、同図において、４は外部リード２゜に施さ
れた半田メツキ、７は半田である。
半導体集積回路装置ｌ。の外部リード２゜の先端の切断
面２゜ｂには、上述のように半田メツキ４が施されてい
ないために、第５図に示されるように、先端においては
、充分なメニスカス、いわゆる半田の濡れが形成されず
、半田付強度が充分に確保できないという問題がある。
面２゜ｂには、上述のように半田メツキ４が施されてい
ないために、第５図に示されるように、先端においては
、充分なメニスカス、いわゆる半田の濡れが形成されず
、半田付強度が充分に確保できないという問題がある。
本発明は、上述の点に鑑みてなされたものであって、外
部リードの先端においても、充分な半田付強度を得られ
るようにすることを目的とする。
部リードの先端においても、充分な半田付強度を得られ
るようにすることを目的とする。
［課題を解決するための手段］
本発明では、上述の目的を達成するために、プリント基
板の導体パターンに、外部リードが半田によって平面付
けされて前記プリント基板に実装される半導体集積回路
装置において、前記外部リードの遊端部が、前記プリン
ト基板への実装状態における前記プリント基板から離反
する方向に湾曲されている。
板の導体パターンに、外部リードが半田によって平面付
けされて前記プリント基板に実装される半導体集積回路
装置において、前記外部リードの遊端部が、前記プリン
ト基板への実装状態における前記プリント基板から離反
する方向に湾曲されている。
［作用コ
上記構成によれば、外部リードの遊端部、すなわち、切
断面を含む先端部がプリント基板から離反する方向に湾
曲されるので、外部リードの遊端部の半田メツキが施さ
れている部分で充分なメニスカス、いわゆる半田濡れが
得られ、半田付強度が確保されることになる。
断面を含む先端部がプリント基板から離反する方向に湾
曲されるので、外部リードの遊端部の半田メツキが施さ
れている部分で充分なメニスカス、いわゆる半田濡れが
得られ、半田付強度が確保されることになる。
［実施例］
以下、図面によって本発明の実施例について、詳細に説
明する。
明する。
第１図は、本発明の一実施例の半導体集積回路装置の斜
視図であり、第３図の従来例に対応する部分には、同一
の参照符を付す。
視図であり、第３図の従来例に対応する部分には、同一
の参照符を付す。
この実施例の半導体集積回路装置１は、いわゆる、フラ
ットパック形であり、後述のように、プリント基板の導
体パターンに、外部リード２が半田によって平面付けさ
れて実装される。
ットパック形であり、後述のように、プリント基板の導
体パターンに、外部リード２が半田によって平面付けさ
れて実装される。
この半導体集積回路装置ｌでは、封止樹脂３から延出す
る複数の外部リード２の遊端部２ａにおいて、充分な半
田付強度を得ることができるように、次のようにしてい
る。
る複数の外部リード２の遊端部２ａにおいて、充分な半
田付強度を得ることができるように、次のようにしてい
る。
すなわち、外部リード２の遊端部２ａが、プリント基板
への実装状態における前記プリント基板から離反する方
向、すなわち、パッケージの上面方向に湾曲されている
。
への実装状態における前記プリント基板から離反する方
向、すなわち、パッケージの上面方向に湾曲されている
。
この半導体集積回路装置ｌは、基本的に従来と同様の手
順で製造される。
順で製造される。
すなわち、先ず、シリコン結晶上に回路が構成されてな
る半導体集積回路チップを、リードフレームのチップ載
置部に接着し、その後、チップ上の電極と、リードフレ
ームの内部電極とを金属細線で接続し、それを封止用樹
脂によって成形する。
る半導体集積回路チップを、リードフレームのチップ載
置部に接着し、その後、チップ上の電極と、リードフレ
ームの内部電極とを金属細線で接続し、それを封止用樹
脂によって成形する。
この後、プリント基板への半田付性を向上させるために
、樹脂封止後のリードフレーム上に、半田メツキを施し
、さらに、外部リードを成形するための加工、すなわち
、各集積回路装置に対応するようにリードフレームを切
断し、このリードフレームを所定の寸法に折曲して第３
図の従来例と同様の外部リードとし、さらに、その遊端
部２ａを上方に湾曲させることにより本発明の半導体集
積回路装置ｌを得るものである。
、樹脂封止後のリードフレーム上に、半田メツキを施し
、さらに、外部リードを成形するための加工、すなわち
、各集積回路装置に対応するようにリードフレームを切
断し、このリードフレームを所定の寸法に折曲して第３
図の従来例と同様の外部リードとし、さらに、その遊端
部２ａを上方に湾曲させることにより本発明の半導体集
積回路装置ｌを得るものである。
このような手順によって製造されるので、従来と同様に
、外部リードの遊端部２ａの切断面２ｂには、半田メツ
キが施されていないことになる。
、外部リードの遊端部２ａの切断面２ｂには、半田メツ
キが施されていないことになる。
第２図は、この第１図の半導体集積回路装置ｌをプリン
ト基板に半田によって実装した状態を示す一部拡大断面
図であり、第５図の従来例に対応する図である。
ト基板に半田によって実装した状態を示す一部拡大断面
図であり、第５図の従来例に対応する図である。
同図において、４は外部リード２に上述のようにして施
された半田メツキ、５はプリント基板、６はマウントパ
ッド、７は半田である。
された半田メツキ、５はプリント基板、６はマウントパ
ッド、７は半田である。
この第２図に示されるように、外部リード２の遊端部２
ａをプリント基板５から離反する方向、すなわち、第２
図の上方へ湾曲させているので、遊端部２ａの半田メツ
キが施された部分４ａとプリント基板５のマウントパッ
ド６との間に、充分なメニスカスが得られることになり
、半田付強度を従来例に比べて高めることが可能となる
。
ａをプリント基板５から離反する方向、すなわち、第２
図の上方へ湾曲させているので、遊端部２ａの半田メツ
キが施された部分４ａとプリント基板５のマウントパッ
ド６との間に、充分なメニスカスが得られることになり
、半田付強度を従来例に比べて高めることが可能となる
。
［発明の効果コ
以上のように本発明によれば、外部リードの遊端部が、
プリント基板への実装状態における前記プリント基板か
ら離反する方向に湾曲されているので、外部リードの遊
端部の半田メツキが施されている部分で半田付けが行わ
れることになり、従来例に比べて半田付強度が向上する
。
プリント基板への実装状態における前記プリント基板か
ら離反する方向に湾曲されているので、外部リードの遊
端部の半田メツキが施されている部分で半田付けが行わ
れることになり、従来例に比べて半田付強度が向上する
。
第１図は本発明の一実施例の斜視図、第２図は第１図の
半導体集積回路装置をプリント基板に実装した状態を示
す一部拡大断面図、第３図は従来例の斜視図、第４図は
第３図の従来例をプリント基板に実装した状態を示す斜
視図、第５図は第４図の一部拡大断面図である。 １．１゜・・・半導体集積回路装置、 ２．２゜・・・外部リード、 ２ａ、・・・遊端部 ・・封止樹脂。
半導体集積回路装置をプリント基板に実装した状態を示
す一部拡大断面図、第３図は従来例の斜視図、第４図は
第３図の従来例をプリント基板に実装した状態を示す斜
視図、第５図は第４図の一部拡大断面図である。 １．１゜・・・半導体集積回路装置、 ２．２゜・・・外部リード、 ２ａ、・・・遊端部 ・・封止樹脂。
Claims (1)
- （１）プリント基板の導体パターンに、外部リードが半
田によって平面付けされて前記プリント１板に実装され
る半導体集積回路装置において、前記外部リードの遊端
部が、前記プリント基板への実装状態における前記プリ
ント基板から離反する方向に湾曲されてなる半導体集積
回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63165638A JPH0214558A (ja) | 1988-06-30 | 1988-06-30 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63165638A JPH0214558A (ja) | 1988-06-30 | 1988-06-30 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0214558A true JPH0214558A (ja) | 1990-01-18 |
Family
ID=15816163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63165638A Pending JPH0214558A (ja) | 1988-06-30 | 1988-06-30 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0214558A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0518043U (ja) * | 1991-08-09 | 1993-03-05 | ケル株式会社 | 表面実装用電子部品のリード |
| US6114759A (en) * | 1998-04-23 | 2000-09-05 | Nec Corporation | Semiconductor package |
| JP2017118137A (ja) * | 2014-09-11 | 2017-06-29 | 日本精工株式会社 | 多極リード部品及び基板の接続装置 |
-
1988
- 1988-06-30 JP JP63165638A patent/JPH0214558A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0518043U (ja) * | 1991-08-09 | 1993-03-05 | ケル株式会社 | 表面実装用電子部品のリード |
| US6114759A (en) * | 1998-04-23 | 2000-09-05 | Nec Corporation | Semiconductor package |
| JP2017118137A (ja) * | 2014-09-11 | 2017-06-29 | 日本精工株式会社 | 多極リード部品及び基板の接続装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2520575B2 (ja) | 集積回路チップ・パッケ―ジを基板の表面に電気的に且つ機械的に接続する弾力性リ―ド及びこれの製造方法 | |
| KR20020052930A (ko) | 반도체장치 및 그 제조방법 | |
| JP2002334964A (ja) | 半導体装置 | |
| JPH10284873A (ja) | 半導体集積回路装置およびｉｃカードならびにその製造に用いるリードフレーム | |
| JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH0214558A (ja) | 半導体集積回路装置 | |
| JP2798108B2 (ja) | 混成集積回路装置 | |
| JP2000349222A (ja) | リードフレーム及び半導体パッケージ | |
| KR200153438Y1 (ko) | 탭테이프를 이용한 칩스케일 패키지 | |
| JPH0451056B2 (ja) | ||
| JPH03104141A (ja) | 半導体装置 | |
| KR200172710Y1 (ko) | 칩 크기의 패키지 | |
| JP2000196004A (ja) | 半導体装置用リ―ドフレ―ム及びこれを用いた半導体装置 | |
| JPH03265148A (ja) | 半導体装置及びその製造方法 | |
| JP2822446B2 (ja) | 混成集積回路装置 | |
| JPS62169461A (ja) | 半導体装置 | |
| JPS5989447A (ja) | 半導体装置 | |
| JPH0513011Y2 (ja) | ||
| JP2523209Y2 (ja) | 混成集積回路 | |
| JPH0778930A (ja) | 半導体装置およびその外部リード | |
| JPS6292354A (ja) | ハイブリツドｉｃ | |
| KR20030025481A (ko) | 플립칩 반도체패키지 및 그의 제조방법 | |
| JPH0936158A (ja) | パッケージ型半導体装置の構造 | |
| JPH0685165A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS6060743A (ja) | リ−ドフレ−ム |