JPS62262437A - 混成集積回路装置 - Google Patents
混成集積回路装置Info
- Publication number
- JPS62262437A JPS62262437A JP61105922A JP10592286A JPS62262437A JP S62262437 A JPS62262437 A JP S62262437A JP 61105922 A JP61105922 A JP 61105922A JP 10592286 A JP10592286 A JP 10592286A JP S62262437 A JPS62262437 A JP S62262437A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- substrate
- semiconductor
- circuit
- element pellet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000008188 pellet Substances 0.000 claims abstract description 25
- 239000010409 thin film Substances 0.000 claims abstract description 25
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000004020 conductor Substances 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 235000014676 Phragmites communis Nutrition 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野」
本発明は混成集積回路装置の構造に関し、特に薄膜集積
回路素子と半導体素子とｔ有する混成集積回路装置の構
造に関する。
回路素子と半導体素子とｔ有する混成集積回路装置の構
造に関する。
従来、薄膜集積回路素子と半導体素子を有する混成集積
回路装置には、以下に飛上ｆＬふ構造の本のがあった。
回路装置には、以下に飛上ｆＬふ構造の本のがあった。
すなわち、第２図の断面図に示されているように、リー
ドフレーム１の素子搭載部の上に導体回路パターン１０
を有する樹脂あるいはセラミックスの回路基板９を搭載
し、この回路基板表面に、個別の薄膜回路素子ペレット
６および半導体素子ペレット７をマウント材１ｏを用い
て搭載する。しかる後、素子ペレット電極と基板電極あ
るいはリードフレーム外部端子とをワイヤボンディング
により接続して回路形成を行なったものがある。
ドフレーム１の素子搭載部の上に導体回路パターン１０
を有する樹脂あるいはセラミックスの回路基板９を搭載
し、この回路基板表面に、個別の薄膜回路素子ペレット
６および半導体素子ペレット７をマウント材１ｏを用い
て搭載する。しかる後、素子ペレット電極と基板電極あ
るいはリードフレーム外部端子とをワイヤボンディング
により接続して回路形成を行なったものがある。
しかしながら、個別の薄膜回路素子ペレットおよび半導
体素子ペレットを用いた従来の技術では、回路基板上に
個別の素子ペレットをマウントする工程と、それらケワ
イヤボンディングにより接続を行なう工程とを含み、ま
た、基板上の素子周辺部にワイヤボンティング用の余白
部を必要とする。
体素子ペレットを用いた従来の技術では、回路基板上に
個別の素子ペレットをマウントする工程と、それらケワ
イヤボンディングにより接続を行なう工程とを含み、ま
た、基板上の素子周辺部にワイヤボンティング用の余白
部を必要とする。
従って、作業工数が多いこと、および実装面積効率が低
いという欠点があった。葦た、可屈あるいはセラミック
ス回路基板に半田バンブを有するフリップチップを搭載
した場合、接合部となるバンプ電極部がフレキシビリテ
ィに乏しいため、主として基板と素子の熱膨張係数の相
異による機械的ストレスに起因するクラックが発生する
という問題があった。
いという欠点があった。葦た、可屈あるいはセラミック
ス回路基板に半田バンブを有するフリップチップを搭載
した場合、接合部となるバンプ電極部がフレキシビリテ
ィに乏しいため、主として基板と素子の熱膨張係数の相
異による機械的ストレスに起因するクラックが発生する
という問題があった。
本発明による混成集積回路装置は、絶縁層を形成した半
導基板上に、薄膜導体回路パターンを形成し、その回路
基板上に、バンプ電極を介して半導体素子ペレットおよ
び薄膜回路素子ペレットを搭載している。
導基板上に、薄膜導体回路パターンを形成し、その回路
基板上に、バンプ電極を介して半導体素子ペレットおよ
び薄膜回路素子ペレットを搭載している。
本発明の一実施例について図面を参照し説明を行なう。
第１図は、本発明による混成集積回路装置の一実施例を
示す断面図である。図に示されるように、半導体基板２
の表面に、酸化膜等の極く薄い絶縁層３を形成し、その
上にｋｌ、Ａｕ、Ｃｕなどの金属により薄膜回路パター
ン４を形成し、半導体薄膜回路基板を得る。この回路基
板上に、バンプ電極５を介することによシ薄膜素子ペレ
ット６および半導体素子ペレット７を搭載する。このよ
うにして得られた混成集積回路は、リードフレーム１の
素子搭載部上に搭載され、ワイヤボンディングによシ、
外部リード端子と接続される。ここで、ペース基板とし
て用いられる半導体基板には、素子ペレットの材質と整
合させるため、主としてシリコン基板が用いられ、その
表面には５ｉ０２あるいはＳ ｉｓ Ｎ４に代表される
薄い絶縁層が形成される。
示す断面図である。図に示されるように、半導体基板２
の表面に、酸化膜等の極く薄い絶縁層３を形成し、その
上にｋｌ、Ａｕ、Ｃｕなどの金属により薄膜回路パター
ン４を形成し、半導体薄膜回路基板を得る。この回路基
板上に、バンプ電極５を介することによシ薄膜素子ペレ
ット６および半導体素子ペレット７を搭載する。このよ
うにして得られた混成集積回路は、リードフレーム１の
素子搭載部上に搭載され、ワイヤボンディングによシ、
外部リード端子と接続される。ここで、ペース基板とし
て用いられる半導体基板には、素子ペレットの材質と整
合させるため、主としてシリコン基板が用いられ、その
表面には５ｉ０２あるいはＳ ｉｓ Ｎ４に代表される
薄い絶縁層が形成される。
以上説明したように本発明は、シリコン等の半導体基板
上に形成した薄膜導体回路上に、薄膜素子ペレットおよ
び半導体素子ペレットをバンプ電極を介して接合搭載す
ることによシ次のような効果が得られる。
上に形成した薄膜導体回路上に、薄膜素子ペレットおよ
び半導体素子ペレットをバンプ電極を介して接合搭載す
ることによシ次のような効果が得られる。
イ）薄膜回路素子および半導体素子周辺部に必要とされ
ていた基板上のワイヤボンディング用余白部分が不要と
なシ、回路の実装面積効率が向上する。
ていた基板上のワイヤボンディング用余白部分が不要と
なシ、回路の実装面積効率が向上する。
口）基板に半導体素子と同一の素材を用いることによシ
、熱膨張係数の相異による機械的ストレスを大幅に低減
し、バンプあるいは接合電憔部に生じるクラックの発生
率をお嘔え、回路の信頼性を向上することが可能となる
。また、基板として主に用いられるシリコンは比較的熱
放散性が良好であることから、この点でも回路の高集積
化に好都合となる。
、熱膨張係数の相異による機械的ストレスを大幅に低減
し、バンプあるいは接合電憔部に生じるクラックの発生
率をお嘔え、回路の信頼性を向上することが可能となる
。また、基板として主に用いられるシリコンは比較的熱
放散性が良好であることから、この点でも回路の高集積
化に好都合となる。
ハ）本発明に用いられている半導体薄膜回路基板は、回
路パターンが薄膜によシ形成されていることから、微細
な配線パターンが可能であシ、また、薄膜素子ペレット
あるいは半導体素子ペレット下部となる基板表面にも配
線部を配置することが可能であシ、回路集）ｆＫ度を向
上せしめ、且つ、回路設計を容易なものとすることがで
きる。
路パターンが薄膜によシ形成されていることから、微細
な配線パターンが可能であシ、また、薄膜素子ペレット
あるいは半導体素子ペレット下部となる基板表面にも配
線部を配置することが可能であシ、回路集）ｆＫ度を向
上せしめ、且つ、回路設計を容易なものとすることがで
きる。
第１図は本発明の一実施例である混成集積回路装置の断
面概略図、第２図は従来の混成集積回路ｖｉ、置の断面
概略図である。 １・・・・・・リードフレーム、２・・・・・・半導体
基板、３・・・・・・絶縁層、４・・・・・・薄膜導体
回路パターン、５・・・・・・バンプ電極、６・・・・
・・薄膜回路素子ペレット、７・−・・・・半導体素子
ベレット、８・・・・・・ボンディングワイヤ、９・・
・・・・回路基板、１０・・・・・・導体回路、１１・
・・・・・ペレットマウント材。
面概略図、第２図は従来の混成集積回路ｖｉ、置の断面
概略図である。 １・・・・・・リードフレーム、２・・・・・・半導体
基板、３・・・・・・絶縁層、４・・・・・・薄膜導体
回路パターン、５・・・・・・バンプ電極、６・・・・
・・薄膜回路素子ペレット、７・−・・・・半導体素子
ベレット、８・・・・・・ボンディングワイヤ、９・・
・・・・回路基板、１０・・・・・・導体回路、１１・
・・・・・ペレットマウント材。
Claims (1)
- 半導体基板表面に絶縁層を設け、該絶縁層表面に薄膜
導体回路パターンを形成してなる薄膜回路基板と、この
基板表面にバンプ電極を介して搭載された半導体素子及
び薄膜受動素子ペレットとを含むことを特徴とする混成
集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61105922A JPS62262437A (ja) | 1986-05-08 | 1986-05-08 | 混成集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61105922A JPS62262437A (ja) | 1986-05-08 | 1986-05-08 | 混成集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62262437A true JPS62262437A (ja) | 1987-11-14 |
Family
ID=14420355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61105922A Pending JPS62262437A (ja) | 1986-05-08 | 1986-05-08 | 混成集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62262437A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50147292A (ja) * | 1974-05-15 | 1975-11-26 |
-
1986
- 1986-05-08 JP JP61105922A patent/JPS62262437A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50147292A (ja) * | 1974-05-15 | 1975-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3526788B2 (ja) | 半導体装置の製造方法 | |
| US6380048B1 (en) | Die paddle enhancement for exposed pad in semiconductor packaging | |
| JP2005064479A (ja) | 回路モジュール | |
| JPH05326735A (ja) | 半導体装置及びその製造方法 | |
| JP2956786B2 (ja) | 合成ハイブリッド半導体ストラクチャ | |
| JP2735912B2 (ja) | インバータ装置 | |
| US6291893B1 (en) | Power semiconductor device for “flip-chip” connections | |
| JP2936819B2 (ja) | Ｉｃチップの実装構造 | |
| JPH05211256A (ja) | 半導体装置 | |
| JPH08148647A (ja) | 半導体装置 | |
| JPS62262437A (ja) | 混成集積回路装置 | |
| JP3297959B2 (ja) | 半導体装置 | |
| JPS5891646A (ja) | 半導体装置 | |
| KR19980025890A (ko) | 리드 프레임을 이용한 멀티 칩 패키지 | |
| JPH10256413A (ja) | 半導体パッケージ | |
| JP3372169B2 (ja) | 半導体パッケージ | |
| JPS62281453A (ja) | チツプキヤリアモジユ−ル | |
| JP2841825B2 (ja) | 混成集積回路 | |
| JP3831173B2 (ja) | 半導体モジュール | |
| JPH0685010A (ja) | マルチチップモジュール | |
| JP4469427B2 (ja) | 半導体装置 | |
| JPH0661306A (ja) | チップキャリアとその実装構造体 | |
| JP3314139B2 (ja) | 半導体装置 | |
| JPH0670243U (ja) | 回路基板装置 | |
| JPH09266265A (ja) | 半導体パッケージ |