JPS5928344A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5928344A JPS5928344A JP13900482A JP13900482A JPS5928344A JP S5928344 A JPS5928344 A JP S5928344A JP 13900482 A JP13900482 A JP 13900482A JP 13900482 A JP13900482 A JP 13900482A JP S5928344 A JPS5928344 A JP S5928344A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline silicon
- silicon film
- pattern
- polycrystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 47
- 238000000034 method Methods 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 230000001681 protective effect Effects 0.000 claims description 10
- 238000001259 photo etching Methods 0.000 claims description 6
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 239000012535 impurity Substances 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 7
- 238000005468 ion implantation Methods 0.000 abstract 2
- 230000003647 oxidation Effects 0.000 abstract 1
- 238000007254 oxidation reaction Methods 0.000 abstract 1
- 239000002344 surface layer Substances 0.000 abstract 1
- 239000010408 film Substances 0.000 description 87
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 238000002513 implantation Methods 0.000 description 5
- 239000010409 thin film Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は半導体装置の製造方法に係り、特に多結晶シ
リコン膜のパターン形成方法に関するものである。
リコン膜のパターン形成方法に関するものである。
従来、半導体基板上の絶縁膜上に成長された多結晶シリ
コン膜のパターン形成方法は、多結晶シリコン膜表面ｔ
−ａ化処理しフォトエツチング工程を経て多結晶シリコ
ン膜表面に酸化膜のパターンを形成し、該酸化膜パター
ンを保護膜として工。
コン膜のパターン形成方法は、多結晶シリコン膜表面ｔ
−ａ化処理しフォトエツチング工程を経て多結晶シリコ
ン膜表面に酸化膜のパターンを形成し、該酸化膜パター
ンを保護膜として工。
チング処理するか、又はフォトレジスト膜を残したまま
エツチング処理を行なっていたが、双方共、工、チング
液又は工、チングガスによる多結晶シリコン膜のエツチ
ング処理は等方性にエツチング処理されるため、保護膜
に覆われた側面方向からもエツチングされ、エツチング
後の多結晶シリコン膜パターンは、該膜厚だけ側面方向
へも進行し、工、チング加工されていｆｃりめ、多結晶
シリコン膜パターン形状は、非常に急峻な段差となって
いた。この為、後工程において、例えばコンタクト孔を
形成する場合、保護膜となるべき７オトレジストが多結
晶シリコン膜パターン段邪のところで薄く形成されるた
めエツチング処理時に耐えられず、ピンホールが発生し
たシ、各々トランジスタを結線し所望のトランジスタ回
路を得るためにアルミニウム配線を形成する場合には、
該多結晶シリコン膜パターンの段差の急峻な部分をアル
ミニウム配線が横切ると断線を生じたりして、半導体装
置の歩留低下を招いていた。
エツチング処理を行なっていたが、双方共、工、チング
液又は工、チングガスによる多結晶シリコン膜のエツチ
ング処理は等方性にエツチング処理されるため、保護膜
に覆われた側面方向からもエツチングされ、エツチング
後の多結晶シリコン膜パターンは、該膜厚だけ側面方向
へも進行し、工、チング加工されていｆｃりめ、多結晶
シリコン膜パターン形状は、非常に急峻な段差となって
いた。この為、後工程において、例えばコンタクト孔を
形成する場合、保護膜となるべき７オトレジストが多結
晶シリコン膜パターン段邪のところで薄く形成されるた
めエツチング処理時に耐えられず、ピンホールが発生し
たシ、各々トランジスタを結線し所望のトランジスタ回
路を得るためにアルミニウム配線を形成する場合には、
該多結晶シリコン膜パターンの段差の急峻な部分をアル
ミニウム配線が横切ると断線を生じたりして、半導体装
置の歩留低下を招いていた。
この発明の目的は、上記問題点を解決し、半導体装置の
歩留低下を誘発させない多結晶シリコン膜パターン形成
方法を提供する事にある。
歩留低下を誘発させない多結晶シリコン膜パターン形成
方法を提供する事にある。
この発明の特徴は例えば、フォトレジスト膜あるいは酸
化膜を保護膜として、半導体基板上の絶縁膜上に成長さ
れた多結晶シリコン膜を選択的に加工し所望の多結晶シ
リコン膜パターンを形成する半導体装置の製造方法にお
いて、半導体基板上の絶縁膜上に成長された多結晶シリ
コン膜の膜厚途中まで拡散処理あるいは注入処理し、膜
質の異なる多結晶シリコン膜を形成する工程（下層部に
比して上層部のエツチング速度が速くなる様に形成する
工程）と、しかる後、多結晶シリコン膜表面を酸化処理
し、薄い酸化膜を形成し、フォトエツチング工程を経て
、多結晶シリコン膜表面に酸化膜パターンを形成する工
程と該酸化膜を保護膜として、膜質の異なる多結晶シリ
コン膜全下層膜に比して上層膜を、優勢的にエツチング
処理する工程とからなり、これ等３つの工程の組合せに
より、多結晶シリコン膜パターンの形状が、ゆるいテー
パー状に形成したことである。
化膜を保護膜として、半導体基板上の絶縁膜上に成長さ
れた多結晶シリコン膜を選択的に加工し所望の多結晶シ
リコン膜パターンを形成する半導体装置の製造方法にお
いて、半導体基板上の絶縁膜上に成長された多結晶シリ
コン膜の膜厚途中まで拡散処理あるいは注入処理し、膜
質の異なる多結晶シリコン膜を形成する工程（下層部に
比して上層部のエツチング速度が速くなる様に形成する
工程）と、しかる後、多結晶シリコン膜表面を酸化処理
し、薄い酸化膜を形成し、フォトエツチング工程を経て
、多結晶シリコン膜表面に酸化膜パターンを形成する工
程と該酸化膜を保護膜として、膜質の異なる多結晶シリ
コン膜全下層膜に比して上層膜を、優勢的にエツチング
処理する工程とからなり、これ等３つの工程の組合せに
より、多結晶シリコン膜パターンの形状が、ゆるいテー
パー状に形成したことである。
次に、この発明の一実施例につき図を用いて説明する。
第１図〜第５図は、この発明の一実施例を順に説明する
ための半導体装置の断面図である。この実施例の多結晶
シリコン膜のパターン形成方法は、半導体基板１上の絶
縁膜２上に成長された多結晶シリコン膜３の膜厚途中ま
で、拡散処理あるいは注入処理４を行ない膜質の異なる
多結晶シリコン膜５を形成する工程（第１図）と、しか
る後、多結晶シリコン膜５表面を酸化処理し薄い醸化膜
６を形成し、該酸化膜６表面に７オトレジスト膜７を塗
布しく第２図）フォトエツチング工程を経て、多結晶シ
リコン膜５上に保護膜となるべき酸化膜６をパターンニ
ングする（第３図）。次に該酸化膜６全保護膜としてエ
ツチング処理するが、このとき前工程において、拡散処
理あるいは注入処理４が施され多結晶シリコン膜上層膜
５が多結晶シリコン膜下層膜３に比して、エツチング速
度が速くなる様な膜質になっているため上層膜５が下層
膜３より優勢的にエツチング処理される（第４図）。
ための半導体装置の断面図である。この実施例の多結晶
シリコン膜のパターン形成方法は、半導体基板１上の絶
縁膜２上に成長された多結晶シリコン膜３の膜厚途中ま
で、拡散処理あるいは注入処理４を行ない膜質の異なる
多結晶シリコン膜５を形成する工程（第１図）と、しか
る後、多結晶シリコン膜５表面を酸化処理し薄い醸化膜
６を形成し、該酸化膜６表面に７オトレジスト膜７を塗
布しく第２図）フォトエツチング工程を経て、多結晶シ
リコン膜５上に保護膜となるべき酸化膜６をパターンニ
ングする（第３図）。次に該酸化膜６全保護膜としてエ
ツチング処理するが、このとき前工程において、拡散処
理あるいは注入処理４が施され多結晶シリコン膜上層膜
５が多結晶シリコン膜下層膜３に比して、エツチング速
度が速くなる様な膜質になっているため上層膜５が下層
膜３より優勢的にエツチング処理される（第４図）。
すなわち、半導体基板１の表面に絶縁膜２．多結晶シリ
コ、ン膜３を順に付着させる。次に多結晶シリコン膜３
表面に膜質の異なる多結晶シリコン膜５を形成するため
に拡散処理あるいは注入処理４全行ない、更に多結晶シ
リコン膜３．５の表面に該多結晶シリコン膜３．５を選
択エツチングする際に保護膜となるべき酸化膜６、フォ
トレジスト膜７を順に形成しフォトエツチング工程を経
て多結晶シリコン膜５表面に、酸化膜６をパターンニン
グする。しかる後、該酸化膜６を保護膜として、多結晶
シリコン膜３，５をエツチング処理する場合、上層にあ
る多結晶シリコン膜５が下層の多結晶シリコン膜３に比
してエツチングレートが速い膜質になっているため、優
勢的にエツチング処理され、結果として得られた多結晶
シリコン膜３゜５のパターン形状は、ゆるいテーパーを
生じる様にエツチング加工されている。
コ、ン膜３を順に付着させる。次に多結晶シリコン膜３
表面に膜質の異なる多結晶シリコン膜５を形成するため
に拡散処理あるいは注入処理４全行ない、更に多結晶シ
リコン膜３．５の表面に該多結晶シリコン膜３．５を選
択エツチングする際に保護膜となるべき酸化膜６、フォ
トレジスト膜７を順に形成しフォトエツチング工程を経
て多結晶シリコン膜５表面に、酸化膜６をパターンニン
グする。しかる後、該酸化膜６を保護膜として、多結晶
シリコン膜３，５をエツチング処理する場合、上層にあ
る多結晶シリコン膜５が下層の多結晶シリコン膜３に比
してエツチングレートが速い膜質になっているため、優
勢的にエツチング処理され、結果として得られた多結晶
シリコン膜３゜５のパターン形状は、ゆるいテーパーを
生じる様にエツチング加工されている。
この実施例によれば、半導体基板１上の絶縁膜２に付着
する多結晶シリコン膜３．５のパターンが、ゆるいテー
パー音生じる様な段を形成しているｋめ、後工程におい
て絶縁膜８を形成Ｌコンタクト孔全開孔する場合、保護
膜となるべきフォトレジスト膜が多結晶シリコン膜パタ
ーン段邪で薄くなることがないのでエツチング処理中に
耐えられずピンホールが発生すると云う問題が発生しに
くくなる。又、この後、各々のトランジスタを結線し所
望のトランジスタを得るために、アルミニウム薄膜９を
形成し、フォトエツチング工程を経て、アルミニウム配
線９をパターンニングした場合（第５図）、多結晶シリ
コン膜３，５上を横切るアルミニウム配線９の断線の問
題も発生しに〈くなり、半導体装置の歩留・品質向上に
大きく貢献できる。
する多結晶シリコン膜３．５のパターンが、ゆるいテー
パー音生じる様な段を形成しているｋめ、後工程におい
て絶縁膜８を形成Ｌコンタクト孔全開孔する場合、保護
膜となるべきフォトレジスト膜が多結晶シリコン膜パタ
ーン段邪で薄くなることがないのでエツチング処理中に
耐えられずピンホールが発生すると云う問題が発生しに
くくなる。又、この後、各々のトランジスタを結線し所
望のトランジスタを得るために、アルミニウム薄膜９を
形成し、フォトエツチング工程を経て、アルミニウム配
線９をパターンニングした場合（第５図）、多結晶シリ
コン膜３，５上を横切るアルミニウム配線９の断線の問
題も発生しに〈くなり、半導体装置の歩留・品質向上に
大きく貢献できる。
第１図〜第５図は本発明の一実施例を工程順に示した断
面図である。 尚、図において、 １・・・・・・半導体基板、２・・・・・・酸化膜、３
・・・・・・多結晶シリコン膜、４・・・・・・注入又
は拡散処理、５・・・・・・リンドープされた多結晶シ
リコン膜（３に比して速いエツチングレートの膜質を持
つ）、６・・・・・・酸化膜、７・・・・・・フォトレ
ジスト膜、８・・・・・・絶縁膜、９・・・・・・アル
ミニウム薄膜（配線）、である。 俸 １ 区 第４図 第５ 図
面図である。 尚、図において、 １・・・・・・半導体基板、２・・・・・・酸化膜、３
・・・・・・多結晶シリコン膜、４・・・・・・注入又
は拡散処理、５・・・・・・リンドープされた多結晶シ
リコン膜（３に比して速いエツチングレートの膜質を持
つ）、６・・・・・・酸化膜、７・・・・・・フォトレ
ジスト膜、８・・・・・・絶縁膜、９・・・・・・アル
ミニウム薄膜（配線）、である。 俸 １ 区 第４図 第５ 図
Claims (1)
- 半導体基板上の絶縁膜上に成長された多結晶シリコン膜
の上層部のエツチングレートが下層部に比して速くなる
様に膜厚の途中まで不純物をイオン注入処理あるいは拡
散処理し上層部と下層部で膜質の異なる多結晶シリコン
膜を形成する工程と、しかる後、多結晶シリコン膜表面
を酸化処理し薄い酸化膜を形成し、フォトエツチング工
程を経て多結晶シリコン膜上に酸化膜パターンを形成す
る工程と、該酸化膜を保護膜として前記膜質の異なる多
結晶シリコン膜の上層部を下層部より速く工、チング処
理する様な工程とからなフ、上記３つの工程の組合せに
より加工された多結晶シリコン膜パターンがゆるい段差
をもつ様に形成される事を特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13900482A JPS5928344A (ja) | 1982-08-10 | 1982-08-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13900482A JPS5928344A (ja) | 1982-08-10 | 1982-08-10 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5928344A true JPS5928344A (ja) | 1984-02-15 |
Family
ID=15235227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13900482A Pending JPS5928344A (ja) | 1982-08-10 | 1982-08-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5928344A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7411211B1 (en) * | 1999-07-22 | 2008-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Contact structure and semiconductor device |
-
1982
- 1982-08-10 JP JP13900482A patent/JPS5928344A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7411211B1 (en) * | 1999-07-22 | 2008-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Contact structure and semiconductor device |
| US7626202B2 (en) | 1999-07-22 | 2009-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Contact structure and semiconductor device |
| US7956359B2 (en) | 1999-07-22 | 2011-06-07 | Semiconductor Energy Laboratory Co., Ltd. | Contact structure and semiconductor device |
| US8258515B2 (en) | 1999-07-22 | 2012-09-04 | Semiconductor Energy Laboratory Co., Ltd. | Contact structure and semiconductor device |
| US8368076B2 (en) | 1999-07-22 | 2013-02-05 | Semiconductor Energy Laboratory Co., Ltd. | Contact structure and semiconductor device |
| US8624253B2 (en) | 1999-07-22 | 2014-01-07 | Semiconductor Energy Laboratory Co., Ltd. | Contact structure and semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6228578B2 (ja) | ||
| JPS5928344A (ja) | 半導体装置の製造方法 | |
| JPS6242382B2 (ja) | ||
| JPH0485829A (ja) | 半導体装置及びその製造方法 | |
| JP2808674B2 (ja) | 半導体装置の製造方法 | |
| JPS6213047A (ja) | 半導体装置の製造方法 | |
| JPS6387741A (ja) | 半導体装置の製造方法 | |
| JPH03248528A (ja) | 半導体装置の製造方法 | |
| JPH08204015A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPS6297331A (ja) | 半導体装置の製造方法 | |
| JPS60128635A (ja) | 素子分離領域の形成方法 | |
| KR0124637B1 (ko) | 반도체소자의 격리막 형성방법 | |
| JPH028451B2 (ja) | ||
| JPH0418691B2 (ja) | ||
| JPS61193451A (ja) | 半導体装置の製造方法 | |
| JPS6132427A (ja) | 半導体装置の製造方法 | |
| JPS63119533A (ja) | 半導体装置の製造方法 | |
| JPH023926A (ja) | 配線の形成方法 | |
| JPS6362352A (ja) | 半導体装置の製造方法 | |
| JPH0349212A (ja) | 半導体装置の露光パターン用位置合わせマークの形成方法 | |
| JPS61248547A (ja) | 半導体装置の製造方法 | |
| JPH021125A (ja) | 半導体装置の製造方法 | |
| JPS61107747A (ja) | 半導体装置の製造方法 | |
| JPS6028237A (ja) | 半導体装置の製造方法 | |
| JPS59215746A (ja) | 半導体装置の製造方法 |