JPH06132286A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH06132286A
JPH06132286A JP28181692A JP28181692A JPH06132286A JP H06132286 A JPH06132286 A JP H06132286A JP 28181692 A JP28181692 A JP 28181692A JP 28181692 A JP28181692 A JP 28181692A JP H06132286 A JPH06132286 A JP H06132286A
Authority
JP
Japan
Prior art keywords
film
main component
titanium boride
semiconductor device
containing titanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28181692A
Other languages
English (en)
Inventor
Takeshi Nogami
毅 野上
Ikuo Miyamoto
郁生 宮本
Shunichi Kobayashi
俊一 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Steel Corp
Original Assignee
Kawasaki Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Steel Corp filed Critical Kawasaki Steel Corp
Priority to JP28181692A priority Critical patent/JPH06132286A/ja
Publication of JPH06132286A publication Critical patent/JPH06132286A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【目的】微細なパターンの加工にも充分に対応が可能
な、優れた反射防止特性を有する反射防止膜を備えた半
導体装置及び当該反射防止膜を備えた半導体装置の製造
方法を提供する。 【構成】配線７及びゲート電極１５の一部が、チタンボ
ライドを主成分とする膜６からなる。チタンボライドを
主成分とする膜６を反射防止膜として、フォトリソグラ
フィーによりパターニングを行う。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置及びその製
造方法に係り、特に、フォトリソグラフィー工程におい
て、良好な反射防止特性を有する反射防止膜を備えた半
導体装置及び当該反射防止膜を備えた半導体装置の製造
方法に関する。
【０００２】
【従来の技術】従来、集積回路、特にシリコン等の半導
体を材料としたＬＳＩ（Large ScaleIntegrated Circui
t）では、フォトリソグラフィーによるサブミクロンオ
ーダーの微細加工技術が必要とされている。前記微細加
工技術では、フォトリソグラフィー工程で行う露光時
に、フォトレジストの下に存在する物質表面で入射光が
反射し、この反射した反射光により前記フォトレジスト
の不要部分（本来は、露光しない部分）まで露光され、
当該フォトレジストの加工精度を低下させるという問題
が生じている。そして、このフォトレジストの加工精度
の低下は、該フォトレジストパターンをマスクとして加
工される素子の寸法精度に悪影響を与えている。
【０００３】そこで、一般に、ｉ線、ｇ線、エキシマレ
ーザー光の波長を吸収しやすい有機材料を、フォトレジ
ストとその下の物質との間に介在させ、この有機材料を
反射防止膜として作用させることで、前記反射光がもた
らす悪影響を緩和する従来例が紹介されている。また、
特に、半導体装置の配線材料としては、アルミニウム合
金が広く一般的に使用されているが、このアルミニウム
合金の主成分を構成しているアルミニウムは、反射率が
非常に高い。従って、前記アルミニウム合金膜上にフォ
トレジストを塗布してパターニングのための露光を行う
場合、当該アルミニウム合金膜で反射した光の悪影響に
より、１μｍ程度の幅を有する素子を加工するためのフ
ォトリソグラフィーでさえ困難であるという問題があっ
た。
【０００４】このため、前記アルミニウム合金膜の上
に、反射防止効果に優れた窒化チタン膜等を形成し、こ
の窒化チタン膜を反射防止膜として用いてフォトリソグ
ラフィーを実施する方法が紹介されている。
【０００５】
【発明が解決しようとする課題】しかしながら、前記有
機材料を反射防止膜として使用する従来例は、加工しよ
うとするパターン寸法が、０．５μｍ程度と小さくなる
と、この微細加工に対応してｉ線、ｇ線、エキシマレー
ザー光の波長を充分に吸収することが可能な材料が無
く、フォトリソグラフィーでの加工精度を得ることが困
難になるという問題があった。
【０００６】また、前記窒化チタン膜を反射防止膜とし
て用いたフォトリソグラフィーを実施しても、加工しよ
うとするパターン寸法が、０．５μｍ程度と小さくなる
と、この微細加工に充分に対応可能な反射防止膜効果を
得ることができず、反射光が与える悪影響が大きくな
り、集積回路作動上必要な線幅を得るための加工制御性
を得ることができないという問題があった。
【０００７】本発明は、このような諸問題を解決するこ
とを課題とするものであり、微細なパターンの加工にも
充分に対応が可能な、優れた反射防止特性を有する反射
防止膜を備えた半導体装置、及び当該反射防止膜を備え
た半導体装置の製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】この目的を達成するため
に、本発明は、半導体基板上に絶縁膜を介して複数の導
電性膜からなる配線が形成された半導体装置において、
前記配線は、チタンボライドを主成分とする膜を備えて
なることを特徴とする半導体装置を提供するものであ
る。
【０００９】そして、前記チタンボライドを主成分とす
る膜が、前記配線の最上部に形成されてなることを特徴
とする半導体装置を提供するものである。また、半導体
基板上に絶縁膜を介して複数の導電性膜からなるゲート
電極が形成された半導体装置において、前記ゲート電極
は、チタンボライドを主成分とする膜を備えてなること
を特徴とする半導体装置を提供するものである。
【００１０】そしてまた、前記チタンボライドを主成分
とする膜が、前記ゲート電極の最上部に形成されてなる
ことを特徴とする半導体装置を提供するものである。さ
らに、前記チタンボライドを主成分とする膜が、窒素、
酸素のうち少なくとも一つを含有してなることを特徴と
する半導体装置を提供するものである。そして、半導体
基板上に絶縁膜を介して形成された導電性膜上に、チタ
ンボライドを主成分とする膜を形成する工程と、フォト
リソグラフィーによりパターニングする工程と、を含む
ことを特徴とする半導体装置の製造方法を提供するもの
である。
【００１１】また、半導体基板上に絶縁膜を介して形成
された導電性膜上に、チタンボライドを主成分とする膜
を形成する工程と、前記チタンボライドを主成分とする
膜上に、絶縁膜を形成する工程と、フォトリソグラフィ
ーによりパターニングする工程と、を含むことを特徴と
する半導体装置の製造方法を提供するものである。そし
てまた、半導体基板上に絶縁膜を介して不純物が導入さ
れた多結晶シリコン膜を形成する工程と、前記多結晶シ
リコン膜上にチタン膜を形成する工程と、前記チタン膜
上にチタンボライドを主成分とする膜を形成する工程
と、フォトリソグラフィーによりパターニングする工程
と、を含むことを特徴とする半導体装置の製造方法を提
供するものである。
【００１２】さらにまた、半導体基板上に絶縁膜を形成
する工程と、前記絶縁膜上に、チタンボライドを主成分
とする膜を形成する工程と、フォトリソグラフィーによ
りパターニングする工程と、を含むことを特徴とする半
導体装置の製造方法を提供するものである。そしてさら
に、前記チタンボライドを主成分とする膜は、チタン膜
に、少なくともボロンイオンを含むプラズマを晒して形
成することを特徴とする半導体装置の製造方法を提供す
るものである。
【００１３】またさらに、前記プラズマが、ジボランガ
スを含むことを特徴とする半導体装置の製造方法を提供
するものである。そしてまた、前記チタンボライドを主
成分とする膜は、チタンボライドをスパッタリングして
形成することを特徴とする半導体装置の製造方法を提供
するものである。
【００１４】
【作用】本発明に係る半導体装置は、配線及びゲート電
極は、チタンボライドを主成分とする膜を備えてなるた
め、フォトリソグラフィーにより、前記配線やゲート電
極を加工する際に、当該チタンボライドを主成分とする
膜が、優れた反射防止特性を有する反射防止膜として作
用し、微細なパターンを有する素子であっても、優れた
寸法精度で加工することができる。
【００１５】即ち、前記チタンボライドを主成分とする
膜は、色が黒く、可視領域以下の波長の光を高効率で吸
収する性質を備えている。このため、フォトリソグラフ
ィー工程で用いられるｉ線、ｇ線、エキシマレーザー光
等の波長の光の大部分を、前記チタンボライドを主成分
とする膜に吸収させることができる。従って、露光工程
で、前記チタンボライドを主成分とする膜に入射した光
が、反射することを抑制することができ、フォトレジス
トパターンの加工精度を大幅に向上することができる。
【００１６】そして、特に、前記チタンボライドを主成
分とする膜を、前記配線やゲート電極の最上部に形成す
ることで、当該配線及びゲート電極の加工をより精度良
く行うことができる。また、前記チタンボライドを主成
分とする膜は、安定な化合物であり、そのまま配線材料
やゲート電極材料の一部として使用することができ、工
程を簡略化する上で有効である。また、前記チタンボラ
イドを主成分とする膜の存在により、高いエレクトロマ
イグレーションやストレスマイグレーション（ＥＭ／Ｓ
Ｍ）耐性を有する配線構造を得ることができ、半導体装
置の信頼性を向上することもできる。
【００１７】さらに、前記チタンボライドを主成分とす
る膜が、窒素、酸素のうち少なくとも一つを含有してな
ることで、前記作用に加え、特に、当該チタンボライド
を主成分とする膜の色を黒くすることができ、可視領域
以下の波長の光をより高効率で吸収することが可能とな
る。従って、フォトレジストパターンの寸法精度をより
向上させることができ、これに伴って、素子の寸法精度
もさらに向上することが可能となる。
【００１８】また、半導体基板上に絶縁膜を介して形成
された導電性膜上に、チタンボライドを主成分とする膜
を形成した後、フォトリソグラフィーによりパターニン
グを行うことで、前記チタンボライドを主成分とする膜
を当該フォトリソグラフィー工程における露光時の反射
防止膜として使用することができる。従って、前記チタ
ンボライドを主成分とする膜に入射した光が、反射する
ことを抑制することができるため、寸法精度が向上した
フォトレジストパターンを得ることができる。このた
め、素子の加工精度を大幅に向上することができる。
【００１９】そしてまた、半導体基板上に絶縁膜を介し
て形成された導電性膜上に、チタンボライドを主成分と
する膜、絶縁膜（この時、酸化硅素又は窒化硅素を主成
分とする膜を形成することがより好適である）を順に形
成した後、フォトリソグラフィーによりパターニングを
行うことで、寸法精度が向上したフォトレジストパター
ンを得ることができ、素子の加工精度を大幅に向上する
ことができると共に、前記導電性膜とチタンボライドを
主成分とする膜とがパターニング・加工時に剥がれるこ
とを防止することができる。
【００２０】さらに、半導体基板上に絶縁膜を介して、
不純物が導入された多結晶シリコン膜、チタン膜、チタ
ンボライドを主成分とする膜を順に形成した後、フォト
リソグラフィーによりパターニングを行うため、前記多
結晶シリコン膜のシリサイド化を行うために形成したチ
タン膜上に、チタンボライドを主成分とする膜を形成す
るだけで、ゲート抵抗が低減でき、且つ、寸法精度が向
上したフォトレジストパターンを得ることができ、素子
の加工精度を大幅に向上することができる。
【００２１】さらにまた、半導体基板上に形成した絶縁
膜（この時、酸化硅素又は窒化硅素を主成分とする膜を
形成することがより好適である）上に、チタンボライド
を主成分とする膜を形成した後、フォトリソグラフィー
によりパターニングを行うことで、前記絶縁膜の加工の
ために行うフォトリソグラフィーに対しても、前記チタ
ンボライドを主成分とする膜を反射防止膜として使用す
ることができる。即ち、フォトリソグラフィー工程を行
う前に、加工したい絶縁膜上に、チタンボライドを主成
分とする膜を形成し、次いで、フォトリソグラフィーに
よりパターニングを行なうことで、寸法精度が向上した
フォトレジストパターンを得ることができ、前記絶縁膜
の加工精度を大幅に向上することができる。
【００２２】そしてさらに、前記チタンボライドを主成
分とする膜は、チタン膜に、少なくともボロンイオンを
含むプラズマを晒して形成することができるため、特
に、ゲート電極における多結晶シリコン膜のシリサイド
化を行うために形成したチタン膜に、ボロンイオンを含
むプラズマを晒すだけで、前記チタンボライドを主成分
とする膜を簡単に形成することができる。従って、最も
高い加工精度を要求されるゲートのパターニングを高精
度で簡単に行うことができる。
【００２３】またさらに、前記チタン膜に晒すプラズマ
が、ジボランガスを含むことでも、前記チタンボライド
を主成分とする膜を簡単に形成することができる。そし
てまた、前記チタンボライドを主成分とする膜は、チタ
ンボライドをスパッタリングして形成もよい。
【００２４】
【実施例】次に、本発明に係る実施例について、図面を
参照して説明する。 （実施例１）図１ないし図４は、本発明の実施例１に係
る半導体装置の製造工程の一部を示す部分断面図であ
る。
【００２５】図１に示す工程では、半導体基板１上に、
膜厚が６００〜１０００ｎｍ程度のＢＰＳＧ膜２（Boro
n Phospharus Silicate Glass ；ボロンとリンを含有し
たシリコン酸化膜）を形成する。次に、前記ＢＰＳＧ膜
２上に、膜厚が５０〜１００ｎｍ程度の窒化チタン（Ｔ
ｉＮ）膜３を形成した後、この上に、膜厚が５００〜１
０００ｎｍ程度のアルミニウム合金膜４（Ａｌに、Ｃｕ
を０．５％含有）を、スパッタ法により形成する。次い
で、これに連続して、前記アルミニウム合金膜４上に、
膜厚が３０〜５０ｎｍ程度のチタン（Ｔｉ）膜５を、ス
パッタ法により形成する。
【００２６】次に、図２に示す工程では、図１に示す工
程で得た半導体基板１を、ジボラン（Ｂ2 Ｈ6 ）、アル
ゴン（Ａｒ）、窒素（Ｎ2 ）をガスとするプラズマの中
に入れる。この時、前記チタン膜５は、ボロンイオンと
反応してチタン膜５上に、膜厚が１０ｎｍ程度のチタン
ボライドを主成分とする膜（ＴｉＢＮ）６が形成され
る。このチタンボライドを主成分とする膜６は、安定な
化合物であるため、そのまま配線材料の一部として使用
することができる。このため、工程を簡略化する上で有
効である。また、前記チタンボライドを主成分とする膜
６が、後の工程で形成する配線７の一部を構成すること
で、当該配線７のエレクトロマイグレーションやストレ
スマイグレーション（ＥＭ／ＳＭ）耐性を向上すること
が可能となる。
【００２７】次いで、図３に示す工程では、図２に示す
工程で得たチタンボライドを主成分とする膜６上にフォ
トレジストを塗布する。次に、前記フォトレジストを選
択的に露光し、当該フォトレジストにパターニングを行
う。この時、前記チタンボライドを主成分とする膜６
が、反射防止膜として働き、前記光の大部分を吸収する
ため、当該光が反射して前記フォトレジストのパターニ
ング・加工に悪影響を及ぼすことがない。従って、寸法
精度が向上したフォトレジストパターン８を得ることが
できる。次に、前記フォトレジストパターン８をマスク
として、前記チタンボライドを主成分とする膜６、チタ
ン膜５、アルミニウム合金膜４及び窒化チタン膜３にエ
ッチングを行う。この時、寸法精度が向上したフォトレ
ジストパターン８をマスクとして、前記エッチングを行
うため、加工される膜の寸法精度も向上することができ
る。
【００２８】次に、図４に示す工程では、図３に示す工
程で行ったエッチングのマスクとして使用したフォトレ
ジストパターン８を除去し、チタンボライドを主成分と
する膜６、チタン膜５、アルミニウム合金膜４及び窒化
チタン膜３からなる多層構造を有する配線７を形成し
た。その後、所望の工程を行い、半導体装置を完成す
る。
【００２９】なお、本実施例では、配線７を構成する導
電性膜の一部として、窒化チタン膜３、アルミニウム合
金膜４及びチタン膜５を順に形成した膜を用いたが、こ
れに限らず、状況に応じて所望の導電性膜を使用してよ
い。また、本実施例では、チタン膜５が形成された半導
体基板１を、ジボラン、アルゴン及び窒素をガスとする
プラズマの中に入れて、チタンボライドを主成分とする
膜６を形成したが、これに限らず、チタンボライドを主
成分とする膜６は、他の方法により形成してもよい。
【００３０】そして、本実施例では、チタンボライドを
主成分とする膜６として、窒素を含有したチタンボライ
ドを主成分とする膜（ＴｉＢＮ）を形成したが、これに
限らず、酸素を含有したチタンボライドを主成分とする
膜（例えば、ＴｉＢＯ2 ）、あるいは、窒素及び酸素を
含有したチタンボライドを主成分とする膜（例えば、Ｔ
ｉＢＮ(O) ）等を形成し、これを反射防止膜として使用
してもよい。
【００３１】さらに、前記チタンボライドを主成分とす
る膜６は、前記方法の他、スパッタ法により形成しても
よい。また、本実施例では、配線のパターニング工程に
ついて説明したが、これに限らず、配線とゲート電極を
同一基板上に備えた半導体装置の配線及びゲート電極の
パターニングを行うこともできる。
【００３２】そしてまた、本実施例では、チタンボライ
ドを主成分とする膜６上にフォトレジストパターン８を
形成したが、これに限らず、チタンボライドを主成分と
する膜６上に、酸化硅素（ＳｉＯ2 ）又は窒化硅素（Ｓ
ｉＮ）を主成分とする膜を形成した後、フォトリソグラ
フィーによりパターニングしてもよい。このようにする
ことで、素子の加工精度を大幅に向上することができる
と共に、前記配線７を構成している各種の導電性膜とチ
タンボライドを主成分とする膜６とがパターニング・加
工時に剥がれることを防止することができる。
【００３３】次に、表１に示す物質（Ａｌ，ＴｉＮ，Ｔ
ｉＢ2 ，ＴｉＢＮ，ＴｉＢＮ(O) ）について、ｇ線、ｉ
線、エキシマレーザー光を照射した際の絶対反射率
（Ｒ）を測定した。なお、絶対反射率（Ｒ）は、 Ｒ＝（Ｒp ＋Ｒs ）／２ 但し、Ｒp は、入射面内で振動する偏光の反射係数 Ｒs は、入射面に垂直に振動する偏光の反射係数 とした。
【００３４】
【表１】
【００３５】表１から、ＴｉＢＮ，ＴｉＢＮ(O) は、他
の物質に比べ、ｇ線、ｉ線、エキシマレーザー光につい
て、極めて絶対反射率が低いことが判る。これより、Ｔ
ｉＢＮ，ＴｉＢＮ(O) は、極めて反射防止効果に優れた
反射防止膜となることが立証された。 （実施例２）次に、本発明に係る実施例２について、図
面を参照して説明する。
【００３６】図５ないし図９は、本発明の実施例２に係
る半導体装置の製造工程の一部を示す部分断面図であ
る。図５に示す工程では、半導体基板１上に、膜厚が１
０〜２０ｎｍ程度のゲート酸化膜１２を形成する。次
に、前記ゲート酸化膜１２上に、膜厚が１５０〜４００
ｎｍ程度の多結晶シリコン膜を形成する。次いで、前記
多結晶シリコン膜に、低抵抗化のための不純物をドープ
する。なお、本実施例では、前記不純物として、リン
（Ｐ）を使用した。このようにして、リンがドープされ
た多結晶シリコン膜１３を形成した。次いで、前記リン
がドープされた多結晶シリコン膜１３上に、膜厚が３０
〜５０ｎｍ程度のチタン膜５をスパッタ法により形成し
た。
【００３７】次に、図６に示す工程では、図５に示す工
程で得た半導体基板１に熱処理を行い、前記チタン膜５
とリンがドープされた多結晶シリコン膜１３の一部を反
応させ、チタンシリサイド層多結晶シリコン膜１４を形
成する。このようにすることで、後に形成するゲート電
極の低抵抗化を図ることができる。次いで、図７に示す
工程では、図６に示す工程で得た半導体基板１を、ジボ
ラン（Ｂ2 Ｈ6 ）、アルゴン（Ａｒ）、窒素（Ｎ2 ）を
ガスとするプラズマの中に入れる。この時、前記チタン
膜５は、ボロンイオンと反応してチタン膜５上に、膜厚
が１０ｎｍ程度のチタンボライドを主成分とする膜（Ｔ
ｉＢＮ）６が形成される。このチタンボライドを主成分
とする膜６は、安定な化合物であるため、そのままゲー
ト電極材料の一部として使用することができ、工程を簡
略化する上で有効である。
【００３８】次いで、図８に示す工程では、図７に示す
工程で得たチタンボライドを主成分とする膜６上にフォ
トレジストを塗布する。次に、前記フォトレジストを選
択的に露光し、当該フォトレジストにパターニングを行
う。この時、前記チタンボライドを主成分とする膜６
が、反射防止膜として働き、前記光の大部分を吸収する
ため、当該光が反射して前記フォトレジストのパターニ
ング・加工に悪影響を及ぼすことがない。従って、寸法
精度が向上したフォトレジストパターン８を得ることが
できる。次に、前記フォトレジストパターン８をマスク
として、前記チタンボライドを主成分とする膜６、チタ
ンシリサイド層多結晶シリコン膜１４、リンがドープさ
れた多結晶シリコン膜１３及びゲート酸化膜１２にエッ
チングを行う。この時、寸法精度が向上したフォトレジ
ストパターン８をマスクとして、前記エッチングを行う
ため、加工される膜の寸法精度も向上することができ
る。
【００３９】次に、図９に示す工程では、図８に示す工
程で行ったエッチングのマスクとして使用したフォトレ
ジストパターン８を除去し、チタンボライドを主成分と
する膜６、チタンシリサイド層多結晶シリコン膜１４及
びリンがドープされた多結晶シリコン膜１３からなるゲ
ート電極１５を形成した。その後、所望の工程を行い、
半導体装置を完成する。
【００４０】なお、本実施例では、ゲート電極１５を構
成する導電性膜の一部として、リンがドープされた多結
晶シリコン膜１３、チタンシリサイド層多結晶シリコン
膜１４を順に形成したが、これに限らず、状況に応じて
所望の導電性膜を使用してよい。また、本実施例では、
チタン膜５が形成された半導体基板１を、ジボラン、ア
ルゴン及び窒素をガスとするプラズマの中に入れて、チ
タンボライドを主成分とする膜６を形成したが、これに
限らず、チタンボライドを主成分とする膜６は、他の方
法により形成してもよい。
【００４１】そして、本実施例では、チタンボライドを
主成分とする膜６として、窒素を含有したチタンボライ
ドを主成分とする膜（ＴｉＢＮ）を形成したが、これに
限らず、酸素を含有したチタンボライドを主成分とする
膜、あるいは、窒素及び酸素を含有したチタンボライド
を主成分とする膜等を形成し、反射防止膜として使用し
てもよい。
【００４２】また、本実施例では、ゲート電極のパター
ニング工程について説明したが、これに限らず、ゲート
電極と配線を同一基板上に備えた半導体装置のゲート電
極及び配線のパターニングを行うこともできる。そして
また、本実施例では、チタンボライドを主成分とする膜
６上にフォトレジストパターン８を形成したが、これに
限らず、チタンボライドを主成分とする膜６上に、酸化
硅素（ＳｉＯ2 ）又は窒化硅素（ＳｉＮ）を主成分とす
る膜を形成した後、フォトリソグラフィーによりパター
ニングしてもよい。このようにすることで、素子の加工
精度を大幅に向上することができると共に、前記ゲート
電極１５を構成している各種の導電性膜とチタンボライ
ドを主成分とする膜６とがパターニング・加工時に剥が
れることを防止することができる。
【００４３】さらに、前記チタンボライドを主成分とす
る膜６は、前記方法の他、スパッタ法により形成しても
よい。 （実施例３）次に、本発明に係る実施例３について、図
面を参照して説明する。図１０ないし図１２は、本発明
の実施例３の係る半導体装置の製造工程の一部を示す部
分断面図である。
【００４４】図１０に示す工程では、半導体基板１上
に、膜厚が６００〜１０００ｎｍ程度のＢＰＳＧ膜２を
形成する。次に、前記ＢＰＳＧ膜２上に、膜厚が３０〜
５０ｎｍ程度のチタンボライドを主成分とする膜６をス
パッタ法により形成する。次に、図１１に示す工程で
は、図１０に示す工程で得たチタンボライドを主成分と
する膜６上に、フォトレジストを塗布する。次いで、前
記フォトレジストを選択的に露光し、当該フォトレジス
トにパターニングを行う。この時、前記チタンボライド
を主成分とする膜６が、反射防止膜として働き、前記光
の大部分を吸収するため、当該光が反射して前記フォト
レジストのパターニング・加工に悪影響を及ぼすことが
ない。従って、寸法精度が向上したフォトレジストパタ
ーン８を得ることができる。次に、前記フォトレジスト
パターン８をマスクとして、前記チタンボライドを主成
分とする膜６及びＢＰＳＧ膜２にエッチングを行う。こ
の時、寸法精度が向上したフォトレジストパターン８を
マスクとして、前記エッチングを行うため、加工される
膜の寸法精度も向上することができる。
【００４５】次いで、図１２に示す工程では、図１１に
示す工程で得たフォトレジストパターン８を除去した
後、前記チタンボライドを主成分とする膜６の所望位置
に、スパッタ法により、膜厚が３０〜５０ｎｍ程度の窒
化チタン膜３を形成する。次に、前記窒化チタン膜３上
に、スパッタ法により、膜厚が６００〜１０００ｎｍ程
度のアルミニウム合金膜４を形成する。次いで、前記ア
ルミニウム合金膜４上に、スパッタ法により、膜厚が３
０〜５０ｎｍ程度のチタン膜５を形成する。次に、前記
チタン膜５上に、フォトレジストを塗布し、前記実施例
１及び２と同様にパターニングを行った後、ドライエッ
チングにより、前記チタン膜５、アルミニウム合金膜
４、窒化チタン膜３及びチタンボライドを主成分とする
膜６を選択的に除去し、配線７を得る。ここで、前記チ
タンボライドを主成分とする膜６は、配線７の最下部を
形成するが、当該チタンボライドを主成分とする膜６
は、安定な化合物であるため、配線材料の一部として使
用することができる。
【００４６】その後、所望の工程を行い、半導体装置を
完成する。なお、本実施例では、絶縁膜として、ＢＰＳ
Ｇ膜２を使用したが、これに限らず、他の組成を有する
絶縁膜を使用してもよいことは勿論である。また、本実
施例で使用するチタンボライドを主成分とする膜６とし
ては、酸素を含有したチタンボライドを主成分とする
膜、あるいは、窒素及び酸素を含有したチタンボライド
を主成分とする膜等を使用することができる。
【００４７】そして、本実施例では、図１０に示す工程
で、スパッタ法によりチタンボライドを主成分とする膜
６を形成したが、これに限らず、前記チタンボライドを
主成分とする膜６は、他の方法により形成してもよい。
そしてまた、本実施例では、図１２に示す工程で、チタ
ン膜５上にフォトレジストを塗布してパターニングを行
ったが、これに限らず、チタン膜５に、ボロンイオンを
含むプラズマを晒したり、或いは、ジボランガスを含む
プラズマを晒す等して、当該チタン膜５上に、チタンボ
ライドを主成分とする膜を形成した後、パターニングを
行ってもよい。このようにすることで、配線７の寸法精
度を向上することもできる。
【００４８】
【発明の効果】以上説明したように、本発明によれば、
チタンボライドを主成分とする膜を反射防止膜として使
用してフォトリソグラフィーを行い、フォトレジストの
パターニングを行うため、反射光によるパターニング精
度の低下を防止することができる。従って、微細な素子
であっても、優れた寸法精度で形成することができる。
また、前記チタンボライドを主成分とする膜は、安定な
化合物であるため、配線材料やゲート電極材料の一部と
して使用することができ、工程の簡略化の上で有効であ
る。また、前記チタンボライドを主成分とする膜の存在
により、高いエレクトロマイグレーションやストレスマ
イグレーション（ＥＭ／ＳＭ）耐性を有する配線構造を
得ることができ、半導体装置の信頼性を向上することも
できる。
【００４９】さらに、チタンシリサイドゲートを有する
ＭＯＳトランジスタのゲート加工を行う場合には、ポリ
サイド化のために形成したチタン膜を、ボロンイオンを
含むプラズマを晒して、チタンボライド化するだけで、
反射防止膜を形成でき、前記効果に加え、工程簡略化の
上でより有利である。また、前記チタンボライドを主成
分とする膜は、フォトリソグラフィーにより絶縁膜の加
工を行う際にも、反射防止膜として使用することもでき
る。
【００５０】そしてまた、前記チタンボライドを主成分
とする膜上に絶縁膜を形成した後、フォトリソグラフィ
ーによりパターニングを行うことで、前記効果に加え、
前記導電性膜とチタンボライドを主成分とする膜とがパ
ターニング・加工時に剥がれることを防止することがで
きる。
【図面の簡単な説明】
【図１】本発明の実施例１にかかる半導体装置の製造工
程の一部を示す部分断面図である。
【図２】本発明の実施例１にかかる半導体装置の製造工
程の一部を示す部分断面図である。
【図３】本発明の実施例１にかかる半導体装置の製造工
程の一部を示す部分断面図である。
【図４】本発明の実施例１にかかる半導体装置の製造工
程の一部を示す部分断面図である。
【図５】本発明の実施例２にかかる半導体装置の製造工
程の一部を示す部分断面図である。
【図６】本発明の実施例２にかかる半導体装置の製造工
程の一部を示す部分断面図である。
【図７】本発明の実施例２にかかる半導体装置の製造工
程の一部を示す部分断面図である。
【図８】本発明の実施例２にかかる半導体装置の製造工
程の一部を示す部分断面図である。
【図９】本発明の実施例２にかかる半導体装置の製造工
程の一部を示す部分断面図である。
【図１０】本発明の実施例３にかかる半導体装置の製造
工程の一部を示す部分断面図である。
【図１１】本発明の実施例３にかかる半導体装置の製造
工程の一部を示す部分断面図である。
【図１２】本発明の実施例３にかかる半導体装置の製造
工程の一部を示す部分断面図である。
【符号の説明】
１ 半導体基板 ２ ＢＰＳＧ膜 ３ 窒化チタン膜 ４ アルミニウム合金膜 ５ チタン膜 ６ チタンボライドを主成分とする膜 ７ 配線 ８ フォトレジストパターン １２ ゲート酸化膜 １３ リンがドープされた多結晶シリコン膜 １４ チタンシリサイド層多結晶シリコン膜 １５ ゲート電極

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に絶縁膜を介して複数の導
    電性膜からなる配線が形成された半導体装置において、 前記配線は、チタンボライドを主成分とする膜を備えて
    なることを特徴とする半導体装置。
  2. 【請求項２】 前記チタンボライドを主成分とする膜
    が、前記配線の最上部に形成されてなることを特徴とす
    る請求項１記載の半導体装置。
  3. 【請求項３】 半導体基板上に絶縁膜を介して複数の導
    電性膜からなるゲート電極が形成された半導体装置にお
    いて、 前記ゲート電極は、チタンボライドを主成分とする膜を
    備えてなることを特徴とする半導体装置。
  4. 【請求項４】 前記チタンボライドを主成分とする膜
    が、前記ゲート電極の最上部に形成されてなることを特
    徴とする請求項３記載の半導体装置。
  5. 【請求項５】 前記チタンボライドを主成分とする膜
    が、窒素、酸素のうち少なくとも一つを含有してなるこ
    とを特徴とする請求項１ないし請求項４のいづれか一項
    に記載の半導体装置。
  6. 【請求項６】 半導体基板上に絶縁膜を介して形成され
    た導電性膜上に、チタンボライドを主成分とする膜を形
    成する工程と、フォトリソグラフィーによりパターニン
    グする工程と、を含むことを特徴とする半導体装置の製
    造方法。
  7. 【請求項７】 半導体基板上に絶縁膜を介して形成され
    た導電性膜上に、チタンボライドを主成分とする膜を形
    成する工程と、前記チタンボライドを主成分とする膜上
    に、絶縁膜を形成する工程と、フォトリソグラフィーに
    よりパターニングする工程と、を含むことを特徴とする
    半導体装置の製造方法。
  8. 【請求項８】 半導体基板上に絶縁膜を介して不純物が
    導入された多結晶シリコン膜を形成する工程と、前記多
    結晶シリコン膜上にチタン膜を形成する工程と、前記チ
    タン膜上にチタンボライドを主成分とする膜を形成する
    工程と、フォトリソグラフィーによりパターニングする
    工程と、を含むことを特徴とする半導体装置の製造方
    法。
  9. 【請求項９】 半導体基板上に絶縁膜を形成する工程
    と、前記絶縁膜上に、チタンボライドを主成分とする膜
    を形成する工程と、フォトリソグラフィーによりパター
    ニングする工程と、を含むことを特徴とする半導体装置
    の製造方法。
  10. 【請求項１０】 前記チタンボライドを主成分とする膜
    は、チタン膜に、少なくともボロンイオンを含むプラズ
    マを晒して形成することを特徴とする請求項６ないし請
    求項９のいづれか一項に記載の半導体装置の製造方法。
  11. 【請求項１１】 前記プラズマが、ジボランガスを含む
    ことを特徴とする請求項１０記載の半導体装置の製造方
    法。
  12. 【請求項１２】 前記チタンボライドを主成分とする膜
    は、チタンボライドをスパッタリングして形成すること
    を特徴とする請求項６ないし請求項９のいづれか一項に
    記載の半導体装置の製造方法。
JP28181692A 1992-10-20 1992-10-20 半導体装置及びその製造方法 Pending JPH06132286A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28181692A JPH06132286A (ja) 1992-10-20 1992-10-20 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28181692A JPH06132286A (ja) 1992-10-20 1992-10-20 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH06132286A true JPH06132286A (ja) 1994-05-13

Family

ID=17644400

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28181692A Pending JPH06132286A (ja) 1992-10-20 1992-10-20 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH06132286A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801399A (en) * 1994-10-13 1998-09-01 Yamaha Corporation Semiconductor device with antireflection film
US6380064B1 (en) 1996-09-27 2002-04-30 Sanyo Electric Co., Ltd. Semiconductor devices and process for producing the same
US6541830B1 (en) 1997-08-22 2003-04-01 Micron Technology, Inc. Titanium boride gate electrode and interconnect

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801399A (en) * 1994-10-13 1998-09-01 Yamaha Corporation Semiconductor device with antireflection film
US6380064B1 (en) 1996-09-27 2002-04-30 Sanyo Electric Co., Ltd. Semiconductor devices and process for producing the same
US6541830B1 (en) 1997-08-22 2003-04-01 Micron Technology, Inc. Titanium boride gate electrode and interconnect
US6544876B1 (en) 1997-08-22 2003-04-08 Micron Technology, Inc. Titanium boride gate electrode and interconnect and methods regarding same
US6822303B2 (en) 1997-08-22 2004-11-23 Micron Technology, Inc. Titanium boride gate electrode and interconnect
US7294893B2 (en) 1997-08-22 2007-11-13 Micron Technology, Inc. Titanium silicide boride gate electrode

Similar Documents

Publication Publication Date Title
US6297170B1 (en) Sacrificial multilayer anti-reflective coating for mos gate formation
JP3320685B2 (ja) 微細パターン形成方法
US5525542A (en) Method for making a semiconductor device having anti-reflective coating
US5677111A (en) Process for production of micropattern utilizing antireflection film
JPH07130650A (ja) 半導体基板上に集積回路パターンを形成する方法および構造
JPH09251988A (ja) 中間層の一部を除去する中間層リソグラフィ法
JPH06140396A (ja) 半導体装置とその製法
JP2003282550A (ja) 半導体素子の製造方法
US6365320B1 (en) Process for forming anti-reflective film for semiconductor fabrication using extremely short wavelength deep ultraviolet photolithography
US20020105043A1 (en) Antireflective coating layer
JP2000040671A (ja) チタニウムアルミニウムナイトライド反射防止膜を利用した半導体素子の金属配線の形成方法
KR100295426B1 (ko) 배선형성방법
JPH09237777A (ja) 上部層の一部を除去する中間層リソグラフィ法
US5820926A (en) Process for forming and using a non-reactive anti-reflection coating
JPH04251925A (ja) 半導体装置の製造方法
JPH06132286A (ja) 半導体装置及びその製造方法
US6017816A (en) Method of fabricating A1N anti-reflection coating on metal layer
JP2861785B2 (ja) 半導体装置の配線の形成方法
JPH07201990A (ja) パターン形成方法
JP3257162B2 (ja) 半導体装置の製造方法
JP2000512079A (ja) ＳｉＯＮ系ハードマスクを用い、ＭＯＳ技術でゲートをエッチングする工程
JP2993003B2 (ja) パターン形成方法
US6903007B1 (en) Process for forming bottom anti-reflection coating for semiconductor fabrication photolithography which inhibits photoresist footing
JPH08330249A (ja) 半導体装置の製造方法
JPH08274099A (ja) 配線形成法