JP2000512079A - ＳｉＯＮ系ハードマスクを用い、ＭＯＳ技術でゲートをエッチングする工程 - Google Patents

ＳｉＯＮ系ハードマスクを用い、ＭＯＳ技術でゲートをエッチングする工程

Info

Publication number
JP2000512079A
JP2000512079A JP10501284A JP50128498A JP2000512079A JP 2000512079 A JP2000512079 A JP 2000512079A JP 10501284 A JP10501284 A JP 10501284A JP 50128498 A JP50128498 A JP 50128498A JP 2000512079 A JP2000512079 A JP 2000512079A
Authority
JP
Japan
Prior art keywords
etching
layer
sion
hard mask
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10501284A
Other languages
English (en)
Inventor
パトリック シアボンヌ
フレデリック ガヤールド
Original Assignee
フランセ テレコム
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フランセ テレコム filed Critical フランセ テレコム
Publication of JP2000512079A publication Critical patent/JP2000512079A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/2807—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being Si or Ge or C and their alloys except Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 本発明は、電界効果トランジスタの製造において、ゲートに型彫（エングレービング）するために用いられるハードマスクとしてのＳｉＯＮ系合金の被覆の使用を開示するものである。

Description

【発明の詳細な説明】 ＳｉＯＮ系ハードマスクを用い、ＭＯＳ技術でゲートを エッチングする工程 本発明は、電界効果トランジスタの製造におけるゲート材料のエッチングに関 する。 ＭＯＳトランジスタの製造では、ゲート材料として一般に多結晶シリコンある いはシリコンとゲルマニウムの合金が用いられる。この材料をゲート酸化物とも 呼ばれる熱酸化物の薄層上に形成し、ゲートの寸法に合わせてエッチングする。 エッチングは、どのような手段によるとしても、あとでゲートを形成する予定 の領域を定め、また作業中に前記領域を保護するハードマスクを用いて行うこと ができる。したがって、通常、二酸化シリコンや窒化シリコンなどの無機材料が ハードマスクに用いられる。ハードマスクを構成する材料の中に、ゲートをエッ チングする際にゲート酸化物層を破壊する原因となる炭素が含まれていないため 、ゲート酸化物に関して多結晶シリコンあるいはシリコン・ゲルマニウム合金で できているゲート材料のエッチングについて選択性が大幅に増す。 しかし、これらの従来型のハードマスクを使用する場合、製造するトランジス タの品質が損なわれるという欠点がある。 従来の方法（ＬＯＣＯＳ）や二酸化シリコンを用いる浅溝法（ＳＴＩ：Ｓｈａ １１ｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）で、半導体装置において将来ア クティブとなる領域（能動領域）を分離することが知られている。ゲートをエッ チングするためのハードマスクが二酸化シリコンでできている場合、その性質が 分離酸化物と同じであるため、除去する際にトレンチを切り取ったり分離領域を 破壊する危険がある。 さらに、窒化シリコン系のハードマスクを用いると、マスクを除去す る際にゲート材料を破壊する危険がある。これは、窒化シリコンをエッチングす る工程がシリコンの工程ときわめて類似しているからである。このため、これら 二つの材料間のエッチング選択性が低下し、またハードマスクのエッチングの終 了検出が充分ではなくなり、ハードマスクの下にあるゲートの部分的破壊を防げ なくなる。 したがって上記のような欠点のない、ゲート材料をエッチングするための工程 を開発する必要があると考えられる。 本発明者らは、ゲート材料をエッチングするハードマスクとして窒化処理した 酸化シリコンＳｉＯＮの多孔薄層を使用することにより、先行技術のマスクで認 められている欠点を克服できることを立証した。材料ＳｉＯＮは、ハードマスク に必要なすべての特性を備えている。さらにこのマスクの除去は簡単で、熱酸化 物やゲート材料を全く破壊しない。 マイクロエレクトロニクスの分野では、窒化処理した酸化シリコンは一般に反 射防止層の材料として用いられている。特にこの材料は、タングステン系やアル ミニウム系の下層の光蝕刻法中にこれらの層の反射性を制限し、また感光性有機 層の露出中に下層の反射の寄生的効果も制限する。 本発明は電界効果トランジスタの製造においてゲート材料をエッチングするた めの工程であって、少なくとも、 ａ）ＳｉＯＮ合金の多孔薄層を、すでに熱酸化物の第１層と多結晶シリコ ンあるいはシリコン・ゲルマニウム合金の第２層で被覆されている半導体基板上 に形成する段階と、 ｂ）ハードマスクを形成するために、ＳｉＯＮ層上に形成した樹脂マスク を用いて前記層をエッチングする段階と、 ｃ）マスク用樹脂を除去した後、あとでゲートとなる領域を形成するため に、多結晶シリコンあるいはシリコン・ゲルマニウム合金で できてきる層でハードマスクによって前もって定められる領域をエッチングする 段階と、 ｄ）ＳｉＯＮ系ハードマスクを除去する段階、 の各段階で構成される工程を提供するものである。 本発明によると、段階ａ）における「薄層」とは厚さが５００〜２０００Å、 通常は１５００Åの層を意味するものと理解すべきである。この層を構成する合 金の組成はＳｉｘｙＯＮｚであり、ここで、できればｘは３５〜４５％であり、 ｚは４０〜６０％であり、これらとｙをあわせて１００％となることが好ましい 。これらの割合は、原子百分率である。 本発明の好ましい実施例によると、ＳｉＯＮ系合金層は、低温（さらに詳しく 述べれば約３００℃）でプラズマ放電による化学蒸着法によりゲート材料上に形 成することができる。 本発明の工程の一つの実施例によると、段階ｂ）でのＳｉＯＮ系ハードマスク のエッチングは、エッチング作業で停止層として機能する多結晶シリコンあるい はシリコン・ゲルマニウム合金の下層で行われるエッチング終了検出により支援 されるので有利である。 本発明の工程によると、段階ｃ）で多結晶シリコンあるいはシリコン・ゲルマ ニウム合金の層でのゲートのエッチングも、エッチング作業の停止層として機能 する熱酸化物層で行われるエッチング終了検出により支援されるので有利である 。 段階ｄ）では、ＳｉＯＮ系ハードマスクは、特に液体エッチングやプラズマエ ッチングなどにより化学的に除去することができる。この作業は、あとでゲート となる領域で行われ、次にエッチング作業の停止層として機能するエッチング終 了の検出により支援されるので有利である。 本発明を実施するもう一つの方法によると、段階ｄ）では、ＳｉＯＮ 系ハードマスクの除去は、あとでゲートとなる領域の両側に配置される二酸化シ リコンあるいは窒化シリコンの側方スペーサを形成する段階の後で行う。 本発明を実施するための、全く限定的なものではない詳細な説明と添付の図面 を検討すれば、本発明のその他の利点と特徴は明らかとなるであろう。図で、 図１ａ〜１ｅおよび１ｅ’は本発明の工程の実施方法を示した図である。 図１ａに示すように、ＳｉＯＮ系合金の多孔薄層４を、熱酸化物層２およびゲ ート材料の層を連続して被覆した半導体基板１上に形成する。熱酸化物層２は一 般に二酸化シリコンで構成されており、その厚さは３０〜２５０Åである。ゲー ト材料は、多結晶シリコンあるいはシリコン・ゲルマニウム合金でできており、 厚さは１０００〜４０００Å、通常は２０００Åである。 本発明の一つの好ましい実施例によると、ＳｉＯＮ系層は、低温プラズマ放電 による化学蒸着法（ＰＥＣＶＤ）により形成される。一般に用いられる温度は約 ３００℃である。この種の蒸着は、低熱平衡のみを用いる高温炉蒸着よりも有利 である。高温炉蒸着中、すでに添加されている材料上で蒸着が起こる場合、ドー パントの拡散が見られる。本発明による低温ＰＥＣＶＤ蒸着では、材料中へのド ーパントの拡散は減少し、場合によっては消滅する。 ＰＥＣＶＤ蒸着工程をなくすその他の条件は、通常、マイクロエレクトロニク ス分野で用いられるものである。通常の方法では、たとえば、窒素、アルゴン、 あるいはヘリウムなどの不活性ガスで作業するのが好ましい。活性ガス混合物は 、ＳｉＯＮ系合金の組成成分の前駆物質を含んでいる。この合金の組成はＳｉｘ ＯｙＮｚであり、ここでｘは３５〜 ４５％であり、ｚは４０〜６０％であり、これらとｙをあわせて１００％となる 。これらの割合は原子百分率である。 蒸着中のガス合金の割合を変化させることにより、ＳｉＯＮ系層の組成を変更 することができる。 合金中の窒素の割合と蒸着中の温度条件を調節し、二酸化シリコンに関しては 窒素の原子百分率を高くし、また窒化シリコンに関しては窒素の割合を低下させ ることにより、特にマスクの除去中に選択性を変化させることができる。したが って、ガス混合物を調節することにより、存在し露出しているその他の材料に関 してマスクのエッチングの選択性を最適にすることができる。 こうして、図１ａに４で示すＳｉＯＮ系多孔薄層は、ゲート材料の層３の上に ５００〜２０００Å、通常は１５００Åの厚さで形成される。 図１ｂに示すように、感光マスク樹脂をＳｉＯＮ系多孔薄層上に形成し、たと えば、あとでゲートを形成する予定の領域を複製するマスクを用いて光蝕刻法で エッチングを行う。この樹脂マスク５を用いて、これも４で示してあるハードマ スクを形成するために、異方性ドライエッチングによりＳｉＯＮ系多孔薄層４の エッチングを行う。 ハードマスクをエッチングするこの段階は、多結晶シリコンあるいはシリコン ・ゲルマニウム合金の層３で行われ、次に停止層として機能するエッチング終了 の検出により支援されるので有利である。エッチングとエッチング終了の検出は 、マイクロエレクトロニクス分野で見られる通常の条件下で行われる。 ハードマスク４をエッチングしたあと、マスク樹脂を通常の方法で除去する。 図１ｃに示す素子が得られ、ここで半導体基板１が熱酸化物の第１層２と多結晶 シリコンあるいはシリコン・ゲルマニウム合金の第２層３で被覆されている。第 ２層は、ゲートを形成する領域を前もって定 めるＳｉＯＮ合金のハードマスク４の下にある。 図１ｄに示すように、あとでＭＯＳトランジスタのゲートとなる領域を形成す るためにＳｉＯＮ系ハードマスク４を用いて異方性ドライエッチングにより従来 の方法で層３をエッチングする。ゲート材料のエッチングは、熱酸化物層２で行 われ、次にエッチング作業の停止層として機能するエッチング終了の検出により 支援されるので有利である。 本発明の工程は、光蝕刻法で下層をエッチングする場合、ハードマスクとして 用いるＳｉＯＮ材料に下層の反射を制限する反射防止特性がある点で、このゲー トのエッチング段階においてさらに有利である。 最終段階で、ＳｉＯＮ系ハードマスク４を簡単な方法で除去する。この除去は 、化学的手段、特に液体等方性エッチングやプラズマエッチングにより行うのが 好ましい。ＳｉＯＮ系材料のエッチングレートが二酸化シリコンの場合の１５０ 倍にも達し、また液体エッチングでは窒化シリコンの７倍、プラズマエッチング では二酸化シリコンの４０倍に達するので、化学的手段によって除去しても露出 した熱酸化物層２が破壊されないことが分かっている。さらに、この除去作業の 選択性は、ゲート材料を構成する多結晶シリコンに関して、あるいはシリコン・ ゲルマニウム合金に関して無限である。ＳｉＯＮ系材料とゲート材料のエッチン グレートの差が無限であるため、ゲートを形成する層３で行われ、次にエッチン グの停止層として機能するエッチング終了の検出によりハードマスク４を除去す る段階が支援されるので有利である。エッチング条件とエッチング終了検出の条 件は、マイクロエレクトロニクス分野で見られる通常のものである。 ＳｉＯＮ系材料の周りの材料に関してこれをエッチングするためのマスクの除 去中の選択性が高いので、ニ酸化シリコンあるいは窒化シリコンの側方スペーサ を形成した後にハードマスクを除去する際にも有利に 用いることができる。したがって、本発明を実施する一つの方法に従うと、Ｓｉ ＯＮ系ハードマスクを除去する段階は、あとでゲートとなる部分３の両側に配置 される二酸化シリコンあるいは窒化シリコンの側方スペーサ６を形成する段階の 後に行う。したがって、ハードマスクを除去した後、ゲートの高さよりＳｉＯＮ 層の厚さにほぼ等しい分だけ高いスペーサ６を得ることができる。この種のスペ ーサは、特にシリコンの選択的ケイ化中にゲートとアクティブ領域（能動領域） の間で認められる短絡現象を制限するという利点がある。 したがって、本発明を実施する方法に従うと、図１ｅおよび１ｅ’に示す素子 が得られる。 図１ｅでは、半導体基板１の全表面が熱酸化物２で被覆されており、その上に 、多結晶シリコンあるいはシリコン・ゲルマニウム合金の層３があとでＭＯＳト ランジスタのゲートとなる部分を形成している。 図１ｅ’では、半導体基板１の全表面が熱酸化物２で被覆されており、その上 に、二酸化シリコンあるいは窒化シリコンでできたスペーサ６が多結晶シリコン あるいはシリコン・ゲルマニウム合金のゲートとなる部分３の両側に配置されて いる。これらのスペーサの高さは、ゲートの高さよりＳｉＯＮ系ハードマスクの 厚さにぼぼ等しい分だけ高い。 このようにして得られた半導体素子に、ＭＯＳトランジスタの製造に必要な通 常の後続工程を行うことができる。
【手続補正書】特許法第１８４条の８第１項 【提出日】平成１０年６月４日（１９９８．６．４） 【補正内容】 請求の範囲 １．ＭＯＳトランジスタの製造においてゲート材料をエッチングするための工程 であって、少なくとも、 ａ）組成がＳｉｘＯｙＮｚである（ｘは３５〜４５％であり、ｚ は４０〜６０％であり、これらと０ではないｙをあわせて１００％となる）Ｓｉ ＯＮ系合金の多孔薄層（４）を、前もって熱酸化物の第１層（２）と多結晶シリ コンあるいはシリコン・ゲルマニウム合金の第２層（３）で被覆されている半導 体基板（１）上に形成する段階と、 ｂ）ハードマスクを形成するために、ＳｉＯＮ系層（４）上に作 った樹脂マスク（５）を用いて前記層（４）をエッチングする段階と、 ｃ）マスク樹脂（５）を除去した後、あとでゲートとなる部分を 形成するために多結晶シリコンあるいはシリコン・ゲルマニウム合金の層（３） でハードマスクによって前もって定められる領域をエッチングする段階と、 ｄ）ＳｉＯＮ合金系ハードマスク（４）を除去する段階とを、 有する工程。 ２．段階ａ）で、ＳｉＯＮ系合金の多孔薄層（４）の厚さが５００〜２０００Å であり、通常は１５００Åであることを特徴とする、請求項１に記載の工程。 ３．ＳｉＯＮ系多孔薄層（４）を低温のプラズマ放電による化学的蒸着法により 蒸着することを特徴とする、請求項１又は２に記載の工程。 ４．段階ｂ）で、ハードマスクのエッチングが、多結晶シリコンあるいはシリコ ン・ゲルマニウム合金の層（３）で行われ次に停止層として機能するエッチング 終了の検出により支援されることを特徴とする、請求項１から３までのいずれか １つに記載の工程。 ５．段階ｃ）で、層（３）のゲートのエッチングが熱酸化物層（２）で行われ次 に停止層として機能するエッチング終了の検出により支援されることを特徴とす る、請求項１から４までのいずれか１つに記載の工程。 ６．ＳｉＯＮ系ハードマスク（４）が段階ｄ）で等方性液体エッチングによって 除去されることを特徴とする、請求項１から５までのいずれか１つに記載の工程 。 ７．ＳｉＯＮ系ハードマスク（４）が段階ｄ）でプラズマエッチングによって除 去されることを特徴とする、請求項１から５までのいずれか１つに記載の工程。 ８．エッチングが多結晶シリコンあるいはシリコン・ゲルマニウム合金の層（３ ）で行われ、次に停止層として機能するエッチング終了の検出により支援される ことを特徴とする、請求項６又は７に記載の工程。 ９．段階ｄ）でＳｉＯＮ系ハードマスク（４）の除去が、あとでゲートとなる部 分（３）の両側に配置される二酸化シリコンあるいは窒化シリコンの側方スペー サ（６）を形成する段階に続いて行われることを特徴とする、請求項１から８ま でのいずれか１つに記載の工程。

Claims (1)

  1. 【特許請求の範囲】 １．ＭＯＳトランジスタの製造においてゲート材料をエッチングするための工程 であって、少なくとも、 ａ）ＳｉＯＮ系合金の多孔薄層（４）を、前もって熱酸化物の第 １層（２）と多結晶シリコンあるいはシリコン・ゲルマニウム合金の第２層（３ ）で被覆されている半導体基板（１）上に形成する段階と、 ｂ）ハードマスクを形成するために、ＳｉＯＮ系層（４）上に作 った樹脂マスク（５）を用いて前記層（４）をエッチングする段階と、 ｃ）マスク樹脂（５）を除去した後、あとでゲートとなる部分を 形成するために多結晶シリコンあるいはシリコン・ゲルマニウム合金の層（３） でハードマスクによって前もって定められる領域をエッチングする段階と、 ｄ）ＳｉＯＮ合金系ハードマスク（４）を除去する段階とを、 有する工程。 ２．段階ａ）で、Ｓｉ０Ｏ系合金の多孔薄層（４）の厚さが５００〜２０００Å であり、通常は１５００Åであることを特徴とする、請求項１に記載の工程。 ３．前記合金の組成がＳｉｘＯｙＮｚであり、ｘは３５〜４５％であり、ｚは４ ０〜６０％であり、これらとＯではないｙをあわせて１００％となることを特徴 とする請求項１又は２に記載の工程。 ４．ＳｉＯＮ系多孔薄層（４）を低温のプラズマ放電による化学的蒸着法により 蒸着することを特徴とする、請求項１から３までのいずれか１つに記載の工程。 ５．段階ｂ）で、ハードマスクのエッチングが、多結晶シリコンあるいはシリコ ン・ゲルマニウム合金の層（３）で行われ次に停止層として機能するエッチング 終了の検出により支援されることを特徴とする、請求項１から４までのいずれか １つに記載の工程。 ６．段階ｃ）で、層（３）のゲートのエッチングが熱酸化物層（２）で行われ次 に停止層として機能するエッチング終了の検出により支援されることを特徴とす る、請求項１から５までのいずれか１つに記載の工程。 ７．ＳｉＯＮ系ハードマスク（４）が段階ｄ）で等方性液体エッチングによって 除去されることを特徴とする、請求項１から６までのいずれか１つに記載の工程 。 ８．ＳｉＯＮ系ハードマスク（４）が段階ｄ）でプラズマエッチングによって除 去されることを特徴とする、請求項１から６までのいずれか１つに記載の工程。 ９．エッチングが多結晶シリコンあるいはシリコン・ゲルマニウム合金の層（３ ）で行われ、次に停止層として機能するエッチング終了の検出により支援される ことを特徴とする、請求項７又は８に記載の工程。 １０．段階ｄ）でＳｉＯＮ系ハードマスク（４）の除去が、あとでゲートとなる 部分（３）の両側に配置される二酸化シリコンあるいは窒化シリコンの側方スペ ーサ（６）を形成する段階に続いて行われることを特徴とする、請求項１から９ までのいずれか１つに記載の工程。 １１．ＳｉＯＮ系合金の多孔薄層をＭＯＳトランジスタのゲートをエッチングす るためのハードマスクとして使用する方法。
JP10501284A 1996-06-13 1997-06-09 ＳｉＯＮ系ハードマスクを用い、ＭＯＳ技術でゲートをエッチングする工程 Pending JP2000512079A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR9607346A FR2749973B1 (fr) 1996-06-13 1996-06-13 Procede de gravure de la grille en technologie mos utilisant un masque dur a base de sion
FR96/07346 1996-06-13
PCT/FR1997/001015 WO1997048127A1 (fr) 1996-06-13 1997-06-09 PROCEDE DE GRAVURE DE LA GRILLE EN TECHNOLOGIE MOS UTILISANT UN MASQUE DUR A BASE DE SiON

Publications (1)

Publication Number Publication Date
JP2000512079A true JP2000512079A (ja) 2000-09-12

Family

ID=9493020

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10501284A Pending JP2000512079A (ja) 1996-06-13 1997-06-09 ＳｉＯＮ系ハードマスクを用い、ＭＯＳ技術でゲートをエッチングする工程

Country Status (6)

Country Link
US (1) US6171973B1 (ja)
EP (1) EP0904599B1 (ja)
JP (1) JP2000512079A (ja)
DE (1) DE69715844D1 (ja)
FR (1) FR2749973B1 (ja)
WO (1) WO1997048127A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010152105A (ja) * 2008-12-25 2010-07-08 National Institute Of Advanced Industrial Science & Technology エッチングレジスト

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003519910A (ja) * 1999-12-30 2003-06-24 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 埋れ反射防止膜を除去するための改良された方法
US6323141B1 (en) * 2000-04-03 2001-11-27 Taiwan Semiconductor Manufacturing Company Method for forming anti-reflective coating layer with enhanced film thickness uniformity
US6607984B1 (en) * 2000-06-20 2003-08-19 International Business Machines Corporation Removable inorganic anti-reflection coating process
JP2003258245A (ja) 2002-03-01 2003-09-12 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6887773B2 (en) * 2002-06-19 2005-05-03 Luxtera, Inc. Methods of incorporating germanium within CMOS process
FR2946886B1 (fr) 2009-06-17 2014-06-13 Ephyla Extrait de vegetal pour la fabrication de composition de controle de la melanogenese,composition de controle obtenue et procede de controle mettant en oeuvre une telle composition

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62136022A (ja) * 1984-11-27 1987-06-19 Seiko Epson Corp 半導体装置の製造方法
JPS6447073A (en) * 1987-08-18 1989-02-21 Yokogawa Electric Corp Manufacture of semiconductor device
US5106786A (en) * 1989-10-23 1992-04-21 At&T Bell Laboratories Thin coatings for use in semiconductor integrated circuits and processes as antireflection coatings consisting of tungsten silicide
TW363146B (en) * 1992-08-20 1999-07-01 Sony Corp An anti-reflective layer and a method of forming a photoresist pattern
JP3319003B2 (ja) * 1993-03-18 2002-08-26 ソニー株式会社 ゲート絶縁膜上のゲート電極材料のドライエッチング方法
US5378659A (en) * 1993-07-06 1995-01-03 Motorola Inc. Method and structure for forming an integrated circuit pattern on a semiconductor substrate
JP3277414B2 (ja) * 1993-08-25 2002-04-22 ソニー株式会社 ドライエッチング方法
JPH07106308A (ja) * 1993-10-08 1995-04-21 Sony Corp ドライエッチング方法
JP3279016B2 (ja) * 1993-12-03 2002-04-30 ソニー株式会社 ドライエッチング方法
JPH0982687A (ja) * 1995-09-19 1997-03-28 Mitsubishi Electric Corp 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010152105A (ja) * 2008-12-25 2010-07-08 National Institute Of Advanced Industrial Science & Technology エッチングレジスト
US8734964B2 (en) 2008-12-25 2014-05-27 National Institute Of Advanced Industrial Science And Technology Etching resist

Also Published As

Publication number Publication date
WO1997048127A1 (fr) 1997-12-18
EP0904599B1 (fr) 2002-09-25
FR2749973A1 (fr) 1997-12-19
US6171973B1 (en) 2001-01-09
EP0904599A1 (fr) 1999-03-31
FR2749973B1 (fr) 1998-09-25
DE69715844D1 (de) 2002-10-31

Similar Documents

Publication Publication Date Title
US7803710B2 (en) Method for fabricating semiconductor device capable of decreasing critical dimension in peripheral region
US5880035A (en) Dry etching method
US5707901A (en) Method utilizing an etch stop layer
JP3248570B2 (ja) 半導体装置の製造方法
JP2000512079A (ja) ＳｉＯＮ系ハードマスクを用い、ＭＯＳ技術でゲートをエッチングする工程
US5933739A (en) Self-aligned silicidation structure and method of formation thereof
JP4307544B2 (ja) 半導体装置のメタルパターンの形成方法
US5502004A (en) Method for manufacturing a semiconductor device with heat treated diffusion layers
JP3080400B2 (ja) 半導体装置
JP2907314B2 (ja) 半導体装置の製造方法
JPH08124926A (ja) 配線の形成方法
US20030003720A1 (en) Method for forming a bit line of a semiconductor device
KR100372818B1 (ko) 반도체 소자의 게이트 형성방법
KR100505407B1 (ko) 반도체 소자의 하드 마스크막 식각방법
JPH01300543A (ja) 半導体装置の製造方法
JP3187020B2 (ja) 半導体装置の製造方法
JP2629721B2 (ja) ドライエッチング方法
US5387548A (en) Method of forming an etched ohmic contact
JP2929603B2 (ja) 半導体装置の製造方法およびレーザビーム処理装置
JPH06232155A (ja) 半導体装置の製造方法
JPH06132286A (ja) 半導体装置及びその製造方法
JPH06112157A (ja) 半導体装置及びその製造方法
JPH0738389B2 (ja) 半導体装置の製造方法
JPH06252137A (ja) 半導体装置の製造方法
JPH0198230A (ja) 半導体装置の製造方法