JPH08274099A - 配線形成法 - Google Patents
配線形成法Info
- Publication number
- JPH08274099A JPH08274099A JP9612095A JP9612095A JPH08274099A JP H08274099 A JPH08274099 A JP H08274099A JP 9612095 A JP9612095 A JP 9612095A JP 9612095 A JP9612095 A JP 9612095A JP H08274099 A JPH08274099 A JP H08274099A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- wiring
- alloy
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 配線形成法において、Ｓｉ含有Ａｌ合金層中
でのＳｉノジュール発生を抑制すると共にＥＭ（エレク
トロマイグレーション）耐性を向上させる。 【構成】 半導体基板１０の表面を覆う絶縁膜１２の上
に必要に応じてＴｉ層１４、ＴｉＯＮ（又はＴｉＮ）層
１６等を介してＳｉ含有Ａｌ合金層１８を形成した後、
層１８の上にＴｉ層２０を形成する。そして、４５０〜
５００℃、１２０秒の条件で熱処理を行なうと、層１８
中の過剰ＳｉがＴｉ層２０に吸収されるため、Ｓｉノジ
ュールの発生が抑制される。ＥＭ耐性も向上する。Ｔｉ
層２０の上に反射防止用のＴｉＮ（又はＴｉＯＮ）層２
２を形成してから、レジスト層２４Ａ，２４Ｂをマスク
として配線パターニングを行なう。Ｓｉノジュールを低
減したので、配線抵抗の低減とエッチング時間の短縮が
可能になる。
でのＳｉノジュール発生を抑制すると共にＥＭ（エレク
トロマイグレーション）耐性を向上させる。 【構成】 半導体基板１０の表面を覆う絶縁膜１２の上
に必要に応じてＴｉ層１４、ＴｉＯＮ（又はＴｉＮ）層
１６等を介してＳｉ含有Ａｌ合金層１８を形成した後、
層１８の上にＴｉ層２０を形成する。そして、４５０〜
５００℃、１２０秒の条件で熱処理を行なうと、層１８
中の過剰ＳｉがＴｉ層２０に吸収されるため、Ｓｉノジ
ュールの発生が抑制される。ＥＭ耐性も向上する。Ｔｉ
層２０の上に反射防止用のＴｉＮ（又はＴｉＯＮ）層２
２を形成してから、レジスト層２４Ａ，２４Ｂをマスク
として配線パターニングを行なう。Ｓｉノジュールを低
減したので、配線抵抗の低減とエッチング時間の短縮が
可能になる。
Description
【０００１】
【産業上の利用分野】この発明は、ＬＳＩ等の微細配線
形成に好適な配線形成法に関し、特にＳｉ含有Ａｌ合金
層の上にＴｉ層を形成した後熱処理を行なうことにより
Ｓｉノジュールの発生を抑制すると共にＥＭ（エレクト
ロマイグレーション）耐性の向上を図ったものである。
形成に好適な配線形成法に関し、特にＳｉ含有Ａｌ合金
層の上にＴｉ層を形成した後熱処理を行なうことにより
Ｓｉノジュールの発生を抑制すると共にＥＭ（エレクト
ロマイグレーション）耐性の向上を図ったものである。
【０００２】
【従来の技術】従来、ＬＳＩ等の配線形成法としては、
図６〜８に示すものが知られている（例えば、特開平５
−１９０５５１号公報参照）。
図６〜８に示すものが知られている（例えば、特開平５
−１９０５５１号公報参照）。
【０００３】図６の工程では、半導体基板１の表面を覆
う絶縁膜２の上にＳｉ含有Ａｌ合金（例えばＡｌ−Ｓｉ
−Ｃｕ合金）層３をスパッタ法により形成した後、Ｔｉ
層４及びＴｉＮ層５を順次にスパッタ法により形成す
る。ここで、Ｔｉ層４は、ＴｉＮ層５を反応性スパッタ
法で形成する際にＡｌ合金層３の表面の窒化を防ぐこと
で上層配線との接触抵抗の増大を回避するもの、ＴｉＮ
層５は、ホトリソグラフィ処理の際に光の反射を防止す
るものである。
う絶縁膜２の上にＳｉ含有Ａｌ合金（例えばＡｌ−Ｓｉ
−Ｃｕ合金）層３をスパッタ法により形成した後、Ｔｉ
層４及びＴｉＮ層５を順次にスパッタ法により形成す
る。ここで、Ｔｉ層４は、ＴｉＮ層５を反応性スパッタ
法で形成する際にＡｌ合金層３の表面の窒化を防ぐこと
で上層配線との接触抵抗の増大を回避するもの、ＴｉＮ
層５は、ホトリソグラフィ処理の際に光の反射を防止す
るものである。
【０００４】次に、図７の工程では、ホトリソグラフィ
処理により所望の配線パターンに従ってマスク用のレジ
スト層６Ａ，６Ｂを形成する。
処理により所望の配線パターンに従ってマスク用のレジ
スト層６Ａ，６Ｂを形成する。
【０００５】この後、図８の工程では、レジスト層６
Ａ，６Ｂをマスクとし且つＣｌ2 ＋ＢＣｌ3 等をエッチ
ングガスとするドライエッチング処理によりＴｉＮ層
５、Ｔｉ層４及びＡｌ合金層３の積層をパターニングし
て配線層８Ａ，８Ｂを形成する。配線層８Ａは、ＴｉＮ
層５の残存部５Ａ、Ｔｉ層４の残存部４Ａ及びＡｌ合金
層３の残存部３Ａからなり、配線層８Ｂは、ＴｉＮ層５
の残存部５Ｂ、Ｔｉ層４の残存部４Ｂ及びＡｌ合金層３
の残存部３Ｂからなる。この後、レジスト層６Ａ，６Ｂ
を除去する。
Ａ，６Ｂをマスクとし且つＣｌ2 ＋ＢＣｌ3 等をエッチ
ングガスとするドライエッチング処理によりＴｉＮ層
５、Ｔｉ層４及びＡｌ合金層３の積層をパターニングし
て配線層８Ａ，８Ｂを形成する。配線層８Ａは、ＴｉＮ
層５の残存部５Ａ、Ｔｉ層４の残存部４Ａ及びＡｌ合金
層３の残存部３Ａからなり、配線層８Ｂは、ＴｉＮ層５
の残存部５Ｂ、Ｔｉ層４の残存部４Ｂ及びＡｌ合金層３
の残存部３Ｂからなる。この後、レジスト層６Ａ，６Ｂ
を除去する。
【０００６】
【発明が解決しようとする課題】上記した従来技術によ
ると、ＥＭ耐性向上のためにＡｌ合金層３の形成後Ｔｉ
層４の形成前に熱処理を行なった場合、Ａｌ合金層３中
のＳｉ粒が図６に示すようにＡｌ合金層３内に粒径の大
きなＳｉノジュール（過剰Ｓｉの塊）３ａとして成長す
る。
ると、ＥＭ耐性向上のためにＡｌ合金層３の形成後Ｔｉ
層４の形成前に熱処理を行なった場合、Ａｌ合金層３中
のＳｉ粒が図６に示すようにＡｌ合金層３内に粒径の大
きなＳｉノジュール（過剰Ｓｉの塊）３ａとして成長す
る。
【０００７】このようにＳｉノジュール３ａが形成され
ると、配線抵抗が増大する。また、図８のパターニング
工程では、Ａｌ合金層３に比べてＳｉノジュール３ａの
エッチング速度が遅いため、エッチング時間を長くする
必要がある。エッチング時間が短いと、Ｓｉノジュール
３ａの一部が残存して配線層８Ａ及び８Ｂ間を短絡する
ことがある。
ると、配線抵抗が増大する。また、図８のパターニング
工程では、Ａｌ合金層３に比べてＳｉノジュール３ａの
エッチング速度が遅いため、エッチング時間を長くする
必要がある。エッチング時間が短いと、Ｓｉノジュール
３ａの一部が残存して配線層８Ａ及び８Ｂ間を短絡する
ことがある。
【０００８】この発明の目的は、Ｓｉノジュールの発生
を抑制しつつＥＭ耐性の向上を図ることができる新規な
配線形成法を提供することにある。
を抑制しつつＥＭ耐性の向上を図ることができる新規な
配線形成法を提供することにある。
【０００９】
【課題を解決するための手段】この発明に係る配線形成
法は、配線下地膜を覆ってＳｉ含有Ａｌ合金層を形成す
る工程と、前記Ａｌ合金層の上にＴｉ層を形成する工程
と、前記Ｔｉ層に前記Ａｌ合金層中の過剰Ｓｉを吸収さ
せるべく熱処理を行なう工程と、前記Ｔｉ層の上にＴｉ
Ｎ又はＴｉＯＮからなる反射防止層を形成する工程と、
前記反射防止層の上にホトリソグラフィ処理により所望
の配線パターンに従ってマスク層を形成する工程と、前
記マスク層を用いる選択エッチング処理により前記反射
防止層、前記Ｔｉ層及び前記Ａｌ合金層の積層をパター
ニングして配線層を形成する工程とを含むものである。
法は、配線下地膜を覆ってＳｉ含有Ａｌ合金層を形成す
る工程と、前記Ａｌ合金層の上にＴｉ層を形成する工程
と、前記Ｔｉ層に前記Ａｌ合金層中の過剰Ｓｉを吸収さ
せるべく熱処理を行なう工程と、前記Ｔｉ層の上にＴｉ
Ｎ又はＴｉＯＮからなる反射防止層を形成する工程と、
前記反射防止層の上にホトリソグラフィ処理により所望
の配線パターンに従ってマスク層を形成する工程と、前
記マスク層を用いる選択エッチング処理により前記反射
防止層、前記Ｔｉ層及び前記Ａｌ合金層の積層をパター
ニングして配線層を形成する工程とを含むものである。
【００１０】
【作用】この発明の方法によれば、Ｔｉ層を形成した後
熱処理を行なうことによりＡｌ合金層中の過剰ＳｉをＴ
ｉ層で吸収するようにしたので、Ｓｉノジュールの発生
を抑制することができ、しかもＥＭ耐性を向上させるこ
とができる。
熱処理を行なうことによりＡｌ合金層中の過剰ＳｉをＴ
ｉ層で吸収するようにしたので、Ｓｉノジュールの発生
を抑制することができ、しかもＥＭ耐性を向上させるこ
とができる。
【００１１】この発明の方法にあっては、Ａｌ合金層の
下にＴｉＮ又はＴｉＯＮからなるバリア層を設けてもよ
い。この場合、熱処理を反射防止層の形成前に行なう
と、反射防止層がＡｌグレインの再配列や大粒径化を阻
害しないので、ＴｉＮ層又はＴｉＯＮ層とＡｌ合金層と
の界面に応力が残留せず、ＥＭ耐性及びＳＭ（ストレス
マイグレーション）耐性の劣化を防止することができ
る。
下にＴｉＮ又はＴｉＯＮからなるバリア層を設けてもよ
い。この場合、熱処理を反射防止層の形成前に行なう
と、反射防止層がＡｌグレインの再配列や大粒径化を阻
害しないので、ＴｉＮ層又はＴｉＯＮ層とＡｌ合金層と
の界面に応力が残留せず、ＥＭ耐性及びＳＭ（ストレス
マイグレーション）耐性の劣化を防止することができ
る。
【００１２】
【実施例】図１〜４は、この発明の一実施例に係る配線
形成法を示すもので、各々の図に対応する工程（１）〜
（４）を順次に説明する。
形成法を示すもので、各々の図に対応する工程（１）〜
（４）を順次に説明する。
【００１３】（１）シリコンからなる半導体基板１０の
表面にＣＶＤ（ケミカル・ベーパー・デポジション）法
によりＢＰＳＧ（ボロン・リンケイ酸ガラス）からなる
絶縁膜１２を形成する。そして、絶縁膜１２には、周知
のホトリソグラフィ及びエッチング処理により基板表面
の不純物ドープ領域等の被接続部に達する接続孔（図示
せず）を形成する。
表面にＣＶＤ（ケミカル・ベーパー・デポジション）法
によりＢＰＳＧ（ボロン・リンケイ酸ガラス）からなる
絶縁膜１２を形成する。そして、絶縁膜１２には、周知
のホトリソグラフィ及びエッチング処理により基板表面
の不純物ドープ領域等の被接続部に達する接続孔（図示
せず）を形成する。
【００１４】絶縁膜１２の表面には接続孔を覆ってＴｉ
層１４、ＴｉＯＮ層１６、Ａｌ合金層１８及びＴｉ層２
０を順次に形成する。一例として、複数のスパッタ装置
を結合したクラスタ化装置を用いてスパッタ法により層
１４，１６，１８，２０を順次に形成した。スパッタ開
始前のスパッタ装置内の圧力は、１０-8Ｔｏｒｒ以下と
した。層１４，１６の厚さはそれぞれ２０ｎｍ，１００
ｎｍとし、層１８としては４００ｎｍの厚さのＡｌ−Ｓ
ｉ−Ｃｕ合金層を形成し、層２０の厚さは７ｎｍとし
た。層１４は、接触抵抗を低減するもの、層１６は、バ
リア層、層２０は、層１８中の過剰Ｓｉを吸収すると共
に層１８の表面の窒化を防ぐためのものである。
層１４、ＴｉＯＮ層１６、Ａｌ合金層１８及びＴｉ層２
０を順次に形成する。一例として、複数のスパッタ装置
を結合したクラスタ化装置を用いてスパッタ法により層
１４，１６，１８，２０を順次に形成した。スパッタ開
始前のスパッタ装置内の圧力は、１０-8Ｔｏｒｒ以下と
した。層１４，１６の厚さはそれぞれ２０ｎｍ，１００
ｎｍとし、層１８としては４００ｎｍの厚さのＡｌ−Ｓ
ｉ−Ｃｕ合金層を形成し、層２０の厚さは７ｎｍとし
た。層１４は、接触抵抗を低減するもの、層１６は、バ
リア層、層２０は、層１８中の過剰Ｓｉを吸収すると共
に層１８の表面の窒化を防ぐためのものである。
【００１５】（２）次に、Ａｌ合金層１８中の過剰Ｓｉ
を図２の矢印Ａで示すようにＴｉ層２０に吸収するため
の熱処理を行なう。一例として、工程（１）のクラスタ
化装置内の真空を破ることなく別の処理室内で４７０
℃、１２０秒の熱処理を行なった。
を図２の矢印Ａで示すようにＴｉ層２０に吸収するため
の熱処理を行なう。一例として、工程（１）のクラスタ
化装置内の真空を破ることなく別の処理室内で４７０
℃、１２０秒の熱処理を行なった。
【００１６】（３）次に、Ｔｉ層２０の表面には前述の
接続孔を覆ってＴｉＮ層２２を形成する。一例として、
工程（２）のクラスタ化装置内の真空を破ることなく別
の処理室内で反応性スパッタ法により４０ｎｍの厚さに
層２２を形成した。このとき、Ａｌ合金層１８の表面
は、Ｔｉ層２０で覆われているため窒化されない。従っ
て、上層配線との接触抵抗の増大を回避することができ
る。
接続孔を覆ってＴｉＮ層２２を形成する。一例として、
工程（２）のクラスタ化装置内の真空を破ることなく別
の処理室内で反応性スパッタ法により４０ｎｍの厚さに
層２２を形成した。このとき、Ａｌ合金層１８の表面
は、Ｔｉ層２０で覆われているため窒化されない。従っ
て、上層配線との接触抵抗の増大を回避することができ
る。
【００１７】基板上面に周知のホトリソグラフィ処理に
より所望の配線パターンに従ってレジスト層２４Ａ，２
４Ｂを形成する。一例として、層２４Ａ，２４Ｂの厚さ
は、１．６５μｍとした。
より所望の配線パターンに従ってレジスト層２４Ａ，２
４Ｂを形成する。一例として、層２４Ａ，２４Ｂの厚さ
は、１．６５μｍとした。
【００１８】（４）この後、レジスト層２４Ａ，２４Ｂ
をマスクとする選択的ドライエッチング処理により層１
４，１６，１８，２０，２２の積層をパターニングして
配線層２６Ａ，２６Ｂを形成する。層２６Ａは、層１
４，１６，１８，２０，２２の各々の残存部１４Ａ，１
６Ａ，１８Ａ，２０Ａ，２２Ａからなり、層２６Ｂは、
層１４，１６，１８，２０，２２の各々の残存部１４
Ｂ，１６Ｂ，１８Ｂ，２０Ｂ，２２Ｂからなる。ドライ
エッチング条件の一例を示すと、次の表１の通りであ
る。
をマスクとする選択的ドライエッチング処理により層１
４，１６，１８，２０，２２の積層をパターニングして
配線層２６Ａ，２６Ｂを形成する。層２６Ａは、層１
４，１６，１８，２０，２２の各々の残存部１４Ａ，１
６Ａ，１８Ａ，２０Ａ，２２Ａからなり、層２６Ｂは、
層１４，１６，１８，２０，２２の各々の残存部１４
Ｂ，１６Ｂ，１８Ｂ，２０Ｂ，２２Ｂからなる。ドライ
エッチング条件の一例を示すと、次の表１の通りであ
る。
【００１９】
【表１】 ここで、「メインエッチング」は、Ａｌ合金層１８まで
のエッチングであり、「ＴｉＯＮエッチング」は、Ｔｉ
ＯＮ層１６及びＴｉ層１４のエッチングである。これら
のエッチングは、同じエッチング室で連続的に行なわれ
る。エッチングの後、レジスト層２４Ａ，２４Ｂを除去
する。
のエッチングであり、「ＴｉＯＮエッチング」は、Ｔｉ
ＯＮ層１６及びＴｉ層１４のエッチングである。これら
のエッチングは、同じエッチング室で連続的に行なわれ
る。エッチングの後、レジスト層２４Ａ，２４Ｂを除去
する。
【００２０】上記した実施例によれば、図２の熱処理工
程を省略した場合を１とすると、ＥＭ耐性が５〜１０倍
向上する。ＥＭ耐性が向上する理由として、発明者は、
次の（イ）及び（ロ）のようなことを考えている。
程を省略した場合を１とすると、ＥＭ耐性が５〜１０倍
向上する。ＥＭ耐性が向上する理由として、発明者は、
次の（イ）及び（ロ）のようなことを考えている。
【００２１】（イ）熱処理によりＡｌグレインの再配列
や大粒径化が進み、応力の降伏が起こるため、バリア層
とＡｌ合金層との間の残留応力が低減される。この結果
として、ＥＭ耐性を劣化させる欠陥の密度が低下する。
や大粒径化が進み、応力の降伏が起こるため、バリア層
とＡｌ合金層との間の残留応力が低減される。この結果
として、ＥＭ耐性を劣化させる欠陥の密度が低下する。
【００２２】（ロ）熱処理によりＡｌ粒界の析出物が増
加するため、ＥＭによるＡｌの粒界拡散を低減すること
ができる。
加するため、ＥＭによるＡｌの粒界拡散を低減すること
ができる。
【００２３】通常のＬＳＩ製造工程では、配線層を形成
した後、４００℃前後で熱処理を行なうことがある。こ
のような熱処理を図２の熱処理の代りに使うことが考え
られるが、このようにすると、Ａｌ合金層１８Ａの下に
はＴｉＯＮ層１６Ａが存在すると共にＡｌ合金層１８Ａ
の上方にはＴｉＮ層２２Ａが存在するため、熱処理によ
りＡｌ合金層１８ＡとＴｉＯＮ層１６Ａとの界面に応力
が残留し、１．０μｍ以下の幅を有する配線ではＥＭ耐
性及びＳＭ耐性が劣化する。これに対し、上記した実施
例では、ＴｉＮ層２２を形成する前に熱処理を行なうの
で、応力残留がなく、ＥＭ耐性及びＳＭ耐性の劣化を防
ぐことができる。特に、この実施例では、Ａｌ合金層１
８を形成した後、クラスタ化装置内の真空を破ることな
く熱処理を行ない、Ａｌ合金層１８の表面を酸化させな
いようにしたので、Ａｌグレインの再配列や大粒径化が
阻害されない。このため、応力残留がなく、ＥＭ耐性及
びＳＭ耐性の劣化をさらに防ぐことができる。
した後、４００℃前後で熱処理を行なうことがある。こ
のような熱処理を図２の熱処理の代りに使うことが考え
られるが、このようにすると、Ａｌ合金層１８Ａの下に
はＴｉＯＮ層１６Ａが存在すると共にＡｌ合金層１８Ａ
の上方にはＴｉＮ層２２Ａが存在するため、熱処理によ
りＡｌ合金層１８ＡとＴｉＯＮ層１６Ａとの界面に応力
が残留し、１．０μｍ以下の幅を有する配線ではＥＭ耐
性及びＳＭ耐性が劣化する。これに対し、上記した実施
例では、ＴｉＮ層２２を形成する前に熱処理を行なうの
で、応力残留がなく、ＥＭ耐性及びＳＭ耐性の劣化を防
ぐことができる。特に、この実施例では、Ａｌ合金層１
８を形成した後、クラスタ化装置内の真空を破ることな
く熱処理を行ない、Ａｌ合金層１８の表面を酸化させな
いようにしたので、Ａｌグレインの再配列や大粒径化が
阻害されない。このため、応力残留がなく、ＥＭ耐性及
びＳＭ耐性の劣化をさらに防ぐことができる。
【００２４】図５は、Ｔｉ層２０の形成後に熱処理を行
なった場合（本発明）とＴｉ層２０の形成前に熱処理を
行なった場合（比較例）とについて配線パターニング時
のエッチング時間とショート（短絡）回避率との関係を
示すものである。本発明及び比較例において、処理工程
は、熱処理の順序（Ｔｉ層２０を形成した後か前か）を
除いて図１〜４について前述したのと同様であり、図４
の配線パターニング工程では、配線層２６Ａ及び２６Ｂ
の間隔が０．５μｍになるように選択的ドライエッチン
グ処理を行なった。ショート回避率は、所定数のサンプ
ルのうち何％が図８の３ａのようなショート発生を回避
したか示すもので、線Ｐ及びＱはそれぞれ本発明及び比
較例におけるショート回避率のドライエッチング時間依
存性を示す。
なった場合（本発明）とＴｉ層２０の形成前に熱処理を
行なった場合（比較例）とについて配線パターニング時
のエッチング時間とショート（短絡）回避率との関係を
示すものである。本発明及び比較例において、処理工程
は、熱処理の順序（Ｔｉ層２０を形成した後か前か）を
除いて図１〜４について前述したのと同様であり、図４
の配線パターニング工程では、配線層２６Ａ及び２６Ｂ
の間隔が０．５μｍになるように選択的ドライエッチン
グ処理を行なった。ショート回避率は、所定数のサンプ
ルのうち何％が図８の３ａのようなショート発生を回避
したか示すもので、線Ｐ及びＱはそれぞれ本発明及び比
較例におけるショート回避率のドライエッチング時間依
存性を示す。
【００２５】図５によれば、本発明の場合、比較例の場
合に比べて２０秒程度ドライエッチング時間を短縮して
もショート発生を１００％なくせることがわかる。
合に比べて２０秒程度ドライエッチング時間を短縮して
もショート発生を１００％なくせることがわかる。
【００２６】上記実施例においては、ＴｉＯＮ層１６の
代りにＴｉＮ層を用いてもよい。また、ＴｉＮ層２２の
代りにＴｉＯＮ層を用いてもよい。さらに、Ｔｉ層２０
の厚さは、５〜２０ｎｍ程度でよく、他の層１６，１
８，２２の厚さも、上記したものに限らず、適宜選定可
能である。
代りにＴｉＮ層を用いてもよい。また、ＴｉＮ層２２の
代りにＴｉＯＮ層を用いてもよい。さらに、Ｔｉ層２０
の厚さは、５〜２０ｎｍ程度でよく、他の層１６，１
８，２２の厚さも、上記したものに限らず、適宜選定可
能である。
【００２７】Ｔｉ層２０の形成後の熱処理について、温
度は４５０〜５００℃程度でよく、時間も１２０秒に限
定されない。
度は４５０〜５００℃程度でよく、時間も１２０秒に限
定されない。
【００２８】
【発明の効果】以上のように、この発明によれば、Ｔｉ
層形成後に熱処理によりＳｉノジュールの発生を抑制す
るようにしたので、配線抵抗の増大を抑制できると共に
配線パターニング時のエッチング時間を短縮できる効果
が得られる。また、熱処理によりＥＭ耐性が向上する効
果も得られる。
層形成後に熱処理によりＳｉノジュールの発生を抑制す
るようにしたので、配線抵抗の増大を抑制できると共に
配線パターニング時のエッチング時間を短縮できる効果
が得られる。また、熱処理によりＥＭ耐性が向上する効
果も得られる。
【００２９】その上、Ａｌ合金層の下にＴｉＮ又はＴｉ
ＯＮからなるバリア層を設け、反射防止層の形成前に熱
処理を行なうようにすると、ＥＭ耐性及びＳＭ耐性の劣
化を防止できる効果も得られる。
ＯＮからなるバリア層を設け、反射防止層の形成前に熱
処理を行なうようにすると、ＥＭ耐性及びＳＭ耐性の劣
化を防止できる効果も得られる。
【図１】 この発明の一実施例に係る配線形成法におけ
る配線材被着工程を示す基板断面図である。
る配線材被着工程を示す基板断面図である。
【図２】 図１の工程に続く熱処理工程を示す基板断面
図である。
図である。
【図３】 図２の工程に続くＴｉＮ被着及びレジスト層
形成工程を示す基板断面図である。
形成工程を示す基板断面図である。
【図４】 図３の工程に続く配線パターニング工程を示
す基板断面図である。
す基板断面図である。
【図５】 Ｔｉ層２０の形成後に熱処理を行なった場合
（本発明）とＴｉ層２０の形成前に熱処理を行なった場
合（比較例）とについて配線パターニング時のドライエ
ッチング時間とショート回避率との関係を示すグラフで
ある。
（本発明）とＴｉ層２０の形成前に熱処理を行なった場
合（比較例）とについて配線パターニング時のドライエ
ッチング時間とショート回避率との関係を示すグラフで
ある。
【図６】 従来の配線形成法における配線材被着工程を
示す基板断面図である。
示す基板断面図である。
【図７】 図６の工程に続くレジスト層形成工程を示す
基板断面図である。
基板断面図である。
【図８】 図７の工程に続く配線パターニング工程を示
す基板断面図である。
す基板断面図である。
１０：半導体基板、１２：絶縁膜、１４：Ｔｉ層、１
６：ＴｉＯＮ層、１８：Ａｌ合金層、２０：Ｔｉ層、２
２：ＴｉＮ層、２４Ａ，２４Ｂ：レジスト層、２６Ａ，
２６Ｂ：配線層。
６：ＴｉＯＮ層、１８：Ａｌ合金層、２０：Ｔｉ層、２
２：ＴｉＮ層、２４Ａ，２４Ｂ：レジスト層、２６Ａ，
２６Ｂ：配線層。
Claims (2)
- 【請求項１】配線下地膜を覆ってＳｉ含有Ａｌ合金層を
形成する工程と、 前記Ａｌ合金層の上にＴｉ層を形成する工程と、 前記Ｔｉ層に前記Ａｌ合金層中の過剰Ｓｉを吸収させる
べく熱処理を行なう工程と、 前記Ｔｉ層の上にＴｉＮ又はＴｉＯＮからなる反射防止
層を形成する工程と、 前記反射防止層の上にホトリソグラフィ処理により所望
の配線パターンに従ってマスク層を形成する工程と、 前記マスク層を用いる選択エッチング処理により前記反
射防止層、前記Ｔｉ層及び前記Ａｌ合金層の積層をパタ
ーニングして配線層を形成する工程とを含む配線形成
法。 - 【請求項２】配線下地膜を覆ってＴｉＮ又はＴｉＯＮか
らなるバリア層を形成する工程と、 前記バリア層の上にＳｉ含有Ａｌ合金層を形成する工程
と、 前記Ａｌ合金層の上にＴｉ層を形成する工程と、 前記Ｔｉ層に前記Ａｌ合金層中の過剰Ｓｉを吸収させる
べく熱処理を行なう工程と、 前記熱処理を行なった後前記Ｔｉ層の上にＴｉＮ又はＴ
ｉＯＮからなる反射防止層を形成する工程と、 前記反射防止層の上にホトリソグラフィ処理により所望
の配線パターンに従ってマスク層を形成する工程と、 前記マスク層を用いる選択エッチング処理により前記反
射防止層、前記Ｔｉ層、前記Ａｌ合金層及び前記バリア
層の積層をパターニングして配線層を形成する工程とを
含む配線形成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9612095A JPH08274099A (ja) | 1995-03-29 | 1995-03-29 | 配線形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9612095A JPH08274099A (ja) | 1995-03-29 | 1995-03-29 | 配線形成法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08274099A true JPH08274099A (ja) | 1996-10-18 |
Family
ID=14156528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9612095A Pending JPH08274099A (ja) | 1995-03-29 | 1995-03-29 | 配線形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08274099A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100272859B1 (ko) * | 1997-06-28 | 2000-12-01 | 김영환 | 반도체 소자의 금속 배선 및 그 제조 방법 |
| KR20000073343A (ko) * | 1999-05-10 | 2000-12-05 | 김영환 | 반도체 장치의 배선구조 |
| KR100369970B1 (ko) * | 1999-02-25 | 2003-01-30 | 닛본 덴기 가부시끼가이샤 | 반도체장치 제조방법 |
| CN1328767C (zh) * | 2003-12-18 | 2007-07-25 | 上海华虹Nec电子有限公司 | 一种金属配线的多步干法刻蚀方法 |
-
1995
- 1995-03-29 JP JP9612095A patent/JPH08274099A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100272859B1 (ko) * | 1997-06-28 | 2000-12-01 | 김영환 | 반도체 소자의 금속 배선 및 그 제조 방법 |
| KR100369970B1 (ko) * | 1999-02-25 | 2003-01-30 | 닛본 덴기 가부시끼가이샤 | 반도체장치 제조방법 |
| KR20000073343A (ko) * | 1999-05-10 | 2000-12-05 | 김영환 | 반도체 장치의 배선구조 |
| CN1328767C (zh) * | 2003-12-18 | 2007-07-25 | 上海华虹Nec电子有限公司 | 一种金属配线的多步干法刻蚀方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2811131B2 (ja) | 半導体装置の配線接続構造およびその製造方法 | |
| JP2003504693A (ja) | フォーミングガスプラズマを用いたフォトレジスト除去プロセス | |
| JPH0653337A (ja) | 半導体装置の製造方法 | |
| JP2953340B2 (ja) | 配線形成法 | |
| KR19980070753A (ko) | 반도체 소자 및 그 제조 공정 | |
| JPH08274099A (ja) | 配線形成法 | |
| JP3125745B2 (ja) | 半導体装置の製造方法 | |
| JP2001308094A (ja) | 配線薄膜の堆積方法 | |
| JPH07202189A (ja) | 半導体装置の製造方法 | |
| JPH10209156A (ja) | 半導体装置及びその形成方法 | |
| JPH113892A (ja) | 半導体装置の製造方法 | |
| JPH0917869A (ja) | 半導体素子の金属配線間絶縁膜の製造方法 | |
| JP2892337B2 (ja) | 半導体素子の金属配線製造方法 | |
| JP2002231724A (ja) | 配線の形成方法 | |
| KR100265839B1 (ko) | 반도체 소자의 금속배선 형 성방법 | |
| JP4207284B2 (ja) | 半導体装置の製造方法 | |
| JP3445141B2 (ja) | アルミニウム合金配線の形成方法 | |
| KR100447978B1 (ko) | 반도체 소자의 전극 형성방법 | |
| JP2772416B2 (ja) | 成膜方法 | |
| JP3641488B2 (ja) | 多層配線構造の形成方法 | |
| JPH08288255A (ja) | 半導体装置の製造方法 | |
| JPH07201842A (ja) | 半導体装置の製造方法 | |
| KR950007571B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| JP3378693B2 (ja) | 半導体装置の製造方法 | |
| KR100487476B1 (ko) | 반도체장치의제조방법및그에따라제조되는반도체장치 |