JPH06131037A - 制御装置用入力・出力装置 - Google Patents
制御装置用入力・出力装置Info
- Publication number
- JPH06131037A JPH06131037A JP4238481A JP23848192A JPH06131037A JP H06131037 A JPH06131037 A JP H06131037A JP 4238481 A JP4238481 A JP 4238481A JP 23848192 A JP23848192 A JP 23848192A JP H06131037 A JPH06131037 A JP H06131037A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- channel
- comparator
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001914 filtration Methods 0.000 claims description 2
- 230000000737 periodic effect Effects 0.000 claims description 2
- 239000000470 constituent Substances 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000001514 detection method Methods 0.000 description 6
- 238000012544 monitoring process Methods 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000012806 monitoring device Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/054—Input/output
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/14—Plc safety
- G05B2219/14047—Open circuit, broken line, cable
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/14—Plc safety
- G05B2219/14048—Short circuit
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
- Safety Devices In Control Systems (AREA)
- Control By Computers (AREA)
- Testing And Monitoring For Control Systems (AREA)
Abstract
(57)【要約】
【目的】 自動制御装置の入力チャネル群または出力チ
ャネル群に接続して、各チャネルの開路または過電流状
態の発生を検出する。 【構成】 各チャネルに対して2つのアナログ比較器1
5H,15Lを割り当て、各比較器をプロセッサ論理回
路16に接続する。プロセッサ論理回路は、比較器のい
ずれか一方の出力端子を制御ユニット13に接続する。
構成論理部22は、所望の作動モードに応じて、比較器
のいずれか一方、関係する維持装置、及びフィルタ17
を作動したり、停止したりする。
ャネル群に接続して、各チャネルの開路または過電流状
態の発生を検出する。 【構成】 各チャネルに対して2つのアナログ比較器1
5H,15Lを割り当て、各比較器をプロセッサ論理回
路16に接続する。プロセッサ論理回路は、比較器のい
ずれか一方の出力端子を制御ユニット13に接続する。
構成論理部22は、所望の作動モードに応じて、比較器
のいずれか一方、関係する維持装置、及びフィルタ17
を作動したり、停止したりする。
Description
【0001】
【技術分野】本発明は、プログラム式自動制御装置など
のプログラム式制御システムの入力チャネル群または出
力チャネル群に接続された装置に関し、特に、問題のチ
ャネルが開路や過電流などの線路故障に相当する電気的
故障が生じているかどうかを検出する装置に関する。
のプログラム式制御システムの入力チャネル群または出
力チャネル群に接続された装置に関し、特に、問題のチ
ャネルが開路や過電流などの線路故障に相当する電気的
故障が生じているかどうかを検出する装置に関する。
【0002】
【背景技術】プログラム式自動制御装置の入力装置は、
センサに接続された入力チャネルと、入力チャネル群に
関するデータの順次経路選択回路と、からなる。順次経
路選択回路は、入力または出力制御ユニットに接続され
てから中央プロセッサユニットに接続されている。この
順次経路選択回路は、連続的に走査されるチャネルに関
するデータビットからなるワードを制御ユニットに伝送
するものである。
センサに接続された入力チャネルと、入力チャネル群に
関するデータの順次経路選択回路と、からなる。順次経
路選択回路は、入力または出力制御ユニットに接続され
てから中央プロセッサユニットに接続されている。この
順次経路選択回路は、連続的に走査されるチャネルに関
するデータビットからなるワードを制御ユニットに伝送
するものである。
【0003】米国特許第 5,062,072号に記載されるよう
に、この種の入力装置にとっては、入力回路または出力
回路の不意の開路や出力チャネルにおける短絡などの線
路故障を検出できれば有効である。本発明の目的は、例
えばプログラム式自動制御装置などの自動制御システム
の入力チャネルまたは出力チャネルに影響する線路故障
の検出を可能にし、比較セルにて故障をシステムの入力
または出力制御ユニットに通知して、さまざまな入力状
況や出力状況に対して対処することである。
に、この種の入力装置にとっては、入力回路または出力
回路の不意の開路や出力チャネルにおける短絡などの線
路故障を検出できれば有効である。本発明の目的は、例
えばプログラム式自動制御装置などの自動制御システム
の入力チャネルまたは出力チャネルに影響する線路故障
の検出を可能にし、比較セルにて故障をシステムの入力
または出力制御ユニットに通知して、さまざまな入力状
況や出力状況に対して対処することである。
【0004】
【発明の概要】本発明は、チャネル群に対して前記チャ
ネルに関するデータを入力または出力制御ユニットへ伝
送する経路選択回路を含み、各チャネルに対して、チャ
ネルの状態を表すアナログ電圧が第1入力部にて入力さ
れるとともにしきい値電圧が第2入力部に入力されるア
ナログ比較ユニットと、チャネル上の電気的故障に応じ
て状態電圧を変化させる手段と、を含み、前記比較ユニ
ットはプロセッサ論理回路に接続された出力部を有する
プログラム式自動制御装置などのプログラム式制御シス
テムのための入力・出力装置であって、前記アナログ比
較ユニットは、第1入力部にチャネル状態電圧が入力さ
れるとともに第2入力部に高しきい値電圧および低しき
い値電圧が入力される2つのコンパレータからなり、前
記プロセッサ論理回路は、前記経路選択回路を介して前
記制御ユニットの入力部に接続され、要求された用途に
応じて構成論理手段により前記コンパレータの出力部の
いずれか一方を前記入力部に切り換える装置からなる。
ネルに関するデータを入力または出力制御ユニットへ伝
送する経路選択回路を含み、各チャネルに対して、チャ
ネルの状態を表すアナログ電圧が第1入力部にて入力さ
れるとともにしきい値電圧が第2入力部に入力されるア
ナログ比較ユニットと、チャネル上の電気的故障に応じ
て状態電圧を変化させる手段と、を含み、前記比較ユニ
ットはプロセッサ論理回路に接続された出力部を有する
プログラム式自動制御装置などのプログラム式制御シス
テムのための入力・出力装置であって、前記アナログ比
較ユニットは、第1入力部にチャネル状態電圧が入力さ
れるとともに第2入力部に高しきい値電圧および低しき
い値電圧が入力される2つのコンパレータからなり、前
記プロセッサ論理回路は、前記経路選択回路を介して前
記制御ユニットの入力部に接続され、要求された用途に
応じて構成論理手段により前記コンパレータの出力部の
いずれか一方を前記入力部に切り換える装置からなる。
【0005】故に、周期的な切換え信号に基づいてコン
パレータの出力端子のいずれか一方を経路選択回路の入
力端子に切り換えて、状態フレームおよび開路もしくは
過電流モニタフレーム(入力モードとして周知のモー
ド)またはチャネル群ごとにデータを結合する開路およ
び過電流モニタフレーム(出力モードとして周知のモー
ド)を、制御ユニットへの伝送線路上で交互に(装置の
モードに依存して)運ぶことが可能になる。
パレータの出力端子のいずれか一方を経路選択回路の入
力端子に切り換えて、状態フレームおよび開路もしくは
過電流モニタフレーム(入力モードとして周知のモー
ド)またはチャネル群ごとにデータを結合する開路およ
び過電流モニタフレーム(出力モードとして周知のモー
ド)を、制御ユニットへの伝送線路上で交互に(装置の
モードに依存して)運ぶことが可能になる。
【0006】この装置が出力チャネルとして接続してい
る場合、装置は、状態電圧を高レベルまたは低レベルに
維持するように形成することが好ましい。このような装
置は、過電流が生じた場合においてもプロセッサによる
指令を受けて出力チャネルを使えなくするものである。
用途に依存して、構成論理部は、コンパレータ、維持装
置の部品、または起動・停止しなければならないプロセ
ッサの他の部品を選択する。また、構成論理部は、種々
のフィルタのフィルタ時間を変化させることができる。
る場合、装置は、状態電圧を高レベルまたは低レベルに
維持するように形成することが好ましい。このような装
置は、過電流が生じた場合においてもプロセッサによる
指令を受けて出力チャネルを使えなくするものである。
用途に依存して、構成論理部は、コンパレータ、維持装
置の部品、または起動・停止しなければならないプロセ
ッサの他の部品を選択する。また、構成論理部は、種々
のフィルタのフィルタ時間を変化させることができる。
【0007】センサ、プリアクチュエータまたはリレー
コイルの供給電圧は、上述の比較ユニットと同様な2つ
1組のコンパレータによってモニタすることができる。
これら2つのコンパレータは、供給電圧低下の検出、及
び出力チャネルのリセット用にそれぞれ割り当てられて
いる。
コイルの供給電圧は、上述の比較ユニットと同様な2つ
1組のコンパレータによってモニタすることができる。
これら2つのコンパレータは、供給電圧低下の検出、及
び出力チャネルのリセット用にそれぞれ割り当てられて
いる。
【0008】
【実施例】本発明の実施例を添付図面に基づいて説明す
る。図1において、装置10は、入力チャネル(入力モ
ード)または出力チャネル(出力モード)として使用す
ることができるものである。例えば、16の入力チャネ
ルを有する場合について説明する。各入力チャネルは周
期的に走査されているので入力信号を得ることができ、
ユーザによって決められたプログラムに応じて処理され
るようになっている。
る。図1において、装置10は、入力チャネル(入力モ
ード)または出力チャネル(出力モード)として使用す
ることができるものである。例えば、16の入力チャネ
ルを有する場合について説明する。各入力チャネルは周
期的に走査されているので入力信号を得ることができ、
ユーザによって決められたプログラムに応じて処理され
るようになっている。
【0009】装置10は、各入力チャネルごとに線路L
にて対応するセンサや発信器S0〜S15(以後、セン
サと称する)に接続された端子A0〜A15を有する。
手段M0〜M15が入力チャネルに接続されて、開路や
過電流などの電気的故障に応じて各チャネルの状態を表
すアナログ電圧を変化させている。これらの手段はセン
サに組みこむことができ、例えば抵抗器からなるもので
ある。
にて対応するセンサや発信器S0〜S15(以後、セン
サと称する)に接続された端子A0〜A15を有する。
手段M0〜M15が入力チャネルに接続されて、開路や
過電流などの電気的故障に応じて各チャネルの状態を表
すアナログ電圧を変化させている。これらの手段はセン
サに組みこむことができ、例えば抵抗器からなるもので
ある。
【0010】装置10は、チャネルデータ順次経路選択
回路11を有し、この回路11は端子Dにより周知の方
法で伝送線路12を介して入力または出力制御ユニット
13に接続されている。そして、この制御ユニット13
は、データバスおよびサービスバスを介してプログラム
式自動制御装置の中央プロセッサユニット14に接続さ
れている。制御ユニット13は、入力または出力を管理
して適正なクロック信号やサービス信号を発する。
回路11を有し、この回路11は端子Dにより周知の方
法で伝送線路12を介して入力または出力制御ユニット
13に接続されている。そして、この制御ユニット13
は、データバスおよびサービスバスを介してプログラム
式自動制御装置の中央プロセッサユニット14に接続さ
れている。制御ユニット13は、入力または出力を管理
して適正なクロック信号やサービス信号を発する。
【0011】各端子A0〜A15は、2つのコンパレー
タ15H,15Lからなるアナログ比較ユニット15に
接続されている。各コンパレータでは、第1入力端子1
5H1,15L1(図2参照)にチャネルの状態を表す
アナログ電圧が入力され、第2入力端子15H2,15
L2に高しきい値電圧VP+ および低しきい値電圧VP
- が入力される。
タ15H,15Lからなるアナログ比較ユニット15に
接続されている。各コンパレータでは、第1入力端子1
5H1,15L1(図2参照)にチャネルの状態を表す
アナログ電圧が入力され、第2入力端子15H2,15
L2に高しきい値電圧VP+ および低しきい値電圧VP
- が入力される。
【0012】2つのコンパレータの出力端子15H3,
15L3は論理プロセッサおよびフィルタ回路16に接
続されている。このフィルタ回路16は、コンパレータ
15H,15Lの各出力端子ごとに対応するフィルタ手
段17H,17Lを有する。このフィルタ手段17H,
17Lは、装置10が発する信号CF0〜CF2や、ユ
ニット13が発する信号S/Fにて制御される。
15L3は論理プロセッサおよびフィルタ回路16に接
続されている。このフィルタ回路16は、コンパレータ
15H,15Lの各出力端子ごとに対応するフィルタ手
段17H,17Lを有する。このフィルタ手段17H,
17Lは、装置10が発する信号CF0〜CF2や、ユ
ニット13が発する信号S/Fにて制御される。
【0013】さらに、装置10には、供給電圧VDD,V
SS、ならびにユニット13にて供給されるクロック信号
CKおよびフレーム信号ST(クロック信号CKの周波
数の約数となる周波数を有する)が入力される。必要に
応じて、ユニット13は信号S/Fを供給して、入力チ
ャネル群に対して対応するスローフィルタ時間またはフ
ァーストフィルタ時間をプログラムする。比較ユニット
15を介しての短絡の検出や論理回路16を介して比較
ユニット15にて検出される短絡に対する保護を含む用
途に装置を使用する場合、さらにユニット13はリセッ
ト信号REを供給することもできる。このリセット信号
は論理回路16に供給されるとトリップ後の論理回路1
6をリセットすることができる。
SS、ならびにユニット13にて供給されるクロック信号
CKおよびフレーム信号ST(クロック信号CKの周波
数の約数となる周波数を有する)が入力される。必要に
応じて、ユニット13は信号S/Fを供給して、入力チ
ャネル群に対して対応するスローフィルタ時間またはフ
ァーストフィルタ時間をプログラムする。比較ユニット
15を介しての短絡の検出や論理回路16を介して比較
ユニット15にて検出される短絡に対する保護を含む用
途に装置を使用する場合、さらにユニット13はリセッ
ト信号REを供給することもできる。このリセット信号
は論理回路16に供給されるとトリップ後の論理回路1
6をリセットすることができる。
【0014】この装置10を入力チャネルとして使用す
る場合、センサまたは入力信号発信器への供給電圧Uを
表す信号CUが装置10の入力端子AUに入力され、一
方、この装置10を出力チャネルとして使用する場合、
プリアクチュエータまたはアクチュエータへの供給電圧
Uを表す信号CUが装置10の入力端子AUに入力され
る。
る場合、センサまたは入力信号発信器への供給電圧Uを
表す信号CUが装置10の入力端子AUに入力され、一
方、この装置10を出力チャネルとして使用する場合、
プリアクチュエータまたはアクチュエータへの供給電圧
Uを表す信号CUが装置10の入力端子AUに入力され
る。
【0015】端子AUは比較ユニット18に接続されて
いる。この比較ユニット18は2つのコンパレータ18
H,18Lからなり、各コンパレータ18H,18Lは
電圧モニタ(入力ないし出力モード)とリセット機能
(出力モード)とにそれぞれ割り当てられている。ハイ
コンパレータ18Hは、コンパレータ15Hと同様に信
号CUを高しきい値VP+ と比較する。ローコンパレー
タ18Lは入力保護用やモニタ用には使用されない。出
力保護用やモニタ用では、ローコンパレータ18Lは、
少なくとも1つのチャネルにて短絡が検出された後に続
くリセットの際に発生するリセット信号REをしきい値
と比較する。信号REはユニット13にて供給され、後
述の手段によって端子AUにおいて信号CUに取って代
わる。
いる。この比較ユニット18は2つのコンパレータ18
H,18Lからなり、各コンパレータ18H,18Lは
電圧モニタ(入力ないし出力モード)とリセット機能
(出力モード)とにそれぞれ割り当てられている。ハイ
コンパレータ18Hは、コンパレータ15Hと同様に信
号CUを高しきい値VP+ と比較する。ローコンパレー
タ18Lは入力保護用やモニタ用には使用されない。出
力保護用やモニタ用では、ローコンパレータ18Lは、
少なくとも1つのチャネルにて短絡が検出された後に続
くリセットの際に発生するリセット信号REをしきい値
と比較する。信号REはユニット13にて供給され、後
述の手段によって端子AUにおいて信号CUに取って代
わる。
【0016】論理回路16はプロセッサであり、このプ
ロセッサは、各コンパレータ15H、15Lの出力端子
に接続された論理フィルタ17H、17Lと、コンパレ
ータ18Hの出力端子に接続された論理フィルタ19と
からなる。リセット検出回路20がコンパレータ18L
の出力端子に接続されている。専用のクロック21がプロ
セッサ16に割り当てられて、フィルタなどのこの回路
の多くの素子を回路11の速度とは無関係の速度で動作
させるようになっている。この回路11は、制御ユニッ
ト13にて供給される信号STや信号CKにてタイミン
グが調整されている。さらに、プロセッサ16には構成
信号CF0、CF1、CF2が入力される。これらの信
号は構成論理部22に供給され、この論理部22は、要
求された用途に応じて装置を構成し、特に、各フィルタ
17H、17L、19のフィルタ時間を適切に変化させ
る。
ロセッサは、各コンパレータ15H、15Lの出力端子
に接続された論理フィルタ17H、17Lと、コンパレ
ータ18Hの出力端子に接続された論理フィルタ19と
からなる。リセット検出回路20がコンパレータ18L
の出力端子に接続されている。専用のクロック21がプロ
セッサ16に割り当てられて、フィルタなどのこの回路
の多くの素子を回路11の速度とは無関係の速度で動作
させるようになっている。この回路11は、制御ユニッ
ト13にて供給される信号STや信号CKにてタイミン
グが調整されている。さらに、プロセッサ16には構成
信号CF0、CF1、CF2が入力される。これらの信
号は構成論理部22に供給され、この論理部22は、要
求された用途に応じて装置を構成し、特に、各フィルタ
17H、17L、19のフィルタ時間を適切に変化させ
る。
【0017】回路16は、経路選択回路11となるため
にハイコンパレータおよびローコンパレータの出力を多
重送信する。米国特許第5,062,072 号記載のように、回
路11は、並列伝送レジスタ11aと、パリティチェッ
ク回路11bと、端子Dに接続した論理・レジスタシス
テム11cとを有する。この端子Dを介して、状態およ
び故障データフレームが、信号CKおよび信号STにて
タイミングが調整されたビットやフレームとともに制御
ユニット13に選択的に伝送される。
にハイコンパレータおよびローコンパレータの出力を多
重送信する。米国特許第5,062,072 号記載のように、回
路11は、並列伝送レジスタ11aと、パリティチェッ
ク回路11bと、端子Dに接続した論理・レジスタシス
テム11cとを有する。この端子Dを介して、状態およ
び故障データフレームが、信号CKおよび信号STにて
タイミングが調整されたビットやフレームとともに制御
ユニット13に選択的に伝送される。
【0018】図2に、図1に示す装置の入力チャネルの
詳細を示す。入力端子Aはハイコンパレータ15Hの入
力端子15H1、およびローコンパレータ15Lの入力
端子15L1にそれぞれ接続されている。コンパレータ
15Hのしきい値VP+ (例えば2.5V)がチャネル
のオン・オフに用いられ、しきい値VP- (例えば0.
6V)がチャネル状態の正常・異常の判定、または回路
における開路の有無の判定を行う。具体的には、線路L
の開路は、センサが開路状態にある場合においても、セ
ンサをシャントする高抵抗器からなる手段Mによる周知
の方法で検出することができる。これによって低電流が
端子Aを流れ、この電流はチャネルが偶発的に開路され
た場合は流れなくなる。端子AUはコンパレータ18H
を介して論理フィルタ19に接続される。この論理フィ
ルタ19の出力端子は回路11の入力端子BUに接続さ
れている。コンパレータ18Lの出力端子はどこにも接
続されない。従って、フィルタ19の出力端子における
平均的なフィルタ化信号FCUの状態に明らかに作用す
るので、ユニット13に転送されるデータフレームに組
み込まれる。
詳細を示す。入力端子Aはハイコンパレータ15Hの入
力端子15H1、およびローコンパレータ15Lの入力
端子15L1にそれぞれ接続されている。コンパレータ
15Hのしきい値VP+ (例えば2.5V)がチャネル
のオン・オフに用いられ、しきい値VP- (例えば0.
6V)がチャネル状態の正常・異常の判定、または回路
における開路の有無の判定を行う。具体的には、線路L
の開路は、センサが開路状態にある場合においても、セ
ンサをシャントする高抵抗器からなる手段Mによる周知
の方法で検出することができる。これによって低電流が
端子Aを流れ、この電流はチャネルが偶発的に開路され
た場合は流れなくなる。端子AUはコンパレータ18H
を介して論理フィルタ19に接続される。この論理フィ
ルタ19の出力端子は回路11の入力端子BUに接続さ
れている。コンパレータ18Lの出力端子はどこにも接
続されない。従って、フィルタ19の出力端子における
平均的なフィルタ化信号FCUの状態に明らかに作用す
るので、ユニット13に転送されるデータフレームに組
み込まれる。
【0019】図3の表は、チャネルは、VA>VP+ な
らばオン(1)とみなされ、VA<VP+ ならばオフ
(0)とみなされることを表す。すなわち、入力線路
は、VA<VP- ならば開路とみなされ、VA>VP-
ならば正常とみなされる(図3のコラムCO)。センサ
供給電圧Uは、CU>VP+ ならば正常であり、CU<
VP+ ならば異常である(図3のコラムCU)。
らばオン(1)とみなされ、VA<VP+ ならばオフ
(0)とみなされることを表す。すなわち、入力線路
は、VA<VP- ならば開路とみなされ、VA>VP-
ならば正常とみなされる(図3のコラムCO)。センサ
供給電圧Uは、CU>VP+ ならば正常であり、CU<
VP+ ならば異常である(図3のコラムCU)。
【0020】図4は、入力チャネルまたは出力チャネル
の各端子Aに接続した比較ユニット15の一実施例を示
す。この装置を出力保護用に用いるために、プロセッサ
回路16と端子Aとの間に3状態ユニット25が挿入さ
れている。すなわち、高インピーダンス状態において、
ユニット25はチャネル電圧をコンパレータの入力端子
15H1、15L1に印加することができ、2つの低イ
ンピーダンス状態において、ユニット25は端子Aの電
圧を対応する高レベルまたは低レベルに維持し、これに
よってプロセッサ16が後述の方法で対応する出力チャ
ネルを使えないようにすることができる。
の各端子Aに接続した比較ユニット15の一実施例を示
す。この装置を出力保護用に用いるために、プロセッサ
回路16と端子Aとの間に3状態ユニット25が挿入さ
れている。すなわち、高インピーダンス状態において、
ユニット25はチャネル電圧をコンパレータの入力端子
15H1、15L1に印加することができ、2つの低イ
ンピーダンス状態において、ユニット25は端子Aの電
圧を対応する高レベルまたは低レベルに維持し、これに
よってプロセッサ16が後述の方法で対応する出力チャ
ネルを使えないようにすることができる。
【0021】プロセッサ16の内部にスイッチ26が設
けられ、用途に応じた方法で2つのコンパレータ15
H、15Lの出力端子を回路16の出力端子Bに半永久
的または周期的に切り換える。この回路16の出力端子
は回路11の伝送レジスタ11aに接続されている。こ
の切換え動作は、例えばフレーム信号STを使用して交
互に切換えることができる。従って、図1の入力モード
では、レジスタ11aにはビットB1〜B15が入力さ
れる。これらのビットB1〜B15は、センサの状態と
対応する回路における開路とを交互に表すことができ
る。故に、レジスタ11aは「状態」フレームと「開
路」フレームとを交互に形成し、これらフレームは制御
ユニット13に相次いで伝送される。後述する出力モー
ドにおいては、ビットB1〜B15は、さまざまな出力
線路上の短絡とさまざまな線路における開路とを交互に
表すことができる。
けられ、用途に応じた方法で2つのコンパレータ15
H、15Lの出力端子を回路16の出力端子Bに半永久
的または周期的に切り換える。この回路16の出力端子
は回路11の伝送レジスタ11aに接続されている。こ
の切換え動作は、例えばフレーム信号STを使用して交
互に切換えることができる。従って、図1の入力モード
では、レジスタ11aにはビットB1〜B15が入力さ
れる。これらのビットB1〜B15は、センサの状態と
対応する回路における開路とを交互に表すことができ
る。故に、レジスタ11aは「状態」フレームと「開
路」フレームとを交互に形成し、これらフレームは制御
ユニット13に相次いで伝送される。後述する出力モー
ドにおいては、ビットB1〜B15は、さまざまな出力
線路上の短絡とさまざまな線路における開路とを交互に
表すことができる。
【0022】図5は、3状態ユニット25の一実施例を
示す。この実施例では、電位VDDと端子Aとの間に接続
されたPチャネルMOSスイッチ25Hと、端子Aと電
位V SSとの間に接続されたNチャネルMOSスイッチ2
5Lとが使用される。MOSスイッチのゲートは、後述
するように回路16およびその論理部22によって選択
的に制御される。
示す。この実施例では、電位VDDと端子Aとの間に接続
されたPチャネルMOSスイッチ25Hと、端子Aと電
位V SSとの間に接続されたNチャネルMOSスイッチ2
5Lとが使用される。MOSスイッチのゲートは、後述
するように回路16およびその論理部22によって選択
的に制御される。
【0023】図1および図4に示す装置は、短絡に対す
る出力チャネルの保護や、これらチャネルの「開路」の
通知にも使用することができる。16の出力チャネルが
ある場合、端子A1〜A15がアクチュエータまたはプ
リアクチュエータに接続され、チャネルが故障に反応し
て使用できなくなった場合に、端子AUが、出力チャネ
ルの供給電圧をモニタするとともにリセット信号を入力
するために用いられる。なお、電圧のモニタおよびリセ
ットに備えて2つの端子を別々に設けることもできる。
る出力チャネルの保護や、これらチャネルの「開路」の
通知にも使用することができる。16の出力チャネルが
ある場合、端子A1〜A15がアクチュエータまたはプ
リアクチュエータに接続され、チャネルが故障に反応し
て使用できなくなった場合に、端子AUが、出力チャネ
ルの供給電圧をモニタするとともにリセット信号を入力
するために用いられる。なお、電圧のモニタおよびリセ
ットに備えて2つの端子を別々に設けることもできる。
【0024】図6乃至図8に、ネガティブ論理DC出力
の保護に本装置を適用した実施例を示す。図6に示すよ
うに、16の出力チャネルを用いた場合、データは16
の並列出力端子C0〜C15上に現れる。各出力端子C
は導線33によってNPN制御トランジスタT1のベー
スに接続される。このトランジスタT1のコレクタは正
電圧(例えば8V)に接続され、エミッタは、負電圧V
- (例えば0V)に接続されるとともに、抵抗ブリッジ
R1,R2を介してNチャネルMOSパワートランジス
タT2のソースに接続されている。トランジスタT2の
ソースも抵抗R3を介して電位0Vに接続されている。
一方、トランジスタT2のゲートは電位8Vに接続さ
れ、トランジスタT2のドレンは、出力端子E0に接続
されるとともに、ノンリターン手段ないし保護手段34
を介して供給電圧V+ (例えば24V)に接続されてい
る。抵抗R1と抵抗R2とを接続する接点Jは装置10
の入力端子Aに接続される。装置10の伝送出力端子D
はデータを制御ユニット13へ戻す。装置10の入力端
子AUは、図示の如く、電圧検出器35およびリセット
光結合子T3に接続されている。光結合素子は、制御ユ
ニット13によって供給されるリセット信号REに応答
するものである。
の保護に本装置を適用した実施例を示す。図6に示すよ
うに、16の出力チャネルを用いた場合、データは16
の並列出力端子C0〜C15上に現れる。各出力端子C
は導線33によってNPN制御トランジスタT1のベー
スに接続される。このトランジスタT1のコレクタは正
電圧(例えば8V)に接続され、エミッタは、負電圧V
- (例えば0V)に接続されるとともに、抵抗ブリッジ
R1,R2を介してNチャネルMOSパワートランジス
タT2のソースに接続されている。トランジスタT2の
ソースも抵抗R3を介して電位0Vに接続されている。
一方、トランジスタT2のゲートは電位8Vに接続さ
れ、トランジスタT2のドレンは、出力端子E0に接続
されるとともに、ノンリターン手段ないし保護手段34
を介して供給電圧V+ (例えば24V)に接続されてい
る。抵抗R1と抵抗R2とを接続する接点Jは装置10
の入力端子Aに接続される。装置10の伝送出力端子D
はデータを制御ユニット13へ戻す。装置10の入力端
子AUは、図示の如く、電圧検出器35およびリセット
光結合子T3に接続されている。光結合素子は、制御ユ
ニット13によって供給されるリセット信号REに応答
するものである。
【0025】装置10の主要構成部品のうちこのときに
作動するものを図7に示すと、ローコンパレータ15L
とスイッチ25Hとだけが各出力チャネルに接続されて
いる。この時、コンパレータ15H、フィルタ17Hお
よびMOSスイッチ25Lは作動しない。ローフィルタ
17Lの出力端子はRSフリップフロップ36の入力端
子Sに接続され、このRSフリップフロップ36の出力
端子Qはプロセッサ回路の端子Bに接続され、この端子
Bは、経路選択回路11に接続されるとともにインバー
タを介してスイッチ25Hのゲートにも接続されてい
る。作動部品および非作動部品は構成論理部22によっ
て選択される。
作動するものを図7に示すと、ローコンパレータ15L
とスイッチ25Hとだけが各出力チャネルに接続されて
いる。この時、コンパレータ15H、フィルタ17Hお
よびMOSスイッチ25Lは作動しない。ローフィルタ
17Lの出力端子はRSフリップフロップ36の入力端
子Sに接続され、このRSフリップフロップ36の出力
端子Qはプロセッサ回路の端子Bに接続され、この端子
Bは、経路選択回路11に接続されるとともにインバー
タを介してスイッチ25Hのゲートにも接続されてい
る。作動部品および非作動部品は構成論理部22によっ
て選択される。
【0026】信号CUおよび信号REに基づき、対応す
るコンパレータ18H,18Lの出力は、図1に示すリ
セット検出回路20及びフィルタ19とからなる回路3
7にてフィルタにかけられて処理される。電圧モニタ端
子AUに接続したフィルタ19は、回路11に接続され
た出力端子を有する。検出回路20の出力は、それぞれ
チャネル0〜7(信号RE0〜7)およびチャネル8〜
15(信号RE8〜15)のリセットに用いられる。対
応する信号は、8チャネルからなる一群ごとにフィルタ
17Lおよびフリップフロップ36の入力端子Rに供給
される。
るコンパレータ18H,18Lの出力は、図1に示すリ
セット検出回路20及びフィルタ19とからなる回路3
7にてフィルタにかけられて処理される。電圧モニタ端
子AUに接続したフィルタ19は、回路11に接続され
た出力端子を有する。検出回路20の出力は、それぞれ
チャネル0〜7(信号RE0〜7)およびチャネル8〜
15(信号RE8〜15)のリセットに用いられる。対
応する信号は、8チャネルからなる一群ごとにフィルタ
17Lおよびフリップフロップ36の入力端子Rに供給
される。
【0027】図8は、短絡の有無が端子Aにおける電圧
のVP- に対する高低に依存して検出され(コラムC
C)、供給電圧の有無が信号CUのVP+ に対する高低
に依存して検出される(コラムCU)ことを表してい
る。ポジティブ論理DC出力は、構成論理部22によて
起動される比較セルの他の部品を用いること以外は、ネ
ガティブ論理DC出力と同様に保護される。このとき、
ハイコンパレータ15Hおよびハイフィルタ17Hはフ
リップフロップ36に接続され、ロースイッチ25Lは
フリップフロップの出力端子に接続される。この時、ロ
ーコンパレータ15Lおよびローフィルタ17Lならび
にハイスイッチ25Hは作動しない。
のVP- に対する高低に依存して検出され(コラムC
C)、供給電圧の有無が信号CUのVP+ に対する高低
に依存して検出される(コラムCU)ことを表してい
る。ポジティブ論理DC出力は、構成論理部22によて
起動される比較セルの他の部品を用いること以外は、ネ
ガティブ論理DC出力と同様に保護される。このとき、
ハイコンパレータ15Hおよびハイフィルタ17Hはフ
リップフロップ36に接続され、ロースイッチ25Lは
フリップフロップの出力端子に接続される。この時、ロ
ーコンパレータ15Lおよびローフィルタ17Lならび
にハイスイッチ25Hは作動しない。
【0028】低電流DC出力(例えば公称電流0.1
A)を保護するために、構成論理部は、フリップフロッ
プ36に接続されたハイコンパレータ15Hおよびハイ
フィルタ17Hと、フリップフロップの出力端子Qに接
続されたハイスイッチ25Hを起動する。この時、ロー
コンパレータおよびロースイッチは作動しない。図9
は、低電流およびポジティブ論理に対する適用例を示
し、これらの例では、短絡の有無がAでの電圧のVP+
に対する高低に依存して検出される(コラムCC)。
A)を保護するために、構成論理部は、フリップフロッ
プ36に接続されたハイコンパレータ15Hおよびハイ
フィルタ17Hと、フリップフロップの出力端子Qに接
続されたハイスイッチ25Hを起動する。この時、ロー
コンパレータおよびロースイッチは作動しない。図9
は、低電流およびポジティブ論理に対する適用例を示
し、これらの例では、短絡の有無がAでの電圧のVP+
に対する高低に依存して検出される(コラムCC)。
【0029】図10に本発明による装置にて保護される
低電流出力チャネルを示す。各出力Cは、抵抗R4を介
してトランジスタT4のベースに接続されるとともに、
抵抗R5を介してDC供給端子F(例えば24V)に接
続されている。トランジスタT4のエミッタは抵抗R6
を介して端子Fに接続され、トランジスタT4のコレク
タは出力端子Eに接続されている。抵抗R4と抵抗R5
とが互いに接続され、かつトランジスタT4のベースに
接続する接点Gは、装置10の入力端子Aに接続されて
いる。
低電流出力チャネルを示す。各出力Cは、抵抗R4を介
してトランジスタT4のベースに接続されるとともに、
抵抗R5を介してDC供給端子F(例えば24V)に接
続されている。トランジスタT4のエミッタは抵抗R6
を介して端子Fに接続され、トランジスタT4のコレク
タは出力端子Eに接続されている。抵抗R4と抵抗R5
とが互いに接続され、かつトランジスタT4のベースに
接続する接点Gは、装置10の入力端子Aに接続されて
いる。
【0030】本発明に基づく装置は、出力制御・モニタ
装置50と一緒にDC出力を保護するために用いることが
できる。この出力制御・モニタ装置50は、故障として
検出した開路および過電流の一方に基づいて異なる電圧
信号を発するとともに、制御信号に反応して出力チャネ
ルを開閉する。このモニタ装置は手段Mの一部をなす。
この場合、図11に示すように、保護装置10の各入力
端子Aごとに2つのコンパレータ15H、15Lおよび
ロースイッチ25Lが用いられる。2つのコンパレータ
の出力端子はAND論理ゲートの入力端子に接続され、
このAND論理ゲートの出力端子はハイフィルタ17H
に接続される。コンパレータ15Lの出力端子は、フィ
ルタ17Lを介してRSフリップフロップ41の入力端
子Sに接続される。フリップフロップの出力端子Qは、
図2に示すものと同様な機能を有するスイッチ26に接
続され、一方、OR論理ゲート42を介してスイッチ2
5Lのゲートに接続されている。このOR論理ゲート4
2には、反転されたフィルタ済み信号FCUも入力され
る。
装置50と一緒にDC出力を保護するために用いることが
できる。この出力制御・モニタ装置50は、故障として
検出した開路および過電流の一方に基づいて異なる電圧
信号を発するとともに、制御信号に反応して出力チャネ
ルを開閉する。このモニタ装置は手段Mの一部をなす。
この場合、図11に示すように、保護装置10の各入力
端子Aごとに2つのコンパレータ15H、15Lおよび
ロースイッチ25Lが用いられる。2つのコンパレータ
の出力端子はAND論理ゲートの入力端子に接続され、
このAND論理ゲートの出力端子はハイフィルタ17H
に接続される。コンパレータ15Lの出力端子は、フィ
ルタ17Lを介してRSフリップフロップ41の入力端
子Sに接続される。フリップフロップの出力端子Qは、
図2に示すものと同様な機能を有するスイッチ26に接
続され、一方、OR論理ゲート42を介してスイッチ2
5Lのゲートに接続されている。このOR論理ゲート4
2には、反転されたフィルタ済み信号FCUも入力され
る。
【0031】信号FCUは、フィルタ17H,17Lの
入力端子を使えなくするためにも供給される。このよう
にして、電圧がなければ、信号FCUは、0になって短
絡故障(cc)および開路故障(co)のフィルタリン
グを凍結し、誤った出力のリセットも凍結する。ゲート
42を介して、信号FCUはスイッチ25Lをオンにし
てモニタ装置50が接続されている出力チャネルを使えな
くする。フリップフロップ41は、対応するチャネル群
のリセット信号REによってリセットすることができ
る。信号FCUおよび信号RE0〜7、信号RE8〜1
5は、図7に示す回路と同一の回路37によって発生さ
れる。
入力端子を使えなくするためにも供給される。このよう
にして、電圧がなければ、信号FCUは、0になって短
絡故障(cc)および開路故障(co)のフィルタリン
グを凍結し、誤った出力のリセットも凍結する。ゲート
42を介して、信号FCUはスイッチ25Lをオンにし
てモニタ装置50が接続されている出力チャネルを使えな
くする。フリップフロップ41は、対応するチャネル群
のリセット信号REによってリセットすることができ
る。信号FCUおよび信号RE0〜7、信号RE8〜1
5は、図7に示す回路と同一の回路37によって発生さ
れる。
【0032】短絡(cc)はローコンパレータ15Lお
よびローフィルタ17Lによって処理され、開路故障
(co)はハイコンパレータ15Hおよびハイフィルタ
17Hによって処理される。作動のタイミングが信号S
Tにて調整されるスイッチ26が、伝送レジスタ11a
と組み合わせられて、対応する短絡故障と開路故障とを
交互に表す多重化フレームを相次いで形成する。
よびローフィルタ17Lによって処理され、開路故障
(co)はハイコンパレータ15Hおよびハイフィルタ
17Hによって処理される。作動のタイミングが信号S
Tにて調整されるスイッチ26が、伝送レジスタ11a
と組み合わせられて、対応する短絡故障と開路故障とを
交互に表す多重化フレームを相次いで形成する。
【0033】図12は、図11におけるしきい値VP
+ 、VP- の用途を表す。上記装置の動作について説明
する。装置の「入力」モードを選択した場合、論理部2
2は図2に示すようにプロセッサ16の適切な部品を起
動させる。線路Lが正常で、且つセンサ5の第1状態に
あれば、電圧VAはVP+ よりも大きいので、コンパレ
ータ17H,17Lの出力端子における論理状態は1及
び0になる。従って、スイッチ26の制御入力にて決め
られたタイミングで(この場合は交互)、ビットBに
は、回路11の入力端子に対して、センサが第1状態に
あることを示す「1」、または線路が正常であることを
示す「0」が現れる。
+ 、VP- の用途を表す。上記装置の動作について説明
する。装置の「入力」モードを選択した場合、論理部2
2は図2に示すようにプロセッサ16の適切な部品を起
動させる。線路Lが正常で、且つセンサ5の第1状態に
あれば、電圧VAはVP+ よりも大きいので、コンパレ
ータ17H,17Lの出力端子における論理状態は1及
び0になる。従って、スイッチ26の制御入力にて決め
られたタイミングで(この場合は交互)、ビットBに
は、回路11の入力端子に対して、センサが第1状態に
あることを示す「1」、または線路が正常であることを
示す「0」が現れる。
【0034】線路Lが正常で、且つセンサSの第2状態
にあれば、電圧VAはVP+ とVP - との間にあるの
で、コンパレータの出力端子における論理状態は0及び
0になる。線路が開路していれば、電圧VAはVP- 未
満であり、コンパレータの出力端子における論理状態は
0および1に変化する。この後者の値により、「線路開
路」の指示を伝送リンク12を渡って制御ユニット13
に送ることができる。
にあれば、電圧VAはVP+ とVP - との間にあるの
で、コンパレータの出力端子における論理状態は0及び
0になる。線路が開路していれば、電圧VAはVP- 未
満であり、コンパレータの出力端子における論理状態は
0および1に変化する。この後者の値により、「線路開
路」の指示を伝送リンク12を渡って制御ユニット13
に送ることができる。
【0035】図示する入力保護の用途においては、比較
ユニットのローコンパレータ15Lおよびローフィルタ
17Lは、線路の予期せぬ開路を検出するために用いら
れる。装置10の側部に端子Aに接続された他の装置を
追加することによって短絡と開路とを区別することが可
能になるであろう。なお、追加される装置は、過電流に
反応するために装置10よりも大きなしきい値VP+
(例えば2.5Vに対して4V)のハイコンパレータ1
5Hを有する。
ユニットのローコンパレータ15Lおよびローフィルタ
17Lは、線路の予期せぬ開路を検出するために用いら
れる。装置10の側部に端子Aに接続された他の装置を
追加することによって短絡と開路とを区別することが可
能になるであろう。なお、追加される装置は、過電流に
反応するために装置10よりも大きなしきい値VP+
(例えば2.5Vに対して4V)のハイコンパレータ1
5Hを有する。
【0036】装置の「出力」モードを選択する場合、論
理部22は適切な部品を起動する。選択した用途が図6
乃至図8に示すものであると仮定した場合、これらの部
品は図7に示すものになる。中央プロセッサユニット1
4によって決められる出力の状態は、制御ユニット13
によってさまざなチャネルに送られる。チャネルを使え
なくするためには、対応するトランジスタT1を出力信
号Cにてオンにする。故に、トランジスタT2はオフに
される。チャネルをオンにするために、トランジスタT
1は信号Cによってオフにされる。トランジスタT2の
ゲートは、十分な電位を有するのでトランジスタT2を
オンにできる。
理部22は適切な部品を起動する。選択した用途が図6
乃至図8に示すものであると仮定した場合、これらの部
品は図7に示すものになる。中央プロセッサユニット1
4によって決められる出力の状態は、制御ユニット13
によってさまざなチャネルに送られる。チャネルを使え
なくするためには、対応するトランジスタT1を出力信
号Cにてオンにする。故に、トランジスタT2はオフに
される。チャネルをオンにするために、トランジスタT
1は信号Cによってオフにされる。トランジスタT2の
ゲートは、十分な電位を有するのでトランジスタT2を
オンにできる。
【0037】チャネル負荷が正常であれば、抵抗R3に
印加された電圧は低い状態を維持し、その結果Aの電圧
はVP- 未満を保持する。過電流状態が発生するとただ
ちにVAはVP- を越え、フィルタ手段にて決められた
時間が経過した後でプロセッサ回路16(図7)のフリ
ップフロップ36がスイッチ25Hをオンにする。その
結果、Aの電位がVDD(例えばVSS+5V)に維持さ
れ、それによってトランジスタT1のベース電位が増大
してこのトランジスタT1がオンになる。そして、トラ
ンジスタT2がオフになり、出力チャネルは、制御ユニ
ット13がリセット信号REを送るまでオフ状態を維持
する。この信号は、光結合素子T3に入力されると、A
の電位を出力信号Cおよび故障の継続に依存する値にす
る。各々が8チャネルからなる各群にリセット信号RE
0〜7およびRE8〜15を送ると、フィルタ17Lお
よびフリップフロップ36はリセットされる。
印加された電圧は低い状態を維持し、その結果Aの電圧
はVP- 未満を保持する。過電流状態が発生するとただ
ちにVAはVP- を越え、フィルタ手段にて決められた
時間が経過した後でプロセッサ回路16(図7)のフリ
ップフロップ36がスイッチ25Hをオンにする。その
結果、Aの電位がVDD(例えばVSS+5V)に維持さ
れ、それによってトランジスタT1のベース電位が増大
してこのトランジスタT1がオンになる。そして、トラ
ンジスタT2がオフになり、出力チャネルは、制御ユニ
ット13がリセット信号REを送るまでオフ状態を維持
する。この信号は、光結合素子T3に入力されると、A
の電位を出力信号Cおよび故障の継続に依存する値にす
る。各々が8チャネルからなる各群にリセット信号RE
0〜7およびRE8〜15を送ると、フィルタ17Lお
よびフリップフロップ36はリセットされる。
【0038】図11および図12に基づく用途におい
て、装置10は、過電流に反応すると、フィルタ手段に
て決められた時間が経過した後で、点AおよびHの電位
がVSSに変化することによって出力端子が使えなくな
り、そして、装置50は出力回路を使えなくする。
て、装置10は、過電流に反応すると、フィルタ手段に
て決められた時間が経過した後で、点AおよびHの電位
がVSSに変化することによって出力端子が使えなくな
り、そして、装置50は出力回路を使えなくする。
【図1】本発明によるプログラム式自動制御装置用伝送
線路モニタ入力装置を示すブロック図である。
線路モニタ入力装置を示すブロック図である。
【図2】図1に示す装置の一部分を示すブロック図であ
る。
る。
【図3】図2に示す装置のコンパレータ出力端子の論理
状態を示す表である。
状態を示す表である。
【図4】本発明の装置における比較ユニットを示すブロ
ック図である。
ック図である。
【図5】図2のチャネルの一部の実施例を示す図であ
る。
る。
【図6】短絡モニタに割り当てられた本発明による装置
を含むプログラム式自動制御装置用出力回路を示すブロ
ック図である。
を含むプログラム式自動制御装置用出力回路を示すブロ
ック図である。
【図7】図6の装置の一部を詳細に示すブロック図であ
る。
る。
【図8】ネガティブ論理を用いた用途を表す表である。
【図9】ポジティブ論理を用いた用途を表す表である。
【図10】短絡に対する低電流出力を保護するために本
装置を適用した図6に示すブロック図の変形例である。
装置を適用した図6に示すブロック図の変形例である。
【図11】短絡および開路に対する出力チャネルの保護
に本装置を適用した実施例を示す図である。
に本装置を適用した実施例を示す図である。
【図12】短絡および開路に対する出力チャネルの保護
に本装置を適用した実施例を示す表である。
に本装置を適用した実施例を示す表である。
10 入力(出力)装置 11 経路選択回路 13 制御ユニット 14 プロセッサユニット 15 アナログ比較ユニット 15H,15L コンパレータ 16 プロセッサ論理回路 17H,17L フィルタ手段 20 リセット検出回路 22 構成論理部 26 スイッチ M0〜M15 状態電圧を変化させる手段 S0〜S15 チャネルとしてのセンサ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジャッキー ペルジャン フランス国 06510 ル プラネ カロ ル ヌフ リュ デュ ラ ヴェズビ(番 地なし)
Claims (9)
- 【請求項1】 チャネルに関するデータを入力あるいは
出力制御ユニットに伝送する経路選択回路をチャネル群
ごとに含み、前記チャネルの状態を表すアナログ電圧が
入力される第1入力部、しきい値電圧が入力される第2
入力部、及びプロセッサ論理回路に接続された出力部を
有するアナログ比較ユニットと、前記チャネル上の電気
的故障に応じて状態電圧を変化させる手段と、を前記チ
ャネルの各々に対して有するプログラム式制御システム
の入力・出力装置であって、 前記アナログ比較ユニットは、前記チゃネル状態電圧が
入力される第1入力部と、対応する高しきい値電圧およ
び低しきい値電圧が入力される第2入力部と、を有する
2つのコンパレータからなり、 前記プロセッサ論理回路は、前記経路選択回路を介して
前記制御ユニットの入力部に接続され、所望の用途に応
じて構成論理部によって前記コンパレータのいずれか一
方の出力部を前記経路選択回路の入力部に切り換えるこ
とを特徴とする入力・出力装置。 - 【請求項2】 前記コンパレータの出力部は対応するフ
ィルタ手段を介して前記プロセッサ論理回路に接続さ
れ、前記構成論理部は前記フィルタ手段のフィルタ時間
を変えることを特徴とする請求項1記載の装置。 - 【請求項3】 前記プロセッサ論理回路は、周期的切換
え信号に応じて、前記経路選択回路の入力部に前記コン
パレータのいずれか一方の出力部を周期的に切り換える
ことを特徴とする請求項1記載の装置。 - 【請求項4】 前記状態電圧及び前記コンパレータの高
しきい値および低しきい値を変化させる前記手段は、前
記制御ユニットにチャネル群の対応するチャネルごとに
線路開路モニタフレームと過電流モニタフレームとが交
互に入力されるものであることを特徴とする請求項3記
載の装置。 - 【請求項5】 前記状態電圧ならびに前記高しきい値お
よび前記低しきい値を変化させる前記手段は、前記制御
ユニットに前記チャネル群の対応するチャネルごとに状
態フレームと線路モニタフレームとを交互を入力するも
のであることを特徴とする請求項3記載の装置。 - 【請求項6】 前記チャネルは出力チャネルであり、前
記状態電圧を高レベルまたは低レベルに維持する装置は
前記プロセッサ論理回路に接続され、前記維持装置は、
前記コンパレータの出力にて制御されるとともに前記コ
ンパレータの第1入力部に接続されて過電流に反応して
対応する出力チャネルを使えなくすることを特徴とする
請求項1記載の装置。 - 【請求項7】 前記維持装置は2つのスイッチからな
り、前記スイッチは、高電圧および低電圧を前記コンパ
レータの前記第1入力部に印加するとともに、前記構成
論理部により用途に応じて起動または停止されることを
特徴とする請求項6記載の装置。 - 【請求項8】 チャネル供給電圧が第1入力部に入力さ
れるとともにしきい値電圧が第2入力部に入力される第
1コンパレータを含む供給電圧モニタユニットを有し、
前記第1コンパレータは前記経路選択回路に接続された
フィルタ済出力部を有することを特徴とする請求項1記
載の装置。 - 【請求項9】 チャネル群ごとに、リセット電圧が第1
入力部に入力されるとともにしきい値電圧が第2入力部
に入力される第2コンパレータを有し、前記第2コンパ
レータは、前記第1コンパレータの出力部に接続された
フィルタ手段とリセット検出器とに接続される出力部を
有し、リセット時のフィルタリングを不可能にすること
を特徴とする請求項8記載の装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR9110971A FR2681160B1 (fr) | 1991-09-05 | 1991-09-05 | Dispositif d'entree ou de sortie, notamment pour automate programmable. |
FR9110971 | 1991-09-05 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06131037A true JPH06131037A (ja) | 1994-05-13 |
Family
ID=9416653
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4238481A Pending JPH06131037A (ja) | 1991-09-05 | 1992-09-07 | 制御装置用入力・出力装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5583731A (ja) |
EP (1) | EP0540373B1 (ja) |
JP (1) | JPH06131037A (ja) |
DE (1) | DE69207153T2 (ja) |
ES (1) | ES2084960T3 (ja) |
FR (1) | FR2681160B1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998008058A1 (de) * | 1996-08-23 | 1998-02-26 | Siemens Aktiengesellschaft | Schaltungsanordnung zur eigensicheren erfassung von binären signalen eines gebers |
US5805061A (en) * | 1997-04-08 | 1998-09-08 | Hella Kg Hueck & Co. | Electronic flasher unit for vehicle lighting system and method of monitoring the operation thereof |
US5864456A (en) * | 1997-12-23 | 1999-01-26 | Square D Company | Clock line over-current protector and industrial control system employing same |
ES2142279B1 (es) * | 1998-04-30 | 2000-11-16 | Ford Alvarez Manuel | Dispositivo electronico para deteccion de fallos en varios puntos. |
FR2782184B1 (fr) * | 1998-08-04 | 2000-11-10 | Soprano | Dispositif d'entree logique a recuperation d'energie pour un automatisme industriel |
US6362768B1 (en) * | 1999-08-09 | 2002-03-26 | Honeywell International Inc. | Architecture for an input and output device capable of handling various signal characteristics |
DE10147166A1 (de) * | 2001-09-25 | 2003-04-24 | Siemens Ag | System und Verfahren zur Programmierung eines Automatisierungssystems basierend auf Impulsdiagrammen |
US6667705B2 (en) * | 2002-03-28 | 2003-12-23 | Siemens Energy & Automation | Analog to digital converter threshold detection circuit |
JP3978617B2 (ja) * | 2005-04-19 | 2007-09-19 | オムロン株式会社 | 安全ユニットの入力装置 |
EP3486738B1 (en) * | 2013-08-06 | 2022-03-23 | Bedrock Automation Platforms Inc. | Programmable discrete input module and respective method |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2547075B1 (fr) * | 1983-06-03 | 1986-03-28 | Telemecanique Electrique | Procede et dispositif pour la protection et le controle de la transmission des informations entre l'unite centrale d'un automate programmable et les capteurs et/ou les actionneurs du processus commande |
FR2549983B1 (fr) * | 1983-07-25 | 1988-03-18 | Telemecanique Electrique | Terminal pour l'elaboration de programmes utilisables par un automate programmable |
FR2556152B1 (fr) * | 1983-12-06 | 1989-06-02 | Telemecanique Electrique | Circuit de commande de puissance, a courant continu, avec compte rendu d'etat et protection contre les surcharges et les courts-circuits |
US4628397A (en) * | 1984-06-04 | 1986-12-09 | General Electric Co. | Protected input/output circuitry for a programmable controller |
FR2607274B1 (fr) * | 1986-11-25 | 1989-03-31 | Telemecanique Electrique | Circuit de gestion d'entrees notamment pour automate programmable |
US4965800A (en) * | 1988-10-11 | 1990-10-23 | Farnbach William A | Digital signal fault detector |
US4951250A (en) * | 1988-11-18 | 1990-08-21 | Cruickshank Ancil B | Combined input/output circuit for a programmable controller |
FR2650451B1 (fr) * | 1989-07-26 | 1994-09-02 | Merlin Gerin | Circuit d'entree, du type tout ou rien, d'un dispositif d'automatisme |
US5007042A (en) * | 1989-09-08 | 1991-04-09 | Santi Larry D | Method and apparatus for transmitting analog data embedded in a digital pulse train |
FR2681161B1 (fr) * | 1991-09-05 | 1995-02-24 | Telemecanique | Dispositif de commande et de protection de sorties, notamment pour automate programmable. |
-
1991
- 1991-09-05 FR FR9110971A patent/FR2681160B1/fr not_active Expired - Fee Related
-
1992
- 1992-08-13 ES ES92402283T patent/ES2084960T3/es not_active Expired - Lifetime
- 1992-08-13 EP EP92402283A patent/EP0540373B1/fr not_active Expired - Lifetime
- 1992-08-13 DE DE69207153T patent/DE69207153T2/de not_active Expired - Fee Related
- 1992-09-03 US US07/940,411 patent/US5583731A/en not_active Expired - Lifetime
- 1992-09-07 JP JP4238481A patent/JPH06131037A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
ES2084960T3 (es) | 1996-05-16 |
EP0540373B1 (fr) | 1995-12-27 |
EP0540373A1 (fr) | 1993-05-05 |
DE69207153T2 (de) | 1996-07-11 |
DE69207153D1 (de) | 1996-02-08 |
FR2681160B1 (fr) | 1995-03-24 |
FR2681160A1 (fr) | 1993-03-12 |
US5583731A (en) | 1996-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1605936A3 (ru) | Система управлени линией передачи информации | |
JPH06131037A (ja) | 制御装置用入力・出力装置 | |
JP3773956B2 (ja) | 差動バスを介してデータを伝送するシステム | |
EP0690542A1 (en) | Latent fault detection in a redundant power supply | |
JPH04114221A (ja) | コンピュータに於けるキースイツチ入力部の異常検出方法 | |
JP4528254B2 (ja) | 電源電圧検出回路 | |
KR100473695B1 (ko) | 자동차용 데이터 전송 시스템 및 데이터 전송 방법 | |
JP4415384B2 (ja) | デジタル出力装置およびデジタル出力装置を用いた診断方法 | |
JP4300773B2 (ja) | 異常検出装置 | |
JPS6230442B2 (ja) | ||
US20070050687A1 (en) | Watchdog monitoring circuit and method for controlling energization of the load using the watchdog monitoring circuit | |
US5428492A (en) | Current driver having voltage transition failure-based short circuit protection circuit | |
JP3365808B2 (ja) | モータ駆動制御回路、モータ駆動制御回路を備えた装置、及びモータ駆動制御方法 | |
JP3471914B2 (ja) | 光ケーブル給電システムの系切替装置 | |
JP2003140779A (ja) | ウオッチドッグタイマ診断システム | |
JPH0142054Y2 (ja) | ||
JPS6356663B2 (ja) | ||
JPH089791Y2 (ja) | 障害出力バッファ検出装置 | |
JPH09325811A (ja) | 2重化冗長システムおよび診断方法 | |
JP3570334B2 (ja) | 系切替装置 | |
JPS5827218A (ja) | 論理装置の電源確定信号発生回路 | |
JPH0120828B2 (ja) | ||
JPS63121436A (ja) | バツクアツプ電源供給方式 | |
JPS6328225A (ja) | 線路異常監視装置 | |
JP2642984B2 (ja) | データ設定回路 |