JP4528254B2 - 電源電圧検出回路 - Google Patents
電源電圧検出回路 Download PDFInfo
- Publication number
- JP4528254B2 JP4528254B2 JP2005340746A JP2005340746A JP4528254B2 JP 4528254 B2 JP4528254 B2 JP 4528254B2 JP 2005340746 A JP2005340746 A JP 2005340746A JP 2005340746 A JP2005340746 A JP 2005340746A JP 4528254 B2 JP4528254 B2 JP 4528254B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply voltage
- terminal
- voltage detection
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
図1は、本発明の第1の実施形態による電源電圧検出回路の構成例を示す回路図である。この電源電圧検出回路は、半導体装置である。以下、MOS電界効果トランジスタを単にトランジスタという。Pチャネルトランジスタ46は、ソースが電源電圧端子VDDに接続され、ゲートが電源電圧検出信号端子A1に接続され、ドレインがPチャネルトランジスタ48のソースに接続される。Pチャネルトランジスタ47は、ソースが電源電圧端子VDDに接続され、ゲートが外部信号端子A2に接続され、ドレインがPチャネルトランジスタ48のソースに接続される。Pチャネルトランジスタ48は、ソースが前述の通りPチャネルトランジスタ46のドレイン及びトランジスタ47のドレインに接続され、ゲートがグランド端子(基準電位端子)に接続され、ドレインがノード端子N1に接続され、抵抗として機能する。Nチャネルトランジスタ49は、ソースがNチャネルトランジスタ50のドレインに接続され、ゲートが電源電圧端子VDDに接続され、ドレインがノード端子N1に接続され、抵抗として機能する。Nチャネルトランジスタ50は、ソースがグランド端子に接続され、ゲートがノード端子N2に接続され、ドレインが前述の通りNチャネルトランジスタ49のソースに接続される。なお、Pチャネルトランジスタ48は、Nチャネルトランジスタ49に比べて導通時の抵抗が高い様に予めトランジスタの大きさを設定しておく。Nチャネルトランジスタ57は、ゲート及びソースがノード端子N2に接続され、ドレインが電源電圧端子VDDに接続される。
図3は、本発明の第2の実施形態による電源電圧検出回路の構成例を示す回路図である。以下、本実施形態が第1の実施形態と異なる点を説明する。本実施形態は、第1の実施形態(図1)のトランジスタ47、トランジスタ44及びインバータ59を取り除き、トランジスタ46のゲート及びインバータ58の入力を次のように変更した回路である。インバータ60は、電源電圧検出信号端子A1の信号を反転して出力する。否定論理和(NOR)回路61は、インバータ60の出力信号と外部信号端子A2の信号との否定論理和信号を出力する。インバータ58は、NOR回路61の出力信号を反転して出力する。トランジスタ46のゲートには、NOR回路61の出力信号が入力される。トランジスタ42のゲートには、インバータ58の出力信号が入力される。
図4は、本発明の第3の実施形態による電源電圧検出回路の構成例を示す回路図である。以下、本実施形態が第1の実施形態と異なる点を説明する。本実施形態は、第1の実施形態(図1)のトランジスタ47を取り払った上で、トランジスタ62及び63を追加したものである。Pチャネルトランジスタ62は、ソースが電源電圧端子VDDに接続され、ゲートが外部信号端子A2に接続され、ドレインがPチャネルトランジスタ63のソースに接続され、スイッチとして機能する。Pチャネルトランジスタ63は、ソースがPチャネルトランジスタ62のドレインに接続され、ゲートがグランド端子に接続され、ドレインがノード端子N1に接続され、抵抗として機能する。
図6は、本発明の第4の実施形態による電源電圧検出回路の構成例を示す回路図である。以下、本実施形態が第1の実施形態と異なる点を説明する。本実施形態は、第1の実施形態(図1)のトランジスタ44、47及びインバータ59を取り除き、スイッチ回路64及び65を追加したものである。
図7は、本発明の第5の実施形態による電源電圧検出回路の構成例を示す回路図である。以下、本実施形態が第1の実施形態と異なる点を説明する。本実施形態は、第1の実施形態(図1)のトランジスタ44、47及びインバータ59を取り除き、スイッチ回路66及び67を追加したものである。
図8は、本発明の第6の実施形態による電源電圧検出回路の構成例を示す回路図である。以下、本実施形態が第1の実施形態と異なる点を説明する。本実施形態は、第4の実施形態及び第5の実施形態を組み合わせた実施形態である。本実施形態は、第1の実施形態(図1)のトランジスタ44、47及びインバータ59を取り除き、スイッチ回路68及び69を追加したものである。
電源電圧検出信号及び外部信号に応じて電源電圧端子及び第1の端子間を接続するための第1のスイッチと、
電源電圧検出信号及び外部信号に応じて基準電位端子及び第2の端子間を接続するための第2のスイッチと、
前記第2の端子及び電源電圧端子間に接続される第1の抵抗と、
前記第2の端子の電圧に応じて前記第1の端子及び基準電位端子間を接続するための第3のスイッチと、
前記第1の端子の信号を基に前記電源電圧検出信号を出力する出力回路と
を有することを特徴とする電源電圧検出回路。
(付記2)
前記第1の端子及び基準電位端子間の抵抗値は、前記第1の端子及び電源電圧端子間の抵抗値よりも小さいことを特徴とする付記1記載の電源電圧検出回路。
(付記3)
前記電源電圧検出信号は、電源電圧が所定値以上であるか否かを示す信号であり、
前記第1及び第2のスイッチは、電源電圧が所定値未満であるときには接続することを特徴とする付記1記載の電源電圧検出回路。
(付記4)
前記第1及び第2のスイッチは、電源電圧が所定値以上である場合において、外部信号の接続指示があれば接続し、接続指示がなければ切断することを特徴とする付記3記載の電源電圧検出回路。
(付記5)
前記第1のスイッチは、電源電圧端子及び前記第1の端子間に並列に接続される第4及び第5のスイッチを有し、
前記第4のスイッチは、前記電源電圧検出信号に応じて電源電圧端子及び前記第1の端子間を接続し、
前記第5のスイッチは、前記外部信号に応じて電源電圧端子及び前記第1の端子間を接続し、
前記第2のスイッチは、基準電位端子及び前記第2の端子間に並列に接続される第6及び第7のスイッチを有し、
前記第6のスイッチは、前記電源電圧検出信号に応じて基準電位端子及び前記第2の端子間を接続し、
前記第7のスイッチは、前記外部信号に応じて基準電位端子及び前記第2の端子間を接続することを特徴とする付記1記載の電源電圧検出回路。
(付記6)
前記第4及び第5のスイッチは、同一の抵抗を介して前記第1の端子に接続されることを特徴とする付記5記載の電源電圧検出回路。
(付記7)
前記第4及び第5のスイッチは、異なる抵抗を介して前記第1の端子に接続されることを特徴とする付記5記載の電源電圧検出回路。
(付記8)
前記第4のスイッチは、ゲートに前記電源電圧検出信号が入力される第1のPチャネル電界効果トランジスタであり、
前記第5のスイッチは、ゲートに前記外部信号が入力される第2のPチャネル電界効果トランジスタであり、
前記第6のスイッチは、ゲートに前記電源電圧検出信号の反転信号が入力される第1のNチャネル電界効果トランジスタであり、
前記第7のスイッチは、ゲートに前記外部信号の反転信号が入力される第2のNチャネル電界効果トランジスタであることを特徴とする付記5記載の電源電圧検出回路。
(付記9)
前記第1及び第2のPチャネル電界効果トランジスタは、同一の抵抗を介して前記第1の端子に接続されることを特徴とする付記8記載の電源電圧検出回路。
(付記10)
前記第1及び第2のPチャネル電界効果トランジスタは、異なる抵抗を介して前記第1の端子に接続されることを特徴とする付記8記載の電源電圧検出回路。
(付記11)
前記第1のスイッチは、ゲートに前記電源電圧検出信号及び前記外部信号を論理演算した論理演算信号が入力される第1のPチャネル電界効果トランジスタであり、
前記第2のスイッチは、ゲートに前記論理演算信号の反転信号が入力される第1のNチャネル電界効果トランジスタであることを特徴とする付記1記載の電源電圧検出回路。
(付記12)
前記外部信号は複数あり、
前記第1及び第2のスイッチは、電源電圧が所定値以上である場合において、前記複数の外部信号のうちの少なくとも1つが接続指示であれば接続し、1つも接続指示がなければ切断することを特徴とする付記4記載の電源電圧検出回路。
(付記13)
前記第1のスイッチは、電源電圧端子及び前記第1の端子間に並列に接続される第4及び第5のスイッチを有し、
前記第4のスイッチは、前記電源電圧検出信号に応じて電源電圧端子及び前記第1の端子間を接続し、
前記第5のスイッチは、前記複数の外部信号に応じて電源電圧端子及び前記第1の端子間を接続し、
前記第2のスイッチは、基準電位端子及び前記第2の端子間に並列に接続される第6及び第7のスイッチを有し、
前記第6のスイッチは、前記電源電圧検出信号に応じて基準電位端子及び前記第2の端子間を接続し、
前記第7のスイッチは、前記複数の外部信号に応じて基準電位端子及び前記第2の端子間を接続することを特徴とする付記12記載の電源電圧検出回路。
(付記14)
前記第4のスイッチは、ゲートに前記電源電圧検出信号が入力されるPチャネル電界効果トランジスタであり、
前記第5のスイッチは、それぞれゲートに前記複数の外部信号が入力され、並列に接続される複数のPチャネル電界効果トランジスタを有し、
前記第6のスイッチは、ゲートに前記電源電圧検出信号の反転信号が入力されるNチャネル電界効果トランジスタであり、
前記第7のスイッチは、それぞれゲートに前記複数の外部信号の反転信号が入力され、並列に接続される複数のNチャネル電界効果トランジスタを有することを特徴とする付記13記載の電源電圧検出回路。
(付記15)
前記外部信号は複数あり、
前記第1及び第2のスイッチは、電源電圧が所定値以上である場合において、前記複数の外部信号のすべてが接続指示であれば接続し、少なくとも1つが接続指示でなければ切断することを特徴とする付記4記載の電源電圧検出回路。
(付記16)
前記第1のスイッチは、電源電圧端子及び前記第1の端子間に並列に接続される第4及び第5のスイッチを有し、
前記第4のスイッチは、前記電源電圧検出信号に応じて電源電圧端子及び前記第1の端子間を接続し、
前記第5のスイッチは、前記複数の外部信号に応じて電源電圧端子及び前記第1の端子間を接続し、
前記第2のスイッチは、基準電位端子及び前記第2の端子間に並列に接続される第6及び第7のスイッチを有し、
前記第6のスイッチは、前記電源電圧検出信号に応じて基準電位端子及び前記第2の端子間を接続し、
前記第7のスイッチは、前記複数の外部信号に応じて基準電位端子及び前記第2の端子間を接続することを特徴とする付記15記載の電源電圧検出回路。
(付記17)
前記第4のスイッチは、ゲートに前記電源電圧検出信号が入力されるPチャネル電界効果トランジスタであり、
前記第5のスイッチは、それぞれゲートに前記複数の外部信号が入力され、直列に接続される複数のPチャネル電界効果トランジスタを有し、
前記第6のスイッチは、ゲートに前記電源電圧検出信号の反転信号が入力されるNチャネル電界効果トランジスタであり、
前記第7のスイッチは、それぞれゲートに前記複数の外部信号の反転信号が入力され、直列に接続される複数のNチャネル電界効果トランジスタを有することを特徴とする付記16記載の電源電圧検出回路。
(付記18)
前記外部信号は、第1のグループを構成する複数の外部信号と第2のグループを構成する複数の外部信号を有し、
前記第1及び第2のスイッチは、電源電圧が所定値以上である場合において、前記第1又は第2のグループ内の複数の外部信号のすべてが接続指示であれば接続し、それ以外であれば切断することを特徴とする付記4記載の電源電圧検出回路。
(付記19)
前記第1のスイッチは、電源電圧端子及び前記第1の端子間に並列に接続される第4及び第5のスイッチを有し、
前記第4のスイッチは、前記電源電圧検出信号に応じて電源電圧端子及び前記第1の端子間を接続し、
前記第5のスイッチは、前記第1及び第2のグループの外部信号に応じて電源電圧端子及び前記第1の端子間を接続し、
前記第2のスイッチは、基準電位端子及び前記第2の端子間に並列に接続される第6及び第7のスイッチを有し、
前記第6のスイッチは、前記電源電圧検出信号に応じて基準電位端子及び前記第2の端子間を接続し、
前記第7のスイッチは、前記第1及び第2のグループの外部信号に応じて基準電位端子及び前記第2の端子間を接続することを特徴とする付記18記載の電源電圧検出回路。
(付記20)
前記第4のスイッチは、ゲートに前記電源電圧検出信号が入力されるPチャネル電界効果トランジスタであり、
前記第5のスイッチは、互いに並列に接続される第8及び第9のスイッチを有し、
前記第8のスイッチは、それぞれゲートに前記第1のグループの複数の外部信号が入力され、直列に接続される複数のPチャネル電界効果トランジスタを有し、
前記第9のスイッチは、それぞれゲートに前記第2のグループの複数の外部信号が入力され、直列に接続される複数のPチャネル電界効果トランジスタを有し、
前記第6のスイッチは、ゲートに前記電源電圧検出信号の反転信号が入力されるNチャネル電界効果トランジスタであり、
前記第7のスイッチは、互いに並列に接続される第10及び第11のスイッチを有し、
前記第10のスイッチは、それぞれゲートに前記第1のグループの複数の外部信号の反転信号が入力され、直列に接続される複数のNチャネル電界効果トランジスタを有し、
前記第11のスイッチは、それぞれゲートに前記第2のグループの複数の外部信号の反転信号が入力され、直列に接続される複数のNチャネル電界効果トランジスタを有することを特徴とする付記19記載の電源電圧検出回路。
41,42,43,44,49,50,53,57 Nチャネルトランジスタ
52,54,56,58,59 インバータ
A1 電源電圧検出信号端子
A2 外部信号端子
N1,N2 ノード端子
Claims (10)
- 電源電圧検出信号及び外部信号に応じて電源電圧端子及び第1の端子間を接続するための第1のスイッチと、
電源電圧検出信号及び外部信号に応じて基準電位端子及び第2の端子間を接続するための第2のスイッチと、
前記第2の端子及び電源電圧端子間に接続される第1の抵抗と、
前記第2の端子の電圧に応じて前記第1の端子及び基準電位端子間を接続するための第3のスイッチと、
前記第1の端子の信号を基に前記電源電圧検出信号を出力する出力回路と
を有することを特徴とする電源電圧検出回路。 - 前記電源電圧検出信号は、電源電圧が所定値以上であるか否かを示す信号であり、
前記第1及び第2のスイッチは、電源電圧が所定値未満であるときには接続することを特徴とする請求項1記載の電源電圧検出回路。 - 前記第1及び第2のスイッチは、電源電圧が所定値以上である場合において、外部信号の接続指示があれば接続し、接続指示がなければ切断することを特徴とする請求項2記載の電源電圧検出回路。
- 前記第1のスイッチは、電源電圧端子及び前記第1の端子間に並列に接続される第4及び第5のスイッチを有し、
前記第4のスイッチは、前記電源電圧検出信号に応じて電源電圧端子及び前記第1の端子間を接続し、
前記第5のスイッチは、前記外部信号に応じて電源電圧端子及び前記第1の端子間を接続し、
前記第2のスイッチは、基準電位端子及び前記第2の端子間に並列に接続される第6及び第7のスイッチを有し、
前記第6のスイッチは、前記電源電圧検出信号に応じて基準電位端子及び前記第2の端子間を接続し、
前記第7のスイッチは、前記外部信号に応じて基準電位端子及び前記第2の端子間を接続することを特徴とする請求項1記載の電源電圧検出回路。 - 前記第4及び第5のスイッチは、同一の抵抗を介して前記第1の端子に接続されることを特徴とする請求項4記載の電源電圧検出回路。
- 前記第4及び第5のスイッチは、異なる抵抗を介して前記第1の端子に接続されることを特徴とする請求項4記載の電源電圧検出回路。
- 前記第1のスイッチは、ゲートに前記電源電圧検出信号及び前記外部信号を論理演算した論理演算信号が入力される第1のPチャネル電界効果トランジスタであり、
前記第2のスイッチは、ゲートに前記論理演算信号の反転信号が入力される第1のNチャネル電界効果トランジスタであることを特徴とする請求項1記載の電源電圧検出回路。 - 前記外部信号は複数あり、
前記第1及び第2のスイッチは、電源電圧が所定値以上である場合において、前記複数の外部信号のうちの少なくとも1つが接続指示であれば接続し、1つも接続指示がなければ切断することを特徴とする請求項3記載の電源電圧検出回路。 - 前記外部信号は複数あり、
前記第1及び第2のスイッチは、電源電圧が所定値以上である場合において、前記複数の外部信号のすべてが接続指示であれば接続し、少なくとも1つが接続指示でなければ切断することを特徴とする請求項3記載の電源電圧検出回路。 - 前記外部信号は、第1のグループを構成する複数の外部信号と第2のグループを構成する複数の外部信号を有し、
前記第1及び第2のスイッチは、電源電圧が所定値以上である場合において、前記第1又は第2のグループ内の複数の外部信号のすべてが接続指示であれば接続し、それ以外であれば切断することを特徴とする請求項3記載の電源電圧検出回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005340746A JP4528254B2 (ja) | 2005-11-25 | 2005-11-25 | 電源電圧検出回路 |
US11/362,151 US7688121B2 (en) | 2005-11-25 | 2006-02-27 | Power supply voltage detection circuit |
KR1020060019679A KR100715967B1 (ko) | 2005-11-25 | 2006-02-28 | 전원 전압 검출 회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005340746A JP4528254B2 (ja) | 2005-11-25 | 2005-11-25 | 電源電圧検出回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007147389A JP2007147389A (ja) | 2007-06-14 |
JP4528254B2 true JP4528254B2 (ja) | 2010-08-18 |
Family
ID=38208967
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005340746A Expired - Fee Related JP4528254B2 (ja) | 2005-11-25 | 2005-11-25 | 電源電圧検出回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7688121B2 (ja) |
JP (1) | JP4528254B2 (ja) |
KR (1) | KR100715967B1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7659758B2 (en) * | 2006-11-27 | 2010-02-09 | Fujitsu Microelectronics Limited | Reset circuit and system having reset circuit |
KR20120109850A (ko) * | 2011-03-28 | 2012-10-09 | 에스케이하이닉스 주식회사 | 반도체 장치의 파워 업 신호 발생 회로 |
CN103294575A (zh) * | 2012-02-24 | 2013-09-11 | 鸿富锦精密工业(深圳)有限公司 | 测试***和测试方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000019201A (ja) * | 1996-10-21 | 2000-01-21 | Citizen Watch Co Ltd | 電源電圧検出回路 |
JP2000152509A (ja) * | 1993-10-19 | 2000-05-30 | Seiko Instruments Inc | 充放電制御回路と充電式電源装置 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5910133B2 (ja) * | 1976-01-28 | 1984-03-07 | 株式会社東芝 | 電源異常検出回路 |
FR2613491B1 (fr) * | 1987-04-03 | 1989-07-21 | Thomson Csf | Dispositif de detection du niveau haut d'une tension en technologie mos |
JPH03290895A (ja) * | 1990-04-06 | 1991-12-20 | Sony Corp | 半導体集積回路装置 |
US5115146A (en) | 1990-08-17 | 1992-05-19 | Sgs-Thomson Microelectronics, Inc. | Power-on reset circuit for controlling test mode entry |
JP3154906B2 (ja) * | 1994-12-22 | 2001-04-09 | 松下電器産業株式会社 | 電圧検知回路 |
US5617047A (en) * | 1995-06-06 | 1997-04-01 | International Business Machines Corporation | Reset and pulse width control circuits for high-performance multi-port memories and register files |
WO1997007408A1 (fr) * | 1995-08-21 | 1997-02-27 | Matsushita Electronics Corporation | Systeme de detection de tension, circuit de remise a zero/remise en service d'un circuit et dispositif semi-conducteur |
US5572147A (en) * | 1995-09-08 | 1996-11-05 | United Microelectronics Corporation | Power supply voltage detector |
KR100234389B1 (ko) * | 1996-09-13 | 1999-12-15 | 윤종용 | 전압 검출 회로 |
KR100240423B1 (ko) * | 1997-02-05 | 2000-01-15 | 윤종용 | 반도체 장치의 레벨 검출 회로 |
JPH1151980A (ja) * | 1997-07-31 | 1999-02-26 | Nec Yamagata Ltd | 電圧検出回路 |
KR100280461B1 (ko) * | 1998-04-09 | 2001-03-02 | 김영환 | 저전압검출회로 |
KR20000026477A (ko) * | 1998-10-20 | 2000-05-15 | 윤종용 | 저소비 전력의 전압 검출기 |
US6184724B1 (en) * | 1998-12-16 | 2001-02-06 | Macronix International Co., Ltd. | Voltage detection circuit |
JP2000228084A (ja) | 1999-02-05 | 2000-08-15 | Mitsubishi Electric Corp | 電圧発生回路 |
KR100343380B1 (ko) * | 2000-10-19 | 2002-07-15 | 윤종용 | 전압 레벨 검출회로 및 이를 이용한 전압 발생회로 |
US6404236B1 (en) * | 2001-03-19 | 2002-06-11 | International Business Machines Corporation | Domino logic circuit having multiplicity of gate dielectric thicknesses |
JP3979921B2 (ja) * | 2002-11-06 | 2007-09-19 | 沖電気工業株式会社 | 高電圧検出回路 |
US6960939B2 (en) * | 2003-09-04 | 2005-11-01 | International Business Machines Corporation | Limited switch dynamic logic circuit with keeper |
JP4504108B2 (ja) * | 2004-06-15 | 2010-07-14 | 富士通セミコンダクター株式会社 | リセット回路 |
US7142019B2 (en) * | 2004-09-03 | 2006-11-28 | Texas Instruments Incorporated | System and method for reducing power-on transient current magnitude |
JP4786369B2 (ja) * | 2006-02-23 | 2011-10-05 | 富士通セミコンダクター株式会社 | 電源検出回路 |
-
2005
- 2005-11-25 JP JP2005340746A patent/JP4528254B2/ja not_active Expired - Fee Related
-
2006
- 2006-02-27 US US11/362,151 patent/US7688121B2/en active Active
- 2006-02-28 KR KR1020060019679A patent/KR100715967B1/ko active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000152509A (ja) * | 1993-10-19 | 2000-05-30 | Seiko Instruments Inc | 充放電制御回路と充電式電源装置 |
JP2000019201A (ja) * | 1996-10-21 | 2000-01-21 | Citizen Watch Co Ltd | 電源電圧検出回路 |
Also Published As
Publication number | Publication date |
---|---|
US7688121B2 (en) | 2010-03-30 |
KR100715967B1 (ko) | 2007-05-09 |
JP2007147389A (ja) | 2007-06-14 |
US20070159222A1 (en) | 2007-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10811085B2 (en) | Dual rail device with power detector | |
CN103022996B (zh) | 静电放电保护电路和静电放电保护方法 | |
KR100908550B1 (ko) | 파워 온 리셋 회로 | |
JP5770979B2 (ja) | バッテリー状態監視回路およびバッテリー装置 | |
JP2010524303A5 (ja) | ||
KR20150071339A (ko) | 게이트 구동 회로 | |
TW201626722A (zh) | 低功率外部偏壓式開機重設電路 | |
US20070195475A1 (en) | Power detection circuit | |
TW201414198A (zh) | 提供過壓、欠壓及關機保護之低功率類比開關電路及相關方法和系統 | |
US10141924B2 (en) | Semiconductor circuit, voltage detection circuit, and voltage determination circuit | |
JP2008271389A (ja) | 出力回路及び多出力回路 | |
US20160061905A1 (en) | Semiconductor device, battery monitoring system, and method for activating semiconductor device | |
US20180172758A1 (en) | Voltage monitoring circuit and semiconductor device | |
JP4528254B2 (ja) | 電源電圧検出回路 | |
US20180287615A1 (en) | Level shifter and level shifting method | |
CN112994672B (zh) | 一种上电复位电路 | |
CN112543021B (zh) | 输入输出电路和电路*** | |
US9379700B2 (en) | Dual-voltage detector having disable outputs within separate voltage domain and related methods | |
JP2005291865A (ja) | 電源電圧監視回路 | |
TW201712997A (zh) | 電源啟動重置電路、電源啟動重置方法及其電子裝置 | |
TW201532386A (zh) | 可快速切換閘極電位之輸出緩衝器及靜電防護電路 | |
JP6859418B2 (ja) | 半導体回路、電圧検出回路、及び電圧判定回路 | |
US9407255B2 (en) | Circuit | |
KR100715601B1 (ko) | 파워온 리셋 회로 | |
JP4750653B2 (ja) | 電源電圧制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080414 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080731 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100402 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100525 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100604 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4528254 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140611 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |