JP2003140779A - ウオッチドッグタイマ診断システム - Google Patents

Abstract

(57)【要約】 【課題】 ウオッチドッグタイマのみならず、リセット
信号入力端子までの異常の有無まで診断できるようにし
たＷＤＴ診断システムを提供する。 【解決手段】 ＷＤＴ診断回路２０は、ＣＰＵ１０から
のパルス信号が所定周期から外れた場合にリセット信号
を出力する。故障診断時は、リセット信号レベルをＣＰ
Ｕのリセット信号入力端子ＲＥＳＢのＨレベル最小入力
電圧よりも高いレベルとしてＣＰＵのリセットを防止す
る。非診断時は、リセット信号レベルをリセット信号入
力端子のＬレベル最大入力電圧よりも低いレベルとす
る。ＣＰＵはリセット信号入力端子と異なる診断結果信
号入力端子ＳＩＮＩにリセット信号を受けてその変化に
基づいてＷＤＴ診断回路が正常であるか否かを判断す
る。ＷＤＴ故障やリセット信号入力端子までの経路にオ
ープン故障等があるとリセット信号が変化しないから異
常が検出できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、システム動作を監
視し、特定の信号ラインにパルス信号が供給されなくな
ったり所定周期から外れたりした場合には、システムが
正常動作していないと判断しリセットをかけるウオッチ
ドッグタイマ（以下、「ＷＤＴ」という）の診断が可能
なウオッチドッグタイマ診断システムに関する。

【０００２】

【従来の技術】従来のＷＤＴ診断システムとして図７に
示すようなものがある。このシステムでは、ウオッチド
ッグタイマ（ＷＤＴ）診断回路６０が専用のＩＣである
ＡＳＩＣで構成され、ＣＰＵ（中央演算装置）５０に接
続されている。ＣＰＵ５０は電源電圧ＶＤＤで作動し、
パルス信号出力端子ＰＲＮＯから所定周期パルスのＰＲ
ＵＮ信号を出力可能である。また、診断状態信号出力端
子ＳＩＮＪＯからはＷＤＴ診断を制御する診断状態信号
を出力する。

【０００３】ＷＤＴ診断回路６０はまず、電源入力端子
ＶＣＣを経て電源電圧ＶＤＤに接続されたパワーオンク
リア回路（ＰＯＣ）２２と、ＣＰＵ５０からのＰＲＵＮ
信号を入力するパルス信号入力端子ＰＲＮＩに接続され
たＷＤＴ２４を備える。ＷＤＴ２４は、入力されたＰＲ
ＵＮ信号が所定周期から外れたとき、異常検出信号を出
力する。ＷＤＴ診断回路６０内では、診断状態信号入力
端子ＳＩＮＪＩに受けたＣＰＵ５０からの診断状態信号
が、ＡＮＤ回路６２へ入力されるとともに、ＡＮＤ回路
６４に反転入力される。

【０００４】ＡＮＤ回路６４には、ＷＤＴ２４から出力
される異常検出信号も入力され、ＷＤＴ診断時はＷＤＴ
２４から出力される異常検出信号をマスクし、非ＷＤＴ
診断時は異常検出信号をＯＲ回路６６へ出力する。ＯＲ
回路６６は、ＡＮＤ回路６４とパワーオンクリア回路２
２とからの出力信号が入力可能とされ、いずれか一方の
信号が入力されたときリセット信号出力用のトランジス
タ６８へ信号を出力する。トランジスタ６８は、ＯＲ回
路６６からのリセット出力信号の入力によりオン作動
し、リセット信号出力端子ＲＥＳＯからリセット信号を
ＣＰＵ５０のリセット信号入力端子ＲＥＳＢへ出力す
る。

【０００５】リセット信号出力端子ＲＥＳＯとリセット
信号入力端子ＲＥＳＢ間の接続線は抵抗７４を介して電
源電圧ＶＤＤに接続され、トランジスタ６８がオフの状
態ではＣＰＵ５０のリセット信号入力端子ＲＥＳＢに非
リセット信号としてのＨレベル（ハイ・レベル）の信号
を、またトランジスタ６８がオンの状態ではリセット信
号入力端子ＲＥＳＢにリセット信号としてのＬレベル
（ロー・レベル）の信号を供給するように構成されてい
る。

【０００６】一方、ＡＮＤ回路６２にも、診断状態信号
入力端子ＳＩＮＪＩからの診断状態信号に加えて、ＷＤ
Ｔ２４からの異常検出信号が入力され、診断状態信号に
よりＷＤＴ非診断時にはＷＤＴ２４からの異常検出信号
をマスクし、ＷＤＴ診断時には異常検出信号を出力バッ
ファ７０へ出力する。出力バッファ７０は、ＡＮＤ回路
６２からの出力信号をインピーダンス変換して診断結果
信号出力端子ＳＩＮＯから診断結果信号として出力す
る。この診断結果信号はＣＰＵ５０の診断結果信号入力
端子ＳＩＮＩに入力される。

【０００７】すなわち、ＡＮＤ回路６４以降の回路は、
ＰＲＵＮ信号が所定周期から外れたとき、ＷＤＴ２４か
ら出力される異常検出信号に基づいてリセット信号をＣ
ＰＵ５０に入力することによりこれをリセットし、ＡＮ
Ｄ回路６２以降の回路は、ＷＤＴ２４から出力される異
常検出信号を診断結果信号としてＣＰＵ５０に入力する
ので、ＣＰＵ５０がＷＤＴ２４の異常を判断する。

【０００８】図８は、上記従来のＷＤＴ診断システムに
おいて、非ＷＤＴ診断時に、ＰＲＵＮ信号が正常である
場合のタイムチャートである。ＣＰＵ５０の診断状態信
号出力端子ＳＩＮＪＯからＷＤＴ診断回路６０の診断状
態信号入力端子ＳＩＮＪＩに入力される診断状態信号、
およびＷＤＴ診断回路６０の診断結果信号出力端子ＳＩ
ＮＯからＣＰＵ５０の診断結果信号入力端子ＳＩＮＩへ
出力されるＷＤＴ診断結果信号は、非ＷＤＴ診断状態で
あることから、ともにＬレベルの状態で一定となってい
る。また、パルス信号入力端子ＰＲＮＩに入力されるＰ
ＲＵＮ信号は、正常であることから所定周期のパルス信
号であり、ＷＤＴ２４は異常検出信号を出力せず、リセ
ット信号入力端子ＲＥＳＢへ入力されるリセット信号
は、非リセット状態を示すＨレベルで一定となってい
る。

【０００９】図９は、上記非ＷＤＴ診断時に、ＰＲＵＮ
信号が異常となった場合のタイムチャートである。ここ
でも、非ＷＤＴ診断状態であることから、診断状態信号
入力端子ＳＩＮＪＩに入力される診断状態信号、および
診断結果信号出力端子ＳＩＮＯから出力されるＷＤＴ診
断結果信号は、ともにＬレベルの状態で一定となってい
る。この状態で、パルス信号入力端子ＰＲＮＩに入力さ
れるＰＲＵＮ信号がある時刻ｔ１で所定周期から外れ、
例えば低レベルの一定値になると、ＷＤＴ２４は、ＰＲ
ＵＮ異常検知時間ＴＲＥＳが経過した時点ｔ２で異常検
出信号を出力する。

【００１０】ここで、診断状態信号がＬレベルの一定信
号であるので、ＡＮＤ回路６４へは反転されＨレベルと
して入力され、ＷＤＴ２４の出力がＡＮＤ回路６４を通
過して、ＯＲ回路６６を介してトランジスタ６８をオン
させる。この結果、リセット信号出力端子ＲＥＳＯから
リセット信号入力端子ＲＥＳＢへ入力するリセット信号
は、ＨレベルからＬレベルに切り換わる。

【００１１】次に、ＷＤＴ診断時におけるＰＲＵＮ信号
が正常である場合のタイムチャートは図１０のようにな
る。診断状態信号出力端子ＳＩＮＪＯから診断状態信号
入力端子ＳＩＮＪＩに入力される診断状態信号は、ＷＤ
Ｔ診断開始時点ｔ３でＬレベル状態からＨレベル状態に
立ち上がる。これと同時に、ＣＰＵ５０はパルス信号出
力端子ＰＲＮＯからパルス信号入力端子ＰＲＮＩへ入力
されるＰＲＵＮ信号を、擬似異常信号として所定周期か
らずれた低レベルの一定値とする。

【００１２】これにより、ＷＤＴ２４は、ＰＲＵＮ異常
検知時間ＴＲＥＳを経過した時刻ｔ４で、異常検出信号
をＡＮＤ回路６４とＡＮＤ回路６２とへ出力する。ここ
で、ＡＮＤ回路６４は、診断状態信号入力端子ＳＩＮＪ
Ｉへ入力された診断状態信号がＨレベルとなっており、
これが反転してＬレベル信号で入力されることから、異
常検出信号をマスクする。したがって、異常検出信号
は、もはやＡＮＤ回路６４から出力されず、ＯＲ回路６
６以下を通じてリセット信号としてＣＰＵ５０に入力さ
れることはない。

【００１３】一方、ＡＮＤ回路６２は、診断状態信号が
Ｈレベルであるので、ＷＤＴ２４からの異常検出信号を
受けてＨレベルを出力し、バッファ回路７０を経て、診
断結果信号出力端子ＳＩＮＯから診断結果信号としてＣ
ＰＵ５０の診断結果信号入力端子ＳＩＮＩへ出力され
る。この結果、ＣＰＵ５０は、ＷＤＴ２４が正常に作動
していると判断し、時刻ｔ３から時間ＴＳＩＮ経過後の
時刻ｔ５でＷＤＴ診断を終了して、ＰＲＵＮ信号を正常
に復帰させる。

【００１４】これに対し、ＷＤＴ２４に故障がある場合
は、図１１に示すように、ＷＤＴ２４は異常検出信号を
出力しない。したがって、異常検出信号が診断結果信号
として診断結果信号出力端子ＳＩＮＯから出力されず、
ＣＰＵ５０に入力されない。このため、診断結果信号が
ＷＤＴ診断開始時刻ｔ３から所定時間ＴＳＩＮ内に診断
結果信号入力端子ＳＩＮＩへ入力されないとき、ＣＰＵ
５０は、ＷＤＴ２４が異常であると判断して、時刻ｔ５
でＷＤＴ診断を終了する。

【００１５】

【発明が解決しようとする課題】ところで、上記のＷＤ
Ｔ診断時には、ＣＰＵにリセットがかからないようにし
てある。すなわち、診断結果信号はリセット信号出力端
子ＲＥＳＯからではなく、専用の診断結果信号出力端子
ＳＩＮＯから出力している。ここで、ＷＤＴ正常時にＷ
ＤＴ診断回路６０のリセット信号出力端子ＲＥＳＯがオ
ープン故障したときの場合を考えると、ＷＤＴ診断時に
は、診断状態信号入力端子ＳＩＮＪＩへ診断状態信号を
入力すると同時に、ＰＲＵＮ信号を所定周期からずれた
ものとするので、ＷＤＴ２４が異常検出信号を出力する
が、診断状態信号がＨレベルであるので異常検出信号は
ＡＮＤ回路６４でマスクされ、ＣＰＵ５０のリセット信
号入力端子ＲＥＳＢへリセット信号が入力されることは
ない。すなわち、リセット信号出力端子ＲＥＳＯがオー
プン故障しているか否かにかかわらず、ＷＤＴ診断時に
はＣＰＵ５０にはリセットがかからない。

【００１６】以上のように、従来のＷＤＴ診断システム
では、診断結果信号をリセット信号出力端子ＲＥＳＯと
異なる診断結果信号出力端子ＳＩＮＯから出力している
ので、ＷＤＴ診断時にＣＰＵへリセットがかからないよ
うにしながらＷＤＴ２４の診断を実施することができる
ものの、ＷＤＴ２４からリセット信号出力端子ＲＥＳＯ
に至る経路、さらにはＣＰＵ５０のリセット信号入力端
子ＲＥＳＢまでにおける故障の有無については判断がで
きない。

【００１７】したがって本発明は、上記の問題に鑑み、
ウオッチドッグタイマのみならず、この回路からリセッ
ト信号入力端子までの回路の異常の有無をも診断できる
ようにしたウオッチドッグタイマ診断システムを提供す
ることを目的とする。

【００１８】

【課題を解決するための手段】このため請求項１の本発
明は、ＣＰＵが出力するパルス信号が所定周期から外れ
た場合にウオッチドッグタイマから出力する異常検出信
号に基づいてＣＰＵ側のリセット信号入力端子へリセッ
ト信号を入力する一方、ＣＰＵから擬似異常信号を出力
してウオッチドッグタイマの故障診断を行うウオッチド
ッグタイマ診断システムにおいて、ウオッチドッグタイ
マの非故障診断時は、リセット信号入力端子に入力され
るリセット信号レベルをリセット信号入力端子のＬレベ
ル最大入力電圧よりも低いレベルとし、ウオッチドッグ
タイマの故障診断時は、リセット信号レベルをリセット
信号入力端子のＨレベル最小入力電圧よりも高いレベル
とするとともに、ＣＰＵ側では、リセット信号入力端子
と異なる端子にリセット信号を入力して、該リセット信
号の変化に基づきウオッチドッグタイマが正常であるか
否かの判断を行うものとした。

【００１９】請求項２の発明は、故障診断時および非故
障診断時のリセット信号レベルを、ＣＰＵから出力され
る診断状態信号に基づいて切り換えるものとした。ま
た、請求項３の発明は、とくに上記診断状態信号に基づ
いて抵抗値が切り換わるとともに、ウオッチドッグタイ
マの出力に基づいて制御されるトランジスタを介して接
地可能の可変抵抗手段と、電源電圧に接続された第１の
抵抗とを有し、リセット信号出力端子は、第１の抵抗と
可変抵抗手段との接続点に設けられて、リセット信号レ
ベルが、第１の抵抗の抵抗値とトランジスタのオン抵抗
および可変抵抗手段の抵抗値とで電源電圧を分圧したも
のとした。

【００２０】請求項４の発明は、とくに可変抵抗手段
が、互いに並列に設けられた第２の抵抗と、オン抵抗が
第２の抵抗より低く診断状態信号に基づいて切り換えら
れるスイッチとからなり、故障診断時は該スイッチをオ
フさせて抵抗値を高くし、非故障診断時はスイッチをオ
ンさせて抵抗値を低くするものとした。

【００２１】

【発明の効果】請求項１の発明では、ウオッチドッグタ
イマ側からリセット信号を出力し、このリセット信号を
ＣＰＵ側では診断結果信号としても利用する。そして、
ウオッチドッグタイマの診断時は、リセット信号レベル
をＣＰＵのリセット信号入力端子のＨレベル最小入力電
圧よりも高いレベルとすることにより、ＣＰＵがリセッ
トされることはない。また、ＣＰＵ側ではリセット信号
入力端子と異なる端子にリセット信号を受けて、その信
号の変化により、ウオッチドッグタイマが正常であるか
否か、そしてウオッチドッグタイマからリセット信号入
力端子までの回路故障をも判断することができる。

【００２２】一方、非診断時には、リセット信号レベル
をＣＰＵのリセット信号入力端子のＬレベル最大入力電
圧よりも低いレベルとすることで、ＣＰＵにリセットを
かけることが可能となる。

【００２３】請求項２の発明では、故障診断時および非
故障診断時のリセット信号レベルを、ＣＰＵからの診断
状態信号に基づいて切り換えるものとしたので、ウオッ
チドッグタイマ側に切り換えタイミングを決定する複雑
な回路を要しない。請求項３の発明では、電源電圧に接
続された第１の抵抗とトランジスタで接地可能の可変抵
抗手段との接続点にリセット信号出力端子を設け、診断
状態信号に基づいて可変抵抗手段の抵抗値を切り換え
て、リセット信号レベルを分圧値で得るものとしたの
で、簡単な構成でリセット信号レベルを切り換えること
ができる。

【００２４】請求項４の発明は、上記の可変抵抗手段を
並列の第２の抵抗とスイッチとから構成し、故障診断時
は該スイッチをオフさせて抵抗値を高くし、非故障診断
時はスイッチをオンさせてその低いオン抵抗を用いるも
のとしたので、スイッチのオン、オフだけでとくに簡便
に異なるレベルのリセット信号を得ることができる。

【００２５】

【発明の実施の形態】以下、本発明の実施の形態につい
て詳細に説明する。図１は、発明の実施の構成を示すブ
ロック図である。ＣＰＵ１０は電源電圧ＶＤＤで作動
し、パルス信号出力端子ＰＲＮＯから所定周期のパルス
信号ＰＲＵＮを出力可能であり、また、診断状態信号出
力端子ＳＩＮＪＯからはＷＤＴ診断を制御する診断状態
信号を出力する。そして、ＷＤＴ診断回路２０からのリ
セット信号を受けるリセット信号入力端子ＲＥＳＢと、
同じくリセット信号を受ける診断結果信号入力端子ＳＩ
ＮＩを備えている。リセット信号入力端子ＲＥＳＢおよ
び診断結果信号入力端子ＳＩＮＩはそれぞれ、Ｌレベル
最大入力電圧ＶＬｍａｘとＬレベル最小入力電圧ＶＬｍ
ｉｎの間をＬレベル信号の入力範囲とし、Ｈレベル最大
入力電圧ＶＨｍａｘとＨレベル最小入力電圧ＶＨｍｉｎ
の間をＨレベル信号の入力範囲としている。

【００２６】ＷＤＴ診断回路２０は、電源電圧ＶＤＤに
接続された電源入力端子ＶＣＣと、ＣＰＵ１０のパルス
信号出力端子ＰＲＮＯと接続されたパルス信号入力端子
ＰＲＮＩと、診断状態信号出力端子ＳＩＮＪＯと接続さ
れた診断状態信号入力端子ＳＩＮＪＩと、ＣＰＵ１０へ
リセット信号を出力するリセット信号出力端子ＲＥＳＯ
を備える。ＷＤＴ診断回路２０のリセット信号出力端子
ＲＥＳＯとＣＰＵ１０のリセット信号入力端子ＲＥＳＢ
間の接続線は、抵抗３４を介して電源電圧ＶＤＤに接続
されている。

【００２７】ＷＤＴ診断回路２０内には、電源入力端子
ＶＣＣに接続されたパワーオンクリア回路２２と、パル
ス信号入力端子ＰＲＮＩに接続されたＷＤＴ２４を有し
ている。ＷＤＴ２４は、入力されたＰＲＵＮ信号が所定
周期から外れたとき異常と判断して、異常検出信号（こ
こではＨレベル信号）を出力する。リセット信号出力端
子ＲＥＳＯは、抵抗３０からトランジスタ２８を介して
接地され、抵抗３０と並列にスイッチ３２が設けられて
いる。スイッチ３２のオン抵抗は、抵抗３０および抵抗
３４よりも十分小さい。パワーオンクリア回路２２とＷ
ＤＴ２４の各出力はＯＲ回路２６に入力され、ＯＲ回路
２６の出力がトランジスタ２８のゲートに接続されてい
る。

【００２８】スイッチ３２はその制御端子が診断状態信
号入力端子ＳＩＮＪＩに接続してあり、診断状態信号に
よりオン／オフする。すなわち、診断状態信号がＬレベ
ルとされる非ＷＤＴ診断時にはオン状態となり、診断状
態信号がＨレベルとされるＷＤＴ診断時にはオフ状態と
なる。これにより、並列に設けられた抵抗３０とスイッ
チ３２は、スイッチ３２のオン、オフにより後述のよう
に全体としての抵抗値が変化する可変抵抗手段を構成す
る。以上のＷＤＴ診断回路２０は専用のＡＳＩＣとして
構成されている。

【００２９】トランジスタ２８がオフの状態ではＣＰＵ
１０のリセット信号入力端子ＲＥＳＢに非リセット信号
としてのハイ・レベル（Ｈレベル）の信号を、またトラ
ンジスタ２８がオンの状態ではリセット信号入力端子Ｒ
ＥＳＢにリセット信号としてのロー・レベル（Ｌレベ
ル）の信号を供給するように構成されている。

【００３０】また、リセット信号出力端子ＲＥＳＯとリ
セット信号入力端子ＲＥＳＢ間の接続線はＣＰＵ１０の
診断結果信号入力端子ＳＩＮＩにも接続され、前述のよ
うにリセット信号が診断結果信号入力端子ＳＩＮＩにも
入力されるようになっている。ＷＤＴ診断回路２０のリ
セット信号出力端子ＲＥＳＯから出力されるリセット信
号のＨレベルおよびＬレベルの高さは、ＷＤＴの診断時
と非診断時とで変化する。

【００３１】図２の（ａ）は、非ＷＤＴ診断時のリセッ
ト信号レベルを示し、（ｂ）はＷＤＴ診断時のリセット
信号レベルを示す。非ＷＤＴ診断時は、ＣＰＵ１０から
ＷＤＴ診断回路２０の診断状態信号入力端子ＳＩＮＪＩ
に入力される診断状態信号がＬレベルとされることか
ら、スイッチ３２がオン状態にある。パルス信号入力端
子ＰＲＮＩに入力されたＣＰＵ１０からのパルス信号Ｐ
ＲＵＮが所定周期からずれたとき、ＷＤＴ２４は異常と
判断して異常検出信号（Ｈレベル信号）を出力する。こ
の異常検出信号に基づきＯＲ回路２６の出力がトランジ
スタ２８をオンさせる。

【００３２】その際、スイッチ３２のオン抵抗は抵抗３
０の抵抗値より十分小さい（低い）ので、前述した可変
抵抗手段としての抵抗値は実質的にスイッチ３２のオン
抵抗で表わされる。こうして、リセット信号出力端子Ｒ
ＥＳＯに現われるリセット信号の電圧レベルは、電源電
圧ＶＤＤを抵抗３４と、スイッチ３２のオン抵抗および
トランジスタ２８のオン抵抗とで分圧した電圧となる。
抵抗３４とスイッチ３２のオン抵抗の抵抗値は、まずこ
の分圧された電圧レベルが、図２の（ａ）に示すよう
に、ＣＰＵ１０のリセット信号入力端子ＲＥＳＢのＬレ
ベル最大入力電圧ＶＬｍａｘとＬレベル最小入力電圧Ｖ
Ｌｍｉｎの間の電圧範囲Ｖａ内になるように、トランジ
スタ２８のオン抵抗も考慮して設定してある。したがっ
て、非ＷＤＴ診断時のＣＰＵ１０は、このリセット信号
をリセット信号入力端子ＲＥＳＢに受けて、リセットさ
れる。

【００３３】一方、ＷＤＴ診断時には、ＣＰＵ１０から
診断状態信号入力端子ＳＩＮＪＩに入力される診断状態
信号がＨレベルとされることから、スイッチ３２はオフ
となる。この場合も、ＰＲＵＮ信号が所定周期からずれ
るとＷＤＴ２４がその異常を検出し、異常検出信号を出
力する。この異常検出信号に基づきＯＲ回路２６の出力
がトランジスタ２８をオンさせる。

【００３４】その際、リセット信号出力端子ＲＥＳＯに
現われるリセット信号の電圧レベルは、電源電圧ＶＤＤ
を抵抗３４と、抵抗３０およびトランジスタ２８のオン
抵抗とで分圧した電圧となる。抵抗３４とスイッチ３２
のオン抵抗の抵抗値はさらに、この分圧された電圧レベ
ルが、図２の（ｂ）に示すように、ＣＰＵ１０のリセッ
ト信号入力端子ＲＥＳＢのＨレベル最大入力電圧ＶＨｍ
ａｘとＨレベル最小入力電圧ＶＨｍｉｎの間の電圧範囲
Ｖｂ内になるように設定されている。したがって、ＷＤ
Ｔ診断時には上記リセット信号によりＣＰＵ１０がリセ
ットされることはない。

【００３５】つぎに、本実施の形態における非ＷＤＴ診
断時において、ＰＲＵＮ信号が正常な場合のタイムチャ
ートを図３に示す。ＣＰＵ１０の診断状態信号出力端子
ＳＩＮＪＯから出力されＷＤＴ診断回路２０の診断状態
信号入力端子ＳＩＮＪＩに入力される診断状態信号は、
非ＷＤＴ診断時であることからＬレベル状態の一定信号
である。このため、スイッチ（ＳＷ）３２はオン状態と
なっている。

【００３６】ＷＤＴ診断回路２０のパルス信号入力端子
ＰＲＮＩに入力されるＰＲＵＮ信号が正常な所定のパル
ス信号であるので、ＯＲ回路２６に入力されるＷＤＴ２
４の出力はＬレベル状態で、パワーオンクリア回路２２
のオフ状態と相まってトランジスタ（ＴＲ）２８はオフ
状態となっている。これにより、リセット信号出力端子
ＲＥＳＯのリセット信号が非リセットレベル状態である
Ｈレベルの一定信号となっているので、ＣＰＵ１０のリ
セット信号入力端子ＲＥＳＢおよび診断結果信号入力端
子ＳＩＮＩはＨレベル状態で、したがって、ＣＰＵ１０
がリセットされることはない。

【００３７】これに対し、非ＷＤＴ診断時においてＰＲ
ＵＮ信号が異常な場合のタイムチャートを図４に示す。
上記同様、ＷＤＴ診断回路２０におけるスイッチ３２は
オン状態である。ここで、ＰＲＵＮ信号が時刻ｔ１で異
常となりパルス信号入力端子ＰＲＮＩに所定周期からず
れた信号（ここでは、一定の低レベル信号）が入力され
ると、ＷＤＴ２４はＰＲＵＮ異常検出時間（ＴＲＥＳ）
を経過した時刻ｔ２で異常検出信号（Ｈレベル信号）を
出力し、ＯＲ回路２６を介してトランジスタ２８をオフ
からオン状態に切り換える。したがって、リセット信号
出力端子ＲＥＳＯにおける電圧レベルは、リセット信号
入力端子ＲＥＳＢおよび診断結果信号入力端子ＳＩＮＩ
のＬレベル最大入力電圧ＶＬｍａｘとＬレベル最小入力
電圧ＶＬｍｉｎ間の電圧範囲Ｖａ内の高さまで大きく低
下し、このリセット信号によりＣＰＵ１０はリセットさ
れる。

【００３８】次に、ＷＤＴ正常時にＷＤＴ診断を実施し
た場合のタイムチャートを、図５に基づき説明する。診
断状態信号入力端子ＳＩＮＪＩに入力される信号は、Ｗ
ＤＴ診断開始時点ｔ３でＬレベルからＨレベルに立ち上
がる。これにより、スイッチ３２がオンからオフ状態に
切り換わる。また、同時にＣＰＵ１０のパルス信号出力
端子ＰＲＮＯから出力されるＰＲＵＮ信号は、所定周期
からずれた低レベルの一定信号となるので、ＷＤＴ２４
は異常検出時間ＴＲＥＳ経過後の時刻ｔ４に異常検出信
号を出力し、トランジスタ２８をオン状態にする。

【００３９】このとき、リセット信号出力端子ＲＥＳＯ
におけるリセット信号の電圧レベルは、リセット信号入
力端子ＲＥＳＢおよび診断結果信号入力端子ＳＩＮＩの
Ｈレベル最大入力電圧ＶＨｍａｘとＨレベル最小入力電
圧ＶＨｍｉｎ間の電圧範囲Ｖｂ内の高さへと若干低下す
る。したがって、ＣＰＵ１０はこのリセット信号により
リセットされないものの、ＣＰＵ１０は診断結果信号入
力端子ＳＩＮＩに入力される上記の電圧変化を検知し
て、ＷＤＴ２４が正常に作動していると判断する。この
あと、時刻ｔ５で診断を終了する。すなわち、ＷＤＴ２
４が異常検出信号を正常に出力しており、かつＷＤＴ２
４からリセット信号出力端子ＲＥＳＯまで、ひいてはＣ
ＰＵ１０の診断結果信号入力端子ＳＩＮＩまで故障がな
く、ＷＤＴ診断回路２０が正常であると判断される。

【００４０】これに対し、図６は、ＷＤＴ異常時にＷＤ
Ｔ診断を実施した場合のタイムチャートである。この場
合も、ＷＤＴ診断回路２０におけるスイッチ３２はオフ
状態である。また、同時にＣＰＵ１０のパルス信号出力
端子ＰＲＮＯから出力されるＰＲＵＮ信号も所定周期か
らずれた信号となるが、ＷＤＴ２４に異常があると異常
検出信号が出力されない。したがって、リセット信号出
力端子ＲＥＳＯの電圧レベルは非リセットレベル状態で
あるＨレベルに保持され、ＣＰＵ１０はリセットされな
い。そして、ＣＰＵ１０は、ＷＤＴ診断開始時刻ｔ３か
ら所定時間ＴＳＩＮ内にリセット信号が診断結果信号入
力端子ＳＩＮＩに入力されないことから、ＷＤＴ２４に
異常があると判断し、時刻ｔ５でＷＤＴ診断を終了す
る。

【００４１】次に、ＷＤＴ２４が正常作動しているもの
のリセット信号出力端子ＲＥＳＯがオープン故障してい
るときも同様である。すなわち、図５の場合と同じく、
ＷＤＴ診断回路２０が診断状態信号を受けて、時刻ｔ３
でスイッチ３２がオフ状態になる。そして同時に、ＣＰ
Ｕ５側のＰＲＮＯ端子７から出力されるＰＲＵＮ信号も
所定周期からずれた信号となり、ＷＤＴ２４が時間ＴＲ
ＥＳ経過後異常検出信号を出力する。しかしながら、リ
セット信号出力端子ＲＥＳＯがオープン故障しているか
ら、リセット信号はＣＰＵ１０のリセット信号入力端子
ＲＥＳＢおよび診断結果信号入力端子ＳＩＮＩへは入力
されない。したがって、図６の場合と同じく、ＣＰＵ１
０は、ＷＤＴ診断開始時点ｔ３から所定時間ＴＳＩＮ内
にリセット信号を受けないことから、ＷＤＴ診断回路２
０が異常であると判断し、時刻ｔ５でＷＤＴ診断を終了
する。

【００４２】以上のように、本実施の形態では、ＷＤＴ
診断時にＷＤＴ診断回路２０のリセット信号出力端子Ｒ
ＥＳＯからリセット信号を出力し、ＣＰＵ１０側ではこ
のリセット信号を診断結果信号としても用いるものとし
た。そして、ＷＤＴ診断時はＷＤＴ診断回路２０のＷＤ
Ｔ２４に異常検出信号を出力させるとともに、スイッチ
３２をオンからオフ状態に切り換えることで、ＣＰＵ１
０のリセット信号入力端子ＲＥＳＢおよび診断結果信号
入力端子ＳＩＮＩに入力されるリセット信号レベルを、
リセット信号入力端子のＨレベル最小入力電圧ＶＨｍｉ
ｎよりも高いレベルとするので、ＣＰＵ１０をリセット
させることなく、ＷＤＴ診断回路に異常のないことを判
断することができる。

【００４３】一方、ＷＤＴ２４に故障がある場合やリセ
ット信号出力端子ＲＥＳＯにオープン故障がある場合に
は、ＷＤＴ診断開始時点ｔ３から所定時間ＴＳＩＮ内に
リセット信号が診断結果信号入力端子ＳＩＮＩに入力さ
れないので、ＣＰＵ１０をリセットさせることなく、Ｗ
ＤＴ診断回路２０に異常があることが検出できる。

【００４４】なお、非ＷＤＴ診断時には、スイッチ３２
がオン状態となっていることから、ＣＰＵ１０のリセッ
ト信号入力端子ＲＥＳＢに入力されるリセット信号レベ
ルを当該入力端子ＲＥＳＢのＬレベル最大入力電圧ＶＬ
ｍａｘとＬレベル最小入力電圧ＶＬｍｉｎ間のレベルと
するので、ＣＰＵ１０からのＰＲＵＮ信号の周期がずれ
た場合などにはＣＰＵ１０にリセットをかけることがで
きる。

【００４５】こうして、ＷＤＴ２４はもちろん、ＷＤＴ
２４からリセット信号出力端子ＲＥＳＯまでの経路を含
むＷＤＴ診断回路２０の診断まで行うことが可能で、し
かも、リセット信号を診断結果信号としても利用するの
で、ＷＤＴ診断回路２０には診断結果出力用の独立の回
路も不要となる。

【００４６】以上、実施の形態について説明したが、本
発明は図示の実施の形態に限定されるものではなく、そ
の要旨を逸脱しない範囲において種々の変形が可能であ
る。例えば実施の形態では、可変抵抗手段を抵抗３０と
スイッチ３２で構成し、電源電圧ＶＤＤに対する抵抗３
０、抵抗３４、スイッチ３２のオン抵抗、トランジスタ
２８のオン抵抗の組み合わせにより、ＣＰＵ１０のリセ
ット信号入力端子ＲＥＳＢ、診断結果信号入力端子ＳＩ
ＮＩのリセット電圧レベルを変えるものとしたが、可変
抵抗手段としては、抵抗３０に代えてそれと同じ抵抗値
のオン抵抗を持つ第２のスイッチに置き換え、スイッチ
３２のオン、オフ制御と逆作動させるようにしてもよ
い。

【図面の簡単な説明】

【図１】本発明の実施の形態を示すブロック図である。

【図２】リセット信号入力端子の入力電圧と、リセット
信号レベルとの関係を示す図である。

【図３】非診断時においてＣＰＵのパルス信号が正常な
場合のタイムチャートである。

【図４】非診断時においてＣＰＵのパルス信号が異常な
場合のタイムチャートである。

【図５】ウオッチドッグタイマ正常時において診断を実
施する場合のタイムチャートである。

【図６】ウオッチドッグタイマ異常時に診断を実施した
場合のタイムチャートである。

【図７】従来例の構成を示す図である。

【図８】従来例での非診断時においてＣＰＵのパルス信
号が正常な場合のタイムチャートである。

【図９】従来例での非診断時においてＣＰＵのパルス信
号が異常な場合のタイムチャートである。

【図１０】従来例でウオッチドッグタイマ正常時におい
て診断を実施する場合のタイムチャートである。

【図１１】従来例でウオッチドッグタイマ異常時に診断
を実施した場合のタイムチャートである。

【符号の説明】

１０ ＣＰＵ ２０ ウオッチドッグタイマ診断回路 ２２ パワーオンクリア回路 ２４ ウオッチドッグタイマ ２６ ＯＲ回路 ２８ トランジスタ ３０ 抵抗（第２の抵抗） ３２ スイッチ ３４ 抵抗（第１の抵抗） ５０ ＣＰＵ ６０ ウオッチドッグタイマ診断回路 ６２ ＡＮＤ回路 ６４ ＡＮＤ回路 ６６ ＯＲ回路 ６８ トランジスタ ７０ 出力バッファ ７４ 抵抗 ＰＲＮＩ パルス信号入力端子 ＰＲＮＯ パルス信号出力端子 ＲＥＳＢ リセット信号入力端子 ＲＥＳＯ リセット信号出力端子 ＳＩＮＩ 診断結果信号入力端子 ＳＩＮＪＩ 診断状態信号入力端子 ＳＩＮＪＯ 診断状態信号出力端子 ＶＣＣ 電源入力端子 ＶＤＤ 電源電圧 ＶＨｍａｘ Ｈレベル最大入力電圧 ＶＨｍｉｎ Ｈレベル最小入力電圧 ＶＬｍａｘ Ｌレベル最大入力電圧 ＶＬｍｉｎ Ｌレベル最小入力電圧

Claims (4)

【特許請求の範囲】
1. 【請求項１】 ＣＰＵが出力するパルス信号が所定周期
   から外れた場合にウオッチドッグタイマから出力する異
   常検出信号に基づいてＣＰＵ側のリセット信号入力端子
   へリセット信号を入力する一方、ＣＰＵから擬似異常信
   号を出力してウオッチドッグタイマの故障診断を行うウ
   オッチドッグタイマ診断システムにおいて、前記ウオッ
   チドッグタイマの非故障診断時は、前記リセット信号入
   力端子に入力されるリセット信号レベルを前記リセット
   信号入力端子のＬレベル最大入力電圧よりも低いレベル
   とし、前記ウオッチドッグタイマの故障診断時は、リセ
   ット信号レベルを前記リセット信号入力端子のＨレベル
   最小入力電圧よりも高いレベルとするとともに、ＣＰＵ
   側では、前記リセット信号入力端子と異なる端子に前記
   リセット信号を入力して、該リセット信号の変化に基づ
   き前記ウオッチドッグタイマが正常であるかの否かの判
   断を行う構成としたことを特徴とするウオッチドッグタ
   イマ診断システム。
2. 【請求項２】 前記故障診断時および非故障診断時のリ
   セット信号レベルは、前記ＣＰＵから出力される診断状
   態信号に基づいて切り換えられることを特徹とする請求
   項１記載のウオッチドッグタイマ診断システム。
3. 【請求項３】 前記診断状態信号に基づいて抵抗値が切
   り換わるとともに、前記ウオッチドッグタイマの出力に
   基づいて制御されるトランジスタを介して接地可能の可
   変抵抗手段と、電源電圧に接続された第１の抵抗とを有
   し、前記リセット信号出力端子は、前記第１の抵抗と可
   変抵抗手段との接続点に設けられて、前記リセット信号
   レベルが、第１の抵抗の抵抗値と前記トランジスタのオ
   ン抵抗および可変抵抗手段の抵抗値とで電源電圧を分圧
   したものであることを特徹とする請求項２記載のウオッ
   チドッグタイマ診断システム。
4. 【請求項４】 前記可変抵抗手段は、互いに並列に設け
   られた第２の抵抗と、オン抵抗が第２の抵抗より低く前
   記診断状態信号に基づいて切り換えられるスイッチとか
   らなり、故障診断時は該スイッチをオフさせて抵抗値を
   高くし、非故障診断時はスイッチをオンさせて抵抗値を
   低くするように構成したことを特徹とする請求項３記載
   のウオッチドッグタイマ診断システム。